KR100940407B1

KR100940407B1 - Method of forming PCM pattern for metal wiring in semiconductor device manufacturing

Info

Publication number: KR100940407B1
Application number: KR1020070103000A
Authority: KR
Inventors: 박주현
Original assignee: 주식회사 동부하이텍
Priority date: 2007-10-12
Filing date: 2007-10-12
Publication date: 2010-02-02
Anticipated expiration: 2027-10-12
Also published as: KR20090037599A

Abstract

본 발명은 반도체 소자의 금속 배선의 불량 발생을 모니터링하기 위한 금속배선 테스트 패턴 형성에 있어서, 일정 두께의 금속 배선을 일정 폭을 가지고 두 개의 분리된 금속배선을 서로 교차시키거나 하나의 금속배선을 지그재그 형식으로 연속적으로 형성하되, 일정 개수의 배선 단위로 서로 이격되도록 형성하여, 유닛 단위로 테스트가 수행되도록 함으로써, 불량분석을 보다 효과적으로 수행할 수 있도록 한다.According to the present invention, in the formation of a metallization test pattern for monitoring the occurrence of defects in the metallization of a semiconductor device, a metal wire having a predetermined thickness has a predetermined width, and two separate metallization lines cross each other, or one metallization is zigzag. Formed continuously in a form, but formed so as to be spaced apart from each other by a predetermined number of wiring units, so that the test is performed in units, so that failure analysis can be more effectively performed.

테스트, 금속배선, 누설전류, 연속성, 스크라이브 Test, Metallization, Leakage Current, Continuity, Scribe

Description

METHOD FOR FORMING PCM PATTERN ACCORDING TO METAL LINE PATTERN IN FABRICATION SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 테스트 패턴(test pattern) 형성 방법에 관한 것으로, 특히 반도체 소자 금속 배선 형성시 금속배선간 누설전류(leakage) 발생여부 및 금속배선간 연속성(continuity) 여부를 모니터링(monitoring)할 수 있는 테스트 패턴 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a test pattern of a semiconductor device, and more particularly, to monitor whether leakage currents between metal lines occur and continuity between metal lines when forming semiconductor device metal wires. It relates to a test pattern formation method that can be.

통상적으로, 반도체 칩들은 반도체 웨이퍼 상에 집적회로를 갖는 복수개의 단위 칩들을 제조하여 패키지(package) 공정을 거치면서 상품으로서 가치를 갖게된다. 즉, 반도체 웨이퍼(wafer) 상에 집적회로들을 갖는 복수개의 단위 칩들이 배치되고, 상기 단위 칩들은 반도체 제품으로서 기능을 하기 위하여 패키지 되어 상품화된다.In general, semiconductor chips are manufactured as a plurality of unit chips having integrated circuits on a semiconductor wafer, and thus have a value as a product while being packaged. That is, a plurality of unit chips having integrated circuits are disposed on a semiconductor wafer, and the unit chips are packaged and commercialized to function as semiconductor products.

그러나, 반도체 웨이퍼(wafer) 상의 단위 칩들이 패키지 되어 상품화되기 위 하여 상기 단위 칩(chip)들을 상기 반도체 웨이퍼로부터 분리해 내야한다. 상기 단위 칩들을 분리하기 위하여 상기 반도체 웨이퍼 상에 상기 단위 칩들에 손상을 주지 않으면서 절단하여 분리하기 위한 스크라이브 라인(scribe line)이 배치된다.However, in order for the unit chips on the semiconductor wafer to be packaged and commercialized, the unit chips must be separated from the semiconductor wafer. In order to separate the unit chips, a scribe line is disposed on the semiconductor wafer to cut and separate the unit chips without damaging the unit chips.

또한 상기 스크라이브 라인 상에는 프레임 레이어(frame layer)를 통해 테스트 패턴이 삽입되는데, 이러한 테스트 패턴은 다양한 용도로 프로세스 모니터링(process monitoring)에 사용된다. 즉, 해당 공정 진행이 어느 정도로 제어되었는지를 확인할 수 있고, 소자의 제작이 완료되면 소자의 전기적 특성(electric characteristic)을 측정하여 디바이스 퍼포먼스(device performance)에 대한 정보도 확인할 수 있다.In addition, a test pattern is inserted through the frame layer on the scribe line, and the test pattern is used for process monitoring for various purposes. That is, it is possible to confirm how much the process progress is controlled, and when the fabrication of the device is completed, the electric characteristic of the device may be measured to check information on device performance.

한편, 원하지 않았던 공정 상 문제점이나 낮은 수율 혹은 더 나은 공정 개발 등을 목적으로 PCM(process control monitoring) 패턴(pattern)을 활용하기도 하는데, PCM 패턴은 그 목적에 따라 여러 가지 패턴 모양(pattern shape)을 갖게 된다.On the other hand, PCM (process control monitoring) patterns are often used for the purpose of undesired process problems, low yields, or better process development. PCM patterns have various pattern shapes depending on their purpose. Will have

이때, 반도체 공정에서 중요한 부분 중 하나는 금속 공정(metal process)이다. 위와 같은 금속 공정의 DC 테스트에서 반드시 확인이 필요한 항목으로는 금속배선간 누설전류(leakage) 전류와 금속배선의 연속성(continuity)을 통한 저항값의 확인이다.At this time, one of the important parts of the semiconductor process is a metal process (metal process). The items that must be checked in the DC test of the metal process as described above are the confirmation of the resistance value through the leakage current between the metal lines and the continuity of the metal lines.

도 1은 종래 일반적으로 사용되는 금속배선간 누설전류 및 금속배선 연속성을 테스트하기 위한 테스트 패턴을 도시한 것이다.Figure 1 shows a test pattern for testing the leakage current and the metal wiring continuity between the metal wires conventionally used.

위 도 1에서 보여지는 바와 같이 종래 금속 배선간 누설전류 테스트 패턴과 금속배선 연속성 테스트 패턴은 디자인 룰(design rule)상 일정 폭(width)과 공 간(space)을 가지는 금속 패턴이 반복적으로 연결되어 있는 형태로, 금속배선 공정에서의 비정상을 검출하더라도 패턴이 크고 복잡하여 불량분석 진행 시간이 많이 소요되는 문제점이 있었다.As shown in FIG. 1, the leakage current test pattern and the metal wiring continuity test pattern between metal wires are repeatedly connected to a metal pattern having a predetermined width and space according to a design rule. In such a form, even when detecting abnormalities in the metallization process, the pattern was large and complicated, and thus, a problem in which the defect analysis process took a long time.

따라서 본 발명은 종래 반도체 소자 제조 시 금속 배선상 불량발생을 모니터링하기 위한 금속배선 테스트 패턴이 일정 폭과 공간을 가지고 반복적으로 연결되어 불량 분석시 시간이 많이 소요되는 문제점을 해결하기 위해 안출된 것으로, 반도체 소자의 금속 배선의 불량 발생을 모니터링하기 위한 금속배선 테스트 패턴 형성에 있어서, 일정 두께의 금속 배선을 일정 폭을 가지고 두 개의 분리된 금속배선을 서로 교차시키거나 하나의 금속배선을 지그재그 형식으로 연속적으로 형성하되, 일정 개수의 배선 단위(u1, u2)로 서로 이격 되도록 형성하여, 유닛 단위로 테스트가 수행될 수 있도록 하는 금속배선 테스트 패턴 형성방법을 제공함에 있다.Therefore, the present invention has been made to solve the problem that the metal wiring test pattern for monitoring the occurrence of defects on the metal wiring in the conventional semiconductor device is repeatedly connected with a predetermined width and space to take a long time when the failure analysis, In forming a metallization test pattern for monitoring the occurrence of defects in the metallization of a semiconductor device, a metallization of a predetermined thickness has a predetermined width, and two separate metallizations cross each other, or one metallization is continuous in a zigzag form. Formed to form, but by forming a predetermined number of wiring units (u1, u2) so as to be spaced apart from each other, to provide a method for forming a metal wiring test pattern to be performed in a unit unit.

상술한 본 발명은 반도체 소자 제조 시 금속 배선에 대한 PCM 패턴 형성 방법으로서, 금속 배선의 결함 검출을 위한 금속 배선간 누설전류 또는 연속성 테스트 패턴을 설계하는 단계와, 상기 설계된 금속 배선 테스트 패턴을 웨이퍼상 스크라이브 라인에 패터닝 형성시키는 단계와, 상기 금속 배선 공정 후, 상기 테스트 패턴에 대한 측정을 통해 상기 금속 배선간 누설전류 발생 또는 연속성 여부를 모니터링하는 단계를 포함하는 것을 특징으로 한다.The present invention described above is a method of forming a PCM pattern for metal wiring in the manufacture of a semiconductor device, the method comprising: designing a leakage current or continuity test pattern between metal wirings for defect detection of metal wirings; Patterning the scribe lines, and monitoring the leakage current generation or continuity between the metal wirings by measuring the test pattern after the metal wiring process.

본 발명에서는 반도체 소자의 금속 배선의 불량 발생을 모니터링하기 위한 금속배선 테스트 패턴 형성에 있어서, 일정 두께의 금속 배선을 일정 폭을 가지고 두 개의 분리된 금속배선을 서로 교차시키거나 하나의 금속배선을 지그재그 형식으로 연속적으로 형성하되, 일정 개수의 배선 단위로 서로 이격 되도록 형성하여, 유닛 단위로 테스트가 수행되도록 함으로써, 불량분석을 보다 효과적으로 수행할 수 있는 이점이 있다.In the present invention, in the formation of a metal wiring test pattern for monitoring the occurrence of defects in the metal wiring of the semiconductor device, a metal wire having a predetermined thickness has a predetermined width to cross two separate metal wires to each other or to zigzag one metal wire Formed continuously in a form, but formed to be spaced apart from each other by a predetermined number of wiring units, by performing the test in units, there is an advantage that can be more effectively performed failure analysis.

이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. Hereinafter, with reference to the accompanying drawings will be described in detail the operating principle of the present invention. In the following description of the present invention, when it is determined that a detailed description of a known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to intentions or customs of users or operators. Therefore, the definition should be made based on the contents throughout the specification.

본 발명의 구체적인 핵심 기술요지를 살펴보면, 반도체 소자의 금속 배선의 불량 발생을 모니터링하기 위한 금속배선 테스트 패턴 형성에 있어서, 일정 두께의 금속 배선을 일정 폭을 가지고 두 개의 분리된 금속배선을 서로 교차시키거나 하나의 금속배선을 지그재그 형식으로 연속적으로 형성하되, 일정 개수의 배선 단위(u1, u2)로 서로 이격 되도록 형성하여, 유닛 단위로 테스트가 수행되도록 하는 기술을 통해 본 발명에서 이루고자 하는 바를 쉽게 달성할 수 있다.Looking at the specific core technical gist of the present invention, in the formation of a metal wiring test pattern for monitoring the occurrence of defects in the metal wiring of the semiconductor device, by crossing the two separate metal wiring with a certain width of the metal wiring with a certain width. Alternatively, one metal wire may be continuously formed in a zigzag form, but may be formed to be spaced apart from each other in a predetermined number of wiring units (u1, u2), so that the test may be performed in units of units to easily achieve the purpose of the present invention. can do.

도 2 및 도 3을 본 발명의 실시 예에 따른 스크라이브 라인상 형성되는 금속배선간 누설전류 테스트 패턴과 금속배선의 연속성 테스트 패턴 형성 예시도를 도시한 것이다.2 and 3 illustrate examples of the leakage current test pattern between the metal lines and the continuity test pattern of the metal wires formed on the scribe lines according to the exemplary embodiment of the present invention.

먼저, 위와 같은 금속배선 공정의 테스트를 위해 형성되는 금속 배선 테스트 패턴의 형성에 있어서, 종래에는 도 1에서 보여지는 바와 같이 디자인 룰 상 일정 폭과 공간을 가지는 금속 패턴이 반복적으로 연결되어 있는 형태로 형성하여, 금속배선 공정에서의 비정상을 검출하더라도 패턴이 크고 복잡하여 불량분석 진행 시 시간이 많이 소요되는 문제점이 있었음은 전술한 바와 같다.First, in the formation of the metal wiring test pattern formed for the test of the metal wiring process as described above, as shown in FIG. 1, a metal pattern having a predetermined width and space is repeatedly connected in a design rule. As described above, even if an abnormality is detected in the metallization process, the pattern is large and complex, and thus, a problem that takes a long time when the defect analysis is performed is as described above.

이에 따라 본 발명에서는 금속배선간 누설전류 및 금속배선의 연속성 여부를 테스트하기 위한 스크라이브 라인 상 테스트 패턴의 형성에 있어서, 위 도 2 및 도 3에서와 같이 일정 폭과 공간을 가지는 금속 배선 패턴을 반복적으로 형성하되, 종래와는 달리, 미리 설정된 일정 개수의 배선 단위로 서로 이격 되도록 형성하여 불량 분석시 소요되는 시간을 단축할 수 있도록 하였다.Accordingly, in the present invention, in the formation of a test pattern on the scribe line for testing the leakage current between the metal lines and the continuity of the metal wires, the metal wire patterns having a predetermined width and space, as shown in FIGS. 2 and 3, are repeated. However, unlike the prior art, it is formed so as to be spaced apart from each other by a predetermined number of predetermined wiring units to shorten the time required for failure analysis.

즉, 위 도 2의 (a)에서 도시된 바와 같은 금속 배선 간 누설전류 발생을 검 출하기 위한 금속배선간 누설전류 테스트 패턴의 형성에 있어서는, 서로 분리된 두 개 군의 금속 배선(200, 202)이 서로 교차하도록 교번적으로 형성하되, 일정 개수의 배선 단위(u1, u2)로 상기 금속배선간 간격보다는 상대적으로 큰 간격으로 서로 이격 되도록 형성하여, 유닛(unit) 단위로 테스트가 수행되도록 한다.That is, in the formation of the leakage current test pattern between the metal wires for detecting the leakage current generation between the metal wires as shown in (a) of FIG. 2, two groups of metal wires 200 and 202 separated from each other are formed. They are alternately formed to intersect with each other, but are formed to be spaced apart from each other at a relatively larger interval than the interval between the metal wirings by a predetermined number of wiring units u1 and u2, so that the test is performed in units.

또한, 위 도 2의 (b)에서 도시된 바와 같은 금속배선의 연속성 여부를 검출하기 위한 금속배선간 연속성 테스트 패턴의 형성에 있어서는, 일정 두께의 금속 배선을 일정 폭을 가지고 지그재그 형식으로 형성하되, 일정 개수의 배선 단위(u1, u2)로 상기 금속배선간 간격보다는 상대적으로 큰 간격으로 서로 이격 되도록 형성하여, 유닛 단위로 테스트가 수행되도록 한다.In addition, in the formation of the continuity test pattern between metal wirings for detecting the continuity of the metal wiring as shown in (b) of FIG. 2, the metal wirings having a predetermined thickness are formed in a zigzag form with a predetermined width. A predetermined number of wiring units u1 and u2 are formed to be spaced apart from each other at relatively larger intervals than the interval between the metal wirings, so that the test is performed in units of units.

도 3은 상기 도 2의 금속배선간 누설전류 테스트 패턴 및 금속배선 연속성 테스트 패턴 형성의 다른 실시 예를 도시한 것이다.FIG. 3 illustrates another embodiment of forming the leakage current test pattern and the metal continuity test pattern between the metal lines of FIG. 2.

위 도 3을 참조하면, 본 발명의 다른 실시 예에서는 도 3의 (a)에 도시된 금속배선 누설전류 테스트 패턴과 도 3의 (b)에 도시된 금속배선 연속성 테스트 패턴의 형성에 있어서, 상기 도 2에서와는 달리, 스크라이브 라인 상 형성되는 위 테스트 패턴의 금속배선의 형성 방향을 스크라이브 라인 상 세로 방향으로 형성되도록 하여 한정된 스크라이브 라인에서 보다 효과적으로 테스트 패턴을 형성할 수 있도록 하였다.Referring to FIG. 3 above, in another embodiment of the present invention, in the formation of the metallization leakage current test pattern shown in FIG. 3A and the metallization continuity test pattern shown in FIG. Unlike in FIG. 2, the formation direction of the metal wiring of the above test pattern formed on the scribe line is formed in the vertical direction on the scribe line so that the test pattern can be more effectively formed in the limited scribe line.

상기한 바와 같이 본 발명에서는 반도체 소자의 금속 배선의 불량 발생을 모니터링하기 위한 금속배선 테스트 패턴 형성에 있어서, 일정 두께의 금속 배선을 일정 폭을 가지고 두 개의 분리된 금속배선을 서로 교차시키거나 하나의 금속배선 을 지그재그 형식으로 연속적으로 형성하되, 일정 개수의 배선 단위(u1, u2)로 서로 이격 되도록 형성하여, 유닛 단위로 테스트가 수행되도록 함으로써, 불량분석을 보다 효과적으로 수행할 수 있게 된다.As described above, in the present invention, in forming a metallization test pattern for monitoring the occurrence of defects in the metallization of a semiconductor device, a metal wire having a predetermined thickness has a predetermined width, and two separate metallization lines cross each other, or The metal wirings are continuously formed in a zigzag form, but are formed to be spaced apart from each other in a predetermined number of wiring units (u1, u2), so that the test is performed in units of units, so that failure analysis can be more effectively performed.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the invention should be determined by the claims rather than by the described embodiments.

도 1은 종래 금속 배선에 대한 테스트 패턴 형성 예시도,1 is an exemplary view of test pattern formation for a conventional metal wiring;

도 2 및 도 3은 본 발명의 실시 예에 따른 금속 배선에 대한 테스트 패턴 형성 예시도.2 and 3 are exemplary diagrams of test pattern formation for the metal wiring according to an embodiment of the present invention.

Claims

delete

As a method of forming a PCM pattern for metal wiring in the manufacture of semiconductor devices,

Designing a leakage current or continuity test pattern between metal wirings for defect detection of the metal wirings,

Patterning the designed metallization test pattern on a scribe line on a wafer;

After the metal wiring process, including the step of monitoring the leakage current generation or continuity between the metal wiring by measuring the test pattern,

The leakage current test pattern may be alternately formed so that two groups of metal wires separated from each other cross each other, and are formed to be spaced apart by a predetermined number of wiring units. Formation method.

The method of claim 2,

The continuity test pattern may be formed in a zigzag form with a predetermined width of the metal wires having a predetermined width, and formed to be spaced apart from each other by a predetermined number of wiring units PCM pattern forming method for the metal wires in the manufacture of semiconductor devices.

The method of claim 2 or 3,

The metal wiring is formed in the vertical direction on the scribe line, PCM pattern forming method for the metal wiring in the manufacturing of a semiconductor device.