[go: up one dir, main page]

KR100957321B1 - 소프트웨어 무선기 및 이를 이용한 신호처리 방법 - Google Patents

소프트웨어 무선기 및 이를 이용한 신호처리 방법 Download PDF

Info

Publication number
KR100957321B1
KR100957321B1 KR1020030016087A KR20030016087A KR100957321B1 KR 100957321 B1 KR100957321 B1 KR 100957321B1 KR 1020030016087 A KR1020030016087 A KR 1020030016087A KR 20030016087 A KR20030016087 A KR 20030016087A KR 100957321 B1 KR100957321 B1 KR 100957321B1
Authority
KR
South Korea
Prior art keywords
signal
processing unit
frequency
parameter
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030016087A
Other languages
English (en)
Other versions
KR20030076299A (ko
Inventor
키시다카히코
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20030076299A publication Critical patent/KR20030076299A/ko
Application granted granted Critical
Publication of KR100957321B1 publication Critical patent/KR100957321B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F22—STEAM GENERATION
    • F22B—METHODS OF STEAM GENERATION; STEAM BOILERS
    • F22B37/00—Component parts or details of steam boilers
    • F22B37/02—Component parts or details of steam boilers applicable to more than one kind or type of steam boiler
    • F22B37/26—Steam-separating arrangements
    • F22B37/32—Steam-separating arrangements using centrifugal force
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F22—STEAM GENERATION
    • F22B—METHODS OF STEAM GENERATION; STEAM BOILERS
    • F22B37/00—Component parts or details of steam boilers
    • F22B37/02—Component parts or details of steam boilers applicable to more than one kind or type of steam boiler
    • F22B37/48—Devices or arrangements for removing water, minerals or sludge from boilers ; Arrangement of cleaning apparatus in boilers; Combinations thereof with boilers
    • F22B37/50—Devices or arrangements for removing water, minerals or sludge from boilers ; Arrangement of cleaning apparatus in boilers; Combinations thereof with boilers for draining or expelling water

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Transceivers (AREA)

Abstract

어플리케이션 소프트웨어와 드라이버 소프트웨어를 포함한 소프트웨어의 조합의 수를 최소한으로 실현하는 소프트웨어 무선기가 개시된다. 소프트웨어 무선기는, 지정된 기능에 대한 복수의 실현수단에 대응하여 소프트웨어로부터의 지시에 의해 내부의 기능구성을 재구성할 수 있는 신호처리부, 및 복수의 실현수단 중 어느 것에 대응한 파라미터를 신호처리부에 설정하는 제어부를 갖는 소프트웨어 무선기에 있어서, 상기 신호처리부는 제어부로부터 설정된 파라미터가 신호처리부의 기능구성에 대응되지 않는 경우 파라미터를 신호처리부의 기능구성에 대응한 파라미터로 변환한다. 이러한 구성을 갖는 소프트웨어 무선기에서 상기 제어부는 파라미터의 형식에는 관여하지 않으며, 제어부 측의 상황에 맞춘 파라미터를 신호처리부에 설정할 수 있게 된다.
소프트웨어, 무선기, 신호처리, 파라미터, 직교 검파, 데시메이터, 복소 믹서

Description

소프트웨어 무선기 및 이를 이용한 신호처리 방법{SOFTWARE MOBILE TERMINAL AND SIGNAL PROCESSING METHOD USING THAT}
도 1은 종래의 소프트웨어 무선기의 드라이버 소프트웨어와 신호처리부 구성과의 대응예를 도시한 도면,
도 2는 본 발명의 일 실시예에 따른 소프트웨어 무선기의 기본구성을 도시한 블록도,
도 3은 도 2의 드라이버 소프트웨어와 신호처리부 구성과의 대응예를 도시한 도면,
도 4는 도 2의 신호처리부의 구성예를 도시한 블록도,
도 5는 도 4의 1/N 데시메이터의 구성을 도시한 블록도,
도 6은 도 4의 필터의 구성을 도시한 블록도,
도 7은 도 2의 신호처리부에 있어서의 다른 구성예를 도시한 블록도,
도 8은 도 7의 주파수 신서사이저에 의한 직교 캐리어 발진기의 구성을 도시한 블록도,
도 9는 도 7의 제1데시메이터의 구성을 도시한 블록도, 그리고
도 9는 도 7의 제2데시메이터의 구성을 도시한 블록도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 안테나 2 : RF/IF 아날로그부
3 : ADC(A/D 변환기) 4 : 신호처리부
5 : DAC(D/A 변환기) 6 : 제어부
11 : 디지털 직교 검파기 12 : 1/N 데시메이터
12a,12b : CIC 필터 13 : 필터
14 : 검파기 21,61,98 : 직교 캐리어 발진기
22,23,62,63,65,66,81,99,100 : 승산기
31,67,71,76,96 : 가산기 32,34 : 지연기
33,64,95,97 : 감산기 35,101,102,113,114 : 다운 샘플러
41,42,111,112 : 로우패스 필터
51 : 제1데시메이터 52 : 복소 믹서
53 : 제2데시메이터 72,77 : 위상 레지스터
73 : ROM-A 74 : ROM-B
78 : ROM-C 79 : ROM-D
91,92,93,94 : 디지털 필터
본 발명은 소프트웨어 무선기 및 이를 이용한 신호처리방법에 관한 것으로서, 보다 상세하게는, 지정된 기능에 대한 복수의 실현수단에 대응하여 소프트웨어로부터의 지시에 의해, 내부의 기능구성을 재구성 할 수 있는(reconfigurable) 소프트웨어 무선기 및 소프트웨어 무선기의 신호처리방법에 관한 것이다.
일반적으로, 해당 제품에 적용되는 시스템은, 어플리케이션 소프트웨어, OS(Operating System), 드라이버 소프트웨어 등의 소프트웨어에 의한 처리와, 소프트웨어에 의한 처리에는 적합하지 않은 고속성이나 저소비전력성이 요구되는 신호처리기능을 실현할 수 있는 구성이 혼재되어 있다. 이때, 제품의 다목적화나 사양변경 등에 의한 제품수명의 연장을 목적으로, 시스템 내에 미리 복수 개 준비된 CPU(Central Processing Unit)에서 실행하는 소프트웨어의 교체, 또는 FPGA(Field-Programmable gate Array) 등의 재구성이 가능한 디바이스의 하드웨어를 재구성할 수 있다. 또한, DSP(Digital Signal Processor) 등의 재구성이 가능한 디바이스의 소프트웨어 재구성을 수행함으로써, 해당 시스템에 유연성을 제공할 수 있다.
이러한 시스템 또는 기술을 이용한 무선기를, 소프트웨어 무선기라 한다. 이러한 시스템의 유연성을 제공하기 위한 목적으로, 소프트웨어 무선기에서 CPU의 소프트웨어 교체, 또는 FPGA나 DSP 등의 재구성이 가능한 디바이스를 재구성할 수 있다. 이에 따라, 하나의 하드웨어를 구비한 장치를 통해, 복수의 통신방식이나 신호처리기능에 대응하는 무선기를 구현하는 것이 가능하다.
또한, 이러한 재구성 가능한 소프트웨어 무선기에서는, 신호처리기능 측의 재구성에 의한 소프트웨어 측으로의 영향을 최소한으로 하기 위해, 소프트웨어 측 에 있어서, 드라이버 소프트웨어를 이용하여 신호처리기능 측의 변경을 흡수하고, 어플리케이션 소프트웨어나 OS와 신호처리기능 측과의 정보의 교환을 가능하게 한다.
도 1은 종래의 소프트웨어 무선기의 드라이버 소프트웨어와 신호처리기능을 수행하는 유닛의 구성의 대응예를 도시한 도면이다. 도시된 바와 같이, 도 1은 FPGA에 의한 하드웨어 신호처리부 구성과 CPU에 의한 소프트웨어 구성의 대응예를 도시하고 있다.
도 1에 따르면, 통신방식에 대응한 어플리케이션 소프트웨어 1, 2, …N에 대하여, 복수의 하드웨어의 실현방법을 나타내는 신호처리구성 A, B, C와, 신호처리구성 D, E, F와, 신호처리구성 O, P, Q라는 하드웨어에 의한 신호처리구성이 각각 마련되어 있음을 알 수 있다. 또한, OS나 어플리케이션 소프트웨어와 하드웨어와의 사이의 정보 교환을 위해, 각각의 신호처리구성에 대응하여, 드라이버 소프트웨어 X, 드라이버 소프트웨어 Y, 및 드라이버 소프트웨어 Z가 마련됨을 알 수 있다.
그런데, 소프트웨어 무선기에 있어서는, 통신방식마다 어플리케이션 소프트웨어를 변경이 필요한 경우가 발생하기 때문에, 어플리케이션 소프트웨어와 드라이버 소프트웨어를 포함한 소프트웨어의 조합의 수가, 도 1에 도시된 예와 같이 상당히 많아지게 되는 문제점이 있다. 또한, 도 1과 같이 소프트웨어를 조합하여 구성할 경우, 소프트웨어의 개발 공정수의 증가 요인이 되며, 해당 소프트웨어에 버그가 포함될 가능성의 증가를 초래할 수 있는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 신호처리기능 측의 재구성에 의한 소프트웨어 측으로의 영향을 최소한으로 억제함과 동시에, 어플리케이션 소프트웨어와 드라이버 소프트웨어를 포함한 소프트웨어의 조합의 수를 최소한으로 실현할 수 있는 소프트웨어 무선기 및 이를 이용한 신호처리방법을 제공하는데 있다.
상기와 같은 목적은 본 발명에 따라, 지정된 기능에 대한 복수의 실현수단에 대응하여 소프트웨어로부터의 지시에 의해 내부의 기능구성을 재구성할 수 있는 신호처리부, 및 복수의 실현수단 중 어느 것에 대응한 파라미터를 신호처리부에 설정하는 제어부를 갖는 소프트웨어 무선기에 있어서, 상기 신호처리부는 제어부로부터 설정된 파라미터가 신호처리부의 기능구성에 대응되지 않는 경우 파라미터를 신호처리부의 기능구성에 대응한 파라미터로 변환한다. 이러한 구성을 갖는 소프트웨어 무선기에서 상기 제어부는 파라미터의 형식에는 관여하지 않으며, 제어부 측의 상황에 맞춘 파라미터를 신호처리부에 설정할 수 있게 된다.
바람직하게는, 상기 지정된 기능은, 캐리어 신호의 생성, 신호의 필터링, 신호의 변복조, 및 신호의 샘플링 레이트 변환 등의 기능을 말한다. 또한, 상기 파라미터의 변환은, 파라미터 데이터에 대한 비트분할, 비트삽입, 비트머지, 수치의 가감산, 및 수치의 승제한 등의 기능을 말한다. 이러한 소프트웨어 무선기는, 신 호처리부에서의 기능과 파라미터의 변환내용을 한정함으로써, 신호처리부에 부하를 주지 않고 파라미터의 변환을 실행할 수 있는 소프트웨어 무선기를 실현할 수 있다.
바람직하게는, 상기 신호처리부는, 신호처리부가 위상의 변화폭을 나타내는 주파수 설정 데이터에 의해 지정된 주파수의 캐리어신호를 생성하는 복수의 주파수 신서사이저(예를 들어, 직교 캐리어 발진기(21, 61))를 구비한 주파수 변환기로 구성되는 경우, 제어부로부터 파라미터로서 설정된 소정의 형식에 의한 주파수 설정 데이터를 비트 분할하여 복수의 주파수 신서사이저의 각각의 주파수 설정 데이터로 설정한다. 이에 따라, 주파수 변환된 신호의 최종적인 주파수가 맞는다면, 주파수 신서사이저를 어떤 식으로든 분할하여 구성할 수 있는 주파수 변환기를 실현할 수 있다.
상기 신호처리부는, 신호처리부가 위상의 변화폭을 나타내는 주파수 설정 데이터에 의해 지정된 주파수의 캐리어 신호를 생성하는 제1 및 제2의 주파수 신서사이저(예를 들어, 직교 캐리어 발진기(21, 61))를 포함하는 더블 컨버젼(double conversion) 방식의 주파수 변환기로 구성되는 경우, 제어부로부터 파라미터로서 설정된 소정의 형식에 의한 주파수 설정 데이터를 2개의 주파수 설정 데이터로 비트분할하고, 분할된 주파수 설정 데이터의 MSB(Most Significant Bit)측을 송수신 신호와 제1의 중간주파수 신호간의 주파수 변환을 수행하기 위한 제1 로컬 신호를 발생하는 상기 제1 주파수 신서사이저(예를 들어, 직교 캐리어 발진기(21))에 설정하고, 분할된 주파수 설정 데이터의 LSB(Least Significant Bit) 측을 제1 중간 주파수 신호와 제1 중간 주파수 신호보다 주파수가 낮은 제2 중간 주파수 신호 또는 베이스 밴드 신호간의 주파수 변환을 수행하기 위한 제2 로컬신호를 발생하는 제2 주파수 신서사이저(예를 들어, 직교 캐리어 발진기(61))에 설정한다. 이에 따라, 스프리어스(spurious)가 적고 주파수 스텝이 개략적인 제1 주파수 신서사이저와, 스프리어스가 많고 주파수 스텝이 세분화된 제2 신서사이저의 주파수를 자유롭게 설정하여 주파수 변환기를 동작시킬 수 있다.
상기 신호처리부는, 신호 처리부가 자신의 임펄스 응답을 계수로 하여, 입력된 신호의 필터링을 수행하는 디지털 필터(예를 들어, 디지털 필터 91, 92, 93, 94 및 디지털 필터 111, 112)로 구성되는 경우, 제어부로부터 파라미터로서 설정된 실계수의 로우패스 필터 또는 복소계수의 밴드패스 필터의 계수에, 제어부로부터 파라미터로서 설정된 주파수 설정 데이터에 대응하는 캐리어 신호를 승산하여, 대상 주파수에 대응한 필터 계수를 생성한다. 이에 따라, 디지털 필터의 주파수 특성을, 제어부가 파라미터로서 설정하는 계수에 의해 자유롭게 설정할 수 있으면서, 제어부가 파라미터로서 설정하는 주파수 설정 데이터에 의해, 필터의 중심주파수도 자유롭게 설정할 수 있다.
상기 신호처리부는, 신호처리부가 자신의 임펄스 응답을 계수로 하여, 입력된 신호의 필터링을 수행하는 디지털 필터(예를 들어, 디지털 필터 91, 92, 93, 94 및 디지털 필터 111, 112)로 구성되는 경우, 신호처리부의 재구성 데이터에 미리 포함된 실계수의 로우패스 필터 또는 복소계수의 밴드 패스 필터의 계수에, 제어부로부터 파라미터로서 설정된 주파수 설정 데이터에 대응하는 캐리어 신호를 승산하여, 대상 주파수에 대응한 필터 계수를 생성한다. 이에 따라, 디지털 필터의 중심 주파수를, 제어부가 파라미터로서 설정하는 계수에 의해 자유롭게 설정할 수 있다.
상기 신호처리부는, 신호처리부가 이산시간수열로 표현된 신호의 샘플링 레이트를 변환하는 복수의 샘플링 레이트 변환기(예를 들어, 다운샘플러 101, 102 및 다운샘플러 113, 114)로 구성되는 경우, 제어부로부터 파라미터로서 설정된 소정의 형식에 의한 샘플링 레이트 변환 데이터를 분할하여, 복수의 샘플링 레이트 변환기의 각각에 샘플링 레이트 변환 데이터로서 설정한다. 이에 따라, 샘플링 레이트 변환된 신호의 최종적인 샘플링 레이트가 맞는다면, 샘플링 레이트 변환기를 어떤 식으로든 분할하여 구성할 수 있다.
상기 신호처리부는, 신호처리부가 이산시간수열로 표현된 신호의 샘플링 레이트를 2단계로 나누어 변환하기 위한 제1, 제2 샘플링 레이트 변환기(예를 들어, 다운샘플러 101, 102 및 다운샘플러 113, 114)로 구성되는 경우, 제어부로부터 파라미터로서 설정된 소정의 형식에 의한 샘플링 레이트 변환 데이터를, 제1 샘플링 레이트 변환기(예를 들어, 다운샘플러 101, 102)에 설정한 제1샘플링 레이트 변환 데이터로 나누어, 제2 샘플링 레이트 변환기(예를 들어, 다운 샘플러 113, 114)에 제2 샘플링 레이트 변환 데이터로서 설정한다. 이에 따라, 제1샘플링 레이트 변환기의 출력을, 제2샘플링 레이트 변환기에 의해 샘플링 레이트 변환함으로써, 제어부로부터 파라미터로서 설정된 샘플링 레이트 변환 데이터에서 지정된 샘플링 레이트 변환 후의 신호를 얻을 수 있다.
한편, 상기와 같은 목적은 본 발명에 따라, 지정된 기능에 대한 복수의 실현수단에 대응하여, 소프트웨어로부터의 지시에 의해 내부의 기능구성을 재구성할 수 있는 소프트웨어 무선기의 신호처리방법에 있어서, 미리 기억된 신호처리용 파라미터가, 내부의 기능구성에 대응하고 있지 않은 경우에, 파라미터를 내부의 기능구성에 대응한 파라미터로 변환하는 소프트웨어 무선기를 이용한 신호처리 방법에 의해 달성된다.
이하, 도면을 참조하여 본 발명의 실시예에 관해 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2는 본 발명의 실시예에 의한 소프트웨어 무선기의 구성을 도시한 블록도이다.
도 2에 있어서, 안테나(1)로부터 수신되는 수신신호는, 수신신호의 주파수를 중간 주파수 신호로 변환하거나, 수신신호의 레벨의 증폭이나 원하는 주파수 대역폭으로 필터링을 수행하는 RF/IF(Radio Frequency/Intermediate Frequency) 아날로그부(2)를 통해, ADC(Analog to Digital Converter)(3)로 입력된다. ADC(3)는 중간 주파수 신호로 변환된 수신신호를 샘플링하여 디지털 신호화(이산시간수열로 표현된 신호화)하는 A/D 변환기(Analog to Digital Converter)이며, ADC(3)의 출력은, 내부의 기능구성을 재구성할 수 있는 FPGA(Field-Programmable gate Array)나 DSP(Digital Signal Processor) 등의 디바이스로 실현된 신호처리부(4)로 입력된다. 신호처리부(4)는 내부의 기능구성이 재구성 가능한 FPGA나 DSP에 의해, 예를 들어 직교검파나 주파수 변환, 필터링, 및 신호 복조 등의 지정된 기능처리를 수행 한다.
한편, 안테나(1)로부터 송신되는 송신신호는, 신호처리부(4)의 재구성 가능한 FPGA나 DSP에 의해, 예를 들어 신호변조나 주파수 변환, 필터링, 및 직교변조 등의 지정된 기능처리가 수행된다. 신호처리부(4)의 출력신호는, 샘플링신호(이산시간수열로 표현된 신호)를 아날로그 신호화하는 D/A(Digital to Analog) 변환기인 DAC(Digital to Analog Converter)(5)에 의해 아날로그 신호화되어 RF/IF 아날로그부(2)로 입력된다. RF/IF 아날로그부(2)는 입력된 송신신호를 안테나(1)에서 출력될 때의 송신 주파수로 주파수 변환하거나, 송신신호의 레벨을 증폭함과 동시에 송신 주파수 대역폭으로 필터링하여, 안테나(1)를 통해 송출한다.
한편, RF/IF 아날로그부(2) 및 신호처리부(4)는, 각각 제어부(6)로부터 공급되는 동작 파라미터 또는 제어신호에 따라 신호의 주파수 변환이나 필터링 등을 수행한다.
제어부(6)는 CPU나 CPU에서 실행하는 소프트웨어를 기억한 ROM(Read Only Memory) 등을 포함하고 있으며, 복수의 통신방식에 대응하여 미리 프로그래밍되어 기억된 어플리케이션 소프트웨어를 교체하여 해당 프로세싱을 실행한다.
또한, 본 실시예의 소프트웨어 무선기에서는, 제어부(6)와 신호처리부(4)에 의한 기능실현에 오브젝트 지향의 사고방식을 적용하여, 소프트웨어와 신호처리기능을 구성한다. 즉, 소프트웨어 무선기에서는 요구되는 기능을 오브젝트로서 생각했을 때, 이 기능을 실현하기 위해 신호처리부(4)에 구성되는 복수의 실현수단을 방식(method)으로서 정의하고, 이 방식에 관해 외부로부터 보여지는 공개적인(public) 방식과, 내부에서 실제로 처리를 수행하는 밖으로부터 보이지 않는 비공개적인(private) 방식을 준비한다.
그리고, 제어부(6)로부터 공개적인 방식에 대해 설정되는 파라미터를, 신호처리부(4)에 있어서 비공개적인 방식에 대한 파라미터로 변환하고, 실제로 비공개적인 방식을 이용하여 지정된 기능처리를 실행한다.
도 3은 도 2의 신호처리부(4)의 FPGA에 의한 하드웨어 신호처리부 구성과, 제어부(6)의 CPU에 의한 소프트웨어 구성의 대응예를 도시한 도면이다. 예를 들어, 통신방식에 대응한 어플리케이션 소프트웨어 1, 2, …N에 대하여 복수의 하드웨어의 실현방법을 나타내는, 각각 신호처리구성 A, B, C와, 신호처리구성 D, E, F와, 신호처리구성 O, P, Q라는 하드웨어에 의한 신호처리부(4)의 구성을 비공개적인 방식으로 하면, 제어부(6)에서는 각각 어플리케이션 소프트웨어에 대응한 신호처리부(4)에 있어서의 하드웨어의 구성(예를 들어, 신호처리구성 A, B, C 모두)을 하나의 공개적인 방식으로서 받아들이고, 이에 대해 파라미터를 설정하기 위한 드라이버 소프트웨어 X와, 드라이버 소프트웨어 Y와, 드라이버 소프트웨어 Z를 준비한다.
다음으로, 도면을 참조하여 구체적인 신호처리부(4)에 있어서의 구성과 제어부(6)에 의한 파라미터 지정방법을 이용하여, 본 실시예의 소프트웨어 무선기에서의 지정된 기능을 실현하기 위한 동작에 관해 설명한다.
도 4는 도 2의 신호처리부(4)의 일 구성예를 도시한 블록도이다. 여기서, 신호처리부(4)는 수신신호에 대한 직교검파와 샘플링 레이트 변환, 필터링, 및 신 호의 복조(검파)를 수행한다.
도 4에 있어서, 디지털 직교 검파기(11)는 이산시간수열로 표현된 입력신호를, 해당 신호에 직교 캐리어 발진기(21)가 발생하는 로컬 신호의 실수축 신호"cos"와, 실수축 신호보다 90도 위상이 진행된 허수축 신호 "-sin"을 각각 승산하는 승산기(22,23)를 구비한다. 이때, 디지털 직교 검파기(11)는 복소신호로 변환함과 동시에, 디지털 직교 검파기(11)의 복소신호출력을, 신호의 샘플링 레이트를 1/N으로 변환(다운 샘플)하는 1/N 데시메이터(12)로 입력하여, 샘플링 레이트의 변환을 수행한다. 또한, 1/N 데시메이터(12)의 출력은 필터(13)에 의해 원하는 신호로 필터링된 후, 검파기(14)에 의해 신호의 복조가 수행된다.
여기서, 디지털 직교 검파기(11)의 직교 캐리어 발진기(21)에는, 제어부(6)로부터 설정된 위상의 변화폭을 나타내는 주파수 설정 데이터 F가 입력된다. 또한, 1/N 데시메이터(12)에는 제어부(6)로부터 설정된 샘플링 레이트 변환 데이터 N이 입력된다. 이때, 주파수 설정 데이터 F 및 샘플링 레이트 변환 데이터 N은 2의 거듭제곱으로 표현되는 숫자이다.
도 5는 도 4의 1/N 데시메이터(12)를 상세히 도시한 도면이다. 도 4에 따르면, 신호처리부(4)의 1/N 데시메이터(12)는 디지털 직교 검파기(11)의 복소신호 출력의 실수축 신호의 샘플링 레이트를 1/N으로 변환하는 CIC 필터(12a)와, 디지털 직교 검파기(11)의 복소신호 출력의 허수축 신호의 샘플링 레이트를 1/N으로 변환하는 CIC 필터(12b)를 갖는다. 도 5에 따르면, CIC 필터(12a, 12b)는, 각각 M 섹션의 로우패스 필터를 형성하는 가산기(31)와 지연기(32), 및 M 섹션의 콤 필터(comb filter)를 형성하는 감산기(33)와 지연기(34), 또한, 로우패스 필터와 콤 필터의 사이에 설치된 1/N배의 다운샘플러(35)를 갖는다. 여기서, 제어부(6)로부터 설정된 샘플링 레이트 변환 데이터 N은, CIC 필터(12a, 12b)의 각각의 다운샘플러(35)에 설정된다.
도 6은 도 4의 신호처리부(4)의 일 구성예에 이용되는 필터(13)의 구성을 도시한 블록도이다. 필터(13)는 입력단자(O. I)로 입력된 1/N 데시메이터(12)의 복소신호출력의 실수축 신호와, 입력단자(O. Q)로 입력된 1/N 데시메이터(12)의 복소신호 출력의 허수축 신호에, 제어부(6)로부터 파라미터로서 설정된 필터 계수에 의해 실현되는 특성에 의해, 각각 고대역신호를 커트(cut)하는 필터링을 수행하여, 출력단자(P. I)와 (P. Q)로 출력하는 로우패스 필터(41, 42)를 구비한다. 또한, 제어부(6)로부터 파라미터로서 설정되는 필터 계수는, 미리 신호처리부(4)에서의 필터(13)의 구성 데이터로서 기억되어 있어도 된다.
도 7은 도 2의 신호처리부(4)의 다른 실시예에 따른 구성예를 도시한 블록도이다. 신호처리부(4)에서는, 도 3부터 도 6에 도시한 구성예와 마찬가지로, 수신신호의 직교검파와 샘플링 레이트 변환, 필터링, 및 신호의 복조(검파)가 수행된다. 단, 이 구성예에서는, 신호처리부(4)의 재구성 후의 소프트웨어 무선기의 일 예로서, 2개의 주파수 신서사이저를 이용하여, 수신신호의 주파수를 2단계로 나누어 낮은 주파수로 변환함과 동시에, 신호의 주파수가 낮아지는 것에 맞추어 2단계로 신호의 샘플링 레이트를 변환하는 다운 컨버젼 방식의 수신기에 관해 설명한다.
도 7에 도시된 바와 같이, 이 구성예에서 디지털 직교 검파기(11)는 이산시 간수열로 표현된 입력신호를 해당 신호에 직교 캐리어 발진기(21)가 발생하는 제1 주파수 로컬 신호의 실수축 신호 "cos"와, 실수축 신호보다 90도 위상이 진행된 허수축 신호 "-sin"을 각각 승산하는 승산기(22, 23)를 갖는다. 이때, 디지털 직교 검파기(11)는 Low IF 복소신호로 변환함과 동시에, 디지털 직교 검파기(11)의 복소신호출력을, 제1단계로서 신호의 샘플링 레이트를 1/N1로 변환(다운샘플)하는 제1데시메이터(51)로 입력하여, 샘플링 레이트의 변환을 수행한다.
또한, 제1데시메이터(51)의 Low IF 복소신호출력은, 제1데시메이터(51)의 복소신호출력의 실수축 신호(S. I)와 허수축 신호(S. Q)에, 직교 캐리어 발진기(61)가 발생하는 제2 주파수의 로컬 신호의 실수축 신호 "cos"와, 실수축 신호보다 90도 위상이 진행된 허수축 신호 "-sin"을 각각 승산하는 승산기(62) 및 승산기(63)과, 또한 승산기(62)의 출력으로부터 승산기(63)의 출력을 감산하여 실수축 신호 출력으로 하는 감산기(64)를 구비함과 동시에, 제1데시메이터(51)의 복소신호출력의 실수축 신호(S. I)와 허수축 신호(S .Q)에, 직교 캐리어 발진기(61)가 발생하는 제2 주파수 로컬 신호의 허수축 신호 "-sin"과, 실수축 신호 "cos"를 각각 승산하는 승산기(65) 및 승산기(66)와, 또한, 승산기(65)의 출력에 승산기(66)의 출력을 가산하여 허수축 신호 출력으로 하는 가산기(67)를 구비한 복소 믹서(52)에 의해, 베이스 밴드 신호로 변환된다.
한편, 베이스 밴드 신호로 변환된 수신신호는, 주파수가 낮아지면 제2단계로서 다시 신호의 샘플링 레이트를 1/N2로 변환(다운 샘플)하는 제2데시메이터(53)로 입력되고, 샘플링 레이트의 변환이 수행되며, 또한 검파기(14)에 있어서 신호의 복 조가 수행된다.
여기서, 디지털 직교 검파기(11)의 직교 캐리어 발진기(21)에는, 제어부(6)로부터 설정된 위상의 변화폭을 나타내는 주파수 설정 데이터 F로부터 분할된 주파수 설정 데이터 F1이 입력된다. 복소 믹서(52)의 직교 캐리어 발진기(61)에는, 제어부(6)로부터 설정된 위상의 변화폭을 나타내는 주파수 설정 데이터 F로부터 분할된 주파수 설정 데이터 F2가 입력된다.
또한, 제1데시메이터(51)에는 제어부(6)로부터 설정된 샘플링 레이트 변환 데이터 N을 분할한 샘플링 레이트 변환 데이터 N1이 입력된다. 제2데시메이터(53)에는 제어부(6)로부터 설정된 샘플링 레이트 변환 데이터 N을 분할한 샘플링 레이트 변환 데이터 N2가 입력된다.
도 8은 도 7의 신호처리부(4)에 이용되는 주파수 신서사이저에 의한 직교 캐리어 발진기(21) 및 직교 캐리어 발진기(61)의 구성을 도시한 블록도이다.
도 8에 도시된 바와 같이, 제어부(6)로부터, 위상의 변화폭 △Φ로 표현된 주파수 설정 데이터 F가 "j0"비트로 입력되면, 주파수 설정 데이터 △Φ는 MSB측으로부터 "j1"비트의 주파수 설정 데이터 F1과, LSB 측의 "j2"비트의 주파수 설정 데이터 F2로 분할된다. 분할된 MSB 측의 "j1"비트는, 위상 연산부를 형성하는 가산기(71)와 위상 레지스터(72)에 의해, 누적 가산되어 위상 데이터 Af가 된다.
"j1"비트의 위상 데이터 Af는, j1=k1의 "k1"비트의 어드레스 신호 라인을 가지며 위상 데이터를 진폭 데이터로 변환하는 테이블이 기록된 "corse cos용" ROM-A(73)와, "k1"비트의 어드레스 신호라인을 가지며 위상 데이터를 진폭 데이터로 변 환하는 테이블이 기록된 "corse sin용" ROM-B(74)에, 어드레스 신호로서 입력된다. ROM-A(73)와 ROM-B(74)의 출력 신호로는, "m"비트폭의 진폭데이터 cos(F1)와 sin(F1)이 순차적으로 출력된다. 여기서, ROM-A(73)와 ROM-B(74)는, 각각 주파수 설정 데이터 F의 MSB측 "j1" 비트에 대응한 주파수의 여현파와 정현파를 양자화하여 기록하는 롬(ROM)이다. 와 같이, 가산기(71)와 위상 레지스터(72), 및 ROM-A(73)와 ROM-B(74)에 의해, 디지털 직교 검파기(11)의 직교 캐리어 발진기(21)를 형성한다.
한 편, "j0"비트의 위상 데이터 j1로부터 보아 LSB측에 위치하는 나머지 "j2"비트는, 샘플링 레이트 변환 데이터 N1에 대응한 "j0"비트의 계수 N1이 승산기(81)에 의해 승산된 "j0"비트의 주파수 변환 데이터 F2'로 변환된 후, 위상 연산부를 형성하는 가산기(76)와 위상 레지스터(77)에 의해, 누적 가산되어 위상 데이터 Bf'가 된다.
"j0"비트의 위상 데이터 Bf'는, j0>k2의 "k2"비트의 어드레스 신호라인을 가지며 위상 데이터를 진폭 데이터로 변환하는 테이블이 기록된 "fine cos용" ROM-C(78)와, "k2"비트의 어드레스 신호라인을 가지며 위상 데이터를 진폭 데이터로 변환하는 테이블이 기록이 "fine sin용" ROM-D(79)에, 어드레스 신호로서 입력된다. 또한, ROM-C(78)와 ROM-D(79)의 출력 신호로는 "m"비트 폭의 진폭데이터 cos(F2)와 sin(F2)이 순차적으로 출력된다. 여기서, ROM-C(78)와 ROM-D(79)는, 각각 주파수 설정 데이터 F의 나머지 "j2"비트에 대응한 주파수의 여현파와 정현파를 양자화하여 기록한 롬(ROM)이다. 이와 같이, 가산기(76)와 위상 레지스터(77), 및 ROM- C(78)와 ROM-D(79)에 의해, 복소 믹서(52)의 직교 캐리어 발진기(61)가 형성된다.
한편, 동일한 비트길이의 2개의 주파수 신서사이저를, 샘플링 주파수 1과 샘플링 주파수 N1로 동작시킨 경우, 출력되는 주파수도 1대 N1이 되기 때문에, 복소 믹서(52)의 직교 캐리어 발진기(61)의 샘플링 주파수를, 디지털 직교 검파기(11)의 직교 캐리어 발진기(21)의 샘플링 주파수의 1/N1로 떨어뜨려 연산량을 삭감하기 위해, 주파수 설정 데이터 F2는 N1배 되어 주파수 설정 데이터 F2'로 보정한 후, 이것을 누적 가산하여 위상 데이터 Bf'로 한다.
또한, 이상의 구성에 의해, 본 구성예의 신호처리부(4)에서는, 제어부(6)로부터 설정된 주파수 설정 데이터 F에 의해 생성되는 주파수 f의 로컬 신호를, 주파수 설정 데이터 F1에 의해 생성되는 주파수 f1의 로컬신호와, 주파수 설정 데이터 F2에 의해 생성되는 주파수 f2의 로컬신호로 분할하여 생성하고, 각각 디지털 직교 검파기(11)의 승산기(22, 23) 및 복소 믹서(52)의 승산기(62,63,65,66)로 공급함으로써, 2단계의 주파수 변환을 가능하게 한다.
도 9는 도 7의 제1데시메이터(51)의 구성예를 상세히 도시한 블록도이다. 도시된 바와 같이, 제1데시메이터(51)는 입력단자(R. I)로 입력된 디지털 직교 검파기(11)의 복소신호출력의 실수축 신호와, 입력단자(R. Q)로 입력된 디지털 직교 검파기(11)의 복소신호출력의 허수축 신호로, 저대역 신호와 고대역신호를 커트 하는 필터링을 수행하는 복소 밴드 패스 필터를 구비한다. 여기서, 복소 밴드 패스 필터는, 디지털 직교 검파기(11)의 복소신호 출력의 실수축 신호에 대해 복소필터의 실수축 계수를 받는 디지털 필터(91)와, 수축 신호에 대해 복소 필터의 허수축 계수를 받는 디지털 필터(92), 및 디지털 직교 검파기(11)의 복소 신호 출력의 허수축 신호에 대해 복소 필터의 실수축 계수를 받는 디지털 필터(93)와, 허수축 신호에 대해 복소필터의 허수축 계수를 받는 디지털 필터(94)를 포함하고, 디지털 필터(91)의 출력으로부터 디지털 필터(93)의 출력을 감산하는 감산기(95)와 디지털 필터(92)의 출력에 디지털 필터(94)의 출력을 가산하는 가산기(96)로 구성되어 있다.
여기서, 디지털 필터(91, 93)에 각각 설정되는 복소 밴드패스 필터의 실수축 계수 및 디지털 필터(92, 94)에 각각 설정되는 복소 밴드패스 필터의 허수축 계수는, 직교 캐리어 발진기(98)에 의해 생성된 직교 캐리어의 실수축 신호 cos와 허수축 신호 -sin을, 제어부(6)로부터 파라미터로서 설정된 기준 로우패스 필터의 필터계수 1에, 각각 승산기(99)와 승산기(100)에 의해 승산하여 생성된 복소 계수로 한다.
또한, 직교 캐리어 발진기(98)에 의해 생성되는 직교 캐리어의 주파수는, 디지털 직교 검파기(11)의 입력신호의 주파수 FDIF1으로부터, 주파수 설정 데이터 F1이 설정된 직교 캐리어 발진기(21)에서 생성되는 로컬 신호 주파수를, 감산기(97)에 의해 감산한 주파수를 근거로 결정된다. 또한, 제어부(6)로부터 파라미터로서 설정되는 필터 계수 1은, 기준 로우패스 필터가 아니라 기준 밴드패스 필터(복소 필터)이어도 된다. 이 경우에, 파라미터로서 설정된 필터 계수 1과 직교 캐리어 발진기(98)의 출력과의 합성은, 복소수끼리의 승산이 된다. 또한, 제어부(6)로부터 파라미터로서 설정되는 필터 계수 1은, 미리 신호처리부(4)에서 제1데시메이터(51)의 구성 데이터로서 기억되어 있어도 된다.
한편, 제1데시메이터(51)는 디지털 필터(91,92,93,94) 및 감산기(95)와 가산기(96)에 의해 구성되는 복소 밴드 패스 필터에 의해, 불필요한 에일리어싱(aliasing)이 제거된 복소수 신호의 샘플링 레이트를, 제어부(6)로부터 파라미터로서 설정된 샘플링 레이트 N을 분할한 샘플링 레이트 변환 데이터 N1에 의해 1/N1로 변환(다운샘플)하여, 출력단자(S. I)와 (S. Q)로 출력하는 실수축 신호용 다운 샘플러(101)와 허수축 신호용 다운 샘플러(102)를 구비하고 있다.
도 10은 도 7의 제2데시메이터(53)의 구성예를 상세히 도시한 블록도이다. 제2데시메이터(53)는 입력단자(T. I)로 입력된 복수 믹서(52)의 복소신호출력의 실수축 신호와, 입력단자(T. Q)로 입력된 복소 믹서(52)의 복소신호출력의 허수축 신호에, 제어부(6)로부터 파라미터로서 설정된 필터 계수 2에 의해 실현되는 특성에 의해, 각각 고대역신호를 통과시키지 않고 커트하는 필터링을 수행하는 로우패스 필터(111, 112)를 구비하고 있다. 또한, 제2데시메이터(53)는 로우패스 필터(111, 112)에 의해 고대역 신호가 출력되지 않고 커트 되어, 불필요한 에일리어싱이 제거된 복소수 신호의 샘플링 레이트를, 제어부(6)로부터 파라미터로서 설정된 샘플링 레이트 변환 데이터 N을 분할한 샘플링 레이트 변환 데이터 N2에 의해 1/N2로 변환(다운샘플)하여, 출력단자(U. I)와 (U. Q)로 출력하는 실수축 신호용의 다운 샘플러(113)와 허수축 신호용 다운 샘플러(114)를 구비한다.
또한, 샘플링 레이트 변환 데이터 N2는, 제어부(6)로부터 파라미터로서 설정 된 샘플링 레이트 변환 데이터 N을 제1데시메이터(51)의 다운 샘플러(101, 102)에 설정한 샘플링 레이트 변환 데이터 N1에서 삭제한 값으로 한다. 또한, 제어부(6)로부터 파라미터로서 설정되는 필터 계수 2는, 미리 신호처리부(4)에서, 제2데시메이터(53)의 비공개적인 데이터로서 기억되어 있어도 된다.
상술한 실시예에서는, 신호처리부(4)에서의 지정된 기능을 실현하는 구성예로서, 수신기를 예로 들어 설명하였으나, 송신기를 구성하는 경우도, 신호처리부(4)에서는, 제어부(6)로부터 설정되는 파라미터를, 신호처리부(4)에 구성된 송신기의 기능을 실현하기 위한 신호처리기능구성에 맞춘 파라미터로 변환하여 이용하는 것으로 한다.
또한, 상술한 실시예에서는, 신호처리부(4)는, FPGA나 DSP 등의 재구성 가능한 디바이스(reconfigurable device)로 구성된다고 설명하였으나, FPGA 등의 하드웨어 재구성을 수행하는 재구성 가능한 디바이스(reconfigurable device), 또는 DSP 등의 소프트웨어 재구성을 수행하는 재구성 가능한 디바이스(reconfigurable device)의 어느 한쪽의 재구성 가능한 디바이스(reconfigurable device)만으로 구성되어도 된다.
이상, 설명한 바와 같이, 본 실시예의 소프트웨어 무선기는, 지정된 기능에 대한 복수의 실현수단에 대응하여, 소프트웨어로부터의 지시에 의해, 내부의 기능구성을 재구성 가능한 신호처리부(4)와, 복수의 실현수단 중 어느 것에 대응한 파라미터를 신호처리부(4)에 설정하는 제어부(6)를 구비한 소프트웨어 무선기이며, 제어부(6)의 소프트웨어에 의한 처리에는 적합하지 않은 고속성이나 저소비전력성 이 요구되는 신호처리기능을 실현하는 구성을 신호처리부(4)에 구성할 때, 오브젝트 지향의 사고방식을 적용하여 소프트웨어와 신호처리기능을 구성한다.
따라서, 소프트웨어 무선기에 요구되는 기능을 오브젝트로서 생각하였을 때, 이 기능을 실현하기 위해 신호처리부(4)에 구성되는 복수의 실현수단을 방식으로서 정의하고, 이 방식에 관하여 외부로부터 보이는 공개적인 방식과, 내부에서 실제로 처리를 수행하는 외부로부터는 보이지 않는 비공개적인 방식을 준비함으로써, 제어부(6)로부터 공개적인 방식에 대해 설정되는 파라미터를, 신호처리부(4)에 있어서 비공개적인 방식에 대한 파라미터로 변환하여, 신호처리부(4) 측의 신호처리기능의 재구성에 의한 제어부(6)의 소프트웨어에 대한 영향을 적게 할 수 있다는 효과를 얻을 수 있다.
이에 의해, 제어부(6)에 있어서 준비하는 드라이버 소프트웨어의 종류가 감소되므로, 소프트웨어 개발 공정수가 삭감되고, 제품 개발기간의 단축화 및 제품 비용의 절감이 가능해 진다.
또한, 캐리어 신호의 생성 및 주파수 변환이나 신호의 필터링, 그리고 신호의 샘플링 레이트 변환 등의 간단한 기능으로 신호처리를 한정하고, 이에 대해 파라미터 데이터에 대한 비트분할, 비트삽입, 비트머지, 수치의 가감산, 및 수치의 승제산 중 어느 것에 의해 파라미터를 변환함으로써, 신호처리부(4)에 부하를 주지 않고 파라미터의 변환을 자유롭게 실행할 수 있는 소프트웨어 무선기를 실현할 수 있다.
따라서, 드라이버 소프트웨어의 종류를 증가시키지 않고, 예를 들어 스프리 어스가 적은 주파수 신서사이저나, 각종 특성 및 중심 주파수를 가지는 필터, 더하여 자유로운 샘플링 레이트 변환을 실현할 수 있다는 효과가 얻어진다.
본 발명에 따르면, 설정하는 파라미터에 관한 신호처리부에서의 내부처리에 관여하는 일 없이 제어부와 신호처리부의 통신에 적합한 파라미터 형식을 신호처리부에 설정함으로써, 신호처리기능측의 재구성에 의한 제어부의 소프트웨어에 대한 영향을 적게 함과 동시에, 드라이버 소프트웨어를 제어부 측의 형편에 맞출 수 있으므로, 어플리케이션 소프트웨어와 드라이버 소프트웨어를 포함한 소프트웨어의 조합의 수도 최소한으로 실현할 수 있다. 또한, 드라이버 소프트웨어의 종류가 감소하므로, 개개의 드라이버 소프트웨어에 대한 충분한 검증을 수행할 수 있고, 소프트웨어 무선기 전체의 동작 안정을 향상시킬 수 있다. 또한, 소프트웨어 개발 공정수가 삭감되므로, 제품개발기간의 단축화나 제품 비용의 절감이 가능해진다.
또한, 신호처리부에 있어서의 기능과 파라미터 변환 내용을 한정함으로써, 신호처리부에 부하를 주지 않고 파라미터의 변환을 실행할 수 있는 소프트웨어 무선기를 실현할 수 있다. 이에 따라, 신호처리기능측의 재구성에 의한 제어부의 소프트웨어에 대한 영향을 더욱 적게 하고, 소프트웨어에 대한 영향을 최소한으로 억제할 수 있다는 효과를 얻을 수 있다.
한편, 주파수 변환된 신호의 최종적인 주파수가 맞는다면, 주파수 신서사이저를 어떤 식으로든 분할하여 구성할 수 있는 주파수 변환기를 실현할 수 있다. 이에 따라, 주파수 변환기를 포함하는 소프트웨어 무선기에 대하여, 보다 많은 유연성을 부여할 수 있고, 하나의 하드웨어를 구비한 장치에서, 드라이버 소프트웨어를 증가시키지 않고, 용이하게 복수의 통신주파수에 대응하는 무선기를 실현할 수 있다는 효과를 얻을 수 있다.
또한, 스프리어스가 적고 주파수 스텝이 개략적인 제1 주파수 신서사이저와, 스프리어스가 많고 주파수 스텝이 세밀한 제2주파수 신서사이저의 주파수를 자유롭게 설정하여 주파수 변환기를 동작시킴으로써, 드라이버 소프트웨어를 증가시키지 않고, 디지털 주파수 신서사이저 특유의 일률적으로 발생하는 스프리어스가 캐리어 근방으로 제한되는 주파수 변환기를 실현할 수 있다.
또한, 디지털 필터의 주파수 특성을, 제어부가 파라미터로서 설정하는 계수에 의해 자유롭게 설정할 수 있으면서, 제어부가 파라미터로서 설정하는 주파수 설정 데이터에 의해, 필터의 중심 주파수도 자유롭게 설정할 수 있다. 이에 따라, 자유로운 주파수 특성으로, 또한 어떠한 중심주파수의 필터도, 드라이버 소프트웨어를 증가시키지 않고, 간단하게 구성할 수 있다는 효과를 얻을 수 있다.
또한, 디지털 필터의 중심 주파수를, 제어기가 파라미터로서 설정하는 주파수 설정 데이터에 의해 자유롭게 설정할 수 있다. 이에 따라, 신호처리부 재구성 데이터에 포함되는 계수에 의해 미리 설정된 주파수 특성의 필터를, 어떠한 중심 주파수에 있어서도, 드라이버 소프트웨어를 증가시키지 않고, 간단하게 구성할 수 있다는 효과를 얻을 수 있다.
또한, 샘플링 레이트 변환된 신호의 최종적인 샘플링 레이트가 맞으면, 샘플 링 레이트 변환기를 어떤 식으로든 분할하여 구성할 수 있다. 이에 따라, 샘플링 레이트 변환기를 포함하는 소프트웨어 무선기에 대하여, 보다 많은 유연성을 부여할 수 있고, 하나의 하드웨어를 구비한 장치에서, 드라이버 소프트웨어를 증가시키지 않고, 용이하게 복수의 통신주파수에 대응하여 자유롭게 샘플링 레이트를 선택할 수 있는 무선기를 실현할 수 있다는 효과를 얻을 수 있다.

Claims (10)

  1. 지정된 기능에 대한 복수의 실현수단에 대응하여, 소프트웨어로부터의 지시에 의해, 내부의 기능구성을 재구성할 수 있는 신호처리부와,
    상기 신호처리부의 인터페이스에 대응하는 단일한 공개 파라미터를 상기 신호처리부 내부의 기능구성을 실행하기 위한 데이터로 설정하는 단일한 드라이버 소프트웨어를 포함하는 제어부를 구비하고,
    상기 신호처리부는,
    상기 복수의 실현 수단에 대응하는 기능 처리부와,
    상기 단일의 드라이버 소프트웨어에 의해 설정된 상기 공개 파라미터를, 상기 기능 처리부가 필요로 하는 비공개 파라미터로 변환하기 위한 파라미터 처리부를 포함하고,
    상기 기능 처리부는 변환된 상기 비공개 파라미터를 이용하여, 상기 지정된 기능을 실행함을 특징으로 하는 소프트웨어 무선기.
  2. 제 1항에 있어서,
    상기 지정된 기능은, 캐리어 신호의 생성, 신호의 필터링, 신호의 변복조, 및 신호의 샘플링 레이트 변환 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 소프트웨어 무선기.
  3. 제 1항에 있어서,
    상기 공개 파라미터의 변환은, 상기 공개 파라미터로 설정되는 상기 데이터에 대한 비트분할, 비트삽입, 비트머지, 수치의 가감산, 및 수치의 승제한 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 소프트웨어 무선기.
  4. 제 3항에 있어서,
    상기 신호처리부가, 위상의 변화폭을 나타내는 주파수 설정 데이터에 의해 지정된 주파수의 캐리어신호를 생성하는 복수의 주파수 신서사이저를 구비한 주파수 변환기로 구성되는 경우,
    상기 파라미터 처리부는 상기 제어부로부터 상기 공개 파라미터로서 설정된 소정의 형식에 의한 주파수 설정 데이터를 비트 분할하여, 복수의 주파수 신서사이저의 각각의 주파수 설정 데이터로 설정하는 것을 특징으로 하는 소프트웨어 무선기.
  5. 제 3항에 있어서,
    상기 신호처리부가, 위상의 변화폭을 나타내는 주파수 설정 데이터에 의해 지정된 주파수의 캐리어 신호를 생성하는 제1 및 제2의 주파수 신서사이저를 포함하는 더블 컨버젼 방식의 주파수 변환기로 구성되는 경우,
    상기 파라미터 처리부는 상기 제어부로부터 상기 공개 파라미터로서 설정된 소정의 형식에 의한 주파수 설정 데이터를 2개의 주파수 설정 데이터로 비트분할하고, 분할된 주파수 설정 데이터의 MSB(Most Significant Bit)측을, 송수신 신호와 제1의 중간주파수 신호간의 주파수 변환을 수행하기 위한 제1 로컬 신호를 발생하는 상기 제1 주파수 신서사이저의 주파수 설정 데이터로 설정하고, 분할된 주파수 설정 데이터의 LSB(Least Significant Bit) 측을, 상기 제1 중간 주파수 신호와, 상기 제1 중간 주파수 신호보다 주파수가 낮은 제2 중간 주파수 신호 또는 베이스 밴드 신호간의 주파수 변환을 수행하기 위한 제2 로컬신호를 발생하는 제2 주파수 신서사이저의 주파수 설정 데이터로 설정하는 것을 특징으로 하는 소프트웨어 무선기.
  6. 제 3항에 있어서,
    상기 신호처리부가, 자신의 임펄스 응답을 계수로 하여, 입력된 신호의 필터링을 수행하는 디지털 필터로 구성되는 경우,
    상기 파라미터 처리부는 상기 제어부로부터 상기 공개 파라미터로서 설정된 실계수의 로우패스 필터 또는 복소계수의 밴드 패스 필터의 계수에, 상기 제어부로부터 상기 공개 파라미터로서 설정된 주파수 설정 데이터에 대응하는 캐리어 신호를 승산하여, 목적의 주파수에 대응한 필터 계수를 생성하는 것을 특징으로 하는 소프트웨어 무선기.
  7. 제 3항에 있어서,
    상기 신호처리부가, 자신의 임펄스 응답을 계수로 하여, 입력된 신호의 필터링을 수행하는 디지털 필터로 구성되는 경우,
    상기 파라미터 처리부는 상기 신호처리부의 재구성 데이터에 미리 포함된 실계수의 로우패스 필터 또는 복소계수의 밴드 패스 필터의 계수에, 상기 제어부로부터 상기 공개 파라미터로서 설정된 주파수 설정 데이터에 대응하는 캐리어 신호를 승산하여, 대상 주파수에 대응한 필터 계수를 생성하는 것을 특징으로 하는 소프트웨어 무선기.
  8. 제 3항에 있어서,
    상기 신호처리부가, 이산시간수열로 표현된 신호의 샘플링 레이트를 변환하는 복수의 샘플링 레이트 변환기로 구성되는 경우,
    상기 파라미터 처리부는 상기 제어부로부터 상기 공개 파라미터로서 설정된 소정의 형식에 의한 샘플링 레이트 변환 데이터를 분할하여, 복수의 샘플링 레이트 변환기의 각각에 샘플링 레이트 변환 데이터로 설정하는 것을 특징으로 하는 소프트웨어 무선기.
  9. 제 3항에 있어서,
    상기 신호처리부가, 이산시간수열로 표현된 신호의 샘플링 레이트를 2단계로 나누어 변환하기 위한 제1, 제2 샘플링 레이트 변환기로 구성되는 경우,
    상기 파라미터 처리부는, 상기 제어부로부터 상기 공개 파라미터로서 설정된 소정의 형식에 의한 샘플링 레이트 변환 데이터를, 상기 제1 샘플링 레이트 변환기에 설정한 제1샘플링 레이트 변환 데이터로 나누기하고 상기 제2 샘플링 레이트 변환기에 제2 샘플링 레이트 변환 데이터로 설정하는 것을 특징으로 하는 소프트웨어 무선기.
  10. 지정된 기능에 대한 복수의 실현수단에 대응하여, 소프트웨어로부터의 지시에 의해 내부의 기능구성을 재구성 가능한 신호처리부를 구비한 소프트웨어 무선기를 이용한 신호처리방법에 있어서,
    단일한드라이버 소프트웨어가, 상기 신호 처리부의 인터페이스에 대응하는 단일한 공개 파라미터를 상기 신호 처리부 내부의 기능구성을 실행하기 위한 데이터로 설정하는 단계와,
    파라미터 처리부가, 상기 단일한 드라이버 소프트웨어에 의해 설정된 상기 공개 파라미터를, 상기 복수의 실현 수단에 대응하는 기능 처리부가 필요로 하는 비공개 파라미터로 변환하는 단계와,
    상기 기능 처리부가, 변환된 상기 비공개 파라미터를 이용하여, 상기 지정된 기능을 실행하는 단계를 포함함을 특징으로 하는 소프트웨어 무선기를 이용한 신호처리 방법.
KR1020030016087A 2002-03-19 2003-03-14 소프트웨어 무선기 및 이를 이용한 신호처리 방법 Expired - Fee Related KR100957321B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00076780 2002-03-19
JP2002076780A JP4146145B2 (ja) 2002-03-19 2002-03-19 ソフトウェア無線機及びソフトウェア無線機の信号処理方法

Publications (2)

Publication Number Publication Date
KR20030076299A KR20030076299A (ko) 2003-09-26
KR100957321B1 true KR100957321B1 (ko) 2010-05-12

Family

ID=29386647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016087A Expired - Fee Related KR100957321B1 (ko) 2002-03-19 2003-03-14 소프트웨어 무선기 및 이를 이용한 신호처리 방법

Country Status (2)

Country Link
JP (1) JP4146145B2 (ko)
KR (1) KR100957321B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647069B2 (en) 2002-10-25 2010-01-12 Nxp B.V. Single oscillator DSSS and OFDM radio receiver
JP3780457B2 (ja) 2004-06-07 2006-05-31 株式会社トヨタＩｔ開発センター 信号処理装置、方法、プログラムおよび記録媒体
EP2173038B1 (en) * 2004-12-10 2012-01-25 Maxlinear, Inc. Harmonic reject receiver architecture and mixer
KR100654450B1 (ko) 2005-02-03 2006-12-06 삼성전자주식회사 소프트웨어 방식에 의한 통신 방법 및 상기 방법에 의해동작하는 통신 장치
US8107939B2 (en) * 2007-12-14 2012-01-31 Microsoft Corporation Software defined radio architecture
JP2010130185A (ja) * 2008-11-26 2010-06-10 Fujitsu Ltd サンプリングレート変換回路
JP6116829B2 (ja) * 2011-10-21 2017-04-19 株式会社ダイヘン 単相電力変換装置の制御装置
US9131289B2 (en) * 2012-06-21 2015-09-08 NEC Laboratores America, Inc. Software-defined optical network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010079196A (ko) * 2001-06-21 2001-08-22 정철환 원칩화된 초소형 이동통신 단말모듈
KR20020005686A (ko) * 1999-04-16 2002-01-17 러셀 비. 밀러 증폭기 성능을 선택적으로 제어하는 시스템 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020005686A (ko) * 1999-04-16 2002-01-17 러셀 비. 밀러 증폭기 성능을 선택적으로 제어하는 시스템 및 방법
KR20010079196A (ko) * 2001-06-21 2001-08-22 정철환 원칩화된 초소형 이동통신 단말모듈

Also Published As

Publication number Publication date
JP2003298456A (ja) 2003-10-17
KR20030076299A (ko) 2003-09-26
JP4146145B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
US5621345A (en) In-phase and quadrature sampling circuit
EP0335037A1 (en) Direct conversion radio
KR100407338B1 (ko) 수신기
KR100645249B1 (ko) 프로그래머블 디지털 중간 주파수 송수신기
EP0748092A2 (en) Modulation method and modulator for digital signal
US6690748B2 (en) Receiver with improved digital intermediate to base band demodulator
CN100580687C (zh) 可编程滤波器
Datta et al. FPGA implementation of high performance digital down converter for software defined radio
CN106972832A (zh) 一种可任意倍数重采样的数字下变频器
CN110943712A (zh) 数字下变频滤波系统
KR100957321B1 (ko) 소프트웨어 무선기 및 이를 이용한 신호처리 방법
KR20050058277A (ko) 멀티레이트 디지털 송수신기
Laddomada et al. A PC-based software receiver using a novel front-end technology
US6647075B1 (en) Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator
US7953184B2 (en) Direct sampling type wireless receiver and method using the same
US20020009164A1 (en) If-to-baseband conversion for flexible frequency planning capability
Agarwal et al. A fractional sample rate conversion filter for a software radio receiver on FPGA
Chamberlain A software defined HF radio
JP3123941B2 (ja) 直交信号復調用ベースバンド信号処理回路
Vucic et al. FPGA implementation of high-frequency software radio receiver
Otunniyi et al. Low Complexity Farrow Differential Channelizer Algorithm
WO2014049384A1 (en) Method for digitizing an analogue signal for further demodulation in a radio receiving device
Singh et al. Design of programmable digital down converter for WiMAX Charanjit Singh1, Dr. Manjeet Singh Patterh1 and Dr. Sanjay Sharma2
Zhang et al. 12 Digital down-conversion and up-conversion: theory and implementation
Harris A fresh view of digital signal processing for software defined radios: Part I

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20140429

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170504

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170504

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000