[go: up one dir, main page]

KR100959715B1 - Inductor element and its manufacturing method - Google Patents

Inductor element and its manufacturing method Download PDF

Info

Publication number
KR100959715B1
KR100959715B1 KR1020070132367A KR20070132367A KR100959715B1 KR 100959715 B1 KR100959715 B1 KR 100959715B1 KR 1020070132367 A KR1020070132367 A KR 1020070132367A KR 20070132367 A KR20070132367 A KR 20070132367A KR 100959715 B1 KR100959715 B1 KR 100959715B1
Authority
KR
South Korea
Prior art keywords
metal layer
insulating film
layer
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070132367A
Other languages
Korean (ko)
Other versions
KR20090064973A (en
Inventor
우제식
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070132367A priority Critical patent/KR100959715B1/en
Publication of KR20090064973A publication Critical patent/KR20090064973A/en
Application granted granted Critical
Publication of KR100959715B1 publication Critical patent/KR100959715B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 인덕터 소자 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 금속층을 적층해서 두꺼운 금속층을 형성하여, 추가적인 공정 없이 충실도와 자가 공진 주파수를 높이는 데 있다.The present invention relates to an inductor device and a method for manufacturing the same, and a technical problem to be solved is to increase the fidelity and self-resonance frequency by forming a thick metal layer by laminating a metal layer.

이를 위해 본 발명은 기판과, 기판을 덮도록 형성된 절연막과, 절연막 내부에 형성된 나선형태의 제1금속층 및 제1금속층의 상부에 제1금속층을 덮도록, 제1금속층과 대응되는 영역에 형성되며, 상면은 절연막의 상면과 동일 평면을 이루는 제2금속층을 포함하는 인덕터 소자 및 그 제조 방법을 개시한다.To this end, the present invention is formed in a region corresponding to the first metal layer to cover the substrate, the insulating film formed to cover the substrate, the first metal layer of the spiral shape formed on the inside of the insulating film and the first metal layer on top of the first metal layer. The upper surface of the inductor device including a second metal layer coplanar with the upper surface of the insulating film and a method of manufacturing the same are disclosed.

적층형, 인덕터, 금속층, 충실도, 자가 공진 주파수 Stacked, Inductors, Metal Layers, Fidelity, Self-Resonant Frequency

Description

인덕터 소자 및 그 제조 방법 {INDUCTOR DEVICE AND THE MANUFACTURING METHOD THEREOF}INDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF {INDUCTOR DEVICE AND THE MANUFACTURING METHOD THEREOF}

본 발명은 인덕터 소자 및 그 제조 방법에 관한 것으로서, 보다 자세하게는 금속층을 적층해서 두꺼운 금속층을 형성하여, 추가적인 공정 없이 충실도와 자가 공진 주파수를 높일 수 있는 인덕터 소자 및 그 제조 방법에 관한 것이다.The present invention relates to an inductor device and a method of manufacturing the same, and more particularly, to an inductor device and a method for manufacturing the same by stacking metal layers to form a thick metal layer, thereby increasing fidelity and self-resonant frequency without additional processes.

일반적으로 인덕터는 저항, 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자중의 하나로, 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품으로 사용된다. In general, the inductor is one of the important passive components of an electronic circuit together with a resistor and a capacitor. The inductor is used to remove noise or form an LC resonant circuit.

이러한 인덕터 중 적층형 인덕터가 현재 널리 보급되어 가고 있는 추세이다. 일반적인 적층형 인덕터는, 충실도(Q factor)를 높이기 위해 상부 금속층과 하부 금속층 사이에 비아 콘택을 형성하여, 상부 금속층과 하부 금속층의 일정부분만을 연결하여 적층하는 방식을 사용하였다. Among these inductors, multilayer inductors are currently being widely used. In general, the multilayer inductor has a via contact formed between the upper metal layer and the lower metal layer in order to increase the Q factor, and connects and stacks only a portion of the upper metal layer and the lower metal layer.

그러나 반도체 제조 공정이 점차 정밀화 되어 감에 따라, 공정에서 사용하는 금속선의 두께가 얇기 때문에, 얇은 상부 금속층과 하부 금속층 사이에는 큰 기생 저항 성분이 발생하게 된다. 이로 인하여, 두 금속층 사이가 분리되거나 인덕터의 충실도가 저하된다.However, as the semiconductor manufacturing process becomes more precise, a large parasitic resistance component is generated between the thin upper metal layer and the lower metal layer because the thickness of the metal wire used in the process is thin. This causes separation between the two metal layers or lowers the fidelity of the inductor.

또한, 상부 금속층과 하부 금속층 사이의 기생 저항 성분이 증가함에 따라 자가 공진 주파수(Self Resonance Frequency, SRF)는 점점 작아지게 되어 인덕터를 사용할 수 있는 주파수 영역이 좁아진다.In addition, as the parasitic resistance component between the upper metal layer and the lower metal layer increases, the self-resonance frequency (SRF) becomes smaller and smaller, thereby narrowing the frequency range in which the inductor can be used.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 금속층에 금속층을 직접 적층해서 두꺼운 금속층을 형성하여, 금속층과 금속층 사이를 비아콘택으로 연결할 경우에 발생되는 기생저항 성분을 줄여 줌으로써, 추가적인 공정 없이 충실도와 자가 공진 주파수를 높일 수 있는 인덕터 소자 및 그 제조 방법을 제공하는 데 있다.The present invention is to overcome the above-mentioned conventional problems, an object of the present invention is to form a thick metal layer by directly laminating a metal layer on the metal layer, reducing the parasitic resistance component generated when connecting the metal layer and the metal layer via via contact The present invention provides an inductor device and a method of manufacturing the same, which can increase fidelity and self-resonance frequency without additional processing.

상기한 목적을 달성하기 위해 본 발명에 의한 인덕터 소자 및 그 제조 방법은 기판과, 상기 기판을 덮도록 형성된 절연막과, 상기 절연막 내부에 형성된 나선형태의 제1금속층 및 상기 제1금속층의 상부에 상기 제1금속층을 덮도록, 상기 제1금속층과 대응되는 영역에 형성되며, 상면은 상기 절연막의 상면과 동일 평면을 이루는 제2금속층을 포함하여 이루어질 수 있다.In order to achieve the above object, an inductor device and a method of manufacturing the same according to the present invention include a substrate, an insulating film formed to cover the substrate, a spiral first metal layer formed inside the insulating film, and the upper portion of the first metal layer. The upper surface may be formed in a region corresponding to the first metal layer to cover the first metal layer, and the upper surface may include a second metal layer that is coplanar with the upper surface of the insulating layer.

또한 본 발명의 상기 제1금속층과 상기 제2금속층은 하나의 금속층으로 이루어지며, 이때, 상기 금속층의 두께는 3.5um 내지 6um일 수 있다.In addition, the first metal layer and the second metal layer of the present invention is made of one metal layer, wherein the thickness of the metal layer may be 3.5um to 6um.

또한 본 발명의 상기 절연막은 제1절연막과 제2절연막을 포함하고, 상기 제1절연막의 상면은 상기 제1금속층의 상면과 동일 평면을 이룰 수 있다.In addition, the insulating layer may include a first insulating layer and a second insulating layer, and an upper surface of the first insulating layer may be coplanar with an upper surface of the first metal layer.

또한 본 발명은 기판준비 단계와, 상기 기판을 덮도록 형성된 제1절연막을 형성하고, 상기 제1절연막의 내측으로 나선형 홈을 형성하는 제1절연막 형성단계와, 상기 제1절연막 내측의 나선형 홈에 제1금속층을 형성하는 제1금속층 형성 단 계와, 상기 제1절연막과 상기 제1금속층을 모두 덮도록 제2절연막을 형성하고, 상기 제1금속층이 외부로 노출되도록 상기 제2절연막을 나선형으로 에칭하는 제2절연막 형성단계 및 상기 제2절연막의 나선형 홈인 제1금속층의 상부에 제2금속층을 형성하는 제2금속층 형성단계를 포함할 수 있다.The present invention also provides a substrate preparation step, a first insulating film forming step of forming a first insulating film formed to cover the substrate, and forming a spiral groove inside the first insulating film, and a spiral groove inside the first insulating film. A first metal layer forming step of forming a first metal layer and a second insulating film are formed to cover both the first insulating film and the first metal layer, and the second insulating film is spirally wound so that the first metal layer is exposed to the outside. A second insulating film forming step of etching and a second metal layer forming step of forming a second metal layer on top of the first metal layer which is a spiral groove of the second insulating film.

또한 본 발명의 상기 제1금속층과 상기 제2금속층은 동일한 크기의 나선형으로 형성될 수 있다.In addition, the first metal layer and the second metal layer of the present invention may be formed in a spiral of the same size.

상술한 바와 같이, 본 발명에 의한 인덕터 소자 및 그 제조 방법은 금속층에 금속층을 직접 적층해서 두꺼운 금속층을 형성하여, 금속층과 금속층 사이를 비아콘택으로 연결할 경우에 발생되는 기생저항 성분을 줄여 줌으로써, 추가적인 공정 없이 충실도와 자가 공진 주파수를 높일 수 있게 된다.As described above, the inductor device and the method of manufacturing the same according to the present invention further form a thick metal layer by directly stacking the metal layer on the metal layer, thereby reducing the parasitic resistance component generated when the metal layer and the metal layer are connected via via contact. This increases the fidelity and self-resonant frequency without the process.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention. Here, parts having similar configurations and operations throughout the specification are denoted by the same reference numerals.

도 1a을 참조하면, 본 발명의 일실시예에 따른 인덕터 소자를 도시한 평면도 가 도시되어 있고, 도 1b를 참조하면, 도 1a의 1b-1b선 단면도가 도시되어 있다.Referring to FIG. 1A, a plan view showing an inductor device according to an embodiment of the present invention is shown, and referring to FIG. 1B, a cross-sectional view taken along the line 1b-1b of FIG. 1A is shown.

도 1a와 도 1b에서 도시된 바와 같이 인덕터 소자(100)는 기판(110), 제1절연막(120), 제1금속층(130), 제2절연막(140)및 제2금속층(150)을 포함한다. As shown in FIGS. 1A and 1B, the inductor device 100 includes a substrate 110, a first insulating layer 120, a first metal layer 130, a second insulating layer 140, and a second metal layer 150. do.

상기 기판(110)은 대략 평평하거나 완전히 평평한 제1면(111)과, 상기 제1면(111)의 반대면으로서 대략 평평하거나 완전히 평평한 제2면(112)을 포함하는 N형 또는 P형 실리콘 단결정으로 이루어질 수 있다.The substrate 110 is an N-type or P-type silicon including a first surface 111 that is approximately flat or completely flat, and a second surface 112 that is substantially flat or completely flat as an opposite surface of the first surface 111. It can be made of single crystals.

상기 제1절연막(120)은 상기 기판(110)의 제1면(111)을 모두 덮도록 형성되며, 상기 제1절연막(120)의 내측에는 상기 제1금속층(130)이 형성된다. 상기 제1절연막(120)의 상면(121)은 상기 제1금속층(130)의 상면(131)과 동일 평면을 이룬다. 상기 제1절연막(120)은 고밀도 플라즈마(High Density Plasma, HDP)산화막, APL(Advanced Planarization Layer)산화막, TEOS(Tetra Ethyl Ortho Silicate)산화막, PSG(Phospho Silicate Glass)막 또는 BPSG(Boro Phospho Silicate Glass)막 또는 그 등가물로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. The first insulating layer 120 is formed to cover all of the first surfaces 111 of the substrate 110, and the first metal layer 130 is formed inside the first insulating layer 120. The top surface 121 of the first insulating layer 120 is coplanar with the top surface 131 of the first metal layer 130. The first insulating layer 120 may include a high density plasma (HDP) oxide film, an advanced planarization layer (APL) oxide film, a tetra ethyl ortho silicate (TEOS) oxide film, a phospho silicate glass (PSG) film, or a boro phospho silicate glass (PSG). ) Film or equivalent thereof, but is not limited thereto.

상기 제1금속층(130)은 상기 제1절연막(120)의 내측에 나선형으로 형성된다. 이때, 상기 제1금속층(130)의 상면(131)은 상기 제1절연막(120)의 상면(121)과 동일 평면을 이룬다.The first metal layer 130 is spirally formed inside the first insulating layer 120. In this case, the upper surface 131 of the first metal layer 130 is coplanar with the upper surface 121 of the first insulating layer 120.

상기 제2절연막(140)은 상부로 노출된 상기 제1절연막(120)의 상면(121)에 형성된다. 즉, 상기 제2절연막(140)은 상기 제1절연막(120)의 상면(121)과 동일한 형상으로 형성된다. 상기 제2절연막(140)은 고밀도 플라즈마(High Density Plasma, HDP)산화막, APL(Advanced Planarization Layer)산화막, TEOS(Tetra Ethyl Ortho Silicate)산화막, PSG(Phospho Silicate Glass)막 또는 BPSG(Boro Phospho Silicate Glass)막 또는 그 등가물로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. The second insulating layer 140 is formed on the upper surface 121 of the first insulating layer 120 exposed upward. That is, the second insulating layer 140 is formed in the same shape as the upper surface 121 of the first insulating layer 120. The second insulating layer 140 may be formed of a high density plasma (HDP) oxide film, an advanced planarization layer (APL) oxide film, a tetra ethyl ortho silicate (TEOS) oxide film, a phospho silicate glass (PSG) film, or a boro phospho silicate glass (PSG). ) Film or equivalent thereof, but is not limited thereto.

상기 제2금속층(150)은 상기 제1금속층(130)의 상면(131)에 상기 제1금속층(130)과 동일하게 나선형으로 형성된다. 이러한 제2금속층(150)은 상기 제2절연막(140)의 내측에 형성되며, 상기 제2절연막(140)의 상면(141)과 상기 제2금속층(150)의 상면(151)은 동일 평면을 이룬다. 즉, 상기 제2금속층(150)은 제2절연막(140)과 동일한 두께로 형성되며, 상기 제1금속층(130)이 형성된 영역과 대응되는 영역에 형성된다. The second metal layer 150 is spirally formed on the upper surface 131 of the first metal layer 130 in the same manner as the first metal layer 130. The second metal layer 150 is formed inside the second insulating layer 140, and the upper surface 141 of the second insulating layer 140 and the upper surface 151 of the second metal layer 150 have the same plane. Achieve. That is, the second metal layer 150 is formed to have the same thickness as the second insulating layer 140 and is formed in a region corresponding to the region where the first metal layer 130 is formed.

상기 제1금속층(130)과 제2금속층(150)은 하나의 금속층으로 이루어질 수 있으나, 이때, 상기 제1금속층(130)과 제2금속층(150)의 두께의 총합은 3.5um 내지 6um이 된다. 상기 제1금속층(130)과 제2금속층(150)의 두께가 3.5um미만이면, 상기 인덕터 소자의 인덕턴스 값이 감소하게 되고, 기생 저항이 증가하여 충실도가 감소할 수 있다. 그리고 상기 제1금속층(130)과 제2금속층(150)의 두께가 6um를 초과하면, 인덕터 소자의 인덕턴스 값은 증가하지만, 소자의 크기가 커지고, 절연막에 형성된 홈에 금속층을 형성할 때, 홈 내부를 금속층이 완전히 메우지 못해 인덕터 소자의 전기적 특성이 저하 될 수 있다. 한편 상기 제1금속층(130) 및 제2금속층(150)은 알루미늄(Al), 구리(Cu) 및 그 등가물 중 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다. The first metal layer 130 and the second metal layer 150 may be formed of one metal layer, but in this case, the total thickness of the first metal layer 130 and the second metal layer 150 becomes 3.5um to 6um. . When the thickness of the first metal layer 130 and the second metal layer 150 is less than 3.5 μm, the inductance value of the inductor device may be reduced, and the parasitic resistance may be increased to decrease the fidelity. When the thickness of the first metal layer 130 and the second metal layer 150 exceeds 6 μm, the inductance value of the inductor element increases, but the size of the element increases, and when the metal layer is formed in the groove formed in the insulating film, the groove Since the metal layer is not completely filled inside, the electrical characteristics of the inductor device may be degraded. Meanwhile, the first metal layer 130 and the second metal layer 150 may be formed of any one selected from aluminum (Al), copper (Cu), and equivalents thereof, but the material is not limited thereto.

이와 같이 기판에 형성된 제1금속층(130)과 제2금속층(150)은 다마신 공법으로 형성될 수 있다. 이와 같이 제1금속층(130)의 상부에 제2금속층(150)을 적층(Stacked)하여 형성된 인덕터 소자(100)는 금속층 사이가 분리되지 않으므로 제1금속층(130)과 제2금속층(150) 사이에 기생 저항 성분이 감소하여, 상기 인덕터 소자(100)의 충실도(Q factor)가 상승한다. 상기 인덕터 소자(100)의 충실도는 수학식 1과 같다. As such, the first metal layer 130 and the second metal layer 150 formed on the substrate may be formed by a damascene method. As described above, since the inductor device 100 formed by stacking the second metal layer 150 on the first metal layer 130 is not separated between the metal layers, the first metal layer 130 and the second metal layer 150 are separated from each other. The parasitic resistance component decreases, and the fidelity (Q factor) of the inductor element 100 increases. The fidelity of the inductor device 100 is expressed by Equation 1 below.

Figure 112007090612403-pat00001
Figure 112007090612403-pat00001

여기서, w는 상수, L은 인덕터 소자에 저장된 전압, R은 소비된 전압 및 Q는 충실도를 나타낸다. 이러한 인덕터 소자의 내부 저항이 감소하게 되면, 소비 되는 전압이 감소하게 되므로, 충실도(Q)는 증가하게 된다. 그리고 충실도(Q)가 증가하게 되면 자가 공진 주파수(Self Resonance Frequency, SRF)도 증가하게 된다.Where w is a constant, L is the voltage stored in the inductor element, R is the voltage consumed and Q is the fidelity. When the internal resistance of the inductor element is reduced, the voltage consumed is reduced, so that the fidelity Q is increased. As the fidelity Q increases, the self resonance frequency (SRF) also increases.

도 2를 참조하면, 본 발명의 일 실시예에 따른 인덕터 소자의 제조 방법을 도시한 순서도가 도시되어 있다.2, a flowchart illustrating a method of manufacturing an inductor device according to an embodiment of the present invention is shown.

도 2에 도시된 바와 같이 본 발명에 의한 인덕터 소자의 제조 방법은 기판 준비 단계(S1), 제1절연막 형성 단계(S2), 제1금속층 형성 단계(S3), 제2절연막 형성 단계(S4) 및 제2금속층 형성 단계(S5)를 포함한다.As shown in FIG. 2, the method of manufacturing the inductor device according to the present invention includes preparing a substrate (S1), forming a first insulating film (S2), forming a first metal layer (S3), and forming a second insulating film (S4). And a second metal layer forming step (S5).

도 3a 내지 도 3e를 참조하면 도 2에 도시된 인덕터 소자의 제조 방법을 도 시한 단면도가 도시되어 있다. 도 2에 도시된 인덕터 소자의 제조 방법을 도 3a 내지 도 3e의 단면도를 이용하여 자세히 설명하고자 한다.3A through 3E are cross-sectional views illustrating a method of manufacturing the inductor device shown in FIG. 2. A method of manufacturing the inductor device shown in FIG. 2 will be described in detail using the cross-sectional views of FIGS. 3A to 3E.

도 3a에 도시된 바와 같이, 상기 기판 준비 단계(S1)에서는 N형 또는 P형 실리콘 단결정으로 이루어진,대략 평평하거나 완전히 평평한 제1면(111)과, 상기 제1면(111)의 반대면으로서 대략 평평하거나 완전히 평평한 제2면(112)을 포함하는 기판(110)을 준비한다. As shown in FIG. 3A, in the substrate preparation step S1, the first surface 111 is formed of an N-type or P-type silicon single crystal, and is formed as an opposite surface of the first surface 111. A substrate 110 including a second surface 112 that is substantially flat or completely flat is prepared.

도 3b에 도시된 바와 같이, 상기 제1절연막 형성 단계(S2)에서는 상기 기판(110)의 상면(111)을 모두 덮도록 제1절연막(120)을 증착한다. 상기 제1절연막(120)의 증착 방법은 열산화(thermal oxidation), 화학기상 증착(CVD, chemical vapor deposition), 물리기상증착(PVD, physical vapor deposition) 및 그 등가 방법 중 선택된 어느 하나를 이용하여 상기 기판(110)의 상면(111)의 전체에 증착한다. 그 후에 상기 제1절연막(120)을 에칭(etching)하여, 상기 제1절연막(120)의 내측으로 나선형 홈(122)을 형성한다.As shown in FIG. 3B, in the forming of the first insulating layer S2, the first insulating layer 120 is deposited to cover all of the upper surfaces 111 of the substrate 110. The deposition method of the first insulating layer 120 may be any one selected from thermal oxidation, chemical vapor deposition (CVD), physical vapor deposition (PVD), and the like. Deposition is performed on the entire upper surface 111 of the substrate 110. Thereafter, the first insulating layer 120 is etched to form a helical groove 122 inside the first insulating layer 120.

도 3c에 도시된 바와 같이, 제1금속층 형성 단계(S3)에서는 상기 제1절연막(120)의 상부와 나선형 홈(122)에 제1금속층(130)을 일정한 두께로 증착한 후에, 상기 제1절연막(120)의 상부가 상기 제1금속층(130)이 형성된 면으로 노출 될 때까지 상기 제1금속층(130)을 평탄화한다. 상기 평탄화는 화학적 기계적 연마(CMP, chemical mechanical polish) 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 형성할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다.As shown in FIG. 3C, in the forming of the first metal layer (S3), after depositing the first metal layer 130 to a predetermined thickness on the upper portion of the first insulating layer 120 and the spiral groove 122, the first metal layer 130 is deposited. The first metal layer 130 is planarized until the upper portion of the insulating layer 120 is exposed to the surface on which the first metal layer 130 is formed. The planarization may be formed by any one method selected from chemical mechanical polishing (CMP) and equivalent methods, and the method is not limited thereto.

도 3d에 도시된 바와 같이, 제2절연막 형성 단계(S4)에서는 상기 제1절연막(120)과 상기 제1금속층(130)의 상면을 모두 덮도록 제2절연막(140)을 증착한다. 상기 제1절연막(120)의 증착 방법은 열산화(thermal oxidation), 화학기상 증착(CVD, chemical vapor deposition), 물리기상증착(PVD, physical vapor deposition) 및 그 등가 방법 중 선택된 어느 하나를 이용하여상기 제1절연막(120)과 상기 제1금속층(130)의 상면 전체에 증착한다. 그 후에 상기 제2절연막(140)을 에칭하여, 상기 제1금속층(130)이 외부로 노출되도록, 상기 제2절연막(140)의 내측으로 나선형 홈(142)을 형성한다. 이때, 상기 나선형 홈(142)은 상기 제1금속층(130)과 동일한 크기로 형성된다. As shown in FIG. 3D, in the forming of the second insulating layer S4, the second insulating layer 140 is deposited to cover both the top surface of the first insulating layer 120 and the first metal layer 130. The deposition method of the first insulating layer 120 may be any one selected from thermal oxidation, chemical vapor deposition (CVD), physical vapor deposition (PVD), and the like. Deposition is performed on the entire top surface of the first insulating layer 120 and the first metal layer 130. Thereafter, the second insulating layer 140 is etched to form a spiral groove 142 inside the second insulating layer 140 so that the first metal layer 130 is exposed to the outside. In this case, the spiral groove 142 is formed to the same size as the first metal layer 130.

도 3e에 도시된 바와 같이, 제2금속층 형성 단계(S5)에서는 상기 제2절연막(140)의 상부와 나선형 홈(142)에 제2금속층(150)을 일정한 두께로 증착한 후에, 상기 제2절연막(140)의 상부가 상기 제2금속층(150)이 형성된 면으로 노출 될 때까지 상기 제2금속층(150)을 평탄화한다. 상기 평탄화는 화학적 기계적 연마(CMP, chemical mechanical polish) 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 형성할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다. 상기 제2금속층(150)은 상기 제1금속층(130)과 동일한 크기로 형성된다.As shown in FIG. 3E, in the forming of the second metal layer (S5), the second metal layer 150 is deposited on the upper portion of the second insulating layer 140 and the spiral groove 142 to a predetermined thickness, and then the second metal layer 150 is deposited. The second metal layer 150 is planarized until the upper portion of the insulating layer 140 is exposed to the surface on which the second metal layer 150 is formed. The planarization may be formed by any one method selected from chemical mechanical polishing (CMP) and equivalent methods, and the method is not limited thereto. The second metal layer 150 is formed to have the same size as the first metal layer 130.

이와 같이 제1금속층(130)의 상부에 제2금속층(150)을 제1금속층(130)과 동 일한 크기로 적층(Stacked)하여 형성된 인덕터 소자(100)는 금속층 사이가 분리되지 않으므로 제1금속층(130)과 제2금속층(140) 사이에 기생 저항 성분이 감소하여, 상기 인덕터 소자(100)의 충실도(Q factor)가 상승하며, 자가 공진 주파수(Self Resonance Frequency, SRF)도 증가하게 된다.As described above, the inductor device 100 formed by stacking the second metal layer 150 on the same size as the first metal layer 130 on the first metal layer 130 is not separated between the metal layers. A parasitic resistance component decreases between the 130 and the second metal layer 140, thereby increasing the fidelity (Q factor) of the inductor device 100 and increasing the self resonance frequency (SRF).

이상에서 설명한 것은 본 발명에 의한 인덕터 소자 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for carrying out the inductor element and the method of manufacturing the same according to the present invention, and the present invention is not limited to the above-described embodiment, as claimed in the following claims. Without departing from the gist of the present invention, those skilled in the art to which the present invention pertains to the technical spirit of the present invention to the extent that various modifications can be made.

도 1a는 본 발명의 일실시예에 따른 인덕터 소자를 도시한 평면도이다.1A is a plan view illustrating an inductor device according to an exemplary embodiment of the present invention.

도 1b는 도 1a의 1b-1b선 단면도이다. FIG. 1B is a cross-sectional view taken along the line 1b-1b of FIG. 1A.

도 2는 본 발명의 일실시예에 따른 인덕터 소자의 제조 방법을 도시한 순서도이다.2 is a flowchart illustrating a method of manufacturing an inductor device according to an embodiment of the present invention.

도 3a 내지 도 3e는 도 2에 도시된 인덕터 소자의 제조 방법을 도시한 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing the inductor device shown in FIG. 2.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100; 인덕터 소자 110; 기판100; Inductor element 110; Board

120; 절연막 130; 제1금속층120; Insulating film 130; First metal layer

140; 제2금속층140; Second metal layer

Claims (5)

기판;Board; 상기 기판을 덮도록 형성된 절연막;An insulating film formed to cover the substrate; 상기 절연막 내부에 형성된 나선형태의 제1금속층;및A spiral first metal layer formed inside the insulating film; and 상기 제1금속층의 상부에 상기 제1금속층을 덮도록, 상기 제1금속층과 대응되는 영역에 형성되며, 상면은 상기 절연막의 상면과 동일 평면을 이루는 제2금속층을 포함하여 이루어지며,It is formed in a region corresponding to the first metal layer to cover the first metal layer on the first metal layer, the upper surface comprises a second metal layer which is coplanar with the upper surface of the insulating film, 상기 제2금속층은 상기 제1금속층의 상면과 접촉하며, 상기 제1금속층과 동일한 크기의 나선형으로 형성되는 것을 특징으로 하는 인덕터 소자.The second metal layer is in contact with the upper surface of the first metal layer, inductor device, characterized in that formed in a spiral of the same size as the first metal layer. 제 1 항에 있어서,The method of claim 1, 상기 제1금속층과 상기 제2금속층은 하나의 금속층으로 이루어지며, 이때, 상기 금속층의 두께는 3.5um 내지 6um인 것을 특징으로 하는 인덕터 소자.The first metal layer and the second metal layer is made of one metal layer, wherein the thickness of the metal layer is inductor device, characterized in that the 3.5um to 6um. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 제1절연막과 제2절연막을 포함하고, 상기 제1절연막의 상면은 상기 제1금속층의 상면과 동일 평면을 이루는 것을 특징으로 하는 인덕터 소자.And the insulating film includes a first insulating film and a second insulating film, and an upper surface of the first insulating layer is coplanar with an upper surface of the first metal layer. 기판 준비 단계;Substrate preparation step; 상기 기판을 덮도록 형성된 제1절연막을 형성하고, 상기 제1절연막의 내측으로 나선형 홈을 형성하는 제1절연막 형성단계;A first insulating film forming step of forming a first insulating film formed to cover the substrate and forming a helical groove inside the first insulating film; 상기 제1절연막 내측의 나선형 홈에 제1금속층을 형성하는 제1금속층 형성 단계;Forming a first metal layer in a helical groove inside the first insulating layer; 상기 제1절연막과 상기 제1금속층을 모두 덮도록 제2절연막을 형성하고, 상기 제1금속층이 외부로 노출되도록 상기 제2절연막을 나선형으로 에칭하는 제2절연막 형성단계; 및A second insulating film forming step of forming a second insulating film covering both the first insulating film and the first metal layer, and spirally etching the second insulating film to expose the first metal layer to the outside; And 상기 제2절연막의 나선형 홈인 제1금속층의 상부에 제2금속층을 형성하는 제2금속층 형성단계를 포함하며,A second metal layer forming step of forming a second metal layer on the first metal layer, which is a spiral groove of the second insulating layer, 상기 제2금속층을 상기 제1금속층의 상면과 접촉하며, 상기 제1금속층과 동일한 크기의 나선형으로 형성하는 것을 특징으로 하는 인덕터 소자의 제조방법.The second metal layer is in contact with the upper surface of the first metal layer, the manufacturing method of the inductor device, characterized in that to form a spiral of the same size as the first metal layer. 삭제delete
KR1020070132367A 2007-12-17 2007-12-17 Inductor element and its manufacturing method Expired - Fee Related KR100959715B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070132367A KR100959715B1 (en) 2007-12-17 2007-12-17 Inductor element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070132367A KR100959715B1 (en) 2007-12-17 2007-12-17 Inductor element and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20090064973A KR20090064973A (en) 2009-06-22
KR100959715B1 true KR100959715B1 (en) 2010-05-25

Family

ID=40993450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070132367A Expired - Fee Related KR100959715B1 (en) 2007-12-17 2007-12-17 Inductor element and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100959715B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192738B (en) * 2020-02-21 2025-06-10 电子科技大学 Magnetic induction device and manufacturing method thereof
KR102804604B1 (en) * 2022-12-15 2025-05-12 한국전자기술연구원 Passive device having inductor and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039016A (en) * 2000-11-20 2002-05-25 황인길 Spiral inductor having multi-line structure and manufacturing method thereof
KR20030017746A (en) * 2001-08-22 2003-03-04 한국전자통신연구원 Spiral inductor having parallel-branch structure
KR20030071059A (en) * 2002-02-27 2003-09-03 엘지전자 주식회사 Rewind spiral second inductor
KR20060078922A (en) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 Inductors for Semiconductor Devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039016A (en) * 2000-11-20 2002-05-25 황인길 Spiral inductor having multi-line structure and manufacturing method thereof
KR20030017746A (en) * 2001-08-22 2003-03-04 한국전자통신연구원 Spiral inductor having parallel-branch structure
KR20030071059A (en) * 2002-02-27 2003-09-03 엘지전자 주식회사 Rewind spiral second inductor
KR20060078922A (en) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 Inductors for Semiconductor Devices

Also Published As

Publication number Publication date
KR20090064973A (en) 2009-06-22

Similar Documents

Publication Publication Date Title
US7365627B2 (en) Metal-insulator-metal transformer and method for manufacturing the same
TWI296845B (en) Multilayer winding inductor
CN102420210B (en) Device with through-silicon via (tsv) and method of forming the same
US9269762B2 (en) Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
JP4829792B2 (en) Electronic device and method for manufacturing the same
US7867787B2 (en) Forming inductor and transformer structures with magnetic materials using damascene processing for integrated circuits
US20110073987A1 (en) Through Substrate Features in Semiconductor Substrates
CN100379000C (en) Semiconductor device and manufacturing method thereof
JP2007300002A (en) Electronic components
JPH08250332A (en) Three-dimensional integrated circuit inductor
TW201001453A (en) Planar grooved power inductor structure and method
CN102569250A (en) High-density capacitor and electrode leading-out method thereof
JPH09162354A (en) Integrated inductor structure and its manufacture
CN102522388B (en) Inductance and formation method
US11545544B2 (en) Three-dimensional metal-insulator-metal (MIM) capacitor
JP2007142109A (en) Electronic components
US20070155152A1 (en) Method of manufacturing a copper inductor
US8327523B2 (en) High density planarized inductor and method of making the same
US20090261452A1 (en) Semiconductor device including an inductor element
KR100959715B1 (en) Inductor element and its manufacturing method
CN101047059B (en) Metal-insulator-metal transformer and manufacturing method thereof
US20020055243A1 (en) Gap-type metallic interconnect and method of manufacture
US9460996B1 (en) Integrated device with inductive and capacitive portions and fabrication methods
CN101378054A (en) Inductor for semiconductor and manufacture method thereof
CN100461393C (en) Methods and structures for combining copper with metal-insulator-metal capacitors

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130518

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130518

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000