KR100969482B1

KR100969482B1 - Contactor for semiconductor device test and manufacturing method

Info

Publication number: KR100969482B1
Application number: KR1020080065465A
Authority: KR
Inventors: 이용준
Original assignee: 이용준
Priority date: 2008-07-07
Filing date: 2008-07-07
Publication date: 2010-07-14
Anticipated expiration: 2028-07-07
Also published as: KR20100005434A

Abstract

본 발명은 반도체 소자 테스트용 콘택터에 관한 것으로서, 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL(Copper Clad Laminate) 필름으로서 반도체 소자의 볼 리드에 대응하여 중앙홀이 형성되고, 중앙홀의 내벽면에 제1 도금막이 형성되며, 제1 도금막으로부터 중앙홀의 상,하면에 소정 폭으로 연장되는 제1 도금판이 형성된 중판과; 중판과 같은 종류의 CCL 필름으로서 중앙홀에 일치하도록 상부홀이 형성되고, 상부홀의 내벽면에 제2 도금막이 형성되며, 제2 도금막으로부터 상부홀의 상,하면에 소정 폭으로 연장되는 제2 도금판이 형성된 상판; 및 상,중판과 같은 종류의 CCL 필름으로서 중앙홀에 일치하도록 하부홀이 형성되고, 하부홀의 내벽면에 제3 도금막이 형성되며, 제3 도금막으로부터 하부홀의 상,하면에 소정 폭으로 연장되는 제3 도금판이 형성된 하판을 포함하는 것을 특징으로 한다. 이에 의해, 종래기술에 비해 내구성, 내마모성, 복원성, 평탄도, 접촉성, 가공성, 세척력, 생산성, 충격흡수력 등이 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contactor for testing a semiconductor device, wherein the ball lead of a semiconductor device is a copper clad laminate (CCL) film having a copper thin film formed on both surfaces of a polyimide, polyester, or prepreg material. A middle plate formed with a center hole, a first plated film formed on an inner wall surface of the center hole, and a first plated plate extending from the first plated film at predetermined widths on the upper and lower surfaces of the central hole; CCL film of the same type as the middle plate, the upper hole is formed to match the central hole, the second plating film is formed on the inner wall surface of the upper hole, the second plating extending from the second plating film to a predetermined width on the upper and lower surfaces of the upper hole Plate top plate; And CCL films of the same type as the upper and middle plates, the lower hole is formed to match the center hole, and a third plating film is formed on the inner wall surface of the lower hole, and extends from the third plating film to a predetermined width on the upper and lower surfaces of the lower hole. And a lower plate having a third plated plate formed thereon. As a result, a contactor for testing a semiconductor device having improved durability, abrasion resistance, resilience, flatness, contactability, processability, cleaning power, productivity, impact absorption force, and the like, can be obtained.

BGA 소자, 테스트 소켓, 실리콘 콘택터, 연성회로기판(FPC), FCCL( Flexible Copper Clad Laminate) BGA Devices, Test Sockets, Silicon Contactors, Flexible Circuit Boards (FPCs), Flexible Copper Clad Laminates (FCCL)

Description

Contactor for semiconductor device test and its manufacturing method {SEMICONDUCTOR DEVICE TEST CONTACTOR AND MANUFACTURING METHOD THEREOF}

본 발명은 반도체 소자의 전기적 성능을 테스트하기 위해 사용되는 것으로서, 상기 반도체 소자와 테스트 소켓 보드 사이에 개재되어 양자 간 전기적 연결 상태를 확보하도록 해주는 콘택터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used to test electrical performance of a semiconductor device, and relates to a contactor interposed between the semiconductor device and a test socket board to secure an electrical connection state therebetween and a method of manufacturing the same.

종래의 반도체 소자 테스트용 콘택터는 반도체 소자와 테스트 소켓 보드 사이에 개재되어 접촉에 의한 가압, 마찰 등의 반복으로 수명이 짧아 자주 교체하여야 한다는 문제가 있었다.The conventional semiconductor device test contactor is interposed between the semiconductor device and the test socket board and has a problem in that it is frequently replaced due to its short life due to repeated pressurization, friction, and the like.

반도체 소자 테스트용 콘택터에 관하여 최근 제안된 것으로서, 특허등록 제10-0448414호 "집적화된 실리콘 콘택터 및 그 제작장치와 제작방법", 실용신안등록 제20-0278989호 "접적화된 실리콘 콘택터의 링타입 콘택터 패드" 등이 존재한다.Recently proposed for a semiconductor device tester, Patent Registration No. 10-0448414 "Integrated silicon contactor and its manufacturing apparatus and manufacturing method", Utility Model Registration No. 20-0278989 "Ring type of integrated silicon contactor Contactor pads "and the like.

그러나, 상기 등록된 특허 및 실용신안 등에 개시된 기술을 포함하여 현재까지 사용되고 있는 거의 모든 콘택터에 있어서 여전히 제품의 사용수명 연장에 관한 요구가 있어 왔다.However, there is still a need for extending the service life of a product for almost all of the contactors used to date, including the techniques disclosed in the above-registered patents and utility models.

본 발명의 목적은 종래기술에 비해 연장된 사용수명을 갖는 반도체 소자 테스트용 콘택터 및 그 제조방법을 제공하는 데 있다.An object of the present invention is to provide a contactor for testing a semiconductor device having an extended service life compared to the prior art and a method of manufacturing the same.

상기 목적을 달성하기 위해 본 발명은, 반도체 소자 테스트용 콘택터에 있어서, 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL(Copper Clad Laminate) 필름으로서 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성되고, 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금판이 형성된 중판과; 상기 중판의 상면에 적층 형성되고 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름으로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금판이 형성된 상판; 및 상기 중판의 하면에 적층 형성되고 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름으로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상 면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금판이 형성된 하판을 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.In order to achieve the above object, the present invention provides a contactor for semiconductor device testing, wherein a copper clad laminate (CCL) film having a copper thin film formed on both surfaces of a polyimide, polyester, or prepreg material A plurality of central holes are formed in correspondence with the ball leads of the semiconductor element, and a first plating film containing a conductive metal is formed on the inner wall surface of each central hole, and the upper and lower surfaces of each of the central holes are formed from the first plating film. A middle plate having a first plated plate extending in a predetermined width; A CCL film formed by stacking the upper surface of the middle plate and having a copper thin film formed on both sides of a polyimide, polyester, or prepreg material, and having a plurality of top holes formed to match the plurality of central holes. A top plate having a second plated film containing a conductive metal on an inner wall surface of each top hole, and having a second plated plate extending from the second plated film around a top surface and a bottom surface of each top hole by a predetermined width; And a CCL film formed by laminating the lower surface of the middle plate and having a copper thin film formed on both sides of polyimide, polyester, or prepreg material, and having a plurality of lower holes to match the plurality of central holes. And a lower plate having a third plated film including a conductive metal on an inner wall surface of each lower hole, and having a third plated plate extending from the third plated film around a top surface and a bottom surface of each lower hole with a predetermined width. A contactor for testing a semiconductor device is provided.

여기서, 상기 상판과 상기 하판은 실리콘층을 매개로 하여 상기 중판의 상면 및 하면에 적층 형성될 수 있다.Here, the upper plate and the lower plate may be laminated on the upper and lower surfaces of the middle plate via a silicon layer.

이때, 상기 실리콘층의 두께로 인해 상기 제1 도금판과 제2 도금판 사이 및 상기 제1 도금판과 제3 도금판 사이에 각각 유격이 형성될 수도 있다.In this case, a gap may be formed between the first plated plate and the second plated plate and between the first plated plate and the third plated plate due to the thickness of the silicon layer.

그리고, 상기 실리콘층은 절연 실리콘층이거나 방열 실리콘층일 수도 있다.The silicon layer may be an insulating silicon layer or a heat dissipating silicon layer.

또한, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성될 수도 있다.In addition, at least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate may be extended to close one end of the hole to a predetermined thickness.

또한, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성되되 해당 홀의 상기 일단부 중앙 영역에 통공이 형성될 수도 있다.In addition, at least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate is formed to extend to close one end of the hole with a predetermined thickness, but a through hole is formed in the central region of the one end of the hole. May be

또한, 상기 상부홀과 상기 하부홀은 크기가 같고, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작으며, 상기 제1 도금판과 제2 도금판 사이 및 상기 제1 도금판과 제3 도금판 사이는 서로 접촉되게 형성될 수도 있다.In addition, the upper hole and the lower hole is the same size, the central hole is smaller than the upper hole and the lower hole, between the first plate and the second plate, and the first plate and the first plate The three plating plates may be formed in contact with each other.

이때, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성될 수도 있다.In this case, at least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate may be extended to close one end of the hole with a predetermined thickness.

한편, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 돌출 형성될 수도 있다.Meanwhile, at least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate may protrude to a predetermined thickness.

그리고, 상기 도금막은 구리, 니켈, 금이 무전해 도금공정을 통해 순차로 적층 형성된 것일 수도 있다.The plating film may be formed by sequentially stacking copper, nickel, and gold through an electroless plating process.

한편, 상기 목적을 달성하기 위해, 본 발명은 반도체 소자 테스트용 콘택터의 제조방법에 있어서, 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL(Copper Clad Laminate) 필름인 중판에 상기 반도체 소자의 볼 리드에 대응하는 다수의 중앙홀을 형성하고, 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막을 형성하며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금판을 형성하는 단계와; 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름인 상판에 상기 다수의 중앙홀에 일치하는 다수의 상부홀을 형성하고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막을 형성하며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금판을 형성하는 단계와; 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름인 하판에 상기 다수의 중앙홀에 일치하는 다수의 하부홀을 형성하고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막을 형 성하며, 상기 제3 도금막으로부터 각 하부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금판을 형성하는 단계; 및 상기 상판, 중판 및 하판을 적층시켜 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법을 제공한다.On the other hand, in order to achieve the above object, the present invention is a method for manufacturing a contactor for testing a semiconductor device, CCL (copper thin film is formed on both sides of a polyimide (Polyimide), polyester (Polyester) or prepreg material) A plurality of central holes corresponding to the ball leads of the semiconductor element are formed in the middle plate, which is a copper clad laminate film, and a first plating film containing a conductive metal is formed on the inner wall surface of each central hole, Forming a first plated plate extending around a top surface and a bottom surface of the central hole with a predetermined width; A plurality of top holes corresponding to the plurality of center holes are formed on the top plate, which is a CCL film having copper thin films formed on both sides of polyimide, polyester, or prepreg material, and inside each top hole. Forming a second plated film containing a conductive metal on a wall surface, and forming a second plated plate extending from the second plated film around a top surface and a bottom surface of each upper hole by a predetermined width; A plurality of lower holes corresponding to the plurality of central holes are formed in the lower plate, which is a CCL film having a copper thin film formed on both sides of polyimide, polyester, or prepreg material, and in each lower hole. Forming a third plated film containing a conductive metal on a wall surface, and forming a third plated plate extending from the third plated film around a top surface and a bottom surface of each lower hole by a predetermined width; And stacking and adhering the upper plate, the middle plate, and the lower plate to provide a method for manufacturing a contactor for testing a semiconductor device.

여기서, 상기 중판의 상·하면, 상기 상판의 하면 및 상기 하판의 상면에는 각각 소정 두께의 실리콘층이 형성되고, 상기 상판, 중판 및 하판은 각 해당 실리콘층 간 접착을 통해 서로 적층 형성될 수도 있다.Here, the upper and lower surfaces of the middle plate, the lower surface of the upper plate and the upper surface of the lower plate, respectively, a silicon layer having a predetermined thickness may be formed, and the upper plate, the middle plate and the lower plate may be laminated to each other through adhesion between the respective silicon layers. .

이때, 상기 상판, 중판 및 하판의 해당 실리콘층의 두께를 조절하여 상기 제1 도금판과 제2 도금판 사이 및 상기 제1도금판과 제3 도금판 사이에 각각 유격이 형성되도록 할 수도 있다.In this case, the thickness of the silicon layer of the upper plate, the middle plate and the lower plate may be adjusted so that a gap is formed between the first plated plate and the second plated plate and between the first plated plate and the third plated plate, respectively.

그리고, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성될 수도 있다.In addition, at least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate may be extended to close one end of the hole with a predetermined thickness.

또는, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성되되 해당 홀의 상기 일단부 중앙 영역에 통공이 형성될 수도 있다.Alternatively, at least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate may extend to close one end of the hole with a predetermined thickness, and a through hole is formed in the central region of the one end of the hole. May be

또한, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 돌출 형성되는 것일 수도 있다.In addition, at least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate may be formed to protrude to a predetermined thickness.

또한, 상기 도금막은 구리, 니켈, 금이 무전해 도금공정을 통해 순차로 적층 형성된 것일 수도 있다.In addition, the plating film may be formed by sequentially stacking copper, nickel, and gold through an electroless plating process.

이상과 같은 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 적층 형성된 CCL(Copper Clad Laminate) 필름에 의해 전체 구조를 형성함으로써 종래의 실리콘 성분의 콘택터 구조에 비해 내구성, 내마모성, 내마찰성, 사용수명, 접촉성, 평탄도, 가공성, 세척성능 등의 면에서 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.According to the semiconductor device test contactor and the manufacturing method according to the present invention as described above, by forming the entire structure by laminated formed CCL (Copper Clad Laminate) film, compared to the conventional contactor structure of silicon components, wear resistance, friction resistance The contactor for semiconductor device testing can be obtained in terms of service life, contact life, flatness, processability, and cleaning performance.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 상판과 중판 그리고 중판과 하판이 서로 실리콘층을 매개로 적층 형성됨으로써 상하면의 접촉 가압 시 완충 기능을 향상시킬 수 있다.In addition, according to the semiconductor device test contactor and the manufacturing method thereof according to the present invention, the upper plate and the middle plate, and the middle plate and the lower plate are laminated to each other through a silicon layer, it is possible to improve the buffer function during contact pressure of the upper and lower surfaces.

또한, 상기 실리콘층의 두께 조절을 통해 상판과 중판의 도금판 사이와 중판과 하판의 도금판 사이에 유격을 형성함으로써 콘택터의 상하면이 가압될 경우에 한하여 서로 접촉되어 상하 방향의 통전이 이루어지도록 할 수도 있다. 이에 의해, 콘택터의 반복 사용시의 손상을 최소화할 수 있어 콘택터의 사용수명을 연장시킬 수 있다.In addition, by forming a clearance between the plate between the upper plate and the middle plate and the plate between the middle plate and the lower plate by controlling the thickness of the silicon layer to be in contact with each other only when the upper and lower sides of the contactor is pressurized to make the up and down energization. It may be. As a result, damage during repeated use of the contactor can be minimized, and the service life of the contactor can be extended.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 중판의 상·하면, 상판의 하면 및 하판의 상면에 실리콘층을 구비함으로써 이의 두께 조절을 통해 콘택터의 전체 두께를 용이하게 조절할 수 있을 뿐 아니라 특히 방열 실리콘층인 경우 콘택터에 축적된 열이 원활하게 발산될 수 있으므로 제품수명의 향상을 도모할 수 있다.In addition, according to the semiconductor device test contactor and the manufacturing method according to the present invention, by providing a silicon layer on the upper and lower surfaces of the middle plate, the lower surface of the upper plate and the upper surface of the lower plate to easily control the overall thickness of the contactor by controlling the thickness thereof In addition, especially in the case of a heat-dissipating silicon layer, the heat accumulated in the contactor can be smoothly dissipated, thereby improving product life.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 상·중·하 각 판의 상·하면에 형성된 도금판으로서 도금되는 구리, 니켈, 금 등의 두께를 조절함으로써 콘택터의 전체 두께를 용이하게 조절할 수도 있다.In addition, according to the semiconductor device test contactor according to the present invention and a manufacturing method thereof, the entire contactor by adjusting the thickness of copper, nickel, gold, etc. to be plated as a plate formed on the upper and lower surfaces of each of the upper, middle and lower plates The thickness can also be easily adjusted.

또한, 상기한 바와 같이, 상기 실리콘층 및 도금판의 두께를 조절함으로써 콘택터의 원하는 두께 및 도금판이 돌출된 정도를 제어할 수 있으므로 상기 콘택터에 요구되는 형상으로의 생산성을 향상시킬 수 있다.In addition, as described above, since the desired thickness of the contactor and the degree of protrusion of the plated plate may be controlled by adjusting the thicknesses of the silicon layer and the plated plate, productivity in the shape required for the contactor may be improved.

또한, 상판, 중판 및 하판으로 사용되는 CCL 필름의 두께를 다양하게 선택, 적용함으로써 상기 콘택터의 전체 두께를 용이하게 조절할 수 있다.In addition, it is possible to easily control the overall thickness of the contactor by selecting and applying various thicknesses of the CCL film used as the upper plate, the middle plate and the lower plate.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 콘택터의 상판 및/또는 하판의 표면으로부터 도금판을 소정 두께로 돌출 형성함으로써 콘택터의 접촉 성능을 향상시킬 수 있다.Further, according to the semiconductor device test contactor and the manufacturing method thereof according to the present invention, the contact performance of the contactor can be improved by protruding the plated plate to a predetermined thickness from the upper and / or lower plate surfaces of the contactor.

본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터(이하, 간략히 "콘택터"라고도 함, 100)는, 도 1에 도시된 바와 같이, 반도체 소자(10)와 테스트 소켓 보드(20)의 사이에 마련되어 상하 전기적 연결을 확보하기 위해 사용된다.The semiconductor device test contactor according to the first embodiment of the present invention (hereinafter, also referred to simply as "contactor", 100), as shown in Figure 1, between the semiconductor device 10 and the test socket board 20 It is provided on and used to secure the electrical connection up and down.

구체적으로, 반도체 소자(10)는 하면에 볼 그리드 어레이(Ball Grid Array, BGA)를 구성하는 볼 리드(Ball Lead, 11)가 돌출 형성되어 있으며, 이에 대응하여 하부의 테스트 소켓 보드(20)는 상면에 다수의 접촉 패드(Contact Pad, 21)가 돌출 형성된다. 반도체 소자 테스트용 콘택터(100)는 상기한 볼 리드(11)와 접촉 패드(21) 간의 전기적 연결을 확보하는 기능을 담당한다.In detail, a ball lead 11 constituting a ball grid array (BGA) is formed on the bottom surface of the semiconductor device 10, and correspondingly, a lower test socket board 20 may be formed. A plurality of contact pads 21 protrude from the upper surface. The semiconductor device test contactor 100 is responsible for securing an electrical connection between the ball lead 11 and the contact pad 21.

콘택터(100)는 상판(110), 중판(120) 및 하판(130)을 포함하며, 각 판(110, 120, 130)에는 서로 대응하는 위치에 홀(111, 121, 131)이 형성된다.The contactor 100 includes an upper plate 110, a middle plate 120, and a lower plate 130, and holes 111, 121, and 131 are formed in positions corresponding to each other in the plates 110, 120, and 130.

각 홀(111, 121, 131)은 내측면으로 도금막(112, 122, 132)이 형성되어 있으며, 도금막(112, 122, 132)에 연장하여 해당 판(110, 120, 130)의 상면 및 하면으로 도금판(113, 123, 133)이 형성되며, 상기 도금판(113, 123, 133)은 해당 홀(111, 121, 131)의 단부로부터 반경 방향으로 소정 폭으로 연장 형성된다.Each of the holes 111, 121, and 131 has plated films 112, 122, and 132 formed on an inner side thereof, and extends to the plated films 112, 122, and 132 to form upper surfaces of the plates 110, 120, and 130. And plated plates 113, 123, and 133 are formed on the bottom surface, and the plated plates 113, 123, and 133 are formed to extend in a radial direction from the ends of the holes 111, 121, and 131.

상판(110), 중판(120) 및 하판(130)은 모두 CCL(Copper Clad Laminate) 필름, 특히 FCCL(Flexible Copper Clad Laminate) 필름을 가공한 것이 사용된다.The upper plate 110, the middle plate 120 and the lower plate 130 are all processed by a CCL (Copper Clad Laminate) film, in particular a flexible copper clad laminate (FCCL) film.

CCL 필름은, FCCL 필름을 포함하여, 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg)로 이루어지는 필름의 상하면에 구리 박막이 접착된 것으로서 FPC(Flexible Printed Circuit)에 적용되는 필름의 일종이다.CCL film, including FCCL film, is a copper thin film adhered to the upper and lower surfaces of a film made of polyimide, polyester or prepreg, the film applied to FPC (Flexible Printed Circuit) It is a kind.

각판(110, 120, 130)은 이와 같은 CCL 필름에 홀(111, 121, 131)을 형성한 후, 무전해 구리 도금공정을 통해 상기 구리 박막 상에 그리고 상기 홀(111, 131) 내벽면에 소정 두께의 구리 박막을 추가 형성한다. 그리고 나서, CCL 필름 표면에 감광성 필름을 입힌 후 노광, 현상 및 부식(물론, 추가 형성된 구리 박막과 함께 CCL 필름 자체의 구리 박막이 동시에 부식된다) 공정을 수행함으로써 표면에 원하는 회로의 형상(도 7 참조)을 갖춘 후, 상기 구리 회로 및 도금된 홀(111, 121, 131) 내벽면 상에 다시 니켈과 금을 무전해 도금공정을 통해 순차로 적층 형성함으로써 얻을 수 있다.Each plate (110, 120, 130) is formed on the CCL film, such as holes (111, 121, 131), and then on the copper thin film and the inner wall surface of the holes (111, 131) through an electroless copper plating process A copper thin film of a predetermined thickness is further formed. Then, a photosensitive film is coated on the surface of the CCL film, followed by exposure, development, and corrosion (of course, the copper thin film of the CCL film itself is corroded simultaneously with the additionally formed copper thin film) to form the desired circuit shape on the surface (FIG. 7). After the process of the present invention, nickel and gold may be sequentially laminated on the copper circuit and the inner walls of the plated holes 111, 121, and 131 through an electroless plating process.

도금막(112, 122, 132)으로부터 각 판(110, 120, 130)의 상·하면으로 연장되는 도금판(113,114; 123,124; 133,134)은 해당 판의 상·하면에 반경 방향으로 소정 폭을 갖도록 형성된다. 특히, 상판(110)의 상면으로 형성되는 도금판(113)과 하판(130)의 하면으로 형성되는 도금판(134)은 해당 홀의 일단부를 폐쇄하도록 형성되되 홀의 중앙 영역에 통공(h1, h2)을 갖는다.The plated plates 113, 114; 123, 124; 133, 134, which extend from the plated films 112, 122, 132 to the top and bottom surfaces of the plates 110, 120, 130, have a predetermined width in the radial direction on the top and bottom surfaces of the plate. Is formed. In particular, the plated plate 113 formed as the upper surface of the upper plate 110 and the plated plate 134 formed as the lower surface of the lower plate 130 are formed to close one end of the hole, but through the hole (h1, h2) in the central region of the hole; Has

상,하단의 도금판(113, 134) 중앙의 홀(h1, h2) 크기는 도금되는 금의 두께에 따라 넓게(도금되는 금의 두께가 얇은 경우) 또는 좁게(도금되는 금의 두께가 두꺼운 경우) 조절될 수 있다.The size of the holes h1 and h2 in the center of the upper and lower plated plates 113 and 134 may be wide (when the thickness of the gold to be plated is thin) or narrow (when the thickness of the gold to be plated is thick). Can be adjusted.

한편, 도금판(113, 123, 133)은 도 7에 도시된 바와 같이 원형으로 형성될 수 있으나, 이에 한정되는 것은 아니며 필요에 따라서는 다각형 모양으로 형성될 수도 있다.Meanwhile, the plated plates 113, 123, and 133 may be formed in a circular shape as shown in FIG. 7, but are not limited thereto and may be formed in a polygonal shape as necessary.

한편, 콘택터(100)의 형성 두께는 수요에 따라 상,하단의 도금판(113, 134) 또는 전체 도금판의 형성 두께를 조절함으로써 두껍게 또는 얇게 형성할 수 있다.On the other hand, the forming thickness of the contactor 100 can be formed thick or thin by adjusting the forming thickness of the upper and lower plated plates 113 and 134 or the entire plated plate according to demand.

본 발명의 실시예로서, 상기 CCL 필름의 두께는 수십㎛ 내지 100㎛ 이상인 것을 사용할 수 있으며, 이에 도금되는 구리 박막의 두께는 10㎛ 내외로, 니켈 및 금의 도금 두께는 각각 1~3㎛, 0.03~0.05㎛로 할 수 있으나 이에 한정되는 것은 아니다.As an embodiment of the present invention, the CCL film may have a thickness of several tens of μm to 100 μm or more, and the thickness of the copper thin film plated thereto may be about 10 μm, and the plating thickness of nickel and gold may be 1 to 3 μm, respectively. It may be 0.03 ~ 0.05㎛, but is not limited thereto.

이와 같이, 종래 FPC의 제조에 사용되던 재료를 콘택터(100)의 주 재료로서 사용함으로써, 종래의 절연성 실리콘에 의하던 경우에 비해 콘택터(100)의 내마모성, 내구성 내지 사용수명, 접촉성 등을 향상시킬 수 있다.In this way, by using the material used in the manufacture of conventional FPC as the main material of the contactor 100, the wear resistance, durability to service life, contactability and the like of the contactor 100 is improved as compared with the case of the conventional insulating silicon You can.

한편, 상판(110)과 중판(120) 사이 및 중판(120)과 하판(130) 사이에는 각각 절연성 실리콘층(140, 150)을 형성함으로써 중판(120)의 상·하면에 상판(110)과 하판(130)을 적층 형성할 때의 접착성을 향상시킬 수 있을 뿐 아니라, 콘택터(100)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다.Meanwhile, the insulating silicon layers 140 and 150 are formed between the upper plate 110 and the middle plate 120, and between the middle plate 120 and the lower plate 130, respectively, to form the upper plate 110 and the upper plate 110 on the upper and lower surfaces of the middle plate 120. In addition to improving the adhesiveness when the lower plate 130 is laminated, it is possible to have an elastic restoring force to the upper and lower pressure contact when the contactor 100 is completed.

여기서, 예를 들어, 상측 절연성 실리콘층(140)은 두께를 반분하여 절반은 상판(110)의 하면에 그리고 나머지 절반은 중판(120)의 상면에 각각 따로 형성한 후, 상판(110)과 중판(120)의 접착 시 서로 대면하게 되는 각 실리콘층에 실리콘 전처리제(Silicone Primer)를 도포 및 가열하여 접합시킴으로써 비로소 완성된 절연성 실리콘층(140)이 형성되도록 할 수 있다.Here, for example, the upper insulating silicon layer 140 is formed by dividing the thickness by half and forming one half on the lower surface of the upper plate 110 and the other half on the upper surface of the middle plate 120, respectively, and then the upper plate 110 and the middle plate. It is possible to form the completed insulating silicon layer 140 by applying, heating, and bonding a silicon pretreatment agent to each silicon layer facing each other during adhesion of the 120.

하측 절연성 실리콘층(150) 또한 상기한 상측 절연성 실리콘층(140)과 마찬가지 방식으로 형성될 수 있다.The lower insulating silicon layer 150 may also be formed in the same manner as the upper insulating silicon layer 140 described above.

이때, 각 판(110, 120, 130) 상에 형성되는 절연성 실리콘층은 통상적으로 해당 판을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 실리콘을 주 입(Injection)한 후 경화시킴으로써 얻을 수 있다.At this time, the insulating silicon layer formed on each plate (110, 120, 130) can be obtained by interposing the plate between the upper and lower molds, and then injecting the silicone between the molds and curing.

절연성 실리콘층(140, 150)은 방열 기능을 추가 구비할 수도 있으며, 이를 위해서는 통상의 실리콘에 산화알루미늄(Al₂O₃) 분말을 첨가하여 골고루 분산시킴으로써 달성될 수 있다. 고주파 집적회로용 테스트 소켓(Test Socket)에 적용되는 콘택터의 경우, 상기 테스트 소켓으로부터 많은 열이 발생하기 때문에 이러한 방열 실리콘층을 통해 이를 원활하게 외부로 방출시킬 필요가 있다.The insulating silicon layers 140 and 150 may further include a heat dissipation function. For this, the insulating silicon layers 140 and 150 may be evenly dispersed by adding aluminum oxide (Al ₂ O ₃ ) powder to conventional silicon. In the case of a contactor applied to a test socket for a high frequency integrated circuit, since a lot of heat is generated from the test socket, it is necessary to smoothly release it to the outside through the heat dissipating silicon layer.

또한, 절연성 실리콘층(140, 150)은 그 두께를 조절함으로써 상판(110)의 도금판(114)과 중판의 도금판(123) 사이 및 중판(120)의 도금판(124)과 하판(130)의 도금판(133) 사이에 각각 거리 d 만큼의 유격이 형성되도록 할 수도 있다.In addition, the insulating silicon layers 140 and 150 may be disposed between the plated plate 114 of the upper plate 110 and the plated plate 123 of the middle plate and the plated plate 124 and the lower plate 130 of the middle plate 120 by adjusting the thickness thereof. The clearance of the distance d may be formed between the plated plates 133 of the pads 133).

이에 따라, 콘택터(100)는 평상시에는 상, 중, 하판(110, 120, 130) 간 대면되는 도금판이 서로 이격된 상태로 유지되다가, 반도체 소자(10)와 테스트 소켓 보드(20)에 의해 상하 가압될 때에는 상하 이격된 도금판 간에 서로 접촉되어 비로소 상하 통전이 이루어지게 된다.Accordingly, the contactor 100 is normally maintained in the state in which the plated plate facing the upper, middle, lower plates 110, 120, 130 are spaced apart from each other, the upper and lower sides by the semiconductor element 10 and the test socket board 20 When pressurized, the plate is spaced apart from each other in contact with each other until the upper and lower energization is achieved.

이와 같이, 절연성 실리콘층(140, 150)의 두께 조절을 통해 상하 도금판 간 유격을 형성함으로써 콘택터(100)의 반복 사용으로 인한 손상을 최소화할 수 있다.As such, by forming a gap between the upper and lower plated plates by controlling the thickness of the insulating silicon layers 140 and 150, damage due to repeated use of the contactor 100 may be minimized.

한편, 각 판(110, 120, 130)의 홀(111, 121, 131) 내벽면에 형성된 도금막(112, 122, 132)은 전도성 금속을 함유하며, 상기한 바와 같이 구리(Cu), 니켈(Ni), 금(Au)이 순차 적층된 형태의 다중막 구조를 취할 수도 있으나 이에 한정되는 것은 아니다.Meanwhile, the plating films 112, 122, and 132 formed on the inner wall surfaces of the holes 111, 121, and 131 of the plates 110, 120, and 130 contain a conductive metal, and as described above, copper (Cu) and nickel (Ni) and gold (Au) may have a multi-layered structure in which a form is sequentially stacked, but is not limited thereto.

여기서 구리(Cu) 층의 형성은 상기한 무전해 구리 도금공정 및 감광성 필름의 도포 후 노광, 현상, 부식 공정에 의해 달성될 수 있으며, 니켈 및 금의 적층 형성은 각각 상기 구리 층에 대한 무전해 도금 공정에 의해 달성될 수 있다. 상기 니켈의 도금은 구리 박막 상에 금이 직접 도금될 수 없기 때문에 상기 금 도금의 수행을 매개하기 위한 공정으로서 필요하다.Wherein the formation of the copper (Cu) layer can be achieved by the above-described electroless copper plating process and the exposure, development, and corrosion process after the application of the photosensitive film, the laminated formation of nickel and gold are respectively electroless to the copper layer It can be achieved by a plating process. Plating of the nickel is necessary as a process for mediating the performance of the gold plating because gold cannot be plated directly on the copper thin film.

도 7은 도 1에 도시된 반도체 소자 테스트용 콘택터(100)의 평면도로서, 하판(130) 상에 중판(도면 미도시)과 상판(110)이 순차 적층된 바를 나타내고 있다.FIG. 7 is a plan view of the semiconductor device test contactor 100 illustrated in FIG. 1, in which a middle plate (not shown) and an upper plate 110 are sequentially stacked on the lower plate 130.

상판(110)의 내측으로는 다수의 배열된 도금판(113)이 형성되어 있으며, 도금판(113)은 상부홀(도 1의 111)의 내측으로 연장되어 그 중앙 영역에 홀(h1)이 형성된다.A plurality of plated plates 113 are formed inside the upper plate 110, and the plated plate 113 extends inside the upper hole 111 of FIG. 1 so that the hole h1 is formed in the central region thereof. Is formed.

한편, 반도체 소자 테스트용 콘택터(100)의 상, 중, 하판(110, 120, 130)의 홀(111, 121, 131) 및 도금판(113,114; 123,124; 133,134)은 각각 원형 단면을 가질 수도 있으나, 이에 한정되는 것은 아니며 정사각형 기타 다른 다각형의 단면 형상을 가질 수도 있다.Meanwhile, the holes 111, 121, 131, and plated plates 113, 114; 123, 124; 133, 134 of the upper, middle, and lower plates 110, 120, and 130 of the semiconductor device test contactor 100 may have circular cross sections, respectively. However, the present invention is not limited thereto and may have a cross-sectional shape of a square or other polygon.

한편, 반도체 소자 테스트용 콘택터(100)는 볼 리드(11)가 접촉하는 상면 부분의 마모가 가장 심하고, 접촉 패드(21)가 접촉하게 되는 하면 부분에서도 비록 적은 정도이기는 하나 마모가 있으므로, 이러한 경우에 대비하여, 도 2에 도시된 바와 같이, 상판(210)의 상면에 형성된 도금판(213)과, 하판(230)의 하면에 형성된 도금판(234)이 각각 해당 홀(211, 231)의 일단부를 완전히 폐쇄하도록 형성할 수도 있다.On the other hand, the contactor 100 for testing a semiconductor device has the greatest wear on the upper surface portion to which the ball lead 11 contacts, and even if the contact surface is contacted to the contact pad 21, although there is a small amount of abrasion, in this case, In contrast, as shown in FIG. 2, the plated plate 213 formed on the upper surface of the upper plate 210 and the plated plate 234 formed on the lower surface of the lower plate 230 are formed of the corresponding holes 211 and 231, respectively. One end may be formed to be completely closed.

이러한 도금판(213, 234)의 형성은 상기한 무전해 도금공정의 마지막 단계인 금 도금공정에서 도금되는 금의 두께를 더 두껍게 형성함으로써 달성될 수 있다. 이에 따라, 상기 도금되는 금은 해당 홀(211, 231)의 내측으로 연장하여 추가 형성되며 홀(도 1의 h1, h2)을 완전히 없어질 때까지 형성되면 비로소 도금판(213, 234)의 형성이 완성된다.The formation of the plated plates 213 and 234 may be achieved by forming a thicker thickness of gold plated in the gold plating process, which is the last step of the electroless plating process. Accordingly, the plated gold is further formed by extending inwardly of the corresponding holes 211 and 231 and forming the plated plates 213 and 234 until the holes (h1 and h2 in FIG. 1) are completely removed. This is done.

콘택터(200)는 이와 같은 도금판(213, 234)을 구비함으로써 볼 리드(도 1의 11) 및 접촉 패드(도 1의 21)와의 접촉 마찰로 인한 손상을 최소화할 수 있다.The contactor 200 may be provided with such plated plates 213 and 234 to minimize damage due to contact friction between the ball lead (11 of FIG. 1) and the contact pad (21 of FIG. 1).

도금판(213, 234)의 형성 두께 또한 수요에 따라 두껍게 또는 얇게 형성할 수 있다.The thickness of the plated plates 213 and 234 may also be formed thicker or thinner according to demand.

도 3은 상기한 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 다른 변형례(300)로서, 상,하단의 도금판(313, 334)이 내측의 홀(311, 331)을 향해 연장 형성되지 않는 구조를 나타낸다.3 is another modified example 300 of the semiconductor device tester according to the first embodiment of the present invention, wherein upper and lower plated plates 313 and 334 face toward the inner holes 311 and 331. The structure which does not form extension is shown.

이때, 콘택터(300)의 상단 면에 형성된 도금판(313)은 반도체 소자의 볼 리드(도 1의 11 참조)와의 접촉 시 원형의 접촉선을 갖게 된다.In this case, the plated plate 313 formed on the top surface of the contactor 300 has a circular contact line when contacting the ball lead (see 11 in FIG. 1) of the semiconductor device.

도 4는 본 발명에 따른 반도체 소자 테스트용 콘택터의 제2 실시예(400)로서, 중앙홀(421)이 상부홀(411)과 하부홀(431)에 비해 좁게 형성되고, 상하 이웃하는 도금판 간(414와 423, 424와 433)의 유격(도 1의 d 참조)이 없으며 서로 접촉되게 형성된다. 이에 따라, 각 홀(411, 421, 431)의 내부 공간은 서로 합해져 상하로 중앙폭이 좁은 아령 내지 장구 형상을 형성하게 된다.4 shows a second embodiment 400 of a semiconductor device test contactor according to the present invention, in which a central hole 421 is formed to be narrower than an upper hole 411 and a lower hole 431, and the plated up and down adjacent to each other. There are no gaps (see d in FIG. 1) of the livers 414 and 423 and 424 and 433 and they are formed in contact with each other. Accordingly, the inner spaces of the holes 411, 421, and 431 are combined with each other to form a dumbbell-long gear having a narrow central width.

이때, 상하 이웃하는 도금판 간(414와 423, 424와 433)의 접촉 형성은 절연 성 실리콘층(440, 450)의 두께 조절을 통해 달성된다.In this case, contact formation between the upper and lower neighboring plated plates 414 and 423 and 424 and 433 is achieved by controlling the thickness of the insulating silicon layers 440 and 450.

따라서, 이러한 콘택터(400) 구조에 의하면, 상기한 콘택터들(100, 200, 300)과는 달리 반도체 소자(10)와 테스트 소켓 보드(20)에 의해 상하 가압되지 않고 단순히 접촉된 상태에서도 상하 통전이 달성될 수 있다.Therefore, according to the structure of the contactor 400, unlike the contactors 100, 200, and 300, the upper and lower energizations are performed even in a state in which the semiconductor element 10 and the test socket board 20 are not pressed up and down but simply contacted. This can be achieved.

여기서, 중앙홀(421)이 상부홀(411)과 하부홀(431)에 비해 좁게 형성됨으로 인해 중판의 도금판(423, 424)이 내측으로 더 돌출되게 형성되는데, 이에 의하면 콘택터(400)가 상하 가압으로 인해 압축될 때 상하 도금판 간 접촉성을 향상시킬 수 있으며 홀(411, 421, 431) 내측면에 수직으로 형성된 도금막(412, 422, 432)이 휘게 되는 현상 또한 어느 정도 방지할 수 있다.Here, since the central hole 421 is narrower than the upper hole 411 and the lower hole 431, the plated plates 423 and 424 of the middle plate are formed to protrude further inward, whereby the contactor 400 is formed. The contact between the upper and lower plated plates can be improved when compressed due to the up and down pressure, and the bending of the plated films 412, 422, and 432 formed perpendicular to the inner surface of the holes 411, 421, and 431 is also prevented to some extent. Can be.

물론, 상기한 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터(400)에 대하여도 콘택터의 상,하면 접촉으로 인한 마모에 대비하여, 도 5에 도시된 바와 같이, 상판(510)의 상면에 형성된 도금판(513)과, 하판(530)의 하면에 형성된 도금판(534)이 각각 해당 홀(511, 531)의 일단부를 완전히 폐쇄하도록 형성할 수도 있다.Of course, with respect to the semiconductor device test contactor 400 according to the second embodiment of the present invention described above, in preparation for wear due to contact between the upper and lower surfaces of the contactor, as shown in FIG. The plated plate 513 formed on the upper surface and the plated plate 534 formed on the lower surface of the lower plate 530 may be formed so as to completely close one ends of the holes 511 and 531, respectively.

또한, 도 6에 도시된 바와 같이, 상,하단의 도금판(613, 634)이 내측의 홀(611, 631)을 향해 연장 형성되지 않는 구조를 나타낼 수도 있다.In addition, as shown in FIG. 6, the upper and lower plated plates 613 and 634 may have a structure in which they do not extend toward the inner holes 611 and 631.

한편, 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 제조방법은, 도 8 및 도 9에 도시된 바와 같이 상, 중, 하판(110, 120, 130)을 각각 별도로 제조한 후 이들을 서로 결합하는 순서로 진행된다.Meanwhile, in the method of manufacturing a semiconductor device tester according to the first embodiment of the present invention, as shown in FIGS. 8 and 9, the upper, middle, and lower plates 110, 120, and 130 are manufactured separately, respectively. In order to combine with each other.

먼저, 중판(120)의 제조 과정을 살펴보면, 도 8에 도시된 바와 같이, 폴리이 미드 필름, 폴리에스터 필름 또는 프리프레그 필름의 상하면에 구리 박막이 형성되어 있는 FCCL 필름(120)을 준비한다(a).First, referring to the manufacturing process of the middle plate 120, as shown in Figure 8, to prepare the FCCL film 120, the copper thin film is formed on the upper and lower surfaces of the polyimide film, polyester film or prepreg film (a ).

그리고, 이 FCCL 필름(120)에 대하여는 반도체 소자(도 1의 10)의 볼 리드(도 1의 11)에 대응하는 배열을 갖는 다수의 홀(121)을 형성하는 과정을 수행한다(b). 홀(121)의 형성 방법은 통상적으로 레이저 드릴링을 통한 타공에 의할 수 있다.In addition, a process of forming a plurality of holes 121 having an arrangement corresponding to the ball lead (11 of FIG. 1) of the semiconductor device (10 of FIG. 1) is performed on the FCCL film 120 (b). The method of forming the hole 121 may be typically by perforation through laser drilling.

다음으로, FCCL 필름(120)에 대하여 전체적으로 무전해 구리 도금공정을 수행함으로써 각 홀(121) 내벽면의 구리 도금막(122-1)과 필름 상·하면의 구리 도금판(123-1, 124-1)을 형성한다(c).Next, by performing the electroless copper plating process on the FCCL film 120 as a whole, the copper plating film 122-1 on the inner wall surface of each hole 121 and the copper plating plates 123-1 and 124 on the upper and lower surfaces of the film. -1) (c).

다음으로, 중판(120)에 구현하고자 하는 회로를 형성하기 위해(도 7 참조), FCCL 필름(120) 상에 포토레지스트를 입히고 나서 자외선 노광, 현상 및 에칭 공정을 수행함으로써 상기 구리 도금판(123-1, 124-1)에 대하여 불필요한 부분을 제거하여 회로가 형성된 구리 도금판(123-2, 124-2)을 얻는다(d). 물론, 이때 FCCL 필름(120) 상에 원래 형성되어 있던 구리 박막 또한 동시에 노광, 현상 및 에칭 공정이 수행된다.Next, in order to form a circuit to be implemented on the intermediate plate 120 (see FIG. 7), the copper plating plate 123 is formed by coating a photoresist on the FCCL film 120 and then performing ultraviolet exposure, development, and etching processes. Unnecessary portions are removed for -1 and 124-1 to obtain copper plated plates 123-2 and 124-2 in which a circuit is formed (d). Of course, at this time, the copper thin film originally formed on the FCCL film 120 is also subjected to exposure, development, and etching processes simultaneously.

그리고 나서, 상기 구리 도금막(122-1) 및 회로가 형성된 구리 도금판(123-2, 124-2) 상에 순차적으로 무전해 도금공정을 수행하여 니켈과 금을 차례로 적층 형성하여 완성된 형태의 도금막(122) 및 도금판(123, 124)을 형성한다(e).Then, an electroless plating process is sequentially performed on the copper plating film 122-1 and the copper plating plates 123-2 and 124-2 on which the circuit is formed to sequentially form nickel and gold to form a laminate. Plated film 122 and plated plates 123 and 124 are formed (e).

이때, 금 도금의 경우, 도금막(122) 및 도금판(123)의 두께 조절을 위해 필요에 따라 두껍게 또는 얇게 형성되도록 할 수 있다.At this time, in the case of gold plating, the thickness of the plating film 122 and the plate 123 may be formed to be thick or thin as necessary.

마지막으로, FCCL 필름(120)의 상,하면에 각각 절연성 실리콘층(140-1, 150-1)을 형성한다(f). 절연성 실리콘층(140-1, 150-1)의 형성은 통상적으로 FCCL 필름(120)을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 절연성 실리콘을 주입(Injection)한 후 경화시킴으로써 달성된다.Finally, insulating silicon layers 140-1 and 150-1 are formed on the upper and lower surfaces of the FCCL film 120, respectively (f). The formation of the insulating silicon layers 140-1 and 150-1 is typically achieved by interposing the FCCL film 120 between upper and lower molds, and then injecting and insulating the silicone between the molds to cure the insulating silicon layers 140-1 and 150-1.

이때, 절연성 실리콘층(140-1, 150-1)은 도금판(123, 124)의 두께보다 다소 두껍게 형성한다. 구체적으로는, 절연성 실리콘층(140-1, 150-1)은 도금판(123, 124)보다 상하 이웃하는 도금판 간 유격(도 1의 d 참조)의 1/2 만큼 더 두껍게 형성한다. 이에 따라, 이러한 절연성 실리콘층(140-1, 150-1)과 같은 두께를 가지고 상판(110)과 하판(130)에 대응하여 형성되는 절연성 실리콘층(도 9의 (f) 140-2, 150-2 참조)과 서로 접착된 경우 상기한 도금판 간 유격(d)을 형성할 수 있다.In this case, the insulating silicon layers 140-1 and 150-1 are formed somewhat thicker than the thicknesses of the plated plates 123 and 124. Specifically, the insulating silicon layers 140-1 and 150-1 are formed to be thicker than half of the gap between the plated plates 123 and 124 by the gap between the upper and lower plated plates (see d in FIG. 1). Accordingly, an insulating silicon layer having the same thickness as the insulating silicon layers 140-1 and 150-1 and formed to correspond to the upper plate 110 and the lower plate 130 ((f) 140-2 and 150 of FIG. 9). -2) and the clearance between the plated plate (d) can be formed when bonded to each other.

그러나, 절연성 실리콘층(140-1, 150-1)의 두께는 이에 한정되는 것은 아니며, 상판(110)과 하판(130)에 형성되는 절연성 실리콘층(140-2, 150-2)과 합하여 상하 이웃하는 도금판 간 상기한 유격(d)을 형성한다는 전제하에서는 다소 변경될 수도 있다.However, the thicknesses of the insulating silicon layers 140-1 and 150-1 are not limited thereto, and the upper and lower sides of the insulating silicon layers 140-1 and 150-1 are combined with the insulating silicon layers 140-2 and 150-2 formed on the upper and lower plates 110 and 130, respectively. It may be slightly changed under the premise of forming the above-described clearance d between neighboring plated plates.

한편, 상판(110)의 제조 과정을 도 9에 도시된 바를 참조하여 설명하면, 먼저 폴리이미드 필름, 폴리에스터 필름 또는 프리프레그 필름의 상·하면에 구리 박막이 형성되어 있는 FCCL 필름(110)을 준비한다(a).Meanwhile, the manufacturing process of the upper plate 110 will be described with reference to FIG. 9. First, the FCCL film 110 having the copper thin film formed on the upper and lower surfaces of the polyimide film, the polyester film, or the prepreg film will be described. Prepare (a).

그리고, 이 FCCL 필름(110)에 대하여는 상기한 중앙홀(121)의 위치와 대응하고 상기 중앙홀(121)과 동일한 직경을 갖는 다수의 홀(111)을 형성하는 과정을 수행한다(b).In addition, the FCCL film 110 performs a process of forming a plurality of holes 111 corresponding to the position of the center hole 121 and having the same diameter as the center hole 121 (b).

다음으로, FCCL 필름(110)에 대하여 전체적으로 무전해 구리 도금공정을 수행함으로써 각 홀(111) 내벽면의 구리 도금막(112-1)과 필름 상·하면의 구리 도금판(113-1, 114-1)을 형성한다(c).Next, by performing the electroless copper plating process on the FCCL film 110 as a whole, the copper plated film 112-1 on the inner wall surface of each hole 111 and the copper plated plates 113-1 and 114 on the upper and lower surfaces of the film. -1) (c).

다음으로, 상판(110)에 구현하고자 하는 회로를 형성하기 위해(도 4 참조), FCCL 필름(110) 상에 포토레지스트를 입히고 나서 자외선 노광, 현상 및 에칭 공정을 수행함으로써 상기 구리 도금판(113-1, 114-1)에 대하여 불필요한 부분을 제거하여 성형된 구리 도금판(113-2, 114-2)을 얻는다(d). 물론, 이때에도 FCCL 필름(110) 상에 원래 형성되어 있던 구리 박막 또한 동시에 노광, 현상 및 에칭 공정이 수행된다.Next, to form a circuit to be implemented on the upper plate 110 (see FIG. 4), the copper plated plate 113 is formed by coating a photoresist on the FCCL film 110 and then performing ultraviolet exposure, development, and etching processes. Unnecessary portions are removed for −1 and 114-1 to obtain molded copper plated plates 113-2 and 114-2 (d). Of course, at this time, the copper thin film originally formed on the FCCL film 110 is also subjected to the exposure, development, and etching processes simultaneously.

그리고 나서, 상기 구리 도금막(112-1) 및 성형된 구리 도금판(113-2, 114-2) 상에 순차적으로 무전해 도금공정을 수행하여 니켈과 금을 차례로 적층 형성하여 완성된 형태의 도금막(112) 및 도금판(113-3, 114)을 형성한다(e).Then, the electroless plating process is sequentially performed on the copper plated film 112-1 and the formed copper plated plates 113-2 and 114-2 to sequentially form nickel and gold, thereby forming a completed form. The plating film 112 and the plating plates 113-3 and 114 are formed (e).

다음으로, 상면의 도금판(113-3)에 대한 금 도금량을 두껍게 형성함으로써 상기 도금판(113-3)이 홀(111)의 내측으로 연장되고 내측으로 통공(h1)이 형성된 도금판(113)이 완성되도록 하고, 이와 아울러 FCCL 필름(110)의 하면에 절연성 실리콘층(140-2)을 형성한다(f).Next, by forming a thick gold plating amount on the plated plate 113-3 of the upper surface, the plated plate 113-3 extends to the inside of the hole 111 and the plated plate 113 having the through hole h1 formed therein. ) And the insulating silicon layer 140-2 is formed on the lower surface of the FCCL film 110 (f).

절연성 실리콘층(140-2)의 형성은 상기 중판(120)의 경우와 마찬가지로 통상적으로 FCCL 필름(110)을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 절연성 실리콘을 주입(Injection)한 후 경화시킴으로써 달성된다.The insulating silicon layer 140-2 is formed by interposing the FCCL film 110 between upper and lower molds as in the case of the middle plate 120, and then injecting insulating silicone between the molds and curing the same. Is achieved.

이때, 절연성 실리콘층(140-2)은 도금판(114)의 두께보다 다소 두껍게 형성 한다. 구체적으로는, 절연성 실리콘층(140-2)은 도금판(114)보다 상하 이웃하는 도금판 간 유격(도 1의 d 참조)의 1/2 만큼 더 두껍게 형성한다. 이에 따라, 상기한 바와 같이 중판(120)에 대응하여 형성되는 절연성 실리콘층(140-1)과 서로 접착된 경우 상기한 도금판 간 유격(d)을 형성할 수 있게 된다.At this time, the insulating silicon layer 140-2 is formed somewhat thicker than the thickness of the plate 114. Specifically, the insulating silicon layer 140-2 is formed to be thicker than the plated plate 114 by half of the clearance between the plated plates adjacent to each other (see d in FIG. 1). Accordingly, as described above, when the insulating silicon layer 140-1 corresponding to the middle plate 120 is bonded to each other, the gap d between the plated plates may be formed.

그러나, 이 경우에도, 절연성 실리콘층(140-2)의 두께는 이에 한정되는 것은 아니며, 중판(120)에 형성되는 절연성 실리콘층(140-1)과 합하여 상하 이웃하는 도금판 간 상기한 유격(d)을 형성한다는 전제하에서는 다소 변경될 수 있다.However, even in this case, the thickness of the insulating silicon layer 140-2 is not limited thereto, and the above-described clearance between the plating plates that are adjacent to the upper and lower sides in combination with the insulating silicon layer 140-1 formed on the middle plate 120 ( on the premise to form d).

도 9의 (f')는 FCCL 필름(210)의 상면에 무전해 도금되는 금의 도금량을 조절함으로써 홀(211)의 상단부가 완전히 폐쇄된 도금판(213)을 이루도록 한 것이다. 이때의 상판(210)은 도 2의 반도체 소자 테스트용 콘택트(200)의 제조 시 이용된다.9 (f ') is to adjust the plating amount of gold electrolessly plated on the upper surface of the FCCL film 210 to form a plating plate 213 in which the upper end of the hole 211 is completely closed. At this time, the upper plate 210 is used in the manufacturing of the semiconductor device test contact 200 of FIG.

도 9의 (f")는 상기한 (e) 단계 이후 도금판((f)의 113) 형성을 위한 추가적인 무전해 금 도금 공정을 수행하지 않고, 바로 절연성 실리콘층(340-2)을 형성한 것이다. 이때의 상판(310)은 도 3의 반도체 소자 테스트용 콘택트(300)의 제조 시 이용된다.FIG. 9F shows an insulating silicon layer 340-2 without performing an additional electroless gold plating process for forming the plated plate 113 after the step (e). In this case, the upper plate 310 is used in manufacturing the semiconductor device test contact 300 of FIG. 3.

하판(130)의 제조 과정은 상기한 상판(110)의 경우와 대동소이하므로 여기서는 이에 대한 설명을 생략하기로 한다.Since the manufacturing process of the lower plate 130 is almost the same as the case of the upper plate 110 described above it will be omitted herein.

이상과 같이 상, 중, 하판(110, 120, 130)의 개별 제조 과정이 완료되면 각각 서로 적층시켜 접착함으로써 반도체 소자 테스트용 콘택터(도 1의 100)의 제조가 완성된다. 이때, 각 판의 상하 부착은 중판(120)의 상·하면에 각각 형성된 절 연성 실리콘층(140-1, 150-1)과 이에 면접하게 되는 상판(110)의 절연성 실리콘층(140-2) 및 하판(130)의 절연성 실리콘층(150-2)과의 사이에 실리콘 전처리제(Silicone Primer)를 도포 및 경화시킴으로써 서로 접착시키는 방법에 의한다.As described above, when the individual manufacturing processes of the upper, middle, and lower plates 110, 120, and 130 are completed, the semiconductor device test contactors (100 of FIG. 1) are completed by laminating and bonding each other. At this time, the upper and lower adhesion of each plate is the insulating silicon layer (140-1, 150-1) formed on the upper and lower surfaces of the middle plate 120 and the insulating silicon layer (140-2) of the upper plate 110 to be interviewed thereto And a method of adhering to each other by applying and curing a silicone primer between the lower plate 130 and the insulating silicon layer 150-2.

물론, 상, 중, 하판(110, 120, 130) 간의 접착 시 형성되는 절연성 실리콘층(140, 150)의 두께로 인하여 상하 이웃하는 도금판 사이(114와 123 사이 및 124과 133 사이)에는 유격(도 1의 d)이 형성된다.Of course, due to the thickness of the insulating silicon layer (140, 150) formed during the adhesion between the upper, middle, lower plate (110, 120, 130) between the upper and lower plated plate (between 114 and 123 and between 124 and 133) (D) of FIG. 1 is formed.

본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터의 제조방법은, 도 10 및 도 11에 도시된 바와 같다. 이 경우에도 상, 중, 하판(410, 420, 430)을 각각 별도로 제조한 후 이들을 서로 결합하는 순서로 진행된다.A method of manufacturing a semiconductor device test contactor according to a second exemplary embodiment of the present invention is as shown in FIGS. 10 and 11. In this case, the upper, middle, and lower plates 410, 420, and 430 are manufactured separately, and then proceed in the order of combining them.

먼저, 중판(420)의 제조 과정을 살펴보면, 도 10에 도시된 바와 같이, 폴리이미드 필름, 폴리에스터 필름 또는 프리프레그 필름의 상하면에 구리 박막이 형성되어 있는 FCCL 필름(420)을 준비하여(a), 반도체 소자(도 1의 10)의 볼 리드(도 1의 11)에 대응하는 배열을 갖는 다수의 홀(421)을 형성하는 과정을 수행한다(b).First, referring to the manufacturing process of the middle plate 420, as shown in Figure 10, by preparing a FCCL film 420, a copper thin film is formed on the upper and lower surfaces of the polyimide film, polyester film or prepreg film (a ), A process of forming a plurality of holes 421 having an arrangement corresponding to the ball leads (11 of FIG. 1) of the semiconductor device (10 of FIG. 1) is performed.

이때, 홀(421)의 크기는 상기한 제1 실시예에 따른 콘택터의 제조방법에서의 홀(도 8의 (b) 121 참조)보다 다소 작게 형성한다.At this time, the size of the hole 421 is formed to be somewhat smaller than the hole (see (b) 121 of Fig. 8) in the manufacturing method of the contactor according to the first embodiment.

다음으로, 무전해 구리 도금공정을 수행함으로써 각 홀(421) 내벽면의 구리 도금막(422-1)과 필름 상·하면의 구리 도금판(423-1, 424-1)을 형성한 후(c), 포토레지스트를 통한 노광, 현상 및 에칭 공정을 수행함으로써 회로가 형성된 구리 도금판(423-2, 424-2)을 얻는다(d).Next, by performing an electroless copper plating process, after forming the copper plating film 422-1 on the inner wall surface of each hole 421 and the copper plating plates 423-1 and 424-1 on the upper and lower surfaces of the film ( c), the copper plating plates 423-2 and 424-2 in which the circuit is formed are obtained by performing exposure, development and etching processes through the photoresist (d).

그리고, 구리 도금막(422-1)과 구리 도금판(423-2, 424-2) 상에 무전해 도금 공정을 수행하여 니켈과 금을 차례로 적층 형성하여 도금막(422) 및 도금판(423, 424)을 형성한다(e).In addition, an electroless plating process is performed on the copper plating film 422-1 and the copper plating plates 423-2 and 424-2 to sequentially form nickel and gold, thereby forming the plating film 422 and the plate 423. 424) (e).

마지막으로, FCCL 필름(420)의 상,하면에 각각 절연성 실리콘층(440-1, 450-1)을 형성한다(f).Finally, insulating silicon layers 440-1 and 450-1 are formed on the upper and lower surfaces of the FCCL film 420 (f).

이때, 절연성 실리콘층(440-1, 450-1)은 도금판(423, 424)의 두께와 동일하게 형성한다. 이는, 상기한 제1 실시예에 따른 콘택트 제조방법과 달리 상하 대면하게 되는 도금판 간(도 4의 414와 423간 그리고 424와 433 간) 접촉이 유지되도록 하기 위함이다.In this case, the insulating silicon layers 440-1 and 450-1 are formed to have the same thickness as the plated plates 423 and 424. This is to maintain contact between the plated plate (between 414 and 423 of FIG. 4 and between 424 and 433) which face up and down unlike the contact manufacturing method according to the first embodiment.

한편, 상판(410)의 제조 과정을 도 11에 도시된 바를 참조하여 설명하면, 먼저 폴리이미드 필름, 폴리에스터 필름 또는 프리프레그 필름의 상·하면에 구리 박막이 형성되어 있는 FCCL 필름(410)을 준비하고(a), 상기한 중앙홀(도 10의 (b) 421)의 위치와 대응하고 상기 중앙홀(421)보다 다소 큰 직경을 갖는 다수의 홀(411)을 형성한다(b).Meanwhile, the manufacturing process of the upper plate 410 will be described with reference to FIG. 11. First, the FCCL film 410 having the copper thin film formed on the upper and lower surfaces of the polyimide film, the polyester film, or the prepreg film will be described. (A), a plurality of holes 411 having a diameter corresponding to the position of the central hole (Fig. 10 (b) 421) and somewhat larger than the central hole 421 are formed (b).

다음으로, 무전해 구리 도금공정을 수행함으로써 각 홀(411) 내벽면의 구리 도금막(412-1)과 필름 상·하면의 구리 도금판(413-1, 414-1)을 형성한 후(c), 포토레지스트를 통한 노광, 현상 및 에칭 공정을 수행함으로써 회로가 형성된 구리 도금판(413-2, 414-2)을 얻는다(d).Next, by performing an electroless copper plating process, after forming the copper plating film 412-1 on the inner wall surface of each hole 411 and the copper plating plates 413-1 and 414-1 on the upper and lower surfaces of the film ( c), the copper plating plates 413-2 and 414-2 in which the circuit is formed are obtained by performing exposure, development and etching processes through the photoresist (d).

그리고 나서, 상기 구리 도금막(412-1) 및 구리 도금판(413-2, 414-2) 상에 무전해 도금공정을 수행하여 니켈과 금을 차례로 적층 형성함으로써 도금막(412) 및 도금판(413-3, 414)을 얻는다(e).Then, an electroless plating process is performed on the copper plated film 412-1 and the copper plated plates 413-2 and 414-2 to sequentially form nickel and gold to form a plated film 412 and a plated plate. (413-3, 414) (e).

상면의 도금판(413-3)에 대한 금 도금량을 두껍게 형성함으로써 상기 도금판(413-3)이 홀(411)의 내측으로 연장되고 내측에 통공(h3)이 형성된 도금판(413)이 완성되도록 하고, 이와 아울러 FCCL 필름(410)의 하면에 절연성 실리콘층(440-2)을 형성한다(f).By forming a thick gold plating amount on the plated plate 413-3 on the upper surface, the plated plate 413-3 extends to the inside of the hole 411 and the plated plate 413 having the through hole h3 formed therein is completed. In addition, the insulating silicon layer 440-2 is formed on the lower surface of the FCCL film 410 (f).

이때, 절연성 실리콘층(440-2)은 상기한 중판(420)의 경우와 같이 도금판(414)의 두께와 동일하게 형성한다.In this case, the insulating silicon layer 440-2 is formed to have the same thickness as the plated plate 414, as in the case of the middle plate 420.

도 11의 (f')는 FCCL 필름(510)의 상면에 무전해 도금되는 금의 도금량을 조절함으로써 홀(511)의 상단부가 완전히 폐쇄된 도금판(513)을 이루도록 한 것으로서, 이러한 상판(510)은 도 5의 반도체 소자 테스트용 콘택트(500)의 제조 시 이용된다.11 (f ') is to adjust the plating amount of the electroless plating gold on the upper surface of the FCCL film 510 to form a plate 513, the upper end of the hole 511 is completely closed, such a top plate 510 ) Is used in the manufacture of the semiconductor device test contact 500 of FIG.

도 11의 (f")는 상기한 (e) 단계 이후 도금판((f)의 413) 형성을 위한 추가적인 무전해 금 도금 공정을 수행하지 않고, 바로 절연성 실리콘층(640-2)을 형성한 것이다. 이때의 상판(610)은 도 6의 반도체 소자 테스트용 콘택트(600)의 제조 시 이용된다.FIG. 11F shows an insulating silicon layer 640-2 without performing an additional electroless gold plating process for forming the plated plate 413 after the step (e). In this case, the upper plate 610 is used in manufacturing the semiconductor device test contact 600 of FIG. 6.

하판(430)의 제조 과정은 상기한 상판(410)의 경우와 대동소이하므로 여기서는 이에 대한 설명을 생략하기로 한다.Since the manufacturing process of the lower plate 430 is almost the same as the case of the upper plate 410 described above it will be omitted herein.

이상과 같이 상, 중, 하판(410, 420, 430)의 개별 제조 과정이 완료되면 각각 서로 적층시켜 접착함으로써 반도체 소자 테스트용 콘택터(도 4의 400)의 제조가 완성된다. 물론, 이때 각 판의 상하 부착은 중판(420)의 상·하면에 각각 형성된 절연성 실리콘층(440-1, 450-1)과 이에 면접하게 되는 상판(410)의 절연성 실리 콘층(440-2) 및 하판(430)의 절연성 실리콘층(450-2)과의 사이에 실리콘 전처리제(Silicone Primer)를 도포 및 경화시킴으로써 서로 접착시키는 방법에 의한다.As described above, when the individual manufacturing processes of the upper, middle, and lower plates 410, 420, and 430 are completed, the semiconductor device test contactors (400 of FIG. 4) are completed by laminating and bonding each other. Of course, at this time, the upper and lower surfaces of each plate may be formed of insulating silicon layers 440-1 and 450-1 formed on the upper and lower surfaces of the middle plate 420, and the insulating silicon layer 440-2 of the upper plate 410 to be interviewed thereto. And a method of adhering to each other by applying and curing a silicone primer to the insulating silicon layer 450-2 of the lower plate 430.

상, 중, 하판(410, 420, 430) 간의 접착 시 형성되는 절연성 실리콘층(440, 450)의 두께는 각각 상하 이웃하는 도금판(414와 423 및 424과 433)의 두께와 일치하므로 상기 이웃하는 도금판 간 유격(도 1의 d)은 형성되지 않는다. 즉, 상하 이웃하는 도금판(414와 423 및 424과 433)은 서로 접촉하게 된다.Since the thicknesses of the insulating silicon layers 440 and 450 formed when the upper, middle, and lower plates 410, 420, and 430 are bonded to each other correspond to the thicknesses of the upper and lower neighboring plated plates 414, 423, 424, and 433, respectively, The clearance between plated plates (d in FIG. 1) is not formed. That is, the upper and lower neighboring plated plates 414 and 423 and 424 and 433 come into contact with each other.

한편, 이상과 같은 반도체 소자 테스트용 콘택터(도 1 내지 도 6 참조) 및 이의 제조방법은 본 발명의 이해를 돕기 위해 설명한 것에 불과할 뿐 본 발명의 기술적 범위 내지 권리범위를 한정하는 것으로 이해되어서는 안 된다.Meanwhile, the above-described semiconductor device test contactor (refer to FIGS. 1 to 6) and a method of manufacturing the same are only those described for better understanding of the present invention, and should not be understood as limiting the technical scope or the scope of the present invention. do.

본 발명의 권리범위 내지 기술적 범위는 후술하는 특허청구범위 및 그 균등범위에 의해 정하여진다.The scope of the invention to the technical scope is defined by the claims and equivalents described below.

도 1은 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,1 is a side cross-sectional view showing a state of use of a semiconductor device test contactor according to a first embodiment of the present invention;

도 2는 도 1의 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,FIG. 2 is a side cross-sectional view illustrating a modification of the contactor for testing semiconductor devices of FIG. 1; FIG.

도 3은 도 1의 반도체 소자 테스트용 콘택터의 다른 변형례를 도시한 측단면도,3 is a side cross-sectional view showing another modified example of the semiconductor device test contactor of FIG. 1;

도 4는 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,4 is a side sectional view showing a state of use of a semiconductor device test contactor according to a second embodiment of the present invention;

도 5는 도 4의 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,FIG. 5 is a side cross-sectional view illustrating a modification of the contactor for testing semiconductor devices of FIG. 4; FIG.

도 6은 도 4의 반도체 소자 테스트용 콘택터의 다른 변형례를 도시한 측단면도,6 is a side cross-sectional view showing another modification of the contactor for testing semiconductor devices of FIG. 4;

도 7은 도 1의 반도체 소자 테스트용 콘택터의 평면도,7 is a plan view of the semiconductor device test contactor of FIG.

도 8은 도 1의 반도체 소자 테스트용 콘택터의 중판의 제조방법을 설명하기 위한 공정 순서도,8 is a process flowchart for explaining a method for manufacturing a middle plate of the semiconductor device test contactor of FIG. 1;

도 9는 도 1의 반도체 소자 테스트용 콘택터의 상판의 제조방법을 설명하기 위한 공정 순서도,FIG. 9 is a flowchart illustrating a method of manufacturing the upper plate of the contactor for semiconductor device test of FIG. 1;

도 10은 도 4의 반도체 소자 테스트용 콘택터의 중판의 제조방법을 설명하기 위한 공정 순서도,FIG. 10 is a process flowchart for explaining a method for manufacturing a heavy plate of the contactor for semiconductor device test of FIG. 4;

도 11은 도 4의 반도체 소자 테스트용 콘택터의 상판의 제조방법을 설명하기 위한 공정 순서도이다.FIG. 11 is a flowchart illustrating a method of manufacturing the top plate of the semiconductor device test contactor of FIG. 4.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for main parts of the drawings>

10: 반도체 소자 11: 볼 리드10: semiconductor element 11: ball lead

20: 테스트 소켓 보드 21: 접촉 패드20: test socket board 21: contact pad

100: 반도체 소자 테스트용 콘택터 110: 상판100: contactor 110 for semiconductor device test: top plate

111, 121, 131: 홀 112, 122, 132: 도금막111, 121, 131: holes 112, 122, 132: plating film

113, 114, 123, 124, 133, 134: 도금판 120: 중판113, 114, 123, 124, 133, 134: plated plate 120: medium plate

130: 하판 140, 150: 절연성 실리콘층130: lower plate 140, 150: insulating silicon layer

Claims

In the contactor for semiconductor element test,

Copper Clad Laminate (CCL) film having a copper thin film formed on both sides of polyimide, polyester, or prepreg material, and a plurality of center holes are formed corresponding to the ball leads of the semiconductor device, A middle plate having a first plated film containing a conductive metal formed on an inner wall of each center hole, and having a first plated plate extending from the first plated film around a top surface and a bottom surface of each center hole with a predetermined width;

A CCL film formed by stacking the upper surface of the middle plate and having a copper thin film formed on both sides of a polyimide, polyester, or prepreg material, and having a plurality of top holes formed to match the plurality of central holes. A top plate having a second plated film containing a conductive metal on an inner wall surface of each top hole, and having a second plated plate extending from the second plated film around a top surface and a bottom surface of each top hole by a predetermined width; And

A CCL film formed by laminating the lower surface of the middle plate and having a copper thin film formed on both sides of a polyimide, polyester, or prepreg material. A plurality of lower holes are formed to match the plurality of central holes. And a third plating film containing a conductive metal on an inner wall surface of each lower hole, and a lower plate on which upper and lower surfaces of each lower hole extend from the third plating film to a predetermined width around the lower hole. A contactor for testing semiconductor elements.

The method of claim 1,

The upper plate and the lower plate are laminated on the upper and lower surfaces of the middle plate via a silicon layer, the contactor for testing a semiconductor device.

The method of claim 2,

And a gap is formed between the first plated plate and the second plated plate and between the first plated plate and the third plated plate due to the thickness of the silicon layer.

The method according to claim 2 or 3,

And the silicon layer is an insulated silicon layer.

The method according to claim 2 or 3,

And the silicon layer is a heat-dissipating silicon layer.

The method of claim 1,

At least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate extends to close one end of the hole with a predetermined thickness.

The method of claim 1,

At least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate is formed to extend to close one end of the hole to a predetermined thickness, but the through-hole is formed in the central region of the one end of the hole A contactor for testing semiconductor devices, characterized by the above-mentioned.

The method according to claim 1 or 2,

The upper hole and the lower hole is the same size, the central hole is smaller than the upper hole and the lower hole,

The contactor for testing a semiconductor device, wherein the first plated plate and the second plated plate and the first plated plate and the third plated plate are in contact with each other.

The method of claim 8,

At least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate is extended to close one end of the hole with a predetermined thickness.

The method of claim 8,

The method of claim 1,

At least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate protrudes to a predetermined thickness.

The method of claim 1,

The plated film is a contactor for testing a semiconductor device, characterized in that copper, nickel, gold is sequentially formed by an electroless plating process.

In the manufacturing method of the contactor for semiconductor element test,

A plurality of center holes corresponding to the ball leads of the semiconductor device are formed in the middle plate, which is a CCL (Copper Clad Laminate) film in which copper thin films are formed on both sides of polyimide, polyester, or prepreg material. Forming a first plated film containing a conductive metal on an inner wall surface of each central hole, and forming a first plated plate extending from the first plated film around a top surface and a bottom surface of each center hole by a predetermined width;

A plurality of top holes corresponding to the plurality of center holes are formed on the top plate, which is a CCL film having copper thin films formed on both sides of polyimide, polyester, or prepreg material, and inside each top hole. Forming a second plated film containing a conductive metal on a wall surface, and forming a second plated plate extending from the second plated film around a top surface and a bottom surface of each upper hole by a predetermined width;

A plurality of lower holes corresponding to the plurality of central holes are formed in the lower plate, which is a CCL film having a copper thin film formed on both sides of polyimide, polyester, or prepreg material, and in each lower hole. Forming a third plating film containing a conductive metal on a wall surface, and forming a third plating plate extending from the third plating film around a top surface and a bottom surface of each lower hole by a predetermined width; And

The method of manufacturing a contactor for a semiconductor device test, comprising the step of laminating and bonding the upper plate, the middle plate and the lower plate.

The method of claim 13,

On the upper and lower surfaces of the middle plate, a silicon layer having a predetermined thickness is formed on the lower surface of the upper plate and the upper surface of the lower plate, respectively.

The upper plate, the middle plate and the lower plate is a method for manufacturing a semiconductor device test contactor, characterized in that formed by laminating each other through the adhesion between the respective silicon layer.

The method of claim 14,

A semiconductor characterized in that the gap is formed between the first plate and the second plate and between the first plate and the third plate by adjusting the thickness of the silicon layer of the upper plate, the middle plate and the lower plate, respectively. Method for manufacturing a contactor for device testing.

The method of claim 13,

At least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate is formed to extend to close one end of the hole to a predetermined thickness, but the through-hole is formed in the central region of the one end of the hole A method of manufacturing a contactor for testing a semiconductor device, characterized in that.

The method according to claim 13 or 14,

The method of claim 1, wherein the first plated plate and the second plated plate and the first plated plate and the third plated plate are in contact with each other.

The method of claim 18,

The method of claim 13,

At least one of the second plated plate formed on the upper surface of the upper plate and the third plated plate formed on the lower surface of the lower plate is formed to protrude to a predetermined thickness.

The method of claim 13,

The plating film is a method of manufacturing a contactor for a semiconductor device test, characterized in that the copper, nickel, gold is sequentially laminated through an electroless plating process.