KR100962210B1 - An electrostatic chuck - Google Patents
An electrostatic chuck Download PDFInfo
- Publication number
- KR100962210B1 KR100962210B1 KR1020050115408A KR20050115408A KR100962210B1 KR 100962210 B1 KR100962210 B1 KR 100962210B1 KR 1020050115408 A KR1020050115408 A KR 1020050115408A KR 20050115408 A KR20050115408 A KR 20050115408A KR 100962210 B1 KR100962210 B1 KR 100962210B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric plate
- electrode
- electrostatic chuck
- lower electrode
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 51
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000006227 byproduct Substances 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 23
- 238000012545 processing Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005686 electrostatic field Effects 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
불필요한 누설 전류가 발생되는 것을 최소화시킬 수 있는 정전척은, 유전 플레이트; 유전 플레이트 내에 수용되며, 적어도 두개의 요철부들이 형성된 전극 구조물; 및 요철부들 상부에 각각 위치하도록 유전 플레이트 상에 형성되어 반도체 기판을 지지하는 지지 부재들을 포함한다. 정전척에는, 전극 구조물의 상면을 덮되 요철부들은 상방으로 노출시키고 유전 플레이트보다 더 큰 체적 저항을 갖는 고저항체가 더 구비될 수 있다. 전극 구조물은 원반 형상을 갖는 하부 전극 및 하부 전극의 상면으로부터 돌출되게 형성되어 요철부들을 이루는 상부 전극들을 포함할 수 있다. 상부 전극들은 하부 전극 상에 동심원들 따라 형성될 수 있다. 본 발명에 따르면 반도체 기판을 효과적으로 척킹할 수 있고, 플라스마의 제어 불량 등과 같은 문제 등도 효과적으로 해소할 수 있다.
An electrostatic chuck that can minimize the occurrence of unnecessary leakage current includes: a dielectric plate; An electrode structure accommodated in the dielectric plate and having at least two uneven portions formed therein; And support members formed on the dielectric plate so as to be positioned above the uneven parts, respectively, to support the semiconductor substrate. The electrostatic chuck may further include a high resistance body covering the upper surface of the electrode structure but exposing the uneven portions upwards and having a larger volume resistance than the dielectric plate. The electrode structure may include a lower electrode having a disk shape and upper electrodes formed to protrude from an upper surface of the lower electrode to form the uneven parts. The upper electrodes may be formed along concentric circles on the lower electrode. According to the present invention, the semiconductor substrate can be effectively chucked, and problems such as poor control of plasma can be effectively solved.
Description
도 1은 종래에 개시된 정전척을 설명하기 위한 수직 단면도이다.1 is a vertical cross-sectional view illustrating a conventional electrostatic chuck.
도 2는 본 발명의 일 실시예에 따른 정전척을 설명하기 위한 수직 단면도이다.2 is a vertical cross-sectional view for explaining an electrostatic chuck according to an embodiment of the present invention.
도 3은 도 2에 도시한 Ⅰ-Ⅰ'를 따라 절개한 수평 단면도이다.3 is a horizontal cross-sectional view taken along the line II ′ of FIG. 2.
도 4는 본 발명의 다른 실시예에 따른 정전척을 설명하기 위한 수직 단면도이다.4 is a vertical cross-sectional view for explaining an electrostatic chuck according to another embodiment of the present invention.
도 5는 도 4에 도시한 Ⅱ-Ⅱ'를 따라 절개한 수평 단면도이다.5 is a horizontal cross-sectional view taken along the line II-II 'of FIG. 4.
도 6은 본 발명의 또 다른 실시예에 따른 정전척을 설명하기 위한 수직 단면도이다.6 is a vertical cross-sectional view for describing an electrostatic chuck according to still another embodiment of the present invention.
도 7은 도 6에 도시한 Ⅲ-Ⅲ'를 따라 절개한 수평 단면도이다.FIG. 7 is a horizontal cross-sectional view taken along line III-III 'of FIG. 6.
도 8은 도 2에 도시된 정전척을 갖는 반도체 제조 장치를 설명하기 위한 단면도이다.FIG. 8 is a cross-sectional view for describing a semiconductor manufacturing apparatus having the electrostatic chuck shown in FIG. 2.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100,200,300:정전척 110:척 플레이트100, 200, 300 : Electrostatic chuck 110 : Chuck plate
120:유전 플레이트 130,230,330:전극 구조물120:
131,231,331:하부 전극 135,235,335:상부 전극131,231,331: Lower electrode 135,235,335: Upper electrode
136,236,336:요철부 140,340:지지 부재136,236,336: Uneven portion 140,340: Support member
150:파워 라인 260,360:고저항체150: power line 260,360: high resistance body
265,365:홀 401:반도체 제조 장치265,365 : Hole 401 : Semiconductor production equipment
470:프로세스 챔버 471:배출구470: process chamber 471: outlet
472:샤워 헤드 475:가스 공급부472: Shower head 475: Gas supply part
480:전원 공급 유닛 490:가스 배출부480: power supply unit 490: gas discharge part
491:배출 밸브 495:진공 펌프491: discharge valve 495: vacuum pump
본 발명은 정전척에 관한 것이다. 보다 상세하게는, 실리콘웨이퍼와 같은 반도체 기판을 가공하기 위한 프로세스 챔버 내부에 위치되어 상기 반도체 기판을 지지하기 위한 정전척에 관한 것이다.The present invention relates to an electrostatic chuck. More particularly, the invention relates to an electrostatic chuck for supporting a semiconductor substrate located within a process chamber for processing a semiconductor substrate such as a silicon wafer.
일반적으로 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼 상에 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하는 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.In general, a semiconductor device includes a Fab process for forming an electrical circuit on a silicon wafer used as a semiconductor substrate, an electrical die sorting (EDS) process for inspecting electrical characteristics of the semiconductor devices formed in the fab process, Each of the semiconductor devices is manufactured through a package assembly process for encapsulating and individualizing the epoxy resins.
상기 팹 공정은 반도체 기판 상에 막을 형성하기 위한 증착 공정과, 상기 막을 평탄화하기 위한 화학적 기계적 연마 공정과, 상기 막 상에 포토레지스트 패턴 을 형성하기 위한 포토리소그래피 공정과, 상기 포토레지스트 패턴을 이용하여 상기 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 반도체 기판의 소정 영역에 특정 이온을 주입하기 위한 이온 주입 공정과, 반도체 기판 상의 불순물을 제거하기 위한 세정 공정과, 상기 세정된 반도체 기판을 건조시키기 위한 건조 공정과, 상기 막 또는 패턴의 결함을 검사하기 위한 검사 공정 등을 포함한다.The fab process includes a deposition process for forming a film on a semiconductor substrate, a chemical mechanical polishing process for planarizing the film, a photolithography process for forming a photoresist pattern on the film, and the photoresist pattern. An etching process for forming the film into a pattern having electrical characteristics, an ion implantation process for implanting specific ions into a predetermined region of the semiconductor substrate, a cleaning process for removing impurities on the semiconductor substrate, and a cleaned semiconductor substrate And a drying step for drying the film, and an inspection step for inspecting a defect of the film or pattern.
최근, 플라스마 가스를 이용하여 막을 형성하거나 막을 식각하는 플라스마 처리 장치가 상기 팹 공정에서 주로 사용되고 있다. 상기 플라스마 처리 장치는 반도체 기판을 가공하기 위한 공간을 갖는 프로세스 챔버와, 상기 프로세스 챔버 내부에 배치되며 상기 반도체 기판을 지지하기 위한 정전척과, 상기 프로세스 챔버에 고전위차의 자계를 형성하여 공정 가스를 플라스마 가스로 변환시키기 위한 전원 공급 장치를 포함한다.Recently, a plasma processing apparatus for forming or etching a film using plasma gas is mainly used in the fab process. The plasma processing apparatus includes a process chamber having a space for processing a semiconductor substrate, an electrostatic chuck disposed inside the process chamber for supporting the semiconductor substrate, and a magnetic field of high potential difference in the process chamber to form a process gas. A power supply for converting to gas.
상기 정전척은 정전기력을 이용하여 반도체 기판을 고정하며, 반도체 기판은 상기 플라스마 가스에 의해 처리된다. 이 경우, 정전척에는 상기 플라스마 가스의 거동을 조절하기 위한 바이어스 파워가 인가된다. 이하, 도면을 참조하여 종래에 개시된 정전척에 대하여 자세하게 설명한다.The electrostatic chuck fixes the semiconductor substrate using electrostatic force, and the semiconductor substrate is processed by the plasma gas. In this case, a bias power for regulating the behavior of the plasma gas is applied to the electrostatic chuck. Hereinafter, the electrostatic chuck disclosed in the related art will be described in detail with reference to the accompanying drawings.
도 1은 종래에 개시된 존슨 라벡(Johnson-Rahbek)형 정전척을 설명하기 위한 개략적인 수직 단면도를 도시한 것이다.Figure 1 shows a schematic vertical cross-sectional view for explaining a Johnson-Rahbek type electrostatic chuck disclosed in the prior art.
도 1을 참조하면, 정전척(10)은 척 플레이트(20), 유전 플레이트(30), 지지 돌기들(35) 및 전극(40)을 포함한다.Referring to FIG. 1, the
척 플레이트(20)는 전체적으로 원통 형상을 갖는 알루미늄으로 이루어지고, 척 플레이트(20) 상에는 유전 플레이트(30)가 배치된다. 유전 플레이트(30)는 척 플레이트(20)보다는 작은 직경의 원통 형상을 갖는 세라믹으로 이루어진다. 전극(40)은 유전 플레이트(30)보다는 작은 직경의 원반 형상을 가지며, 유전 플레이트(30) 내부에 수용된다. 이 경우, 전극(40)에는 정전기력을 발생시키기 위한 직류 전원(50)이 연결된다. 지지 돌기들(35)은 유전 플레이트(30) 상면에 일정 간격으로 형성된다.The
정전척(10)에 있어서, 실질적으로 반도체 기판을 척킹하는 것은 지지 돌기들(35)이다. 이러한, 지지 돌기들(35)을 형성하기 위해서 종래에는, 유전 플레이트(30) 상면에 일정 패턴을 마스킹하고, 상기 패턴에 따라 유전 플레이트(30) 표면을 물리적으로 식각하였다. 이 결과, 유전 플레이트(30)의 상면으로부터 돌출된 지지 돌기들(35)이 형성되지만, 유전 플레이트(30)의 상면은 지지 돌기(35)의 높이(d)만큼 낮아지게 된다. 예를 들어, 20 내지 60㎛ 높이의 지지 돌기들(35)을 형성할 경우, 유전 플레이트(30)의 상면은 20 내지 60㎛ 정도로 낮아지게 된다. 유전 플레이트(30) 상면과 전극(40)의 간격이 대략 300 내지 500㎛일 경우, 유전 플레이트(30)의 높이는 약 1/5 내지 1/10 감소하게 된다. In the
유전 플레이트(30)를 하나의 저항체로 볼 때, 유전 플레이트의 높이 감소는 저항의 감소로 생각할 수 있으며, 그만큼 동일 전압에서의 전류는 증가한다고 할 수 있다.When the
상기 증가된 전류는 지지 돌기(35)보다 상대적으로 낮은 유전 플레이트(30) 의 상면으로 더 많이 흐르게 된다. 이는, 전극(40)이 유전 플레이트(30) 내에 넓게 배치되어 있기 때문이다. 유전 플레이트(30)의 상면으로 많은 전류가 누설될 경우, 플라스마 매칭 포인트의 불량 등과 같은 많은 문제점들이 유발된다. 일예로, 플라스마 매칭 포인트가 불량할 경우, 플라스마의 거동을 정확하게 제어되지 않아 반도체 기판이 부정확하게 가공된다. 이러한 문제점들은 반도체 칩 불량 귀결된다. 그러나 이를 해소하기 위하여, 전극(40)과 유전 플레이트(30)의 간격을 단순히 늘리게 되면 지지 돌기들(35)에 발생되는 정전기력(척킹력)이 감소하여 반도체 기판이 견고하게 고정되지 않는 또 다른 문제가 야기된다.The increased current flows more to the upper surface of the
지지 돌기 상면과 전극 상면 간의 거리가 척킹력에 연관이 있기 때문에, 전술한 바와 다른 일반적인 지지 돌기 형성 방법에 있어서도 상기 간격은 비교적 좁게 형성된다. 이 경우에도, 유전체의 상면과 전극 상면 간의 거리가, 지지 돌기 상면과 전극 상면 간의 거리보다 가깝게 형성되어 전술한 바와 같은 문제들이 거의 동일하게 발생되고 있는 실정이다.Since the distance between the upper surface of the supporting protrusion and the upper surface of the electrode is related to the chucking force, the spacing is formed relatively narrowly even in the general forming method of supporting protrusions different from those described above. Even in this case, the distance between the upper surface of the dielectric and the upper surface of the electrode is formed to be closer than the distance between the upper surface of the support protrusion and the upper surface of the electrode.
현재 반도체 장치에 대한 연구 추세에 비추어볼 때 상술한 문제들은 반도체 산업의 발전에 매우 심각한 제한 요인이 되고 있으며, 이는 반드시 해결해야할 과제로 부각되고 있다.In view of the current trend of research on semiconductor devices, the above-mentioned problems are very serious limitation factors for the development of the semiconductor industry, which is a problem that must be solved.
상술한 바와 같은 문제점들을 해소하기 위하여 본 발명의 일 목적은, 반도체 기판을 효과적으로 척킹할 수 있는 정전척을 제공하는 것이다.One object of the present invention to solve the above problems is to provide an electrostatic chuck that can effectively chuck a semiconductor substrate.
또한, 본 발명의 다른 목적은 상기와 같은 정전척을 이용하여 반도체 장치를 우수하게 가공할 수 있는 반도체 제조 장치를 제공하는 것이다.Further, another object of the present invention is to provide a semiconductor manufacturing apparatus capable of excellent processing of a semiconductor device using the electrostatic chuck as described above.
상술한 본 발명의 일 목적을 달성하기 위하여 본 발명의 바람직한 일 실시예에 따른 정전척은, 유전 플레이트와, 상기 유전 플레이트 내에 수용되며 판상의 하부 전극과 상기 하부 전극의 상면으로부터 돌출된 다수의 상부 전극들을 포함하는 전극 구조물과, 상기 상부 전극들이 삽입되는 다수의 홀들을 갖고 상기 하부 전극 상에 배치되며 상기 유전 플레이트보다 큰 체적 저항을 갖는 판상의 고저항체와, 상기 상부 전극들의 상부에 각각 위치하도록 상기 유전 플레이트 상에 형성되어 기판을 지지하는 지지 부재들을 포함한다.In order to achieve the above object of the present invention, an electrostatic chuck according to an embodiment of the present invention includes a dielectric plate and a plurality of upper parts accommodated in the dielectric plate and protruding from a plate-shaped lower electrode and an upper surface of the lower electrode. An electrode structure including electrodes, a plate-shaped high resistance body having a plurality of holes into which the upper electrodes are inserted, disposed on the lower electrode, and having a volume resistance greater than that of the dielectric plate, and positioned above the upper electrodes, respectively. And support members formed on the dielectric plate to support the substrate.
상기 하부 전극은 원반 형상을 가질 수 있으며, 상기 상부 전극들은 하부 전극 상에 동심원들 따라 형성될 수 있다.The lower electrode may have a disk shape, and the upper electrodes may be formed along concentric circles on the lower electrode.
그리고 상술한 본 발명의 일 목적을 달성하기 위하여 본 발명의 바람직한 일 실시예에 따른 반도체 제조 장치는, 플라스마를 이용한 반도체 제조 공정을 수행하기 위한 프로세스 챔버; 프로세스 챔버 내부에 배치되며, ⅰ)유전 플레이트와, ⅱ)상기 유전 플레이트 내에 수용되며 판상의 하부 전극과 상기 하부 전극의 상면으로부터 돌출된 다수의 상부 전극들을 포함하는 전극 구조물과, ⅲ)상기 상부 전극들이 삽입되는 다수의 홀들을 갖고 상기 하부 전극 상에 배치되며 상기 유전 플레이트보다 큰 체적 저항을 갖는 판상의 고저항체와, ⅳ)상기 상부 전극들의 상부에 각각 위치하도록 상기 유전 플레이트 상에 형성되어 기판을 지지하는 지지 부재들을 포함하는 정전척; 정전척에 고전압을 인가하기 위한 전원 공급 유닛; 프로세스 챔버 내부로 공정 가스를 공급하기 위한 가스 공급부; 그리고 프로세스 챔버 내부의 미 반응 가스 및 반응 부산물을 배출하기 위한 가스 배출부를 포함한다.And in order to achieve the above object of the present invention, a semiconductor manufacturing apparatus according to an embodiment of the present invention, the process chamber for performing a semiconductor manufacturing process using a plasma; (Ii) an electrode structure including a dielectric plate, ii) a plurality of upper electrodes accommodated in the dielectric plate and protruding from a top surface of the lower electrode, and iii) the upper electrode. And a plate-shaped high resistance body having a plurality of holes into which the holes are inserted and having a volume resistance greater than that of the dielectric plate, and iii) formed on the dielectric plate so as to be positioned on top of the upper electrodes, respectively. An electrostatic chuck comprising supporting members for supporting; A power supply unit for applying a high voltage to the electrostatic chuck; A gas supply unit for supplying a process gas into the process chamber; And a gas outlet for discharging unreacted gas and reaction by-products inside the process chamber.
본 발명에 따르면, 불필요한 누설 전류가 발생되는 것을 최소화시킬 수 있다. 따라서 누설 전류로 야기되는 플라스마 매칭 포인트 불량 등과 같은 문제점들을 효과적으로 해소할 수 있다. 결과적로는 우수한 반도체 장치를 제조할 수 있다.According to the present invention, it is possible to minimize the occurrence of unnecessary leakage current. Therefore, problems such as plasma matching point failure caused by leakage current can be effectively solved. As a result, an excellent semiconductor device can be manufactured.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 정전척 및 이를 포함하는 반도체 제조 장치를 설명하지만, 본 발명이 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 도는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.Hereinafter, an electrostatic chuck and a semiconductor manufacturing apparatus including the same will be described with reference to the accompanying drawings with embodiments according to the present invention, but the present invention is not limited to the following embodiments and may be implemented in other forms. The embodiments introduced herein are provided to make the disclosure more complete and to fully convey the spirit and features of the invention to those skilled in the art. In the drawings, the thickness of each device or film (layer) and regions has been exaggerated for clarity of the invention, and each device may have a variety of additional devices not described herein. If (layer) is mentioned as being located on another film (layer) or substrate, it may be formed directly on another film (layer) or substrate, or an additional film (layer) may be interposed therebetween.
도 2는 본 발명의 일 실시예에 따른 정전척을 설명하기 위한 개략적인 수직 단면도를 도시한 것이고, 도 3은 도 2에 도시한 Ⅰ-Ⅰ'를 따라 절개한 수평 단면도를 도시한 것이다.FIG. 2 is a schematic vertical cross-sectional view for explaining an electrostatic chuck according to an embodiment of the present invention, and FIG. 3 is a horizontal cross-sectional view taken along the line II ′ of FIG. 2.
도 2 및 도 3을 참조하면, 정전척(100)은 정전기력을 이용하여 반도체 기판을 고정하기 위한 장치로서, 척 플레이트(110), 유전 플레이트(120), 전극 구조물(130), 및 지지 부재들(140)을 포함한다.2 and 3, the
척 플레이트(110)는 유전 플레이트(120), 전극 구조물(130) 및 지지 부재들 (140)을 지지하기 위한 장치로서, 전체적으로 반도체 기판보다 큰 직경의 원기둥 형상을 갖는다. 척 플레이트(110) 내에는 전극 구조물(130)에 직류 전압을 인가하기 위한 파워 라인(150)이 배치된다. 척 플레이트(110)는 알루미늄(Al), 구리(Cu) 등과 같은 도전성 금속으로 이루어질 수 있다.The
유전 플레이트(120)는 척 플레이트(110)보다는 작은 직경의 원기둥 형상을 가지며, 척 플레이트(110) 상에 배치된다. 유전 플레이트(120)는 유전 특성을 갖는 물질로 이루어진다. 예를 들어, 유전 플레이트(120)는 비교적 체적 저항이 1E8 내지 1E14 Ω.㎝ 정도로 낮은 유전 물질로 이루어질 수 있다. 또한, 유전 플레이트(120)는 세라믹으로 이루어지는 것이 바람직하다. 예를 들어, 유전 플레이트(120)는 알루미늄 나이트라이드(Aluminum nitride, AIN), 알루미나(Al2O3), 산화 이트륨(Y2O3) 등으로 이루어질 수 있다. 이 경우, 유전 플레이트(120)에는 마그네슘(Mg), 티타늄(Ti), 아연(Zn) 등의 불순물이 더 포함될 수도 있다. 유전 플레이트(120) 내에는 전극 구조물(130)이 배치된다.The
전극 구조물(130)은 정전장(electrostatic field)을 생성하기 위한 장치로서, 도전성 금속으로 이루어진다. 예를 들어, 전극 구조물(130)은 비저항이 비교적 적은 텅스텐으로 이루어질 수 있다. 전극 구조물(130)에는 적어도 두개 이상의 요철부들(136)이 형성된다. 전극 구조물(130)은 요철부들(136)이 상부를 향하도록 유전 플레이트(120) 내에 수평 배치된다. 이 경우, 유전 플레이트(120) 내에서의 전극 구조물(130)의 위치는 도 1에 도시된 종래의 정전척의 전극보다 낮게 배치한다. 전극 구조물(130)은 하부 전극(131)과 상부 전극들(135)로 나눌 수 있다.The
하부 전극(131)은 전체적으로 유전 플레이트(120) 보다는 작은 직경의 원반 형상을 갖는다. 상부 전극(135)은 하부 전극(131)의 상면으로부터 돌출되게 형성되어 요철부(136)를 이루게 된다. 상부 전극(135)은 다양한 형상을 가질 수 있다. 예를 들어, 상부 전극(135)은 원기둥, 사각 기둥과 같은 형상을 가질 수 있으며, 다층으로도 형성될 수 있다. The
상부 전극(135)은 하부 전극(131) 상에 복수개 형성된다. 이 경우, 상부 전극(135)은 다수의 동심원들을 따라 형성되는 것이 바람직하다. 또한, 상부 전극(135)의 개수 즉, 요철부(136)의 개수는 이하 설명될 지지 부재들(140)의 개수와 동일한 것이 바람직하다. 그리고 상부 전극(135)의 수평 단면적은 지지 부재(140)의 수평 단면적과 유사한 단면적을 갖는 것이 바람직하다. The
하부 전극(131)과 상부 전극(135)은 실질적으로 동일한 재질로 이루어진다. 이를 위하여, 하부 전극(131)과 상부 전극(135)은 일체로 형성될 수 있다. 예를 들어, 초음파, 레이저, 드릴링 등과 같은 방법으로 원통형 도전체를 패터닝하여 하부 전극(131)과 상부 전극(135)을 일체로 형성할 수 있다. 또는, 도전 물질을 소결 가공하여 하부 전극(131)과 상부 전극(135)을 일체로 형성할 수도 있다. 이와 다르게, 하부 전극(131)과 상부 전극(135)은 개별적으로 형성되어 접합될 수 있음을 밝혀둔다. 당업자라면 도 2 및 도 3에 도시된 전극 구조물(130)의 형상을 참조하여, 다양한 방법으로 전극 구조물(130)을 제조할 수 있을 것이다.The
하부 전극(131)의 상면과 상부 전극(135)의 상면은 유전 플레이트(120)의 상 면에 대하여 서로 다른 높이를 갖는다. 하부 전극(131) 상면과 유전 플레이트(120) 상면과의 제1 간격(d11)은 상부 전극(135) 상면과 유전 플레이트(120) 상면과의 제2 간격(d12)보다 더 넓다. 이하 설명하겠지만, 제1 간격(d11)이 제2 간격(d12)보다 더 넓게 형성함으로써, 유전 플레이트(120)의 상면으로 누설되는 전류를 줄이거나 조절할 수 있다. 전극 구조물(130)이 삽입된 유전 플레이트(120) 상에는, 지지 부재들(140)이 형성된다. The upper surface of the
지지 부재들(140)은 반도체 기판의 하면에 접촉하여 상기 반도체 기판을 접촉하는 장치로서, 유전 플레이트(120)의 상면으로부터 돌출되게 형성된다. 지지 부재들(140)은 다양한 형상을 가질 수 있다. 예를 들어, 지지 부재들(140)은 원기둥, 사각 기둥 등과 같은 형상을 가질 수 있다. 바람직하게, 지지 부재들(140)과 상부 전극들(135)은 유사한 형상을 갖는다.The supporting
지지 부재들(140)은 유전 플레이트(120) 상에 복수개 형성된다. 이 경우, 지지 부재들(140)은 다수의 동심원들을 따라 형성되는 것이 바람직하다. 지지 부재(140)의 개수는 상부 전극(135)의 개수 즉, 요철부(136)의 개수와 동일한 것이 바람직하다. 또한, 지지 부재들(140)은 상부 전극들(135) 상부에 각각 위치하도록 유전 플레이트(120) 상에 형성된다. 즉, 지지 부재들(140)의 하부에는 전극 구조물(130)의 상부 전극들(135)이 위치하게 된다. 이 경우, 지지 부재(140)와 동일 수직 축선 상에 배치되는 상부 전극(135)은 지지 부재(140)와 유사한 수평 단면적을 갖는다. The supporting
지지 부재들(140)은 유전 플레이트(120)와 실질적으로 동일한 재질로 이루어진다. 이를 위하여, 지지 부재들(140)과 유전 플레이트(120)는 일체로 형성될 수 있다. 예를 들어, 샌드 블래스터(sand blaster)를 이용하여 유전 플레이트(120)를 패터닝하여 지지 부재들(140)을 유전 플레이트(120)에 일체로 형성할 수 있다. 이 경우, 유전 플레이트(120) 상면은 지지 부재들(140)을 형성하기 전보다 낮아지게 되고, 유전 플레이트(120) 상면과 전극 구조물(130)의 간격이 줄어들게 된다. 이로써, 종래의 정전척에서는 유전 플레이트(120) 상면으로 불필요한 누설 전류가 발생되었으나, 본 실시예에 따른 정전척(100)에서는 전극 구조물(130)이 유전 플레이트(120) 내에 충분히 낮게 배치되어 있으며, 제1 간격(d11)이 제2 간격(d12)보다 더 넓게 형성되어 유전 플레이트(120) 상면으로 불필요한 누설 전류가 발생되지 않는다.The
지지 부재들(140)의 높이는 반도체 기판과 유전 플레이트(120) 상면의 간격을 고려하여 다양하게 조절될 수 있다. 바람직하게, 지지 부재들(140)은 제1 간격(d11)이 상부 전극(135) 상면과 지지 부재(140) 상면과의 제3 간격(d13)과 실질적으로 동일하게 맞추는 높이로 형성된다. 그러나 제1 간격(d11)이 제3 간격(d13) 보다 클 수 있음을 밝혀둔다.The height of the
전극 구조물(130)에 공급된 전류는, 상부 전극들(135) 상부에 위치하는 지지 부재들(140)로 유도되어 지지 부재들(140)에 적절한 척킹력이 발생하게 된다.The current supplied to the
이외에도, 지지 부재들(140)은 유전 플레이트(120)와 상이한 재질로 이루어질 수 있으며, 유전 플레이트(120)와 개별적으로 형성하여 유전 플레이트(120) 상 에 접합시킬 수도 있음을 밝혀둔다.In addition, the supporting
본 실시예에 따른 정전척(100)은 쿨롱형 정전척에 비하여 반도체 기판과의 접촉 면적이 상대적으로 적어 스티킹(sticking)과 같은 문제는 발생되지 않는다. 또한, 도면에는 도시하지 않았으나 정전척(100)에 반도체 기판을 가열하기 위한 히팅 부재와 반도체 기판을 로딩 및 언로딩하기 위한 리프트 핀이 더 배치될 수도 있음을 밝혀둔다. 또한, 본 실시예에 따른 정전척(100)을 히터로 사용할 경우, 척 플레이트(110)가 이용되지 않을 수 있음을 밝혀둔다.The
도 4는 본 발명의 다른 실시예에 따른 정전척을 설명하기 위한 개략적인 수직 단면도를 도시한 것이고, 도 5는 도 4에 도시한 Ⅱ-Ⅱ'를 따라 절개한 수평 단면도이다.4 is a schematic vertical cross-sectional view for explaining an electrostatic chuck according to another embodiment of the present invention, Figure 5 is a horizontal cross-sectional view taken along the line II-II 'shown in FIG.
도 4 및 도 5를 참조하면, 본 실시예에 따른 정전척(200)은 도 2 및 도 3에 도시한 정전척(100)에 비하여 전극 구조물(230) 및 고저항체(260)를 제외하고는 실질적으로 동일하다. 따라서 도 2 및 도 3과 동일한 참조 부호에 대한 설명은 생략하지만 당업자라면 이를 용이하게 이해할 수 있을 것이다.4 and 5, the
유전 플레이트(120) 내에는 전극 구조물(230)과 고저항체(260)가 배치된다. 전극 구조물(230)에는 적어도 두개 이상의 요철부들(236)이 형성된다. 전극 구조물(230)은 요철부들(236)이 상부를 향하도록 유전 플레이트(120) 내에 수평 배치된다. 이 경우, 유전 플레이트(120) 내에서의 전극 구조물(230)의 위치는 도 1에 도시된 종래의 정전척의 전극과 유사하게 배치할 수 있다. 그러나 불필요한 누설 전류가 발생되는 것을 최소화하기 위하여, 전극 구조물(230)은 도 1에 도시된 종래의 정전척의 전극 보다 낮게 배치하는 것이 바람직하다. 전극 구조물(230)은 하부 전극(231)과 상부 전극들(235)로 나눌 수 있다.An
하부 전극(231)은 전체적으로 유전 플레이트(120) 보다는 작은 직경의 원반 형상을 갖는다. 상부 전극(235)은 하부 전극(231)의 상면으로부터 돌출되게 형성되어 요철부(236)를 이루게 된다. 하부 전극(231) 상면과 유전 플레이트(120) 상면과의 제1 간격(d21)은 상부 전극(235) 상면과 유전 플레이트(120) 상면과의 제2 간격(d22)보다 더 넓다.The
고저항체(260)는 상부 전극(235)을 제외한 전극 구조물(230)이 차폐되도록 하부 전극(231) 상에 배치된다. 이를 위하여, 고저항체(260)는 도 5에 도시된 바와 같이 상부 전극들(235)과 동일한 개수 및 형상의 홀들(265)이 형성된 원판으로 제조될 수 있다. 따라서 고저항체(260)가 하부 전극(231) 상에 배치되어도 상부 전극들(235)의 상부는 노출된다. The
고저항체(260)는 상부 전극(235)과 유사한 높이를 가질 수 있다. 그러나 고저항체(260)가 상부 전극(235)보다 낮게 형성될 수도 있음을 밝혀둔다. 전술한바 외에도 고저항체(260)는 다양한 높이 및 다양한 형상을 가질 수 있음을 밝혀둔다. The
고저항체(260)는 불필요한 누설 전류가 발생되는 것을 최소화시키기 위하여 하부 전극(231)의 상부를 차폐하는 부재로서, 유전 플레이트(120)보다 더 큰 체적 저항을 갖는 재질로 이루어진다. 예를 들어, 유전 플레이트(120)의 체적 저항이 1E8 내지 1E14 Ω.㎝ 정도일 경우, 고저항체(260)는 1E14 내지 1E17 Ω.㎝ 정도의 체적 저항을 갖는 유전 물질로 이루어질 수 있다. 유전 플레이트(120) 내에 고저항체(260)를 형성하는 방법은 다양하다. 이하, 유전 플레이트(120) 내에 고저항체(260) 및 전극 구조물(230)을 형성하는 일 방법을 설명한다.The
우선, 소정의 두께로 1차 유전 플레이트를 형성한 다음, 상기 1차 유전 플레이트와 동일한 직경으로 형성된 고저항체(260)를 상기 1차 유전 플레이트 하면에 접합시킨다. 이 경우, 고온 고압을 이용한 소결 방법을 이용하여 상기 1차 유전 플레이트와 고저항체(260)를 접합시킬 수 있다.First, a primary dielectric plate is formed to a predetermined thickness, and then a
다음으로, 고저항체(260) 중 상부 전극들(235)이 위치할 곳에 홀들(265)을 가공한다. 홀들(265)의 직경 및 위치는 상기 1차 유전 플레이트의 상면에 형성된 지지 부재들(140)에 대응하게 형성한다. 이 경우, 초음파, 레이저, 드릴링 가공 등을 이용할 수 있다. 또한, 상부 전극(235)의 높이가 고저항체(260)의 두께를 초과할 경우, 고저항체(260)를 관통하여 상기 1차 유전 플레이트까지도 식각하도록 홀들(265)을 형성할 수 있다.Next, holes 265 are processed where the
이어서, 고저항체(260)의 하부에 전극 구조물(230)을 형성한다. 전극 구조물(230)은 홀들(265)을 충분히 매립할 수 있으며, 고저항체(260)의 하면으로부터 소정의 두께를 갖도록 형성한다.Subsequently, an
마지막으로 전극 구조물(230)을 커버하도록 고저항체(260) 및 전극 구조물(230) 하면에 2차 유전 플레이트를 형성한다. 이 경우에도 고온 고압을 이용할 수 있다. 이 결과, 고저항체(260) 및 전극 구조물(230)이 수용된 유전 플레이트(120)가 제작된다. 전술한 바와 같이, 유전 플레이트(120)는 1차 및 2차 유전 플레이트 들로 구성될 수 있으며, 전술한 방법 외에 다른 방법을 이용하여 유전 플레이트(120) 내에 고저항체(260) 및 전극 구조물(230)을 형성할 수도 있음을 밝혀둔다. Finally, a secondary dielectric plate is formed on the lower surface of the
고저항체(260) 및 전극 구조물(230)이 삽입된 유전 플레이트(120) 상에는, 지지 부재들(140)이 형성된다.
지지 부재들(140)의 하부에는 전극 구조물(230)의 상부 전극들(235)이 위치하게 된다. 이 경우, 지지 부재(140)와 동일 수직 축선 상에 배치되는 상부 전극(235)은 지지 부재(140)와 유사한 단면적을 갖는다. 지지 부재들(140)은 반도체 기판과 유전 플레이트(120) 상면의 간격을 고려하여 다양하게 조절될 수 있다. 바람직하게, 지지 부재들(140)은 제1 간격(d21)이 상부 전극(235) 상면과 지지 부재(140) 상면과의 제3 간격(d23)과 실질적으로 동일하게 맞추는 높이로 형성된다. 그러나 제1 간격(d21)이 제3 간격(d23) 보다 클 수 있음을 밝혀둔다.
본 실시예에 따른 정전척(200)에서는 전극 구조물(230)이 도 1에 도시된 종래의 정전척의 전극보다 낮게 배치하지 않아도, 고저항체(260)에 의하여 하부 전극(231)의 상부가 차폐됨으로써 불필요한 누설 전류가 발생되지 않는다. 이는, 하부 전극(231)의 상면으로부터 유전 플레이트(120)의 상면으로 누출되던 누설 전류가 고저항체(260)에 차폐되기 때문이다. 전극 구조물(230)에 공급된 전류는, 상부 전극(235)과 상부에 위치한 지지 부재들(140)로 유도되어, 지지 부재들(140)에 충분한 척킹력이 발생하게 된다.In the
도 6은 본 발명의 또 다른 실시예에 따른 정전척을 설명하기 위한 개략적인 수직 단면도를 도시한 것이고, 도 7은 도 6에 도시한 Ⅲ-Ⅲ'를 따라 절개한 수평 단면도이다.FIG. 6 is a schematic vertical cross-sectional view for describing an electrostatic chuck according to still another embodiment of the present invention, and FIG. 7 is a horizontal cross-sectional view taken along line III-III 'of FIG. 6.
도 6 및 도 7을 참조하면, 본 실시예에 따른 정전척(300)은 도 2 및 도 3에 도시한 정전척(100)에 비하여 전극 플레이트(330), 지지 부재(340), 및 고저항체(360)를 제외하고는 실질적으로 동일하다. 따라서 도 2 및 도 3과 동일한 참조 부호에 대한 설명은 생략하지만 당업자라면 이를 용이하게 이해할 수 있을 것이다.6 and 7, the
유전 플레이트(120) 내에는 전극 구조물(330)과 고저항체(360)가 배치된다. 전극 구조물(330)에는 적어도 두개 이상의 요철부들(336)이 형성된다. 전극 구조물(330)은 요철부들(336)이 상부를 향하도록 유전 플레이트(120) 내에 수평 배치된다. 이 경우, 유전 플레이트(120) 내에서의 전극 구조물(330)의 위치는 도 1에 도시된 종래의 정전척의 전극과 유사하게 배치할 수 있다. 그러나 불필요한 누설 전류가 발생되는 것을 최소화하기 위하여, 전극 구조물(330)은 도 1에 도시된 종래의 정전척의 전극 보다 낮게 배치하는 것이 바람직하다. 전극 구조물(330)은 하부 전극(331)과 상부 전극들(335)로 나눌 수 있다.An
하부 전극(331)은 전체적으로 유전 플레이트(120) 보다는 작은 직경의 원반 형상을 갖는다. 상부 전극(335)은 하부 전극(331)의 상면으로부터 돌출되게 형성되어 요철부(336)를 이루게 된다.The
상부 전극(335)은 유전 플레이트(120) 상에는 일정길이 이상 연속적되게 형성된다. 상부 전극(335)은 유전 플레이트(120) 상에 복수개 형성될 수 있다. 이 경우, 상부 전극들(335)의 간격은 다양하게 조절될 수 있다. 예를 들어, 상부 전극 (335)은 도시된 바와 같이 전체적으로 링 형상을 가지며, 하부 전극(331) 상에 동심원을 따라 복수개 배치될 수 있다. 그러나 상부 전극(335)은 바(bar) 형상으로 형성될 수 있음을 밝혀둔다. The
상부 전극(335)은 다양한 수직 단면을 가질 수 있다. 예를 들어, 상부 전극(335)은 원형 또는 다각형의 수직 단면을 가질 수 있다. 또한, 상부 전극들(335)의 간격 및 각 상부 전극들(335)의 높이는 다양하게 조절될 수 있다. 상부 전극(335)은 반도체 기판과 유전 플레이트(120) 상면의 간격을 고려하여 다양하게 조절될 수 있다. The
상부 전극(335)은 전극 구조물(330)이 유전 플레이트(120) 내에 비교적 낮게 배치되므로, 이후 설명할 고저항체(360)보다 높게 형성되는 것이 바람직하다. 그러나, 상부 전극(335)이 고저항체(360)와 유사한 높이로 형성될 수도 있음을 밝혀둔다. Since the
고저항체(360)는 상부 전극(335)을 제외한 전극 구조물(330)이 차폐되도록 하부 전극(331) 상에 배치된다. 이를 위하여, 고저항체(360)는 도 7에 도시된 바와 같이 상부 전극들(335)과 동일한 개수 및 형상의 홀들(365)이 형성된 원판 형상으로 제조될 수 있다. 따라서 고저항체(360)가 하부 전극(331) 상에 배치되어도 상부 전극들(335)의 상부는 노출된다.The
고저항체(360)는 불필요한 누설 전류가 발생되는 것을 최소화시키기 위하여 하부 전극(331)의 상부를 차폐하는 부재로서, 유전 플레이트(120)보다 더 큰 체적 저항을 갖는 재질로 이루어진다. 예를 들어, 고저항체(360)는 1E14 내지 1E17 Ω. ㎝ 정도의 체적 저항을 갖는 유전 물질로 이루어질 수 있다. 유전 플레이트(120) 내에 고저항체(360)를 형성하는 방법은 다양하여 이를 설명하지는 않지만, 당업자라면 이를 용이하게 이해할 수 있을 것이다.The
고저항체(360) 및 전극 구조물(330)이 삽입된 유전 플레이트(120) 상에는 지지 부재들(340)이 연속적으로 형성된다. 예를 들어, 지지 부재들(340)은 링 또는 바(bar) 형상으로 형성될 수 있다. 바람직하게, 지지 부재들(340)은 상부 전극들(335)과 유사하게 형성된다. 즉, 상부 전극들(335)이 링 형상을 가질 경우, 지지 부재들(340)도 링 형상을 가질 수 있다.
각 지지 부재들(340)은 다양한 수직 단면을 가질 수 있다. 예를 들어, 지지 부재(340)는 원형 또는 다각형의 수직 단면을 가질 수 있다. 상부 전극(335)과 동일 원주선 상에 배치되는 지지 부재(340)는 유사한 단면적을 갖는다. 바람직하게는, 상부 전극들(335)과 동일 원주선 상에 배치되는 지지 부재들(340)은 상부 전극들(335)보다 큰 수평 단면적을 갖는다.Each
하부 전극(331)의 상면과 상부 전극(335)의 상면은 유전 플레이트(120)의 상면에 대하여 서로 다른 높이를 갖는다. 하부 전극(331) 상면과 유전 플레이트(120) 상면과의 제1 간격(d131)은 상부 전극(335) 상면과 유전 플레이트(120) 상면과의 제2 간격(d32)보다 더 넓다. 또한, 상부 전극(335) 상면과 지지 부재(340) 상면과의 제3 간격(d33)은 제1 간격(d31)보다 좁다. 그러나 제3 간격(d33)과 제1 간격(d31)은 유사하게 형성될 수 있음을 밝혀둔다. The upper surface of the
본 실시예에 따른 정전척(300)에서는 지지 부재들(340)이 일정 길이로 연속적으로 형성되어 반도체 기판을 보다 견고하게 고정할 수 있다. 또한, 본 실시예에 따른 정전척(300)에서는 고저항체(360)가 상부 전극들(335)들을 제외한 하부 전극(331)을 효과적으로 차폐함으로써, 불필요한 누설 전류가 누출되는 것 최소화 시킬 수 있다. In the
도 8은 도 2에 도시된 정전척을 갖는 반도체 제조 장치를 설명하기 위한 개략적인 단면도이다.FIG. 8 is a schematic cross-sectional view for describing a semiconductor manufacturing apparatus having the electrostatic chuck shown in FIG. 2.
도 2 및 도 8을 참조하면, 반도체 제조 장치(401)는 정전척(100), 프로세스 챔버(470), 가스 공급부(475), 전원 공급 유닛(480) 및 가스 배출부(490)를 포함한다.2 and 8, the
프로세스 챔버(470)는 플라스마(plasma)를 이용한 반도체 기판 가공 공정을 수행하기 위한 장치로서, 내부에 가공 공정을 수행하기 위한 공간이 마련된다. 프로세스 챔버(470) 내부에는, 척 플레이트(110), 유전 플레이트(120), 전극 구조물(130) 및 지지 부재들(140)을 포함하는 정전척(100)이 설치된다.The
정전척(100)은 정전기력을 이용하여 가공 공정이 수행되는 동안 반도체 기판(W)을 지지 및 고정한다. 정전척(100)에는 고전압의 바이어스 파워를 인가하기 위한 전원 공급 유닛(480)이 연결된다. The
반도체 기판(W)이 배치된 정전척(100)의 상부에는 샤워 헤드(472)가 구비된다. 샤워 헤드(472)는 전체적으로 실린더 형상을 가지며, 프로세스 챔버(470)의 내측 상부에 배치된다. 샤워 헤드(472)에는 가스 공급 유닛(475)이 연결되어 프로세 스 챔버(460) 내부로 공정 가스들이 공급된다. 이 경우, 샤워 헤드(472)는 접지되거나 고주파 발생기(도시되지 않음)가 연결될 수도 있다. The
가스 공급 유닛(475)은 샤워 헤드(472)를 통하여 프로세스 챔버(470) 내부로 적어도 하나 이상의 공정 가스를 공급한다. 이 경우, 공정 가스들은 독립된 라인을 통하여 공급될 수 있다. 반도체 기판(W)을 가공하기 위한 공정 가스의 종류는 매우 다양하여 이를 다 언급하는 것을 어려우나 당업자라하면 용이하게 이를 이해할 수 있을 것이다. The
프로세스 챔버(470)의 일측에는 반도체 기판(W)을 가공하는 도중에 발생된 미반응 가스 및 반응 부산물을 배출하기 위한 배출구(471)가 형성되고, 배출구(471)에는 가스 배출부(490)가 설치된다. 가스 배출부(490)는 배출 밸브(491), 진공 펌프(495) 등으로 이루어질 수 있다.A
파워 라인(150)을 통하여 전극 구조물(130)에 파워가 공급되면, 유전체 플레이트(120) 상에는 지지 부재들(140)에 정전기장이 생성되고, 상기 정전기장에 의하여 반도체 기판(W)이 정전척(100)에 고정된다.When power is supplied to the
전원 공급 유닛(480)을 통하여 정전척(100)에 고전압의 바이어스 파워를 인가되면, 프로세스 챔버(470) 내에는 고 전위차의 자계가 조성된다. 샤워 헤드(472)를 통하여 프로세스 챔버(470) 내부로 공급된 공정 가스들은 상기 자계에 노출되어 플라스마 상태로 여기 되고, 플라스마 내의 이온들이 정전척(100)으로 유도되어 반도체 기판(W)이 가공된다. 이 경우, 정전척(100)에는 불필요한 누설 전류가 발생하지 않아 프로세스 챔버(470) 내에 목표하는 에너지 준위의 플라스마가 여기될 수 있다. 또한, 플라스마의 거동도 정확하게 조절할 수 있다. 따라서 반도체 기판(W)이 정확한 공정 조건 하에서 가공될 수 있고, 결과적으로는 우수한 반도체 장치를 제조할 수 있게 된다. When a high voltage bias power is applied to the
상기와 같은 본 발명에 따르면, 유전 플레이트 상면과 전극의 간격을 지지 부재와 전극의 간격보다 더 크게 형성하거나, 고저항체를 전극 상에 부분적으로 배치하여 불필요한 누설 전류가 발생되는 것을 효과적으로 억제할 수 있다. 따라서 반도체 기판을 효과적으로 척킹할 수 있으며, 된다. 불필요한 누설 전류로 인한 플라스마의 제어 불량 등과 같은 문제 등을 효과적으로 해소할 수 있다. 나아가 반도체 기판을 정확하게 가공할 수 있어, 우수한 반도체 장치를 제조할 수 있다.According to the present invention as described above, it is possible to effectively suppress the occurrence of unnecessary leakage current by forming a gap between the upper surface of the dielectric plate and the electrode larger than the gap between the support member and the electrode, or by arranging a high resistance part on the electrode. . Therefore, the semiconductor substrate can be effectively chucked. Problems such as poor control of plasma due to unnecessary leakage current can be effectively solved. Furthermore, a semiconductor substrate can be processed correctly and an excellent semiconductor device can be manufactured.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050115408A KR100962210B1 (en) | 2005-11-30 | 2005-11-30 | An electrostatic chuck |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050115408A KR100962210B1 (en) | 2005-11-30 | 2005-11-30 | An electrostatic chuck |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070056561A KR20070056561A (en) | 2007-06-04 |
| KR100962210B1 true KR100962210B1 (en) | 2010-06-11 |
Family
ID=38354305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050115408A Active KR100962210B1 (en) | 2005-11-30 | 2005-11-30 | An electrostatic chuck |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100962210B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11251061B2 (en) | 2018-11-08 | 2022-02-15 | Ksm Component Co., Ltd. | Electrostatic chuck and manufacturing method therefor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101415551B1 (en) * | 2008-01-25 | 2014-07-04 | (주)소슬 | Electrostatic chuck, method of manufacturing the same and apparatus for processing a substrate including the same |
| KR20120137986A (en) | 2011-06-14 | 2012-12-24 | 삼성디스플레이 주식회사 | Electrostatic chuck |
-
2005
- 2005-11-30 KR KR1020050115408A patent/KR100962210B1/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11251061B2 (en) | 2018-11-08 | 2022-02-15 | Ksm Component Co., Ltd. | Electrostatic chuck and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070056561A (en) | 2007-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7583139B2 (en) | Interchangeable and/or foldable edge ring assembly for plasma sheath adjustment incorporating edge ring positioning and centering mechanism - Patents.com | |
| US9437402B2 (en) | Plasma processor and plasma processing method | |
| KR100505035B1 (en) | Electrostatic chuck for supporting a substrate | |
| US20180122680A1 (en) | Electrostatic chuck assembly and semiconductor manufacturing apparatus including the same | |
| US20080083703A1 (en) | Method of plasma processing | |
| KR102089949B1 (en) | Substrate treating apparatus component of substrate treating apparatus | |
| KR20160015510A (en) | Electrostatic chuck assemblies, semiconducotor fabricating apparatus having the same, and plasma treatment methods using the same | |
| SG192416A1 (en) | Cathode with inner and outer electrodes at different heights | |
| KR20220069341A (en) | Electrostatic chuck and method of manufacturing the same | |
| KR20080046822A (en) | Plasma processing apparatus having a control electrode inside the focus ring | |
| KR100962210B1 (en) | An electrostatic chuck | |
| KR20220167830A (en) | Focus Ring and plasma device including the same | |
| KR101569886B1 (en) | Substrate supporting unit and substrate treating apparatus including the same | |
| KR101974421B1 (en) | Manufacturing method of edge ring and recycling method of edge ring | |
| JP3957719B2 (en) | Plasma processing apparatus and plasma processing method | |
| KR102758729B1 (en) | Substrate treating apparatus and substrate treating system having the same | |
| US8854790B1 (en) | Electrostatic chuck assembly | |
| KR102335472B1 (en) | Apparatus and method for treating substrate | |
| KR102843312B1 (en) | Substrate treating apparatus and manufacturing method thereof | |
| US20250201538A1 (en) | Esc design with enhanced tunability for wafer far edge plasma profile control | |
| US20240412957A1 (en) | High temperature biasable heater with advanced far edge electrode, electrostatic chuck, and embedded ground electrode | |
| US20250104978A1 (en) | Ring assembly and substrate processing apparatus comprising the same | |
| KR20210155121A (en) | Substrate supporting unit and substrate processing apparatus | |
| KR20230092684A (en) | Ring assembly and substrate processing apparatus including same | |
| KR20250095654A (en) | Metal shielding for stable tape-frame substrate handling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20051130 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20080121 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20051130 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20090922 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100520 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20100601 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20100601 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20130313 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130313 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140402 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140402 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160308 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160308 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170308 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190311 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200309 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210310 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220304 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240312 Start annual number: 15 End annual number: 15 |