[go: up one dir, main page]

KR101011591B1 - 다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로 - Google Patents

다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로 Download PDF

Info

Publication number
KR101011591B1
KR101011591B1 KR1020087015227A KR20087015227A KR101011591B1 KR 101011591 B1 KR101011591 B1 KR 101011591B1 KR 1020087015227 A KR1020087015227 A KR 1020087015227A KR 20087015227 A KR20087015227 A KR 20087015227A KR 101011591 B1 KR101011591 B1 KR 101011591B1
Authority
KR
South Korea
Prior art keywords
electrode
signal
circuit
channel
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020087015227A
Other languages
English (en)
Other versions
KR20080074995A (ko
Inventor
그리고리 시민
마이클 쉬어
레미지유스 가스카
Original Assignee
센서 일렉트로닉 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센서 일렉트로닉 테크놀로지, 인크 filed Critical 센서 일렉트로닉 테크놀로지, 인크
Publication of KR20080074995A publication Critical patent/KR20080074995A/ko
Application granted granted Critical
Publication of KR101011591B1 publication Critical patent/KR101011591B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명의 양태는 회로(예를 들어, 무선(RF) 회로)에서 스위칭, 라우팅, 전력 리미팅 등을 수행하기 위한 개선된 솔루션을 제공한다. 본 발명의 하나의 실시예에서, 반도체 장치의 반도체 채널과 함께, 각각 커패시터(가령, 전압에 의해 제어되는 가변 커패시터)를 형성하는 둘 이상의 전극을 포함하는 반도체 장치가 RF 회로의 요망 기능을 수행하기 위해 사용된다. 상기 장치는 옴 접합을 사용하지 않고, 어닐링이 필요하지 않는, 고 전력 RF 기능을 제공할 수 있는 전극을 포함한다.

Description

다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로{SEMICONDUCTOR DEVICE AND CIRCUIT HAVING MULTIPLE VOLTAGE CONTROLLED CAPACITORS}
본 출원은 함께 출원된 2005년 11월 23일자 U.S.가출원 제60/739,646호 “Metal Oxide Semiconductor Heterostructure Radio Frequency Switch, Limiter and Router”로부터 우선권을 주장하고 있으며, 상기 출원은 본원에서 참조로서 인용된다.
본 발명의 양태는 일반적으로 무선 주파수 회로(radio frequency circuit)에 관련되며, 더 세부적으로는 스위칭(switching), 라우팅(routing), 전력 리미팅(power limiting), 또는 무선 주파수 회로의 유사한 부품으로서 사용되기 위한 개선된 장치에 대한 솔루션에 관련된다.
고주파수 스위치는 많은 종류의 현대식 시스템, 가령, 레이더, 위상 어레이 및 다양한 타입의 무선 통신 시스템(예를 들어, 모바일 폰, PDA, GPS 수신기 등)에 있어 중요하다. 또한, 무선 주파수(RF) 스위치는, 전송 라인 세그먼트와 결합되어 사용될 때, 위상 딜레이를 추가/감소하는 다양한 위상 편이기(phase shifter)의 필수 요소이다. 전통적인 실리콘(Si) p-i-n 다이오드 기반의 RF 스위치는 추가적인 직류(DC) 전압 손실을 초래하는데, 왜냐하면, 상기 다이오드가 전력을 소모하기 때문이다. 덧붙여, 실리콘 p-i-n 다이오드는 높은 지속파(continuous wave) 핸들링과 높은 스위칭율(switching rate)을 모두 필요로 하는 경우에 적용되기에 어렵다. 특히, 상대적으로 긴 스위칭 과도 상태(switching transient) 동안, RF 에너지가 p-i-n 다이오드에서 분산되기 때문에, 낮은 스위칭율에서조차, p-i-n 스위치의 “핫 스위칭(hot switching)”전력 레이팅(power rating)은 안정적 상태의 값보다 훨씬 더 낮은 것이 통상적이다. 덧붙이자면, p-i-n 스위치는 복잡해지고, 부피가 커지며, 비용이 높아지는 경향이 있는 드라이버 회로를 필요로 한다. 따라서 능동 소자를 기반으로 하는 스위치를 설계하기 위한 필요성이 존재한다.
오늘날까지, 대부분의 능동 소자의 접근법은 갈륨 아르세닉(GaAs) 기반의 장치를 사용해왔다. 예를 들어, GaAs-기반의 전계 효과 트랜지스터(FET)는 FET에서의 높은 전자 이동성 때문에 저 손실의, 고주파수 스위칭을 제공할 수 있다. 덧붙이자면, GaAs-기반의 FET는 다른 GaAs 마이크로파 구성요소, 예를 들어, 증폭기, 수동 무선 링크 제어(RLC) 구성요소 등과 모놀리식하게(monolithically) 일체 구성될 수 있다. 그러나 GaAs-기반의 스위치는 그들의 상대적으로 낮은 피크 전류(peak current) 때문에, 통신, 또는 레이더 시스템에서 요구되는 높은 스위칭 전력을 쉽게 공급할 수 없다. 더 높은 전력 동작에 대하여, GaAs-기반의 스위치가 스택을 형성할 수 있으며, 이는 구동 회로를 복잡하게 하고, 대역폭을 감소시키며, 손실을 증가시킨다.
그 밖의 다른 마이크로파 장치의 접근법은 AlGaN/GaN 헤테로구조 FET(HFET: Heterostructure field effect transistor)를 분석하는 것이다. 이 장치는 높은 시트 캐리어 밀도(sheet carrier density)(가령, 1.5x1013cm-2 이상, GaAs/AlGaAs 헤테로구조에 대한 것보다 더 높은 수준의 크기)와 높은 실온 이동도(room temperature mobility)(가령, 2000㎠/Vs 이상)를 포함한다. 높은 시트 밀도와 이동도를 갖는 2차원 전자 기체(2DEG: 2-dimensional electron gas)의 전자에 의해, 매우 낮은 시트 채널 저항(sheet channel resistance)(가령, 300ohm/square 이하)이 도출되고, 높은 포화 전류(가령, 1A/㎜ 초과)가 도출된다.
덧붙이자면, GaN/AlGaN 금속(Metal)-산화물(Oxcide)-반도체(Semiconductor) HFET(MOSHFET)가 전통적인 금속-산화물-반도체 구조의 이점(가령, 낮은 게이트 누설 전류)과 AlGaN/GaN 헤테로경계부의 이점(가령, 높은 밀도, 높은 이동성의 2DEG 채널)을 합쳐놓은 것처럼 보인다. 이 범위까지, MOSHFET는 바람직한 게이트 제어를 이용하여 극도로 낮은 게이트 전류를 가지며, 이로 인해서, 상기 MOSHFET가 양(+)의 게이트 바이어스에서 동작할 수 있다. 따라서 MOSHFET에서 얻을 수 있는 최대 포화 전류는 정규 GaAs-기반 HFET 장치의 것의 거의 2배이다. 덧붙이자면, MOSHFET의 게이트 커패시턴스는 더 큰 게이트-채널 간 이격거리 때문에 더 낮으며, 항복 전압(breakdown voltage)은 AlGaN/GaN HFET의 것과 동일하거나, 그 이상이다(가령 500볼트). 이러한 특징들은 MOSHFET이 높은 전력의, 낮은 손실 RF 스위치, 위상 편이기(phase shifter) 및 감쇠기(attenuator)에서 사용되기에 효율적일 수 있음을 나타낸다. 유사한 장치, 일반적으로 MISHFET이라고 일컬어지는 장치는 SiO2 같은 산 화물 대신, Si3N4를 포함하고, 또한 고성능의 절연 게이트 HFET를 제공한다고 알려져 있다. MOSHFET과 MISHFET 동작 특성 모두, 증착된 SiO2/Si3N4 층과 AlGaN 장벽 층(barrier layer) 사이의 경계부의 높은 품질을 기반으로 하고 있다.
도 1A는 공지 기술의 MOSHFET을 도시한다. 정규 AlGaN/Gan HFET과 유사하게, MOSHFET을 위한 내장 채널(built-in channel)은 AlGaN/GaN 경계부에서의 고밀도의 2DEG에 의해 형성된다. 그러나 정규 HFET과 대조적으로, 얇은 SiO2 막에 의해, 게이트 금속이 AlGaN 장벽 층으로부터 고립된다. 따라서 MOSHFET 게이트는, 정규 HFET에서 사용되는 쇼트키 장벽 게이트(Schottky barrier gate)가 아니라, MOS 게이트 구조와 유사한 동작 특성을 제공한다. 적정히 설계된 AlGaN 장벽 층은 완전 공핍(fully depleted)되기 때문에, MOSHFET의 게이트 절연체는 2개의 잇따른 층, SiO2 막과 AlGaN 에피층(epilayer)으로 구성된다. 이중 층에 의해, 극도로 낮은 게이트 누설 전류가 보장되고, 음의 게이트 전압에서 양의 게이트 전압으로의 큰 스윙(swing)이 가능해진다.
게이트 누설 전류의 억제는 MOSHFET의 가장 중요한 특징 중 하나이다. 도 1B는 동작 포인트(operating point)를 포화 상태(saturation regime)로 이동시키기에 충분한 드레인 전압에서 측정된 1㎛ 게이트 MOSHFET 및 HFET에 대한 전류-전압 특성과, 포화 상태에서의 MOSHFET 및 HFET 게이트 전류에 대한 게이트 바이어스 종속도를 보여준다. 도시된 바와 같이, HFET에 대하여, +1.2V를 초과하는 게이트 전압에 의해, 최대 드레인 전류를 제한하는 과도 누설 전류가 초래된다. 그러나, MOSHFET에 대하여, +10V에 해당하는 게이트 전압이 적용될 수 있으며, 이로 인해서, 0 게이트 바이어스(zero gate bias)에 관련하여, 최대 드레인 전류의 약 100% 증가가 야기된다. 그러나 게이트 누설 전류는 1㎁/㎜ 이하로 유지된다.
HFET, 또는 MOSHFET는 고-전력 RF 주파수 스위칭에 대하여 사용될 수 있다. 예를 들어, 도 2A는 가변 저항으로서, 전송 라인으로 직렬로 연결되는 FET를 포함하는 예시적 회로를 도시한다. 특히, 소스 및 드레인 전극이 각각 라인 입력 및 출력으로 연결되고, 게이트 전극이, 저지 저항기(blocking resistor)를 통해, 제어 전압 서플라이로 연결된다. 도 2B는 FET RF 스위치의 더 세부적인 등가 회로를 포함하며, 상기 회로는 접합 와이어(bonding wire)에 의해 연결되어 있는 (게이트 전압에 의해 제어되는)가변 채널 저항과, 기생 소자 커패시턴스(parasitic device capacitance)와, 인덕터를 포함한다.
FET가 MOSHFET을 포함할 때, “ON”상태에서, 상기 MOSHFET 게이트 바이어스는 0, 또는 양(+)의 값이고, 채널 저항은 낮아서, 저-손실 입력-출력 전송이 보장된다. 상기 전송은 거의 주파수에 독립적인데, 왜냐하면, 드레인-소스 커패시턴스가 채널 저항에 의해 분로(shunt)되기 때문이다. 채널 저항 Rch의 값은 장치 매개변수로부터 Rch = 2RC + RGS + RGD + RG(VG)와 같이 산출될 수 있다. 이때, RGS 및 RGD는 각각 소스-게이트 및 게이트-드레인 오프닝(opening)의 저항이며, RC는 접합 저항(contact resistance)이고, RG(VG)는 게이트 아래의 채널의 저항에 의해 달라지는 전압이다. 높은 양(+)의 게이트 바이어스에서, 특히 짧은 게이트(short gate) 장치에 대하여, RG(VG) << Rch 및 RGS = RSH x LGS/W 및 RGD = RSH x LGD/W이며, 이때, RSH = 1/(qNsμn)가 층의 시트 저항(sheet resistance)이 되며, LGS 및 LGD는 각각 소스-게이트 및 게이트-드레인 공간(spacing)이다.
도시된 MOSHFET에 대하여,
Figure 112008044725712-pct00001
이고,
Figure 112008044725712-pct00002
이며, 이는
Figure 112008044725712-pct00003
를 도출한다. 특성 임피던스를 갖는 전송 라인에 있어서,
Figure 112008044725712-pct00004
이고,
Figure 112008044725712-pct00005
라고 가정하면, 전송 라인으로 연결되는 FET RF 스위치의 삽입 손실(insertion loss)
Figure 112008044725712-pct00006
는
Figure 112008044725712-pct00007
와 같이 산출될 수 있다.
Figure 112008044725712-pct00008
Figure 112008044725712-pct00009
를 갖는 1밀리미터 폭의 MOSHFET에 대하여,
Figure 112008044725712-pct00010
이다. 이러한 삽입 손실은 주파수의 측정치로서 삽입 손실에 대한 실험 데이터 및 시뮬레이션 데이터를 도시하는 도 3에서 확실해진다.
동작 중에 MOSHFET이 "OFF" 상태일 때, 게이트 바이어스는 임계 전압 이하이며, 핀치-오프(pinch-off) 채널 전류는 수 나노암페어만큼으로 낮다. 따라서, 채널 저항이 증가하고, 소스-드레인 커패시턴스에 의해 스위치 전송(switch transmission)이 결정된다. 이 경우, 스위치 고립 손실(switch isolation loss), LIS가
Figure 112008044725712-pct00011
와 같이 산출될 수 있으며, 이때, 서브-임계(sub- threshold) 게이트 바이어스 상태에서의 MOSHFET의 임피던스,
Figure 112008044725712-pct00012
이다. 도 3에서 도시되는 바와 같이, MOSHFET 스위치 고립의 시뮬레이션 결과 및 실험 결과가 자명하다.
최대 스위칭 전력은 RF 스위치에 대한 중요한 매개변수이다. 이러한 범위까지, Ⅲ-N 기반의 MOSHFET 스위치는, GaAs 기반의 장치에 비교할 때, 가변하는 높은 포화 전류 및 높은 항복 전압의 고유 조합을 제공한다. 도시된 실험에서, 2㎓에서 약 28dBm의 최대 출력 전력을 갖는 RF 신호를 발생시키기 위해, 마이크로파 전력 증폭기와 조합되어 RF 신호 발생기(즉, Agilent의 HP 8341B)가 사용되었다. 도 4A에서 도시되는 바와 같이, "ON" 상태에서, 1㎜ 폭의 MOSHFET 스위치의 포화 전력은 가용 출력 전력 레벨보다 충분히 크다. 최대 스위칭 전력을 측정하기 위해, 총 약 0.1㎜의 폭의 게이트를 갖는 MOSHFET이 사용되었다. 도 4B는, RF 스위치로서 더 작은 총 게이트 폭을 갖는 MOSHFET이 사용되었을 때의 실험 결과를 도시한다. 도시되는 바와 같이, MOSHFET이 0 볼트 게이트 바이어스를 가질 때, 삽입 손실은, 전력 레벨이 약 25dBm에 도달할 때까지 지속파(CW)의 입력 신호가 증가할 때, 일정하게 유지된다. 더 높은 양의 게이트 바이어스(가령, 5볼트)에서, 삽입 손실은 더 작고, 비선형성(nonlinearity)이 더 높은 입력 전력 레벨, 가령, 약 26.ddBm에서 나타난다. 이와 달리, HFET는, 동일한 게이트 바이어스를 가질 때의 MOSHFET의 것보다 더 높은 삽입 손실과 더 낮은 최대 입력 전력 레벨을 보여줬다.
실험 결과는 RF 스위칭 전력을 제한하는 요인을 고려함으로써, 설명될 수 있 다. "ON" 상태의 능동 소자에 의해 스위칭될 수 있는 최대 전력, PMON이
Figure 112008044725712-pct00013
와 같이 표현될 수 있으며, 이때, IDS는 주어진 게이트 바이어스에서의 드레인 포화 전류이고, RL 은 부하 저항(일반적으로 50ohm)이다. 0.1㎜ 폭의 MOSHFET RF 스위치에 대하여, 최대 부하 전력, PM은
Figure 112010052356961-pct00014
여야 하고, 이는 측정된 최대 입력 전력인 25dBm에 매우 가까운 값이다. 1.1암페어의 드레인 포화 전류를 갖는 1㎜ 폭의 MOSHFET에 대하여, 최대 스위칭 전력은
Figure 112010052356961-pct00015
이다. 이 전력은 GaAs RF 스위치에 대하여 보고된 것보다 30배 이상 더 높은 것이다. 덧붙이자면, 더 큰 장치 주변부(device periphery), 또는 MOSHFET 게이트를 "ON" 상태로 바이어스하기 위한 양(+)의 전압을 이용함으로써, 최대 스위칭 전력은 더 증가될 수 있다.
"OFF" 상태에서, 최대 스위칭 전력, PMOFF는 MOSHFET의 항복 전압, VBR에 의해 제한되고,
Figure 112010052356961-pct00016
로서 계산될 수 있다. MOSHFET에 대한 항복 전압은 500V일 수 있다.
Figure 112010052356961-pct00017
의 적정 값을 이용하여, 최대 전력은
Figure 112010052356961-pct00018
와 같이 산출될 수 있다. 고속 광대역 고-전력 RF 스위칭을 위한 AlGaN/GaN 기반의 MOSHFET 장치가 20-60W/㎜의 범위의 최대 스위칭 전력을 갖는다고 보여지며, 이는 GaAs 기술을 이용하여 얻어지는 최대 스위칭 전력을 초과하는 값이다.
모놀리식하게 집적된 3-소자 π-타입 회로를 구현함으로써, 그리고 MOSHFET의 채널 저항의 추가적인 감소를 위해 서브마이크론(sub-micron) 길이의 게이트를 이용함으로써, 스위치 성능이 상당하게 개선될 수 있다. 도 5A는 RF 스위치 모놀리식 마이크로파 집적 회로(MMIC: Monolithic Microwave Integrated Circuit)의 단순화된 π-타입 등가 회로를 도시한다. 도시되는 바와 같이, 직렬 MOSHFETd이 G1으로 표시되며, 2개의 병렬 MOSHFET이 G2와 G3으로서 표시된다. "ON" 상태에서, G1에 적용되는 게이트 전압은 양(+)의 전압이고, 트랜지스터 채널은 낮은 저항을 갖는다. 덧붙이자면, G2 및 G3에 적용되는 게이트 전압은 채널 핀치-오프 전압 이하이다. 이 경우, G2와 G3의 분로 효과(shunting effect)는, MOSHFET의 소스와 드레인 전극 간의 낮은 기생 커패시턴스(parasitic capacitance)로 인해서 사소하다. 따라서 π-타입 회로의 삽입 손실이 도 2A에서 도시된 단일 소자 스위치의 것에 근접해야 한다. "OFF" 상태에서, G1의 게이트에서의 전압은 음(-)의 전압이며, 그 채널은 핀치-오프된다. 덧붙이자면, G2 및 G3에서의 전압이 양의 전압이다. MOSHFET의 낮은 채널 저항이 효과적으로 회로를 분로시키며, 이로 인해서, 단일 소자 스위치에 비교할 때, 고주파수에서의 고립이 크게 증가된다.
도 5B는 에피 층 설계 및 MOSHFET 조립 기술을 이용하여 절연 실리콘 카브라이드(SiC) 기판 위에 조립된 집적된 RF 스위치의 전하-결합 소자(CCD: charge-coupled device) 이미지를 도시한다. 2DEG 채널에서의 시트 전자 농도(sheet electron concentration)는 약
Figure 112008044725712-pct00019
이었으며, 온-웨이퍼(on-wafer) 비접촉 비저항(resistivity) 매핑 시스템에 의해 얻어진 시트 저항(sheet resistance)은 290-310ohm이었다. e-빔 리소그래피(e-beam lithography)를 이용하여, 0.3㎛ 길이의 게이트가 형성되었다. 접촉 패드(contact pad)의 레이아웃이 50ohm의 특성 임피던스를 제공하도록 최적화되었다. MOSHFET은
Figure 112008044725712-pct00020
의 임계 전압을 가졌으며, 최대 채널 전류는
Figure 112008044725712-pct00021
이고, 게이트 누설 전류, IG는 게이트 전압 범위
Figure 112008044725712-pct00022
내지
Figure 112008044725712-pct00023
에서 5nA 이하이다.
도 6A는 집적된 RF 스위치에 대한 고립 및 삽입 손실에 종속되는 측정 전송 주파수(실선)와 시뮬레이션 전송 주파수(점선)를 나타내고, 비교를 위해, 단일 소자의 시뮬레이션 고립을 함께 도시한다. 도 6A는 모놀리식 집적에 의해 얻어지는 매우 작은 기생(parasitic) 매개변수를 갖는 다수-소자 π-레이아웃의 사용이 고주파수에서의 장치 성능의 상당한 개선을 도출함을 도시한다. 덧붙이자면, 모델링 매개변수 및 측정된 매개변수가 근접하게 일치한다. 스위치 MMIC의 스위칭 저녁은 단일 직렬 MOSHFET에 대한 것과 거의 동일하다. 즉, 30W/㎟를 초과한다. 도 6B는 도시된 MOSHFET RF 스위치에 대한 전송-전력 종속도(transmission-power dependence)를 도시한다. 도시된 바와 같이, 10㎓에서의 입력 전력의 5W까지로의 증가(가용 전력원에 의해 제한됨)가 삽입 손실, 또는 고립에서의 어떠한 현저한 변화를 보여주지 않았다. 제 3 고조파 왜곡의 레벨인 -40dB 이하였다.
앞서 언급된 MOSHFET이 고-전력 RF 스위치로서 바람직하게 동작하지만, 일부 제한점들이 이를 사용하기 어렵게 만든다. 예를 들어, 소스/드레인/게이트 접합은 요망 성능 속성을 얻기 위한 어닐링(annealing)을 필요로 하는 옴 접합이다. 이러한 어닐링은 장치의 생성에 복잡도와 비용을 증가시킨다. 덧붙이자면, 3개의 옴 접합이 칩의 표면 상의 귀중한 영역을 차지하게 되고, 이는 장치의 신뢰성에 악영향을 미치게 된다.
본 발명의 양태는 회로(예를 들어, 무선(RF) 회로)에서 스위칭, 라우팅, 전력 리미팅 등을 수행하기 위한 개선된 솔루션을 제공한다. 본 발명의 하나의 실시예에서, 반도체 장치의 반도체 채널과 함께, 각각 커패시터(가령, 전압 제어 가변 커패시터:voltage-controlled variable capacitor)를 형성하는 둘 이상의 전극을 포함하는 반도체 장치가 RF 회로의 요망 기능을 수행하기 위해 사용된다. 상기 장치는 옴 접합을 사용하지 않고, 어닐링이 필요하지 않는, 고 전력 RF 기능을 제공할 수 있는 전극을 포함한다.
본 발명의 첫 번째 양태는 회로를 제공하며, 상기 회로는 반도체 채널과, 반도체 채널 위에서 형성되는 제 1 전극(이때, 상기 제 1 전극과 상기 반도체 채널이 전압에 의해 제어되는 제 1 커패시터를 형성한다)과, 상기 반도체 채널 위에서 형성되는 제 2 전극(이때, 상기 제 2 전극과 상기 반도체 채널이 전압에 의해 제어되는 제 2 커패시터를 형성한다)을 포함하는 반도체 장치를 포함하고, 제 1 전극으로 연결되는 제 1 신호와, 제 2 전극으로 연결되는 제 2 신호를 포함한다.
본 발명의 두 번째 양태는 회로를 제공하며, 상기 회로는 반도체 채널과, 반도체 채널 위에서 형성되는 제 1 전극(이때, 상기 제 1 전극과 상기 반도체 채널이 전압에 의해 제어되는 제 1 커패시터를 형성한다)과, 상기 반도체 채널 위에서 형성되는 제 2 전극(이때, 상기 제 2 전극과 상기 반도체 채널이 전압에 의해 제어되는 제 2 커패시터를 형성한다)과, 상기 반도체 채널 위에서 형성되는 제 3 전극을 포함하는 반도체 장치를 포함하고, 제 1 전극으로 연결되는 제 1 신호와, 제 2 전극으로 연결되는 제 2 신호와, 제 3 전극으로 연결되는 제 3 신호를 포함한다.
본 발명의 세 번째 양태는 회로를 제조하는 방법을 제공하며, 상기 방법은
회로를 제조하기 위한 방법에 있어서, 상기 방법은 반도체 채널과, 상기 반도체 채널 위에서 형성되는 제 1 전극(이때, 상기 제 1 전극과 상기 반도체 채널은 전압에 의해 제어되는 제 1 커패시터를 형성한다)과, 상기 반도체 채널 위에서 형성되는 제 2 전극(이때, 상기 제 2 전극과 상기 반도체 채널은 전압에 의해 제어되는 제 2 커패시터를 형성한다)을 포함하는 상기 반도체 장치를 획득하는 단계와, 제 1 신호를 상기 제 1 전극으로 연결하는 단계와, 제 2 신호를 상기 제 2 전극으로 연결하는 단계를 포함한다.
본 발명의 네 번째 양태는 회로를 제조하는 방법을 제공하며, 상기 방법은
회로를 제조하기 위한 방법에 있어서, 상기 방법은 반도체 채널과, 상기 반도체 채널 위에서 형성되는 제 1 전극(이때, 상기 제 1 전극과 상기 반도체 채널은 전압에 의해 제어되는 제 1 커패시터를 형성한다)과, 상기 반도체 채널 위에서 형성되는 제 2 전극(이때, 상기 제 2 전극과 상기 반도체 채널은 전압에 의해 제어되는 제 2 커패시터를 형성한다)과, 상기 반도체 채널 위에서 형성되는 제 3 전극을 포함하는 상기 반도체 장치를 획득하는 단계와, 제 1 신호를 상기 제 1 전극으로 연결하는 단계와, 제 2 신호를 상기 제 2 전극으로 연결하는 단계와, 제 3 신호를 상기 제 3 전극으로 연결하는 단계를 포함한다.
본 발명의 다섯 번째 양태는 반도체 장치를 제공하며, 상기 반도체 장치는 반도체 채널과, 반도체 채널 위에서 형성되는 제 1 전극(이때, 상기 제 1 전극과 상기 반도체 채널이 전압에 의해 제어되는 제 1 커패시터를 형성한다)과, 상기 반도체 채널 위에서 형성되는 제 2 전극(이때, 상기 제 2 전극과 상기 반도체 채널이 전압에 의해 제어되는 제 2 커패시터를 형성한다)을 포함한다.
본 발명의 여섯 번째 양태는 반도체 장치를 제조하기 위한 방법을 제공하며, 상기 방법은 기판을 획득하는 단계와, 상기 기판 위로 나이트라이드-기반의 헤테로구조(nitride-based heterostructure)를 성장시키는 단계(상기 나이트라이드-기반의 헤테로구조는 반도체 채널을 형성한다)와, 상기 나이트라이드-기반의 헤테로구조 상에 유전 층을 증착시키는 단계와, 상기 유전 층 상에 제 1 전극, 제 2 전극 및 제 3 전극을 형성하는 단계를 포함한다.
도 1A-B는 공지 기술의 MOSHFET 및 상기 MOSHFET 및 HFET에 대한 전류-전압 특성을 도시한다.
도 2A-B는 예시적인 회로 및 가변 레지스터로서 직렬 연결되는 전송 라인으로 연결되는 FET를 포함하는 등가 회로를 도시한다.
도 3은 MOSHFET 스위치의 삽입 손실 및 고립에 따르는 주파수에 대한 시뮬레이션 결과 및 실험 결과를 도시한다.
도 4A-B는 여러 다른 게이트 폭을 갖는 MOSHFET이 RF 스위치로서 사용될 때의 전력 종속성에 대한 실험 결과를 도시한다.
도 5A-B는 RF 스위치 및 일체구성된 RF 스위치에 대한 단순화된 π-타입 등가 회로를 도시한다.
도 6A-B는 일체구성된 RF 스위치에 대한 고립과 삽입 손실의 주파수 및 전력 종속성을 도시한다.
도 7A-C는 본 발명의 실시예에 따르는 반도체 장치 및 회로를 도시한다.
도 8은 본 발명의 하나의 실시예에 따라, 도 7A의 반도체 장치를 통한 총 커패시턴스 및 RF 전송에 따르는 전압 바이어스를 도시한다.
도 9는 본 발명의 하나의 실시예에 따라, 마이크로파 전송 라인으로 연결될 때의 0볼트와 15볼트의 전압 바이어스에서의 도 7A의 반도체 장치의 RF 전송을 도시한다.
도 10은 본 발명의 하나의 실시예에 따라, RF 전력 리미터로서의 도 7A의 반도체 장치의 동작을 도시한다.
도 11은 본 발명의 하나의 실시예에 따르는 대안적 반도체 장치를 도시한다.
도 12는 본 발명의 하나의 실시예에 따르는 회로에서 RF 스위치로서 구현되는 도 11의 반도체 장치를 도시한다.
도 13은 본 발명의 하나의 실시예에 따르는 2-채널 라우터를 도시한다.
도 14는 본 발명의 하나의 실시예에 따르는 4-채널 라우터를 도시한다.
앞서 언급된 바와 같이, 본 발명의 양태는 무선 주파수(RF) 회로 등의 회로에서 스위칭(switching), 라우팅(routing), 전력 리미팅(power limiting) 등을 수행하기 위한 개선된 솔루션을 제공한다. 본 발명의 하나의 실시예에서, 장치의 반도체 채널을 갖고, 각각 커패시터(전압에 의해 제어되는 가변 커패시터, 전압 제어 가변 커패시터)를 형성하는 둘 이상의 전극을 포함하는 반도체 장치가 사용되어, RF 회로에서의 요망 기능이 수행될 수 있다. 상기 장치는 옴 접합(ohmic contact)을 사용하지 않고, 또는 어닐링(annealing)을 필요로 하지 않고, 고 전력 RF 기능을 제공할 수 있는 전극을 포함한다. 어닐링된 접합부가 존재하지 않음으로써, 장치의 신뢰성(reliability)이 개선될 수 있다. 덧붙이자면, 상기 장치는 공지 기술의 MOSHFET보다 더 적은 수의 접합부를 가질 수 있으며, 이로 인해서, 칩의 표면 상에서 더 적은 영역을 차지하거나, 기판 및 조립 비용이 감소될 것이다. "임의의 솔루션(any solution)"은 임의의 현재 알려진, 또는 후에 개발될 솔루션을 의미하는 것으로 이해되어진다.
도면으로 다시 돌아와서, 도 7은 본 발명의 하나의 실시예에 따르는 예시적인 반도체 장치(10)를 도시한다. 반도체 장치(10)는 기판(12)과, 버퍼 층(14)과, Ⅲ족(예를 들어, 알루미늄(Al), 갈륨(Ga), 인듐(In) 등) 나이트라이드-기반의 헤테로구조물(16)을 포함한다. 헤테로구조물(16)은, 반도체 채널(20)을 형성하는 제 1 나이트라이드 층(16A)과 제 2 나이트라이드 층(16B)을 포함하며, 이들은 그들의 헤테로 접합(heterojunction)에서, 2차원 전자 기체(2DEG)를 포함할 수 있다. 덧붙이자면, 반도체 장치(10)가 2개의 전극(E1 및 E2)가 그 위에 형성되는 유전 층(18)을 포함한다.
본 발명의 하나의 실시예에서, 기판(12)은 실리콘 카브라이드(SiC) 기판을 포함하고, 버퍼 층(14)은 AIN 버퍼 층을 포함하며, 제 1 니트라이드 층(16A)은 i-타입 GaN 층을 포함하며, 제 2 니트라이드 층(16B)은 AlGaN 층을 포함하고, 유전층(18)은 실리콘 옥사이드(SiO2) 층을 포함한다. 금속(가령, 구리, 금, 알루미늄, 텅스턴 등) 전극, 예를 들어, 비-옴 금속 전극, 또는 내화 금속(refractory metal) 전극이 유전 층(18)의 상부로 증착된다. 이 경우, 임의의 솔루션을 이용하여, 명목상 도핑되지 않은 AlGaN/GaN 헤테로 접합이 SiC 기판 상에서 성장될 수 있다. 임의의 솔루션, 예를 들어, 플라스마 보강 화학 기상 증착법(PECVD)을 이용하여, 유전 층(18)이 헤테로구조물(16) 상에 증착될 수 있다.
그러나 장치(10)는 하나 이상의 추가적인 층을 가질 수 있다고 이해된다. 덧붙이자면, 각각의 Ⅲ족 니트라이드 층(14, 16A-B)은 2원소, 3원소, 또는 4원소 니트라이드 층의 임의의 타입을 포함할 수 있다고 이해된다. 예를 들어, 각각의 Ⅲ족 니트라이드 층은 AlXGaYInZN(이때, 0 >= X, Y, Z <= 1 및 X+Y+Z = 1)을 포함하는 임의의 조성일 수 있다. 니트라이드 층(14, 16A-B)이 3원소, 또는 4원소 층을 포함할 때, 상기 층 내의 각각의 Ⅲ족 원소의 관련 조성이 단계화되거나, 하나 이상의 인접 층과 상기 층의 접합부에 실질적으로 수직인 방향으로 일정할 수 있다. 덧붙이자면, 유전 층(18)은 임의의 타입의 와이드 밴드갭(wide band gap) 옥사이드, 또는 초전기 유전 물질, 또는 강유전성 물질, 가령, 실리콘 나이트라이드(Si3N4), 가돌리 늄, 스칸디늄 옥사이드 등 중 하나 이상을 포함할 수 있다. 또 덧붙이자면, 임의의 타입의 공정, 예를 들어, 패턴처리, 에칭 등 중 하나 이상이 장치(10)를 형성하기 위해 수행될 수 있다.
어떠한 경우에서라도, 장치(10)는 2개의 전압 제어 커패시터, 가령, 금속 절연체 반도체(MIS: Metal Insulator Semiconductor) 커패시터를 포함하며, 상기 커패시터에 대하여 반도체 채널(20)이 공통 전극으로서 기능한다. 특히, 제 1 용량성 연결(capacitive connection)이 전극(E1)과 반도체 채널(20) 사이에 형성되며, 제 2 용량성 연결이 전극(E2)과 반도체 채널(20) 사이에 형성된다. 제 2 층(16B)(가령, 와이드 밴드갭 장벽 층(barrier layer) 등의 장벽 층) 및 유전 층(18)이 각각의 커패시터에 대하여 복합 유전체(가령, 절연체)를 형성한다. 각각의 용량성 연결의 커패시턴스는 대응하는 전극(E1, E2) 아래의 공핍 구역(depletion region)의 하나 이상의 특성에 의해 결정된다. 특히, 전극(E1, E2) 아래의 구역이 공핍될 때, 전극(E1, E2)과 비-공핍 게이트 간의 커패시턴스에 비교할 때, 채널-전극 간(channel-to-electrode) 커패시턴스는 매우 작다.
본 발명의 대안적 실시예에서, 장치(10)는 유전 층(18) 없이 구현된다. 이 경우, 제 2 층(16B)이 각각의 커패시터에 대하여 유전체를 제공한다. 덧붙이자면, 장치(10)는 유전 층(18)이 균일한 조성을 갖는 반도체 층 위에 증착되는, 금속-절연체-반도체(MIS) 구조로서 구현되거나, 또는 유전 층(18)이 헤테로구조물 위에 증 착되는 금속-절연체-헤테로구조물로서 구현될 수 있다. 어느 경우라도, 장치(10)는, 리세스(recess)의 형태를 변화시킴에 따른 게이트 에지에서의 전기장의 최적화로 인해, 더 높은 트랜스컨덕턴스(transconductance)와 장치(10)에 대한 개선된 신뢰성을 제공할 수 있는 리세스드 게이트(recessed gate)를 포함할 수 있다. 덧붙이자면, 장치(10)는, 동 출원인의 함께 출원된 U.S. 특허 출원 제10/974,512호 "Inverted Nitride-Based Semiconductor Structure"에서 설명된 바 있는, 반전된 채널 전계 효과 트랜지스터(inverted channel field effect transistor) 구조를 포함할 수 있으며, 상기 출원은 본원에서 참조로서 인용된다. 덧붙이자면, 임의의 대안적 타입의 반도체 구조물, 예를 들어, 실리콘, 폴리실리콘, 화합 반도체(compound semiconductor)(가령, 갈륨 아르세닉(GaAs), 인듐 갈륨 아르세닉(InGaAs) 등의 아르세닉-기반의 화합 반도체)을 이용함으로써, Ⅲ족 니트라이드-기반의 헤테로구조물(16)에 추가로, 장치(10)의 반도체가 형성될 수 있다.
도 7B는 본 발명의 하나의 실시예에 따르는 예시적 회로로 연결되는 장치(10)를 도시한다. 특히, 양의 제어 전압(positive control voltage)(+VC1)이 전극(E1)으로 전기적으로 연결되며, 음의 제어 전압(negative control voltage)(-VC1)이 전극(E2)으로 전기적으로 연결된다. 회로에 대한 접지 전극(ground electrode, E0)이 또한 도시된다. 상기 회로는 RF 전송 라인을 포함할 수 있다. 이 경우, 전극(E1)은 입력 신호 라인으로 연결될 수 있고, 전극(E2)은 출력 신호 라인으로 연결 될 수 있다. 전극(E1, E2) 사이에 양의, 또는 음의 제어 전압을 적용함으로써, 장치(10)의 각각의 커패시터는 켜지거나(on), 꺼질(off) 수 있다. 예를 들어, VC1이 양의 극성(positive polarity)을 가질 때, 전극(E2)이 꺼지고, 반면에 전극(E1)은 켜질 것이다. 반대로, VC1이 음의 극성을 가질 때, 전극(E1)은 꺼지고, 반면에 전극(E2)이 켜질 것이다.
이러한 구성에서, 장치(10)는 회로에 대한 RF 스위치, 예를 들어, 고 전력 RF 스위치로서 동작할 수 있다. 전극(E1, E2) 사이에 양의, 또는 음의 제어 전압을 적용시켜서 커패시터를 켜고(on), 끔(off)으로써, 스위칭 동작이 구현된다. 장치(10)를 버퍼 층(14) 상에 형성된 50ohm의 코플래너(coplanar)의 신호 전극 사이의 브레이크(break)로 연결함으로써, 회로의 몇 가지 구현예가 테스트되었다(도 7A 참조). 0.25㎜ 및 0.5㎜의 총 폭 W를 갖는 멀티-핑거 장치(10)가 제조되었다. 각각의 장치(10)는 약 100Å의 두께의 유전 층(18)을 포함하는, 앞서 언급된 층 구성을 포함하였다(도 7A). 상기 장치(10)는, 온-웨이퍼 RF 매핑 시스템을 이용하여 측정된 바의, 약 320ohm/스퀘어의 시트 저항(sheet resistance), RSH를 포함하였고, 약 5㎛의 각각의 전극(E1, E2, L)(도 7A)과, 약 3㎛의 전극(E1, E2) 간 간격을 포함하였다. 이 경우, 회로에서의 장치(10)에 대한 누설 전류는 ±20 볼트의 전압 바이어스 범위에서, 0.3nA 이하였고, 항복 전압은 230-260볼트였다.
도 8은 본 발명의 하나의 실시예에 따르는 장치(10)(도 7A)를 통한, 총 커패 시턴스와 RF 전송에 종속되는 전압 바이어스를 도시한다. 장치(10) 설계의 대칭성 때문에, 상기 장치의 커패시턴스-전압 특성과 전송-전압 특성은 거의 대칭형의 π-형태를 갖는다. 전극(가령, 금속)-절연체-반도체 구조의 복소 임피던스(complex impedance)의 실수 부분이 장치(10)의 유효 "접촉" 저항, RCEf을 나타낸다. 시트 저항, RSH = 300ohm/스퀘어를 갖고, 전극 길이 L = 5㎛을 갖는 장치(10)에 대하여, RCEf = 0.5ohm-㎜이다. 이 유효 저항은 어닐링되는 AlGaN/GaN HFET에 대하여 흔하게 얻어지는 저항에 비길만한 것이다. 그러나 장치의 전극(E1, E2)(도 7A)은 옴 접합이지 않으며, 어닐링을 필요로 하지 않는다. 장치(10)가 비교적 낮은 주파수에서 스위치로서 동작할 때, 최소 삽입 손실을 결정하기 위해 사용될 수 있는, 상기 장치(10)에 대한 총 저항은,
Figure 112008044725712-pct00024
와 같이 계산될 수 있다.
도 9는 본 발명의 하나의 실시예에 따라서, 장치(10)가 마이크로파 전송 라인으로 연결될 때, 0볼트("ON") 및 15볼트("OFF")의 전압 바이어스에서의 장치(10)의 RF 전송을 도시한다. 장치(10)의 작은 신호 S-매개변수가 HP 8510c 네트워크 분석기를 이용하여 측정되었고, 시뮬레이션 데이터와 근접하게 일치함으로 보여줬다. 예를 들어, 0.25㎜ 폭의 장치(10)에 대하여, 고-전력 Maury 자동화된 튜너 시스템을 이용하여, 임피던스 정합 조건 하의 전송 및 전력 종속도가 2㎓에서 측정되었다. 입력 튜너(input tuner)는 장치(10)의 커패시턴스를 보상하는 인덕턴스를 생성 하도록 튜닝되었다. 0 볼트 바이어스에서, 정합된 삽입 손실은 0.7dB이었으며, 이는 시뮬레이션 값 0.65dB에 근접한 값이었다.
스위치로서 동작할 때, (도 7A의) 장치(10)의 최대 스위칭 전력은 커패시터에서의 전력 소실, PMC에 의해 제한받는다. 임피던스 정합 상태를 가정할 때, PMC는
Figure 112010052356961-pct00025
라고 산출될 수 있으며, 이때, VM은 장치(10)에 걸리는 전압의 폭(voltage amplitude)이고, RS는 총 직렬 저항이다. 0.25㎜ 폭의 장치(10)에 대하여,
Figure 112010052356961-pct00026
이고,
Figure 112010052356961-pct00027
이며, 이들은 추정되는
Figure 112010052356961-pct00028
을 산출할 수 있다. 공식
Figure 112010052356961-pct00029
을 이용하여, 부하에서의 최대 전력이 스위칭 소자에서 소실되는 전력을 바탕으로 하여 계산되어질 수 있으며, 이때, KP는,
Figure 112010052356961-pct00030
로서 계산되는 전력 전송 계수(power transmission coefficient)이며, Lins는 삽입 손실이고, 상기 삽입 손실은 대략 0.6dB이다. 이는 0.87의 KP를 산출해내며, 최대 스위칭 전력은
Figure 112010052356961-pct00031
이다.
(도 7A의) 장치(10)가 또한 고 전력 RF 전력 리미터(power limiter)로서 동작하도록 구성될 수 있다. 예를 들어, 도 7C는 본 발명의 하나의 실시예에 따르는 또 다른 예시적 회로로 연결되는 장치(10)를 보여준다. 특히, 입력 신호가 접지와 전극(E1)으로 연결되고, 출력 신호가 접지와 전극(E2)으로 연결된다. 도시되는 바와 같이, 가변 커패시터(22A-B)가 각각 반도체 채널(20)과 각각의 전극(E1, E2) 사이에서 형성된다. 유전 층(18)(도 7A), 또는 제 2 니트라이드 층(16B)(도 7A)이 각각의 가변 커패시터(22A-B)에 대한 유전체를 형성한다.
도 10은 본 발명의 하나의 실시예에 따라, RF 전력 리미터로서의 장치(10)의 예시적 동작을 도시한다. 도시되는 바와 같이, 입력 신호(24A)의 진폭이 커패시터(22A-B) 중 어느 하나를 공핍시키기(deplete)에 필요한 전압을 초과하지 않을 때, 장치(10)의 임피던스는 매우 낮으며, 장치(10)는 RF 전력을 제한하지 않을 것이다. 그러나 입력 신호(24B)의 진폭이 상기 전압을 초과할 때, 대응하는 양의 1/2 주기 및 음의 1/2 주기 동안, 커패시터(22A-B)는 꺼질 것이다.
도 11은 본 발명의 하나의 실시예에 따르는 대안적 반도체 장치(30)를 도시한다. 장치(30)는 (도 7A의) 장치(10)에 관련하여 도시되고 설명된 것과 유사한 층을 포함한다. 그러나 장치(30)는 장치(10)에 포함되는 2개의 전극(E1, E2)에 추가로, 제 3의 전극(E3)을 포함한다. 본 발명의 하나의 실시예에서, 전극(E1)은 입력 전극을 포함하고, 전극(E2)은 출력 전극을 포함하며, 전극(E3)은 제어 전극(control electrode)을 포함한다.
도 12는 본 발명의 하나의 실시예에 따르는 회로에서 RF 스위치로서 구현되는 (도 11의) 장치(30)를 도시한다. 상세히는, 입력 신호는 전극(E1)과 접지 사이로 연결되며, 출력 신호는 전극(E2)과 접지 사이로 연결되고, 제어 전압이 전극(E3)과 접지 사이로 적용된다. 각각의 전극(E1 -3)은 반도체 채널(20)을 포함하는 가변 커패시터(22A-C)를 형성한다. 동작 중에, 입력 신호가 적용된 제어 전압을 바탕으로 하여, 스위치 온(On) 및 스위치 오프(Off)될 수 있다.
전계 효과 트랜지스터와 달리, 전극 아래의 캐리어, 예를 들어, 제어 전극(E3)은 옴 소스/드레인 접합으로부터 형성되지 않고, 오히려, 제어 전극(E3)에 인접하는 전극(E1, E2) 아래의 반도체 채널(20)의 부대 구역으로부터 형성된다. 이 구성을 이용하여, 장치(30)는 옴 접합을 필요로 하지 않고, 완전한 자기 정렬 공정(self-aligned process)을 제공하는 RF 스위치를 제공할 수 있다. 10㎓의 동작 주파수에서, 장치(30)가 얻을 수 있는 최대 스위칭 전력은, 동일한 크기의 AlGaN/GaN 기반의 절연성 게이트 FET의 것을 6배 이상 초과하였다.
덧붙이자면, (도 11의) 장치(30)는 회로에서 RF 라우터로서 구현될 수 있다. 이러한 영역에서, 도 13은 본 발명의 하나의 실시예에 따르는 예시적인 2-채널 라우터(32)를 도시한다. 이 경우, 입력 신호는 접지(E0)와 전극(E2) 사이로 연결될 수 있으며, 2개의 대안적 라우팅 채널(채널 A, B)이 각각 접지(E0)와 전극(E1 및 E3) 사이로 연결된다. 라우터를 동작시키기 위해, 제어 전압(+VC1)이 E1으로 적용될 수 있고, 음의 제어 전압(-VC1)이 E3으로 적용될 수 있다. 제어 전압의 극성이 양(+)일 때, E1에 대한 커패시터가 켜지고, E3에 대한 커패시터는 꺼질 것이다. 따라서, 입 력 신호가 E1과 E0 사이로 연결되는 채널(채널 A)로 라우팅될 것이다. 마찬가지로, 제어 전압의 극성이 음(-)일 때, 입력 신호는 E3과 E0 사이로 연결되는 출력(채널 B)으로 라우팅될 것이다. 라우터(32)에 대한 동작의 원리가 임의의 개수의 채널을 위한 RF 라우터로 확장될 수 있다. 예를 들어, 도 14는 본 발명의 하나의 실시예에 따르는 4-채널 라우터(34)를 도시한다. 4-채널 라우터(34)는 직렬 연결되는 3개의 전극 구조의 하나의 세트를 이용하여 구현된다. 이 경우, 3 전극 구조에 대한 각각의 출력 신호는 또 다른 3 전극 구조에 대한 입력 신호가 된다. 상세히는, 입력 신호가 접지(E0)와 전극(E2) 사이로 연결되며, 4개의 라우팅 채널이 각각 접지(E0)와 전극(E4, E6, E7, E9) 사이로 연결된다. 3개의 제어 전압(VC1, VC2, VC3)을 각각, 전극(E1)과 전극(E3) 사이, 전극(E4)과 전극(E6) 사이, 전극(E7)과 전극(E9) 사이에 적용시키고, 그들의 극성을 원하는 대로 변경시킴으로써, 입력 신호가 E4, E6, E7, 또는 E9로 연결되는 임의의 원하는 채널로 라우팅될 수 있다. 예를 들어, 제어 전압(VC1)이 양의 극성을 가질 때, 입력 신호가 전극(E3)으로 라우팅될 것이며, 이 신호는 전극(E8)을 위한 입력 신호가 된다. 그 후, 제어 전압(VC2)의 극성이 신호가 전극(E7, E9) 중 어느 하나로(가령, 양의 극성은 E9로, 음의 극성은 E7로) 라우팅되도록 사용될 수 있다. 마찬가지로, 제어 전압(VC1)이 음의 극성을 가질 때, 입력 신 호가 전극(E1)으로 라우팅되고, 이는 전극(E5)에 대한 입력 신호가 된다. 그 후, 제어 전압(VC3)의 극성이 신호를 전극(E6)(양의 극성), 또는 전극(E4)(음의 극성)으로 라우팅하기 위해 사용될 수 있다.
고 전력 무선 주파수 스위칭, 전력 리미팅 및 신호 라우팅은 본원에서 설명되는 원리를 이용하여 반도체 장치가 적용될 수 있는 다양한 적용예 중 단지 예에 불과하다. 이에 대해서, 본 발명은 이들 적용예, 또는 그 특정 장치 구조로만 제한되는 것은 아니다. 덧붙이자면, 본원에서 설명되고 제시되는 장치는, 별도로 제조되거나, 장치와 동일한 칩 상에서 조립될 수 있는 그 밖의 다른 다양한 타입의 회로 소자와 조합될 수 있다. 예를 들어, 본 발명의 실시예에서, 장치는 같은 칩 상에서 조립되는 전계 효과 트랜지스터(FET)를 이용하여 구현되는 제어 일렉트로닉스와 일체 구성될 수 있다.
본 발명은 본원에서 제시되고 설명된 장치, 또는 회로를 제조하기 위한 방법 및 시스템을 더 제공한다. 각각의 장치/회로는 해결책의 임의의 조합을 이용하여 제조될 수 있다. 이를 위해, 하나의 실시예에서, 본 발명은 장치를 제조하기 위한 방법을 제공하며, 상기 방법은 기판을 획득하는 단계와, 상기 기판 위에 나이트라이드-기반의 헤테로구조를 성장시키는 단계와, 상기 나이트라이드-기반의 구조가 반도체 채널을 형성하는 단계와, 상기 나이트라이드-기반의 헤테로구조 상에 유전 층을 증착시키는 단계와, 상기 유전 층 상에 둘 이상의 전극을 형성하는 단계를 포함한다. 덧붙이자면, 또 다른 실시예에서, 본 발명은 회로를 제조하는 방법을 제공 하며, 여기서, 장치가 획득되고(가령, 제조되거나, 구매되는 등), 각각의 전극이 상기 회로 내의 신호로 연결된다. 덧붙이자면, 본 발명의 추가적인 실시예가, 제조 솔루션의 임의의 조합을 이용하여, 본원에서 설명되는 장치/회로를 제조하기 위한 시스템을 제공한다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 반도체 채널과,
    상기 반도체 채널 상부에 형성되는 제 1 전극으로서, 상기 제 1 전극과 상기 반도체 채널은 제 1 전압 제어 커패시터를 형성하는 것이 특징인 상기 제 1 전극과,
    상기 반도체 채널 상부에 형성되는 제 2 전극으로서, 상기 제 2 전극과 상기 반도체 채널은 제 2 전압 제어 커패시터를 형성하는 것이 특징인 상기 제 2 전극, 그리고
    상기 반도체 채널 상부에 형성되는 제 3 전극을 포함하는 반도체 장치와;
    상기 제 1 전극으로 연결되는 제 1 신호와;
    상기 제 2 전극으로 연결되며, 상기 제 1 신호의 극성과 반대 극성을 가지는 제 2 신호; 그리고
    상기 제 3 전극으로 연결되며, 상기 제 1 신호 또는 상기 제 2 신호 중 하나를 온오프 스위칭하기 위한 제어 전압, 또는 무선 주파수(RF) 라우터의 입력 신호를 포함하는 제 3 신호
    를 포함하는 것을 특징으로 하는 회로.
  9. 삭제
  10. 제 8 항에 있어서, 상기 제 1 신호는 상기 RF 라우터를 위한 제어 전압(control voltage)을 포함하며, 상기 제 2 신호는, 상기 제어 전압과 동일한 크기와 반대 부호를 갖는 제어 전압을 포함하는 것을 특징으로 하는 회로.
  11. 제 8 항에 있어서, 제 1 신호는 RF 스위치를 위한 무선 주파수(RF) 입력 신호를 포함하고, 제 2 신호는 RF 출력 신호를 포함하는 것을 특징으로 하는 회로.
  12. 제 8 항에 있어서,
    상기 제 1 신호는 입력 신호를 포함하며, 상기 제 2 신호는 출력 신호를 포함하고, 상기 제 3 신호는 제어 전압을 포함하며,
    이때, 상기 반도체 장치는 상기 제어 전압을 기초로 하여, 입력 신호를 스위치 온(switch on)하고 스위치 오프(switch off)하는 것을 특징으로 하는 회로.
  13. 제 8 항에 있어서, 상기 제 1 신호는 제어 전압(control voltage)을 포함하고, 상기 제 2 신호는, 상기 제어 전압과 동일한 크기와 반대 부호를 갖는 제어 전압을 포함하며, 상기 제 3 신호는 입력 신호를 포함하는 것을 특징으로 하는 회로.
  14. 제 13 항에 있어서, 상기 회로는
    상기 제 1 전극으로 연결되는 제 1 채널, 그리고
    상기 제 2 전극으로 연결되는 제 2 채널
    을 더 포함하며, 이때, 상기 제어 전압의 극성(polarity)을 기초로 하여, 상기 반도체 장치는 상기 입력 신호를 상기 제 1 채널과 상기 제 2 채널 중 하나 이상으로 라우팅(routing)하는 것을 특징으로 하는 회로.
  15. 제 14 항에 있어서, 상기 반도체 장치는
    직렬 연결된 3 전극 구성(cascading three electrode configuration)의 하나의 세트
    를 더 포함하며, 이때, 상기 제 1 채널은 제 2 의 3 전극 구성에 대한 입력 신호를 포함하며, 제 2 채널은 제 3의 3 전극 구성에 대한 입력 신호를 포함하는 것을 특징으로 하는 회로.
  16. 제 8 항에 있어서,
    하나 이상의 전계 효과 트랜지스터
    를 더 포함하며, 이때, 하나 이상의 전계 효과 트랜지스터 및 반도체 장치는 하나의 단일 칩 상에서 조립되는 것을 특징으로 하는 회로.
  17. 제 16 항에 있어서,
    제어 일렉트로닉스(control electronics)의 하나의 세트
    를 더 포함하며, 이때, 상기 하나 이상의 전계 효과 트랜지스터는 상기 반도체 장치와 상기 제어 일렉트로닉스를 일체 구성하는 것을 특징으로 하는 회로.
  18. 회로를 제조하기 위한 방법에 있어서, 상기 방법은
    반도체 장치를 획득하는 단계로서, 상기 반도체 장치는
    반도체 채널과,
    상기 반도체 채널 상부에 형성되는 제 1 전극으로서, 상기 제 1 전극과 상기 반도체 채널은 제 1 전압 제어 커패시터를 형성하는 것이 특징인 상기 제 1 전극과,
    상기 반도체 채널 상부에 형성되는 제 2 전극으로서, 상기 제 2 전극과 상기 반도체 채널은 제 2 전압 제어 커패시터를 형성하는 것이 특징인 상기 제 2 전극, 그리고
    상기 반도체 채널 상부에 형성되는 제 3 전극
    을 포함하는, 상기 반도체 장치를 획득하는 단계와;
    제 1 신호를 상기 제 1 전극으로 연결하는 단계와;
    상기 제 1 신호의 극성과 반대 극성을 가지는 제 2 신호를 상기 제 2 전극으로 연결하는 단계; 그리고
    상기 제 1 신호 또는 상기 제 2 신호 중 하나를 온오프 스위칭하기 위한 제어 전압, 또는 무선 주파수(RF) 라우터의 입력 신호를 포함하는 제 3 신호를 상기 제 3 전극으로 연결하는 단계
    를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
  19. 제 18 항에 있어서, 상기 반도체 장치는 상기 제 1 및 제 2 신호를 위한 무선 주파수 스위치(radio frequency switch)로서 동작하도록 구성되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
  20. 제 18 항에 있어서, 상기 획득하는 단계는
    기판을 획득하는 단계,
    상기 기판 위로 나이트라이드-기반의 헤테로구조(nitride-based heterostructure)를 성장시키는 단계로서, 이때, 상기 나이트라이드-기반의 헤테로구조는 반도체 채널을 형성하는 단계,
    상기 나이트라이드-기반의 헤테로구조 상에 유전 층을 증착시키는 단계, 그리고
    상기 유전 층 상에 제 1 전극, 제 2 전극 및 제 3 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
  21. 제 18 항에 있어서,
    상기 반도체 장치는 상기 제 1 및 제 2 신호를 위한 라우터로 동작하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
KR1020087015227A 2005-11-23 2006-11-21 다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로 Active KR101011591B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US73964605P 2005-11-23 2005-11-23
US60/739,646 2005-11-23
US11/557,744 US7547939B2 (en) 2005-11-23 2006-11-08 Semiconductor device and circuit having multiple voltage controlled capacitors
US11/557,744 2006-11-08

Publications (2)

Publication Number Publication Date
KR20080074995A KR20080074995A (ko) 2008-08-13
KR101011591B1 true KR101011591B1 (ko) 2011-01-27

Family

ID=38052632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087015227A Active KR101011591B1 (ko) 2005-11-23 2006-11-21 다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로

Country Status (5)

Country Link
US (1) US7547939B2 (ko)
EP (1) EP1969638A4 (ko)
KR (1) KR101011591B1 (ko)
TW (1) TWI344205B (ko)
WO (1) WO2007062369A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200931661A (en) * 2007-10-30 2009-07-16 Moxtronics Inc High-performance heterostructure FET devices and methods
US7893791B2 (en) 2008-10-22 2011-02-22 The Boeing Company Gallium nitride switch methodology
US8587028B2 (en) * 2009-01-06 2013-11-19 Sensor Electronic Technology, Inc. Gateless switch with capacitively-coupled contacts
US10256334B2 (en) * 2009-01-06 2019-04-09 Sensor Electronic Technology, Inc. Gateless switch with capacitively-coupled contacts
US8227701B2 (en) * 2009-01-26 2012-07-24 Seagate Technology Llc Reconfigurable electric circuitry and method of making same
US8492868B2 (en) 2010-08-02 2013-07-23 International Business Machines Corporation Method, apparatus, and design structure for silicon-on-insulator high-bandwidth circuitry with reduced charge layer
TWI563631B (en) 2015-07-21 2016-12-21 Delta Electronics Inc Semiconductor Device
US10945643B2 (en) * 2016-03-10 2021-03-16 Epitronic Holdings Pte. Ltd. Microelectronic sensor for biometric authentication
US11000203B2 (en) * 2016-03-10 2021-05-11 Epitronic Holdings Pte Ltd. Microelectronic sensor for intestinal and gut diagnostics and gut motility monitoring
WO2017153911A1 (en) * 2016-03-10 2017-09-14 RG Innovations PTE LTD. Microelectronic sensor for use in hypersensitive microphones
DK3426133T3 (da) * 2016-03-10 2020-08-10 Epitronic Holdings Pte Ltd Mikroelektroniske sensorer til ikke-invasiv monitorering af fysiologiske parametre
RU2640965C1 (ru) * 2016-09-19 2018-01-12 Акционерное общество "Научно-производственное предприятие "Пульсар" ПСЕВДОМОРФНЫЙ ОГРАНИЧИТЕЛЬ МОЩНОСТИ НА ОСНОВЕ ГЕТЕРОСТРУКТУРЫ AlGaN/InGaN
CN113871289B (zh) * 2021-08-24 2025-08-01 奥趋光电技术(杭州)有限公司 一种高频高性能SAW器件用碳化硅基AlScN模板及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097817A (ko) * 2001-05-30 2003-12-31 크리 인코포레이티드 양자 우물과 초격자를 가진 ⅲ족 나이트라이드계 발광다이오드 구조
KR20040063128A (ko) * 2001-10-22 2004-07-12 오리올 인코포레이티드 반사층을 갖는 다이오드 제조방법
KR20050109167A (ko) * 2004-05-14 2005-11-17 삼성에스디아이 주식회사 발광 표시 장치
KR100582038B1 (ko) * 1998-10-14 2006-05-23 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법, 반도체 집적회로 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914488A (en) * 1987-06-11 1990-04-03 Hitachi, Ltd. Compound semiconductor structure and process for making same
CA1309781C (en) * 1988-06-21 1992-11-03 Colin Harris Compact cmos analog crosspoint switch matrix
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
KR950010859B1 (ko) * 1992-09-29 1995-09-25 현대전자산업주식회사 박막 트랜지스터의 채널폴리 제조방법
US5939753A (en) 1997-04-02 1999-08-17 Motorola, Inc. Monolithic RF mixed signal IC with power amplification
US6278158B1 (en) * 1999-12-29 2001-08-21 Motorola, Inc. Voltage variable capacitor with improved C-V linearity
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6903385B2 (en) 2002-10-09 2005-06-07 Sensor Electronic Technology, Inc. Semiconductor structure having a textured nitride-based layer
US20050206439A1 (en) * 2004-03-22 2005-09-22 Triquint Semiconductor, Inc. Low quiescent current radio frequency switch decoder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582038B1 (ko) * 1998-10-14 2006-05-23 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법, 반도체 집적회로 및 그 제조 방법
KR20030097817A (ko) * 2001-05-30 2003-12-31 크리 인코포레이티드 양자 우물과 초격자를 가진 ⅲ족 나이트라이드계 발광다이오드 구조
KR20040063128A (ko) * 2001-10-22 2004-07-12 오리올 인코포레이티드 반사층을 갖는 다이오드 제조방법
KR20050109167A (ko) * 2004-05-14 2005-11-17 삼성에스디아이 주식회사 발광 표시 장치

Also Published As

Publication number Publication date
KR20080074995A (ko) 2008-08-13
EP1969638A4 (en) 2009-07-22
TW200731504A (en) 2007-08-16
US7547939B2 (en) 2009-06-16
EP1969638A2 (en) 2008-09-17
WO2007062369A3 (en) 2008-06-05
WO2007062369A2 (en) 2007-05-31
TWI344205B (en) 2011-06-21
US20070114568A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
KR101011591B1 (ko) 다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로
KR101359767B1 (ko) 고 효율 및/또는 고 전력 밀도의 넓은 밴드갭 트랜지스터들
US8829999B2 (en) Low noise amplifiers including group III nitride based high electron mobility transistors
US7566918B2 (en) Nitride based transistors for millimeter wave operation
US20220130965A1 (en) Field effect transistor with source-connected field plate
US8338871B2 (en) Field effect transistor with electric field and space-charge control contact
US9711616B2 (en) Dual-channel field effect transistor device having increased amplifier linearity
US10608588B2 (en) Amplifiers and related integrated circuits
KR20080036002A (ko) 필드 플레이트 확장부를 가지는 ｆｅｔ를 사용하는 스위치모드 전력 증폭기
JP7738677B2 (ja) 選択的なチャネル層のドーピングが施された電界効果トランジスタ
US9806184B2 (en) Semiconductor device with low-conducting field-controlling element
Howell et al. Low loss, high performance 1-18 GHz SPDT based on the novel super-lattice castellated field effect transistor (SLCFET)
US12015062B2 (en) Integrated circuit
US9349848B2 (en) Gateless switch with capacitively-coupled contacts
US6933543B2 (en) Compound semiconductor high frequency switch device
US20090173999A1 (en) Field effect transistor with gate having varying sheet resistance
US8299835B2 (en) Radio-frequency switch circuit with separately controlled shunt switching device
Koudymov et al. Monolithically integrated high-power broad-band RF switch based on III-N insulated gate transistors
US8339163B2 (en) Field effect transistor with integrated gate control and radio frequency switch
Simin et al. Novel approaches to microwave switching devices using nitride technology
KR101873219B1 (ko) 질화갈륨계 전력 스위칭 장치
JP2005101565A (ja) スイッチ用半導体装置及びスイッチ回路
Simin et al. Multigate GaN RF switches with capacitively coupled contacts
Tsurumi et al. Gan transistors for power switching and high frequency applications
WO2025014803A1 (en) Semiconductor die with group iii nitride-based amplifier circuits

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20080623

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100514

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20101130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110121

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140108

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140108

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150107

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160111

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170113

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180108

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190109

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20200109

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210113

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230106

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20250107

Start annual number: 15

End annual number: 15