KR101051685B1

KR101051685B1 - 스위치드 커패시터를 사용한 옵셋 보정 회로 및 그 방법

Info

Publication number: KR101051685B1
Application number: KR1020040049850A
Authority: KR
Inventors: 유광준
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2011-07-25
Anticipated expiration: 2024-06-30
Also published as: KR20060000868A

Abstract

본 발명은 스위치와 커패시터를 사용하여 차동 증폭부의 옵셋을 보정할 수 있는 회로 및 방법을 제공함에 목적이 있다.

상기 목적을 달성하기 위한 본원의 제1 발명에 따른 옵셋 보정 회로는 차동 증폭부에 일정한 전류를 공급하기 위한 기준전류원; 제1 및 제2 입력단에 인가되는 차동신호를 증폭하여 출력단에 출력하기 위한 차동 증폭부; 상기 제1 및 제2 입력단으로 사용되는 스위칭 소자의 제1 및 제2 드레인 단자 전압을 입력받아 제1 및 제2 드레인 단자 전압간의 옵셋 보정용 옵셋 보정 전압을 출력하기 위한 스위치드 커패시터부; 및 상기 옵셋 보정 전압에 의해 상기 제2 드레인 단자 전압을 조절하기 위한 모스트랜지스터를 포함할 수 있다.

차동, 증폭, 옵셋, 보정, 스위치드 커패시터

Description

스위치드 커패시터를 사용한 옵셋 보정 회로 및 그 방법{OFFSET COMPENSATION CIRCUIT WITH SWITCHED CAPACITOR AND ITS METHOD}

도 1은 본 발명에 따른 옵셋 보정 회로의 전체 회로도,

도 2는 도 1의 주요부의 세부 회로도,

도 3A 및 도 3B는 본 발명에 따른 스위치드 커패시터의 동작 설명도.

* 도면의 주요 부분에 대한 설명 *

110: 기준전류원 120: 차동 증폭부

130: 스위치드 커패시터부

본 발명은 차동 증폭부의 옵셋을 보정하기 위한 회로 및 그 방법에 관한 것으로, 구체적으로는 스위치드 커패시터를 사용한 옵셋 보정 회로 및 그 방법에 관한 것이다.

일반적으로, CMOS 아날로그 회로의 옵셋은 모스 트랜지스터의 부정합과 문턱전압의 변이, 바디 이펙트(Body Effect) 등으로 인하여 발생하게 된다. 이는 CMOS 공정의 특성과 모스 트랜지스터의 특성상 필연적으로 야기되므로 발생된 옵셋을 최소한으로 줄일 수 있도록 보정하는 회로가 필요하다.

옵셋 보정을 위한 기법으로는 오토 제로 기법과 쵸핑 기법을 제시되고 있다.

오토 제로 기법은 두개의 중첩되지 않는 클럭으로 스위치를 제어해서 임의의 순간에서의 옵셋 전압을 커패시터에 저장한 뒤, 저장된 옵셋 전압을 증폭 동작시에 입력단자에 인가되는 옵셋 전압과 서로 상쇄시켜 옵셋 전압을 제거하는 방식이다. 그런데 이 방식을 사용하려면 샘플-홀드 회로가 필요하고, 커패시터에서 흘러나가는 누설전류가 크기 때문에 누설전류를 줄이기 위한 회로를 별도로 구비하여야 한다는 단점이 있다.

쵸핑 기법은 옵셋 전압 성분을 매우 높은 주파수 대역으로 변조한 다음 저대역 통과 필터를 통하여 변조된 옵셋 전압 성분을 제거하는 방식이다. 이 방식은 필터와 필터를 동작시키는데 필요한 클럭에서 발생하는 오차의 허용 한계가 매우 높기 때문에 필터의 설계가 복잡해져서 회로 면적과 전력 소모가 증가하게 되는 단점이 있다.

이와 같이 종래기술에 따르면 옵셋을 보정하기 위하여 회로가 복잡해지거나 추가적인 회로가 필요하여 칩 사이즈가 커지고 전력 소모가 증가되는 문제점이 있다.

상기와 같은 문제점을 해결하기 위하여 본 발명은 스위치와 커패시터를 사용하여 차동 증폭부의 옵셋을 보정할 수 있는 회로 및 그 방법을 제공함에 목적이 있다.

바람직하게는, 상기 스위치드 커패시터부는, 중첩되지 않는 2-위상 클럭을 입력받아 상기 제1 및 제2 드레인 단자 전압을 저장 및 재분배할 수 있다.

바람직하게는, 상기 스위치드 커패시터부는, 상기 2-위상 클럭 중 하나인 제1 위상 클럭에 의해 동작하는 제1 스위치군; 상기 2-위상 클럭 중 다른 하나인 제2 위상 클럭에 의해 동작하는 제2 스위치군; 및 상기 제1 스위치군과 제2 스위치군의 교번 동작에 의해 상기 제1 및 제2 드레인 단자 전압을 저장 및 재분배하기 위한 커패시터군을 포함할 수 있다.

바람직하게는, 상기 제1 스위치군의 개방시 상기 제1 및 제2 드레인 단자 전압을 저장하기 위한 보조 커패시터군을 더 포함할 수 있다.

바람직하게는, 상기 커패시터군 내 커패시터들은 물리적으로 그리고 전기적으로 동일하다.

바람직하게는, 상기 제1 스위치군이 도통되면, 상기 커패시터군 내 제1 커패시터의 양단에는 상기 제1 드레인 단자 전압과 외부 전압이 인가되고, 상기 커패시터군 내 제2 커패시터의 양단에는 상기 제2 드레인 단자 전압과 상기 외부 전압이 인가된다.

바람직하게는, 상기 제2 스위치군이 도통되면, 상기 제1 및 제2 커패시터는 서로 병렬연결 상태에 놓인다.

바람직하게는, 상기 제2 스위치군이 도통되면, 상기 제1 및 제2 커패시터에 저장된 전하는 재분배되어 동일 전위를 갖는다.

또한, 본원의 제2 발명에 따른 옵셋 보정 방법은, 차동 증폭부에 발생하는 옵셋을 보정함에 있어서, 제1 및 제2 입력단에 인가되는 차동신호를 증폭하여 출력단에 출력하는 단계; 상기 제1 및 제2 입력단으로 사용되는 스위칭 소자의 제1 및 제2 드레인 단자 전압을 입력받아 제1 및 제2 드레인 단자 전압간의 옵셋 보정용 옵셋 보정 전압을 출력하는 단계; 및 상기 옵셋 보정 전압에 의해 상기 제2 드레인 단자 전압에 포함된 옵셋 전압을 보정하는 단계를 포함할 수 있다.

바람직하게는, 상기 옵셋 보정 전압을 출력하는 단계는, 중첩되지 않는 2-위상 클럭을 입력받아 상기 제1 및 제2 드레인 단자 전압을 저장 및 재분배하는 단계 이다.

바람직하게는, 상기 옵셋 보정 전압을 출력하는 단계는, 상기 2-위상 클럭 중 하나인 제1 위상 클럭에 의해 스위칭하는 제1 스위칭단계; 상기 2-위상 클럭 중 다른 하나인 제2 위상 클럭에 스위칭하는 제2 스위칭 단계; 및 상기 제1 스위칭단계와 제2 스위칭단계의 교번 동작에 의해 상기 제1 및 제2 드레인 단자 전압을 저장 및 재분배하는 단계를 포함한다.

바람직하게는, 상기 제1 스위칭단계에 따라, 상기 제1 및 제2 드레인 단자 전압을 저장하는 단계를 포함한다.

바람직하게는, 상기 제2 스위칭단계에 따라, 상기 저장된 제1 및 제2 드레인 단자 전압을 재분배하는 단계를 포함한다.

도 1은 본 발명에 따른 옵셋 보정 회로의 전체 회로도이다.

본 발명에 따른 옵셋 보정 회로는, 차동 증폭부(120)에 일정한 전류를 공급하기 위한 기준전류원(110), 제1 및 제2 입력단(Vin1, Vin2)에 인가되는 차동신호를 증폭하여 출력단(Vout)에 출력하기 위한 차동 증폭부(120), 차동 증폭부(120) 내 제1 및 제2 입력단(Vin1, Vin2)으로 사용되는 스위칭 소자(M1, M2)의 제1 및 제2 드레인 단자 전압(V1, V2)을 입력받아 제1 및 제2 드레인 단자 전압(V1, V2)간의 옵셋 보정용 옵셋 보정 전압(Vcm)을 출력하기 위한 스위치드 커패시터부(130) 및 옵셋 보정 전압(Vcm)에 의해 제2 드레인 단자 전압(V2)을 조절하기 위한 모스트랜지스터(M6)를 포함한다. 즉, 본 발명의 옵셋 보정 회로는 차동증폭기의 옵셋을 보 정하기 위하여 스위치드 커패시터부(130)와 두개(M5, M6)의 모스 트랜지스터가 추가된 구성을 갖는다. 여기서, 차동 증폭부(120)의 기본 동작은 본 기술분야에 종사하는 통상의 지식을 가진 자에게 자명한 사항에 불과한 것이고, 본 발명의 본질을 흐리게 할 수 있으므로 이에 관한 구체적인 설명은 생략하기로 한다.

이하에서는 제1 및 제2 드레인 단자 전압간의 옵셋을 보정하기 위한 동작에 대하여 구체적으로 살피기로 한다.

도 2는 도 1의 주요부의 세부 회로도이다.

본 발명에 따른 스위치드 커패시터부(130)는 중첩되지 않는 2-위상 클럭(Φ1, Φ2)을 입력받아 제1 위상 클럭(Φ1)에 의해 동작하는 제1 스위치군(S1, S2, S3), 제2 위상 클럭(Φ2)에 의해 동작하는 제2 스위치군(S4, S5, S6) 그리고 제1 스위치군(S1, S2, S3)과 제2 스위치군(S4, S5, S6)의 교번 동작에 의해 제1 및 제2 드레인 단자 전압(V1, V2)을 저장 및 재분배하기 위한 커패시터군(C3, C4)을 포함한다. 또한, 제1 스위치군(S1, S2, S3)의 개방시 제1 및 제2 드레인 단자 전압(V1, V2)을 저장하기 위하여 보조 커패시터군(C1, C2)을 포함하는 것이 바람직하다.

도 3의 본 발명에 따른 스위치드 커패시터부(130)의 동작 설명도를 참조하여 스위치드 커패시터부(130)의 동작을 설명한다.

도 3A는 제1 위상 클럭(Φ1)이 "H"상태인 경우의 스위치드 커패시터부(130)의 등가회로이고, 도 3B는 제2 위상 클럭(Φ2)이 "H"상태인 경우의 스위치드 커패 시터부(130)의 등가회로이다.

먼저, 도 3A와 같이. 제1 위상 클럭(Φ1)이 "H"상태인 경우, 제1 스위치군(S1, S2, S3)이 도통되어 커패시터 C1, C3에 제1 드레인 단자 전압(V1)과 외부 전압 V3이, 커패시터 C2, C4에 제2 드레인 단자 전압(V2)과 외부 전압 V3이 인가되어 전하가 저장된다. 이를 수식으로 표현하면 다음과 같다.

이후, 도 3B와 같이, 제1 위상 클럭(Φ1)이 "L"상태가 되고, 제2 위상 클럭(Φ2)이 "H"상태가 되면 제1 스위치군(S1, S2, S3)은 개방되고, 제2 스위치군(S4, S5, S6)은 도통된다. 이 때에는 커패시터 C3와 C4가 서로 병렬연결 상태에 놓이게 되어 커패시터 C3와 C4에 저장된 전하는 재분배(Charge sharing)되고, 전하 재분배가 완료되면 커패시터 C3와 C4에는 동일 전위를 갖는 전압이 걸린다.

이 때 외부 전압 V3은 정전압이므로 옵셋 보정 전압(Vcm)은 다음과 같이 표현될 수 있다.

한편, 커패시터 C3와 C4가 동일하고 완벽하게 정합한다고 가정하면 수학식3 은 다시 다음과 같이 표현될 것이다.

한편, 제1 및 제2 드레인 노드 전압(V1, V2)을 동상 전압(Vcom)과 차동 전압(Vdiff)으로 표현하면 다음과 같다.

,

여기서, 제2 드레인 노드 전압(V2)에 옵셋전압(Vos)가 중첩되었다고 가정하면 수학식5는 다음과 같이 표현할 수 있다.

,

수학식6을 수학식4에 대입하여 정리하면 옵셋 보정 전압(Vcm)은 다음과 같은 값을 가질 수 있다.

결국, 제2 위상 클럭(Φ2)이 "H"상태인 동안 병렬연결된 커패시터 C3와 C4에서 발생하는 옵셋 보정 전압(Vcm)은 차동 증폭부(120)의 동상 전압(Vcom)과 옵셋 보정 전압(Vos)/2을 더한 전압이 된다. 이러한 옵셋 보정 전압(Vcm)은 모스트랜지 스터(M4)에 병렬로 연결된 모스트랜지스터(M6)의 게이트에 인가되어 제2 입력단(Vin2)에 사용되는 스위치(M2)를 통해 흐르는 전류 통로를 형성함으로써 제2 드레인 단자 전압(V2)을 조절함으로써 옵셋을 보정할 수 잇다.

상기와 같은 구성을 갖는 본 발명은 종래의 옵셋 보정 회로에 비해 전력 소모를 줄일 수 있고, 회로의 크기를 줄일 수 있다. 또한, 온도 변화에 따른 옵셋 및 소자의 부정합에 의해 발생되는 옵셋에 의한 출력신호의 편차를 보정할 수 있는 유리한 효과가 있다.

Claims

차동 증폭부에 일정한 전류를 공급하기 위한 기준전류원;

제1 및 제2 입력단에 인가되는 차동신호를 증폭하여 출력단에 출력하기 위한 차동 증폭부;

상기 제1 및 제2 입력단으로 사용되는 스위칭 소자의 제1 및 제2 드레인 단자 전압을 입력받아 제1 및 제2 드레인 단자 전압간의 옵셋 보정용 옵셋 보정 전압을 출력하기 위한 스위치드 커패시터부; 및

상기 옵셋 보정 전압에 의해 상기 제2 드레인 단자 전압을 조절하기 위한 모스트랜지스터

를 포함하고,

상기 스위치드 커패시터부는,

중첩되지 않는 2-위상 클럭을 입력받아 상기 제1 및 제2 드레인 단자 전압을 저장 및 재분배하며,

상기 스위치드 커패시터부는,

상기 2-위상 클럭 중 하나인 제1 위상 클럭에 의해 동작하는 제1 스위치군;

상기 2-위상 클럭 중 다른 하나인 제2 위상 클럭에 의해 동작하는 제2 스위치군; 및

상기 제1 스위치군과 제2 스위치군의 교번 동작에 의해 상기 제1 및 제2 드레인 단자 전압을 저장 및 재분배하기 위한 커패시터군

을 포함하는 것을 특징으로 하는 옵셋 보정 회로.
삭제
삭제
제1항에 있어서,

상기 제1 스위치군의 개방시 상기 제1 및 제2 드레인 단자 전압을 저장하기 위한 보조 커패시터군

을 더 포함하는 옵셋 보정 회로.
제1항에 있어서,

상기 커패시터군 내 커패시터들은 물리적으로 그리고 전기적으로 동일한 옵셋 보정 회로.
제1항에 있어서,

상기 제1 스위치군이 도통되면, 상기 커패시터군 내 제1 커패시터의 양단에는 상기 제1 드레인 단자 전압과 외부 전압이 인가되고, 상기 커패시터군 내 제2 커패시터의 양단에는 상기 제2 드레인 단자 전압과 상기 외부 전압이 인가되는 옵셋 보정 회로.
제6항에 있어서,

상기 제2 스위치군이 도통되면, 상기 제1 및 제2 커패시터는 서로 병렬연결 상태에 놓이는 옵셋 보정 회로.
제6항에 있어서,

상기 제2 스위치군이 도통되면, 상기 제1 및 제2 커패시터에 저장된 전하는 재분배되어 동일 전위를 갖는 옵셋 보정 회로.
차동 증폭부에 발생하는 옵셋을 보정함에 있어서,

제1 및 제2 입력단에 인가되는 차동신호를 증폭하여 출력단에 출력하는 단계;

상기 제1 및 제2 입력단으로 사용되는 스위칭 소자의 제1 및 제2 드레인 단자 전압을 입력받아 제1 및 제2 드레인 단자 전압간의 옵셋 보정용 옵셋 보정 전압을 출력하는 단계; 및

상기 옵셋 보정 전압에 의해 상기 제2 드레인 단자 전압에 포함된 옵셋 전압을 보정하는 단계

를 포함하고,

상기 옵셋 보정 전압을 출력하는 단계는,

중첩되지 않는 2-위상 클럭을 입력받아 상기 제1 및 제2 드레인 단자 전압을 저장 및 재분배하는 단계;

상기 2-위상 클럭 중 하나인 제1 위상 클럭에 의해 스위칭하는 제1 스위칭단계;

상기 2-위상 클럭 중 다른 하나인 제2 위상 클럭에 스위칭하는 제2 스위칭 단계; 및

상기 제1 스위칭단계와 제2 스위칭단계의 교번 동작에 의해 상기 제1 및 제2 드레인 단자 전압을 저장 및 재분배하는 단계;를 포함하는 것을 특징으로 하는 옵셋 보정 방법.
삭제
삭제
제9항에 있어서,

상기 제1 스위칭단계에 따라, 상기 제1 및 제2 드레인 단자 전압을 저장하는 단계를 포함하는 옵셋 보정 방법.
제12항에 있어서,

상기 제2 스위칭단계에 따라, 상기 저장된 제1 및 제2 드레인 단자 전압을 재분배하는 단계를 포함하는 옵셋 보정 방법.