KR101064489B1 - 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼 - Google Patents
넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼 Download PDFInfo
- Publication number
- KR101064489B1 KR101064489B1 KR1020050011705A KR20050011705A KR101064489B1 KR 101064489 B1 KR101064489 B1 KR 101064489B1 KR 1020050011705 A KR1020050011705 A KR 1020050011705A KR 20050011705 A KR20050011705 A KR 20050011705A KR 101064489 B1 KR101064489 B1 KR 101064489B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- signal
- voltage
- electrode connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
- G01R1/06722—Spring-loaded
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06738—Geometry aspects related to tip portion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (14)
- 제1 전원 전압과 제2 전원 전압 사이에 결합되고, 입력 신호를 입력 단자로 수신하여 상기 입력 신호의 반전된 위상을 가지는 제 1 출력 신호를 출력하는 제 1 인버터;상기 제1 전원 전압과 상기 제2 전원 전압 사이에 결합되고, 상기 제 1 출력 신호를 수신하여 출력 단자로 상기 제 1 출력 신호의 반전된 위상을 가지는 제 2 출력 신호를 출력하는 제 2 인버터; 및상기 입력 단자와 상기 출력 단자 사이에 결합되어 제어 전압에 기초하여 상기 제어 전압 레벨을 가진 신호를 상기 입력 단자로 출력하는 패스 스위치를 포함하고, 상기 패스 스위치는제1 전류 전극은 상기 입력 단자에 연결되고, 제2 전류 전극은 상기 출력 단자에 연결되고, 제어 전극은 상기 제어 전압에 연결되며, 문턱 전압이 실질적으로 0 볼트인 공핍형 엔모스 트랜지스터인 것을 특징으로 하는 버스 홀더.
- 삭제
- 제 1 항에 있어서,상기 제어 전압은 상기 제 1 전원 전압과 실질적으로 동일한 레벨을 가지는 것을 특징으로 하는 버스 홀더.
- 제 3 항에 있어서,상기 제 1 인버터와 상기 제 2 인버터는 씨모스(Complementary Metal-Oxide-Semiconductor)로 구현되는 것을 특징으로 하는 버스 홀더.
- 입력 신호를 제어 전압 레벨로 유지하는 버스 홀더; 및상기 입력 신호를 받아 코아 로직으로 전송하는 버퍼를 포함하고, 상기 버스 홀더는,제1 전원 전압과 제2 전원 전압 사이에 결합되고, 상기 입력 신호를 입력 단자로 수신하여 상기 입력 신호의 반전된 위상을 가지는 제 1 출력 신호를 출력하는 제 1 인버터;상기 제1 전원 전압과 상기 제2 전원 전압 사이에 결합되고, 상기 제 1 출력 신호를 수신하여 출력 단자로 상기 제 1 출력 신호의 반전된 위상을 가지는 제 2 출력 신호를 출력하는 제 2 인버터; 및상기 입력 단자와 상기 출력 단자 사이에 결합되어 제어 전압에 기초하여 상기 제어 전압의 레벨을 가진 신호를 상기 입력 단자로 출력하여 상기 입력 신호를 상기 제어 전압 레벨로 유지하는 패스 스위치를 포함하고, 상기 패스 스위치는제1 전류 전극은 상기 입력 단자에 연결되고, 제2 전류 전극은 상기 출력 단자에 연결되고, 제어 전극은 상기 제어 전압에 연결되며, 문턱 전압이 실질적으로 0 볼트인 공핍형 엔모스 트랜지스터인 것을 특징으로 하는 톨러런트 입출력 버퍼.
- 삭제
- 삭제
- 제 5 항에 있어서, 상기 제어 전압은 상기 제1 전원 전압과 실질적으로 동일한 레벨인 것을 특징으로 하는 톨러런트 입출력 버퍼.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서, 상기 제 1 인버터와 상기 제 2 인버터는 씨모스(Complementary Metal-Oxide-Semiconductor)로 구현되는 것을 특징으로 하는 톨러런트 입출력 버퍼.
- 제 8 항에 있어서, 상기 버퍼는 슈미트 트리거인 것을 특징으로 하는 톨러런트 입출력 버퍼.
- 제 5 항에 있어서,과도한 전압이 상기 톨러런트 입출력 버퍼로 전달되는 것을 차단하는 정전기 보호 회로를 더 포함하는 것을 특징으로 하는 톨러런트 입출력 버퍼.
- 제1 전류 전극이 제1 전원 전압에 연결되고 제어 전극이 입력 단자에 연결되며 제2 전류 전극이 제 1 출력 단자에 연결된 제 1 피모스 트랜지스터;제1 전류 전극이 제2 전원 전압에 연결되고 제어 전극이 상기 입력 단자에 연결되며 제2 전류 전극이 상기 제 1 출력 단자에 연결된 제 1 엔모스 트랜지스터;제1 전류 전극이 상기 제1 전원 전압에 연결되고 제어 전극이 상기 제 1 출력 단자에 연결되며 제2 전류 전극이 제 2 출력 단자에 연결된 제 2 피모스 트랜지스터;제1 전류 전극이 상기 제2 전원 전압에 연결되고 제어 전극이 상기 제 1 출력 단자에 연결되며 제2 전류 전극이 상기 제 2 출력 단자에 연결된 제 2 엔모스 트랜지스터; 및제1 전류 전극이 상기 입력 단자에 연결되고 제어 전극이 제어 전압에 연결되며 제2 전류 전극이 상기 제 2 출력 단자에 연결되고 문턱 전압이 실질적으로 0볼트인 공핍형 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 버스 홀더.
- 제 12 항에 있어서, 상기 제1 전원 전압과 상기 제어 전압이 실질적으로 동일 레벨인 것을 특징으로 하는 버스 홀더.
- 제 13 항에 있어서, 상기 공핍형 엔모스 트랜지스터는 상기 제어 전압에 기초하여 상기 제어 전압의 레벨을 가진 신호를 상기 입력 단자로 출력하는 것을 특징으로 하는 버스 홀더.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050011705A KR101064489B1 (ko) | 2005-02-12 | 2005-02-12 | 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼 |
| US11/341,142 US7504867B2 (en) | 2005-02-12 | 2006-01-27 | Bus holders having wide input and output voltage ranges and tolerant input/output buffers using the same |
| TW095104494A TW200633387A (en) | 2005-02-12 | 2006-02-10 | Bus holders having wide input and output voltage ranges and tolerant input/output buffers using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050011705A KR101064489B1 (ko) | 2005-02-12 | 2005-02-12 | 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060091077A KR20060091077A (ko) | 2006-08-18 |
| KR101064489B1 true KR101064489B1 (ko) | 2011-09-14 |
Family
ID=36815055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050011705A Expired - Fee Related KR101064489B1 (ko) | 2005-02-12 | 2005-02-12 | 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7504867B2 (ko) |
| KR (1) | KR101064489B1 (ko) |
| TW (1) | TW200633387A (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830200B2 (en) * | 2006-01-17 | 2010-11-09 | Cypress Semiconductor Corporation | High voltage tolerant bias circuit with low voltage transistors |
| US7755419B2 (en) | 2006-01-17 | 2010-07-13 | Cypress Semiconductor Corporation | Low power beta multiplier start-up circuit and method |
| US7764086B2 (en) * | 2006-12-22 | 2010-07-27 | Industrial Technology Research Institute | Buffer circuit |
| US8156352B2 (en) * | 2009-01-27 | 2012-04-10 | Standard Microsystems Corporation | Single pin port power control |
| KR101652824B1 (ko) * | 2009-07-29 | 2016-08-31 | 삼성전자주식회사 | 와이드 전압 레인지용 출력 드라이버 |
| US8283947B1 (en) | 2011-06-03 | 2012-10-09 | Nxp B.V. | High voltage tolerant bus holder circuit and method of operating the circuit |
| CN104426528B (zh) * | 2013-09-11 | 2019-05-07 | 台湾积体电路制造股份有限公司 | 多电压输入缓冲器及其相关方法 |
| US9705482B1 (en) * | 2016-06-24 | 2017-07-11 | Peregrine Semiconductor Corporation | High voltage input buffer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973530A (en) | 1998-05-29 | 1999-10-26 | Lucent Technologies Inc. | Low power, high voltage-tolerant bus holder circuit in low voltage technology |
| US6351174B2 (en) | 2000-02-24 | 2002-02-26 | Texas Instruments Incorporated | Vcc-compensated bus-hold circuit |
| US6774675B1 (en) | 2003-06-24 | 2004-08-10 | Fairchild Semiconductor Corporation | Bus hold circuit with power-down and over-voltage tolerance |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3684478D1 (de) * | 1986-12-30 | 1992-04-23 | Ibm | Gattung von verriegelungszellen fuer gattermatrix in cmos-technologie. |
| US5467038A (en) * | 1994-02-15 | 1995-11-14 | Hewlett-Packard Company | Quick resolving latch |
| US5699315A (en) | 1995-03-24 | 1997-12-16 | Texas Instruments Incorporated | Data processing with energy-efficient, multi-divided module memory architectures |
| US5886541A (en) * | 1996-08-05 | 1999-03-23 | Fujitsu Limited | Combined logic gate and latch |
| US5828233A (en) * | 1996-09-12 | 1998-10-27 | Quality Semiconductor, Inc. | Mixed mode CMOS input buffer with bus hold |
| US6094086A (en) * | 1997-05-12 | 2000-07-25 | Industrial Technology Research Institute | High drive CMOS output buffer with fast and slow speed controls |
| US5793592A (en) * | 1997-05-13 | 1998-08-11 | International Business Machines Corporation | Dynamic dielectric protection circuit for a receiver |
| US5914844A (en) | 1997-10-14 | 1999-06-22 | Cypress Semiconductor Corp. | Overvoltage-tolerant input-output buffers having a switch configured to isolate a pull up transistor from a voltage supply |
| US6236236B1 (en) | 1999-06-02 | 2001-05-22 | National Semiconductor Corporation | 2.5 volt input/output buffer circuit tolerant to 3.3 and 5 volts |
| US6563360B1 (en) * | 2002-01-15 | 2003-05-13 | Hewlett Packard Development Company, L.P. | System for controlling electrical signal level |
| US6639443B1 (en) * | 2002-04-22 | 2003-10-28 | Broadcom Corporation | Conditional clock buffer circuit |
| US7005354B2 (en) * | 2003-09-23 | 2006-02-28 | Texas Instruments Incorporated | Depletion drain-extended MOS transistors and methods for making the same |
| US20050218933A1 (en) * | 2004-04-02 | 2005-10-06 | Agilent Technologies, Inc. | CMOS buffer with hysteresis |
| US7449924B2 (en) * | 2004-09-16 | 2008-11-11 | Texas Instruments Incorporated | Latch-based serial port output buffer |
-
2005
- 2005-02-12 KR KR1020050011705A patent/KR101064489B1/ko not_active Expired - Fee Related
-
2006
- 2006-01-27 US US11/341,142 patent/US7504867B2/en not_active Expired - Fee Related
- 2006-02-10 TW TW095104494A patent/TW200633387A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973530A (en) | 1998-05-29 | 1999-10-26 | Lucent Technologies Inc. | Low power, high voltage-tolerant bus holder circuit in low voltage technology |
| US6351174B2 (en) | 2000-02-24 | 2002-02-26 | Texas Instruments Incorporated | Vcc-compensated bus-hold circuit |
| US6774675B1 (en) | 2003-06-24 | 2004-08-10 | Fairchild Semiconductor Corporation | Bus hold circuit with power-down and over-voltage tolerance |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060091077A (ko) | 2006-08-18 |
| TW200633387A (en) | 2006-09-16 |
| US7504867B2 (en) | 2009-03-17 |
| US20060181315A1 (en) | 2006-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495483B2 (en) | Input buffer for CMOS integrated circuits | |
| US7521970B2 (en) | High voltage tolerant input buffer | |
| US8482329B2 (en) | High voltage input receiver with hysteresis using low voltage transistors | |
| KR100301928B1 (ko) | 반도체장치의레벨변환기 | |
| KR101064489B1 (ko) | 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼 | |
| KR100211758B1 (ko) | 멀티 파워를 사용하는 데이터 출력버퍼 | |
| KR100519788B1 (ko) | 입력 버퍼 | |
| JPS58123223A (ja) | Mosパワ−オンリセツト回路 | |
| KR101548242B1 (ko) | 반도체 장치의 출력구동장치, 이의 동작 방법, 및 이를 포함하는 전자 처리 장치 | |
| KR100660899B1 (ko) | 누설 전류 패스를 제거할 수 있는 퓨즈 회로 | |
| US12057832B2 (en) | Semiconductor device including a level shifter and method of mitigating a delay between input and output signals | |
| US5767696A (en) | Tri-state devices having exclusive gate output control | |
| US8766692B1 (en) | Supply voltage independent Schmitt trigger inverter | |
| GB2111779A (en) | Break-before-make solid state relay | |
| KR20090078312A (ko) | 단일 전압 전원 상보형 금속산화물 반도체를 위한 자동 탐지 상보형 금속산화물 반도체 입력 회로 | |
| KR970003257A (ko) | 반도체 메모리 장치 | |
| JP4421791B2 (ja) | レベルシフト回路 | |
| KR0167261B1 (ko) | 전원공급 제어회로 | |
| US7515392B2 (en) | High voltage circuits implemented using low voltage transistors | |
| US11750098B2 (en) | Voltage conversion circuit having self-adaptive mechanism | |
| KR100340901B1 (ko) | 단안정 멀티바이브레이터 | |
| KR100451421B1 (ko) | 전원 전압 레귤레이션 회로 | |
| KR100271645B1 (ko) | 입력버퍼회로 | |
| KR100215761B1 (ko) | 반도체 메모리장치의 레벨 쉬프트회로 | |
| KR960009952B1 (ko) | 전원 인가시의 오동작 방지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20140907 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20140907 |