[go: up one dir, main page]

KR101086833B1 - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR101086833B1
KR101086833B1 KR1020090122331A KR20090122331A KR101086833B1 KR 101086833 B1 KR101086833 B1 KR 101086833B1 KR 1020090122331 A KR1020090122331 A KR 1020090122331A KR 20090122331 A KR20090122331 A KR 20090122331A KR 101086833 B1 KR101086833 B1 KR 101086833B1
Authority
KR
South Korea
Prior art keywords
electrode pad
printed circuit
circuit board
bump
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090122331A
Other languages
Korean (ko)
Other versions
KR20110065710A (en
Inventor
김지윤
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090122331A priority Critical patent/KR101086833B1/en
Publication of KR20110065710A publication Critical patent/KR20110065710A/en
Application granted granted Critical
Publication of KR101086833B1 publication Critical patent/KR101086833B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 소자가 매립된 인쇄회로기판의 구조 및 그 제조방법에 관한 것으로, 구체적으로는 (A) 기판상에 제 1전극 패드를 형성하는 단계; (B) 상기 제 1전극 패드상에 제 1범프를 형성하는 단계; (C) 열과 압력을 가하여 상기 제 1범프상에 제 1소자를 접합시키는 단계; (D) 상기 기판상에 절연층과 금속층을 순차적으로 적층하고 표층부에 회로패턴을 형성하는 단계; 를 포함하여 구성될 수 있다.The present invention relates to a structure of a printed circuit board in which a device is embedded and a method of manufacturing the same, and specifically, (A) forming a first electrode pad on a substrate; (B) forming a first bump on the first electrode pad; (C) bonding the first element on the first bump by applying heat and pressure; (D) sequentially stacking an insulating layer and a metal layer on the substrate and forming a circuit pattern on the surface layer portion; As shown in FIG.

본 발명에 의하면, 인쇄회로기판의 내부에 실장되는 소자 고정시 기존의 솔더를 사용하는 공정을 거치지 않고 전극 패드위에 범프를 통해 패드와 소자를 고정하는 방법을 통해 소자를 고정시키는 공정을 단순화 할 수 있는 효과가 있다.According to the present invention, it is possible to simplify the process of fixing the device by fixing the pad and the device through the bumps on the electrode pad without going through the process of using a conventional solder when fixing the device mounted inside the printed circuit board. It has an effect.

스터드 범프, Au 도금 범프 Stud bump, Au plated bump

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD OF THE SAME}Printed circuit board and its manufacturing method {PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD OF THE SAME}

본 발명은 소자가 매립되는 구조의 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board having a structure in which a device is embedded and a manufacturing method thereof.

첨단기술이 발달함에 따라 인쇄회로기판의 소형화, 고밀도화가 요구되고 있는데, 종래 인쇄회로기판의 표면에 실장되어 있던 각종의 부품들이 기판 내부에 매립되는 인쇄회로기판에 관한 기술이 발달하고 있다. 이러한 매립형 인쇄회로기판에 의해 표면 실장부의 소 스페이스(Space)화나 고밀도화에 대응할 수 있게 된다.With the development of advanced technology, miniaturization and high density of printed circuit boards are required, and a technology related to a printed circuit board in which various components mounted on the surface of a conventional printed circuit board are embedded in the substrate is being developed. Such a buried printed circuit board can cope with small space and high density of the surface mount portion.

도 1은 종래의 소자 매립형 인쇄회로기판의 제조방법의 구체적인 공정예를 도시한 것이다.Figure 1 shows a specific process example of a conventional method for manufacturing a device buried printed circuit board.

구체적으로는, (a) 양면 동박적층판(P)의 편면에만 소자를 실장하기 위한 실장패드(31)와 회로패턴이 형성되어 있고, 상기 실장 패드(31)에는 솔더 페이스트(41)가 도포되어 리플로우(Reflow) 가열을 행하여 소자(10)를 고정시킨다. 상기 동박적층판(P) 상부에는 절연층(21)과 금속층(22)을 적층할 준비를 한다.Specifically, (a) a mounting pad 31 and a circuit pattern for mounting an element only on one side of the double-sided copper-clad laminate P are formed, and a solder paste 41 is applied to the mounting pad 31 to ripple. Reflow heating is performed to fix the element 10. The insulating layer 21 and the metal layer 22 are prepared to be stacked on the copper foil laminated plate P.

(b) 상기 절연층(21)과 금속층(22)을 가열, 가압으로 순차적으로 적층한 후, (c) 금속층(22)의 표면을 노광, 현상, 에칭의 공정을 통하여 실장 패드(32)와 회로패턴을 형성한다. 이 경우 쓰루홀(Through hole)(25) 및 접속 비아(Via)(26)를 함께 형성할 수 있다.(b) the insulating layer 21 and the metal layer 22 are sequentially stacked by heating and pressing, and then (c) the surface of the metal layer 22 is exposed to the mounting pads 32 through exposure, development, and etching. A circuit pattern is formed. In this case, a through hole 25 and a connection via 26 may be formed together.

그 후, (d) 상기 (c)단계에서 형성된 실장 패드(32)상에 솔더 페이스트(42)를 도포하고 리플로우 가열을 통하여 소자(20)를 고정시켜 소자 매립형 인쇄회로기판을 얻는다.Thereafter, (d) the solder paste 42 is applied on the mounting pad 32 formed in the step (c), and the device 20 is fixed by reflow heating to obtain an element-embedded printed circuit board.

그러나 이러한 공정에서 인쇄회로기판에 매립된 소자와 기판 표면에 실장되는 소자의 크기는 절연층이 적층됨에 따라 두께와 강성이 늘어나게 되어 서로 상이한 특수한 소자이어야 하고 소자 매립후 표면 실장시에 열을 가하여 소자를 고정할 때 솔더가 재용융이 발생되어 내부 전극 소자의 전극간 쇼트가 생기는 문제점이 발생한다.However, in this process, the size of the device embedded in the printed circuit board and the device mounted on the surface of the substrate should be a special device different from each other by increasing the thickness and rigidity as the insulating layers are stacked. When fixing the solder, re-melt is generated, a problem occurs that the short between the electrodes of the internal electrode element occurs.

또한, 솔더 사용시 솔더 페이스트를 인쇄하여 검사하고 리플로우(Reflow), 디플럭스(Deflux)공정등을 거쳐야 하기 때문에 생산시간이나 비용이 증가하는 문제점도 존재한다.In addition, there is a problem in that production time or cost increases because solder paste must be printed and inspected and subjected to reflow and deflux processes.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 소자 매립형 인쇄회로기판에 있어서 내부에 실장되는 소자를 전극 패드상에 고정할 때 솔더를 사용하는 공정을 거치지 않고 전극 패드상에 범프를 이용하여 소자와 전극 패드를 고정시키는 공정을 수행하여 소자를 고정시키는 공정을 단순화할 수 있게 된다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an electrode pad without fixing a device mounted on the electrode pad in a device-embedded printed circuit board without using a solder process. The process of fixing the device and the electrode pad by using the bump can simplify the process of fixing the device.

아울러, 소자 고정시 기존의 솔더를 사용하는 공정을 사용하지 않음으로써 소자의 표면 실장시 솔더 사용에 따른 재용융에 의해 전극 소자의 전극간에 쇼트가 발생하는 회로불량을 방지할 수 있는데 또 다른 목적이 있다.In addition, it is possible to prevent a short circuit between the electrodes of the electrode element by remelting due to the use of solder during surface mounting of the device by not using a conventional solder process to fix the device. have.

상술한 과제를 해결하기 위하여 제공되는 본 발명의 구성은 (A) 기판상에 제 1전극 패드를 형성하는 단계; (B) 상기 제 1전극 패드상에 제 1범프를 형성하는 단계; (C) 열과 압력을 가하여 상기 제 1범프상에 제 1소자를 접합시키는 단계; (D) 상기 기판상에 절연층과 금속층을 순차적으로 적층하고 표층부에 회로패턴을 형성하는 단계; 를 포함하는 것을 특징으로 하는 소자 매립형 인쇄회로기판의 제조방법을 제공하여 소자와 전극패드를 고정함에 있어 기존의 솔더를 사용하는 공정을 생략하여 공정을 단순화하여 제품 생산에 대한 생산 시간 및 비용을 절감할 수 있게 된다.SUMMARY OF THE INVENTION A configuration of the present invention provided to solve the above problems includes (A) forming a first electrode pad on a substrate; (B) forming a first bump on the first electrode pad; (C) bonding the first element on the first bump by applying heat and pressure; (D) sequentially stacking an insulating layer and a metal layer on the substrate and forming a circuit pattern on the surface layer portion; Provides a method for manufacturing a device-embedded printed circuit board, comprising a step of eliminating the process of using a conventional solder in fixing the device and the electrode pad to simplify the process to reduce the production time and cost for product production You can do it.

특히, 상술한 제조공정에서의 상기 (A)단계의 기판은, 금속층이거나,In particular, the substrate of step (A) in the above-described manufacturing process is a metal layer,

절연층과 금속층이 순차적으로 적층되었거나, 금속층, 절연층, 금속층이 순차적으로 적층된 것을 특징으로 할 수 있다.The insulating layer and the metal layer may be sequentially stacked, or the metal layer, the insulating layer, and the metal layer may be sequentially stacked.

또한, 상기 (B)단계의 제 1범프는, 솔더 범프, 스터드 범프(Stud bump) 또는 Au 도금 범프 중 어느 하나인 것을 특징으로 하여 인쇄회로기판 내부에 매립되는 소자 고정시 기존의 솔더를 사용하는 공정을 거치지 않고 전극 패드상에 범프를 형성하여 소자를 고정함으로써 공정을 단순화 할 수 있으며, 상기 (B)단계 이후에, 상기 제 1범프를 코이닝(Coining)하는 단계를 더 포함하는 것을 특징으로 하여 필요한 경우 편평도를 확보할 수 있게 한다.In addition, the first bump of the step (B) is any one of a solder bump, a stud bump or an Au plating bump, characterized in that using the existing solder when fixing the device embedded in the printed circuit board It is possible to simplify the process by fixing the device by forming a bump on the electrode pad without going through the process, and after the step (B), further comprising the step of coining the first bump (Coining) If necessary, to ensure the flatness.

아울러, 상기 (D)단계는, (D-1) 상기 표층부에 제 2 전극 패드와 회로패턴을 형성하는 단계; (D-2) 상기 제 2 전극 패드상에 제 2범프를 형성하는 단계; (D-3) 열과 압력을 가하여 상기 제 2범프상에 제 2소자를 접합시키는 단계; 를 포함하는 것을 특징으로 하여 인쇄회로기판의 표층부에 소자를 실장함에 있어 범프를 형성하여 소자를 고정할 수도 있으며, 상기 (D)단계는, (d-1) 상기 표층부에 제 2전극 패드와 회로패턴을 형성하는 단계; (d-2) 상기 제 2전극 패드상에 솔더 페이스트를 인쇄하는 단계; (d-3) 상기 솔더 페이스트상에 제 2소자를 위치시키는 단계; (d-4) 상기 솔더 페이스트를 리플로우(Reflow) 가열하여 제 2전극 패드상에 제 2소자를 고정시키는 단계; (d-5) 플럭스를 제거하는 디플럭스(Deflux) 단계; 를 포함하는 것을 특징으로 하여 인쇄회로기판의 표층부에 소자 실장시 일반적인 솔더 페이스트를 인쇄하여 소자를 고정시키는 공정을 수행할 수도 있다.In addition, the step (D), (D-1) forming a second electrode pad and a circuit pattern on the surface layer; (D-2) forming a second bump on the second electrode pad; (D-3) bonding a second device on the second bump by applying heat and pressure; In the mounting of the device on the surface layer portion of the printed circuit board, it may include a bump to fix the device, the step (D), (d-1) the second electrode pad and the circuit portion in the surface layer portion Forming a pattern; (d-2) printing solder paste on the second electrode pads; (d-3) placing a second device on the solder paste; (d-4) reflowing the solder paste to fix a second device on a second electrode pad; (d-5) Deflux step of removing flux; It may include a step of printing a general solder paste when the device is mounted on the surface layer of the printed circuit board to fix the device.

특히, 상기 (D-2)의 제 2범프는, 솔더 범프, 스터드 범프 또는 Au 도금 범프 중 어느 하나인 것을 특징으로 할 수 있으며, (D-2) 단계 이후에, 상기 제 2범프를 코이닝하는 단계를 더 포함하는 것을 특징으로 하여 범프의 편평도를 확보할 수 있도록 한다.In particular, the second bump of (D-2) may be any one of solder bumps, stud bumps, or Au plating bumps, and after step (D-2), coining the second bumps It characterized in that it further comprises a step to ensure the flatness of the bump.

또한, 소자가 매립된 인쇄회로기판에 있어서, 상기 인쇄회로기판의 내층부에 형성된 제 1전극 패드; 상기 제 1전극 패드상에 형성된 제 1범프; 열과 압력을 통해 상기 제 1범프상에 고정된 제 1소자; 를 포함하는 것을 특징으로 하는 소자 매립형 인쇄회로기판을 제공할 수 있다.In addition, a printed circuit board in which the device is embedded, the printed circuit board comprising: a first electrode pad formed on an inner layer of the printed circuit board; A first bump formed on the first electrode pad; A first element fixed on the first bump through heat and pressure; It may provide an element-embedded printed circuit board comprising a.

특히 상기 제 1전극 패드 하단의 지지층은, 금속층이거나, 절연층과 금속층이 순차적으로 적층되었거나, 금속층, 절연층, 금속층이 순차적으로 적층된 것을 특징으로 할 수 있으며, 상기 제 1범프는, 솔더 범프, 스터드 범프 또는 Au 도금 범프 중 어느 하나인 것을 특징으로 하여 솔더 페이스트를 이용하지 않고 범프를 사용하여 소자를 내부의 전극 패드상에 실장할 수 있게 한다.In particular, the support layer below the first electrode pad may be a metal layer, or an insulating layer and a metal layer may be sequentially stacked, or a metal layer, an insulating layer, and a metal layer may be sequentially stacked, and the first bump may include solder bumps. , Stud bump or Au plating bump, so that the device can be mounted on the internal electrode pad using bump without using solder paste.

또한, 상기 인쇄회로기판의 표층부는, 제 2전극 패드가 형성되고, 상기 제 2 전극 패드상에 형성된 제 2범프를 매개로 제 2소자를 고정시키는 것을 특징으로 하여 인쇄회로기판의 표층부에 소자를 실장할 수 있으며, 상기 제 2범프는, 솔더 범프, 스터드 범프, Au 도금 범프 중 어느 하나인 것을 특징으로 할 수 있다.In addition, the surface layer portion of the printed circuit board, the second electrode pad is formed, the second element is fixed to the medium via the second bump formed on the second electrode pad, the device on the surface layer portion of the printed circuit board The second bump may be any one of a solder bump, a stud bump, and an Au plating bump.

아울러, 상기 인쇄회로기판의 표층부는, 제 2전극 패드가 형성되고 상기 제 2전극 패드상에 인쇄된 솔더 페이스트를 리플로우 가열하여 제 2소자를 고정시키는 것을 특징으로 하는 소자 매립형 인쇄회로기판을 제공하여 소자를 인쇄회로기판의 표층부에 실장함에 있어 범프를 이용하는 것 외에도 일반적인 솔더 페이스트를 이 용할 수도 있게 한다.In addition, the surface layer portion of the printed circuit board, a second electrode pad is formed and the device embedded type printed circuit board, characterized in that to fix the second element by reflow heating the solder paste printed on the second electrode pad. In addition to the bumps used in mounting the device on the surface layer of the printed circuit board, a general solder paste may be used.

본 발명에 따르면, 인쇄회로기판 내부에 소자를 매립함에 있어서, 인쇄회로기판의 내부에 형성된 전극 패드상에 범프를 형성하고 열과 압력을 이용하여 소자를 상기 전극 패드상에 실장함으로써 공정의 단순화가 가능해져 소자가 매립된 인쇄회로기판의 제작시 생산시간이나 비용을 절감할 수 있는 효과를 가지게 된다. 즉, 전극 패드상에 솔더 페이스트를 인쇄하여 솔더를 검사하고 리플로우 가열을 행하여 소자를 전극 패드상에 고정시킨 후, 디플럭스 공정과 세정을 거쳐 건조와 검사를 행하는 공정을 단순화할 수 있게 된다.According to the present invention, in embedding an element in a printed circuit board, bumps are formed on an electrode pad formed in the printed circuit board and the process is simplified by mounting the element on the electrode pad using heat and pressure. As a result, the manufacturing time of the printed circuit board with the device embedded therein can be reduced in production time or cost. In other words, the solder paste is printed on the electrode pad to inspect the solder, the reflow heating is performed to fix the element on the electrode pad, and the process of performing drying and inspection through the deflux process and cleaning can be simplified.

아울러, 인쇄회로기판의 내부에 실장된 소자를 솔더 페이스트를 이용하여 전극 패드상에 고정시킬 경우 소자의 표면실장시 열에 의해 내부의 솔더가 재용융되어 전극 패드사이로 흘러 들어 전극간 쇼트가 발생하는 것을 차단할 수 있는 효과를 가지게 된다.In addition, when the device mounted inside the printed circuit board is fixed on the electrode pad by using solder paste, the internal solder is remelted by heat during the surface mounting of the device and flows between the electrode pads, causing short between electrodes. It will have the effect of blocking.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에 서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Therefore, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.

도 2 및 도 3a 내지 도 3h는 본 발명에 따른 구체적인 제조공정에 대한 순서도 및 공정도를 도시한 것이다. 다만, 도 2는 소자 매립형 인쇄회로기판의 제조공정 중 소자를 전극 패드상에 실장한 후, 절연층과 금속층을 적층하여 회로패턴을 형성할 때 까지 단계의 순서도만을 도시하였다.2 and 3a to 3h illustrate a flow chart and process diagram for a specific manufacturing process according to the present invention. However, FIG. 2 illustrates only a flowchart of steps until a device is mounted on an electrode pad during a manufacturing process of a device-embedded printed circuit board, and an insulating layer and a metal layer are stacked to form a circuit pattern.

본 발명은 (A) 기판상에 제 1전극 패드를 형성하는 단계; (B) 상기 제 1전극 패드상에 제 1범프를 형성하는 단계; (C) 열과 압력을 가하여 상기 제 1범프상에 제 1소자를 접합시키는 단계; (D) 상기 기판상에 절연층과 금속층을 순차적으로 적층하고 표층부에 회로패턴을 형성하는 단계; 를 포함하는 것을 특징으로 하는 소자 매립형 인쇄회로기판의 제조방법을 요지로 하는 것으로, 인쇄회로기판의 내부에 매립된 소자 고정시 솔더 페이스트를 이용하지 않고 범프를 이용함으로써 공정의 단순화를 실현시키는 인쇄회로기판을 제공하는 것을 그 핵심으로 한다.(A) forming a first electrode pad on a substrate; (B) forming a first bump on the first electrode pad; (C) bonding the first element on the first bump by applying heat and pressure; (D) sequentially stacking an insulating layer and a metal layer on the substrate and forming a circuit pattern on the surface layer portion; A method of manufacturing a device-embedded printed circuit board, the method comprising: a printed circuit that simplifies the process by using bumps instead of solder paste when fixing a device embedded in the printed circuit board. It is at its core to provide a substrate.

구체적으로 도면을 참조하여 공정을 살펴보면, 도 3a 단계에서는 기판(110)상에 제 1소자(140)를 실장하기 위한 제 1전극 패드(120)를 형성한다. 상기 기판(110)은 금속층만으로 구성되어 있거나, 절연층과 금속층 또는 금속층, 절연층, 금속층이 순차적으로 적층되어 있는 것이 바람직하다. 이 경우, 상기 기판(110)상에는 제 1전극 패드(120)뿐 만이 아니라 회로패턴이 형성되어 있을 수 있다.(S 1단계)Specifically, referring to the drawing, in step 3a, the first electrode pad 120 for mounting the first device 140 is formed on the substrate 110. The substrate 110 may be formed of only a metal layer, or an insulating layer and a metal layer or a metal layer, an insulating layer, and a metal layer may be sequentially stacked. In this case, not only the first electrode pad 120 but also a circuit pattern may be formed on the substrate 110 (step S1).

도 3b 단계에서는 상기 제 1전극 패드(120)상에 제 1범프(130)를 형성한다(S 2단계). 종래의 솔더 페이스트를 인쇄하여 리플로우 가열을 통해 소자를 고정시킬 경우 인쇄회로기판의 표층부에 소자를 실장할 때, 내부의 솔더가 재용융되어 전극간 쇼트가 발생할 수 있으며, 솔더 페이스트를 사용할 경우 그에 따른 리플로우, 디플럭스 공정등 많은 시간과 비용이 소요되는데 반해, 범프를 사용하여 소자를 실장할 경우 공정의 단순화가 가능하며 전극간 쇼트 발생의 문제는 일어나지 않게 된다. 즉, 액티브 다이(Active die) 플립칩 범핑에 사용되는 방법을 소자 매립에 적용하는 것이다. 이때, 상기 범프(130)는 솔더 범프, 스터드 범프(Stud bump), Au 도금 범프를 사용할 수 있는데, 도 3b에서는 스터드 범프를 도시한 것이다. 스터드 범프란, 다이의 패드에 압착된 압착 볼 상에 일정 길이(높이)의 와이어(스터드)를 갖는 것을 부르고 있다. 일반적인 스터드 범프 공정에서의 스터드 범프는 일반적인 본딩 와이어 접착에서와 같이, 커필러리 구멍을 통해서 나온 금 등의 와이어 선단이 전기 방전에 의해 스터드 범프를 형성하기 위한 볼(ball)을 만든다. 그리고 커필러리 구멍을 통해서 생기는 초음파 등을 이용하여 볼을 반도체 칩 위에 있는 알루미늄 전극의 본딩 패드에 적정의 압력으로 눌려서 접착하고, 이어서 커필러리를 들어올려서 와이어를 끊어서, 적당한 크기를 갖는 스터드 범프를 형성하게 된다.In FIG. 3B, a first bump 130 is formed on the first electrode pad 120 (S2). When fixing a device through reflow heating by printing a conventional solder paste, when mounting the device on the surface layer of a printed circuit board, internal solder may be remelted to cause short circuit between electrodes. While it takes a lot of time and cost such as a reflow and a deflux process, it is possible to simplify the process when the device is mounted using bumps and there is no problem of shorting between electrodes. That is, the method used for the active die flip chip bumping is applied to the buried device. In this case, the bumps 130 may use solder bumps, stud bumps, and Au plating bumps, and FIG. 3B illustrates stud bumps. The stud bump is called having a wire (stud) of a predetermined length (height) on the crimping ball pressed onto the pad of the die. Stud bumps in a typical stud bump process, as in normal bonding wire bonding, lead the wire, such as gold, through the hole in the capillary to create a ball for forming the stud bump by electrical discharge. Then, using an ultrasonic wave generated through the hole in the capillary hole, the ball is pressed to the bonding pad of the aluminum electrode on the semiconductor chip with a proper pressure, and then the capillary is lifted up to break the wire to make a stud bump having a suitable size. Will form.

도 3c 단계에서는 상기 형성된 스터드 범프(130)간의 높이가 테일(tail)로 인해 상이한 경우 편평도 확보를 위해 코이닝(Coining)공정을 수행하는 것이 바람직하다.(S 2'단계)In step 3c, when the height between the formed stud bumps 130 is different due to a tail, it is preferable to perform a coining process to secure flatness.

이후 도 3d 단계에서는 열과 압력을 가하여 제 1범프(130)상에 제 1소자(140)를 고정시킬 수 있다(S 3단계). 솔더 페이스트가 아닌 범프를 사용함으로써 리플로우 공정이나 디플럭스 공정등을 수행하지 않게 되어 공정의 단순화가 가능해 지게 된다.Thereafter, in step 3d, the first device 140 may be fixed on the first bump 130 by applying heat and pressure (step S3). The use of bumps rather than solder paste eliminates the reflow process and deflux process, which simplifies the process.

다음으로 도 3e 단계에서는 상기 제 1소자(140)가 실장된 기판(110)상에 절연층(150)과 금속층(210)을 순차적으로 적층한다.(S 4단계) 이 경우 상기 절연층(150)과 금속층(210)은 가열, 가압을 가하여 적층하는 것이 바람직하다.Next, in step 3e, the insulating layer 150 and the metal layer 210 are sequentially stacked on the substrate 110 on which the first device 140 is mounted. (S4 step) In this case, the insulating layer 150 ) And the metal layer 210 are preferably laminated by applying heating and pressure.

도 3f 단계에서는 상기 적층한 금속층(210)을 통해 회로패턴(240)을 형성하며(S 5단계), 제 2소자(250)를 실장하기 위한 제 2전극 패드(220)와 제 2범프(230)를 형성할 수 있다. 이때, 제 2소자(250)를 실장하기 위하여 제 2범프(230)가 아닌 일반 솔더 페이스트를 제 2전극 패드(220)상에 인쇄할 수 있다. 솔더 페이스트를 인쇄하여 제 2소자를 인쇄회로기판의 표면에 실장할 경우, 상기 솔더 페이스트를 리플로우 가열하여 제 2전극 패드상에 제 2소자를 고정시키고 플럭스를 제거하는 디플럭스 공정을 수행할 수 있다. 다만, 도면에서는 제 2전극 패드(220)상에 제 2범프(230)를 형성한 것으로, 상기 제 2범프(230)는 솔더 범프, 스터드 범프(Stud bump), Au 도금 범프를 사용할 수 있으며, 그 중 스터드 범프를 도면에 도시한 것이다.In FIG. 3F, the circuit pattern 240 is formed through the stacked metal layers 210 (step S5), and the second electrode pad 220 and the second bump 230 for mounting the second device 250 are formed. ) Can be formed. In this case, in order to mount the second device 250, the general solder paste may be printed on the second electrode pad 220 instead of the second bump 230. When the solder paste is printed and the second element is mounted on the surface of the printed circuit board, the solder paste may be reflowed to fix the second element on the second electrode pad and to perform a deflux process of removing flux. have. However, in the drawing, the second bumps 230 are formed on the second electrode pads 220, and the second bumps 230 may use solder bumps, stud bumps, or Au plating bumps. The stud bump is shown in the figure.

이후 도 3g 단계에서는 상기 도 3f 단계에서의 스터드 범프가 테일로 인해 높이가 동일하지 않은 경우, 코이닝 공정을 수행할 수 있다.Thereafter, in step 3g, when the stud bumps in step 3f are not the same height due to the tail, a coining process may be performed.

다음으로 도 3h 단계에서는 열과 압력을 가하여 제 2범프(230)상에 제 2소자(250)를 고정시킴으로써 소자 매립형 인쇄회로기판을 제공할 수 있다.Next, in FIG. 3H, the device buried printed circuit board may be provided by fixing the second device 250 on the second bump 230 by applying heat and pressure.

상기 도 3a 내지 도 3h는 인쇄회로기판의 단면 중 소자와 전극 패드를 중점 으로 도시한 단면도이다. 따라서, 도 3a 단계의 기판(110)상에 회로패턴이 형성되어 있을 수 있고, 상기 기판(110)은 양면 동박적층판으로서 양쪽면에 회로패턴이 형성되어 있을 수도 있으며, 일반적인 공정으로 쓰루홀과 층간 접속 비아등을 형성할 수도 있다. 또한, 본 발명은 단층 뿐 아니라 다층기판에서도 동일한 공정을 적용하여 소자 매립형 인쇄회로기판과 그 제조방법을 제공할 수 있다.3A to 3H are cross-sectional views illustrating elements and electrode pads in cross-sections of printed circuit boards. Accordingly, a circuit pattern may be formed on the substrate 110 of FIG. 3A, and the circuit pattern may be formed on both sides of the substrate 110 as a double-sided copper-clad laminate. Connection vias may be formed. In addition, the present invention can provide a device-embedded printed circuit board and a method of manufacturing the same by applying the same process to a multilayer board as well as a single layer.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been disclosed in the drawings and specification above. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1은 종래 기술에 따른 소자 매립형 인쇄회로기판의 제조 공정도이다.1 is a manufacturing process diagram of a device-embedded printed circuit board according to the prior art.

도 2는 본 발명의 바람직한 일 실시 형태에 따른 소자 매립형 인쇄회로기판 제조방법의 흐름도이다.2 is a flowchart of a method of manufacturing an element-embedded printed circuit board according to an exemplary embodiment of the present invention.

도 3a 내지 도 3h는 본 발명의 바람직한 일 실시 형태에 따른 소자 매립형 인쇄회로기판의 제조 공정도이다.3A to 3H are manufacturing process diagrams of a device-embedded printed circuit board according to a preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호설명><Code Description of Main Parts of Drawing>

110: 기판 120: 제 1전극 패드110 substrate 120 first electrode pad

130: 제 1범프 140: 제 1소자130: first bump 140: first element

150: 절연층 210: 금속층150: insulating layer 210: metal layer

220: 제 2전극 패드 230: 제 2범프220: second electrode pad 230: second bump

240: 회로패턴 250: 제 2소자240: circuit pattern 250: second element

Claims (14)

(A) 기판상에 제 1전극 패드를 형성하는 단계;(A) forming a first electrode pad on the substrate; (B) 커필러리에서 스터드 범프를 형성하기 위한 볼을 형성하는 단계;(B) forming a ball for forming a stud bump in the capillary; (C) 상기 볼을 상기 제 1전극 패드 상에 미리 결정된 압력으로 눌러서 접착하는 단계;(C) pressing the ball onto the first electrode pad at a predetermined pressure to bond the ball; (D) 상기 커필러리를 들어올려서 와이어를 끊어서 제1 범프를 형성하는 단계;(D) lifting the capillary to break a wire to form a first bump; (E) 상기 제 1범프를 코이닝(Coining)하는 단계;(E) coining the first bumps; (F) 열과 압력을 가하여 상기 제 1범프상에 제 1소자를 접합시키는 단계;(F) bonding a first device on the first bump by applying heat and pressure; (G) 상기 기판상에 절연층과 금속층을 순차적으로 적층하고 표층부에 회로패턴을 형성하는 단계;(G) sequentially stacking an insulating layer and a metal layer on the substrate and forming a circuit pattern on the surface layer portion; 를 포함하는 것을 특징으로 하는 소자 매립형 인쇄회로기판의 제조방법.Method for manufacturing a device buried printed circuit board comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 (A)단계의 기판은,The substrate of step (A), 금속층이거나,Metal layer, 절연층과 금속층이 순차적으로 적층되었거나,The insulation layer and the metal layer are stacked in this order, 금속층, 절연층, 금속층이 순차적으로 적층된 것을 특징으로 하는 소자 매립형 인쇄회로기판의 제조방법.A method of manufacturing a device-embedded printed circuit board, wherein a metal layer, an insulating layer, and a metal layer are sequentially stacked. 삭제delete 삭제delete 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 (G)단계는,Step (G), (G-1) 상기 표층부에 제 2 전극 패드와 회로패턴을 형성하는 단계;(G-1) forming a second electrode pad and a circuit pattern on the surface layer portion; (G-2) 상기 제 2 전극 패드상에 제 2범프를 형성하는 단계;(G-2) forming a second bump on the second electrode pad; (G-3) 열과 압력을 가하여 상기 제 2범프상에 제 2소자를 접합시키는 단계;(G-3) bonding a second device on the second bump by applying heat and pressure; 를 포함하는 것을 특징으로 하는 소자 매립형 인쇄회로기판의 제조방법.Method for manufacturing a device buried printed circuit board comprising a. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 (G)단계는,Step (G), (G-1) 상기 표층부에 제 2전극 패드와 회로패턴을 형성하는 단계;(G-1) forming a second electrode pad and a circuit pattern on the surface layer portion; (G-2) 상기 제 2전극 패드상에 솔더 페이스트를 인쇄하는 단계;(G-2) printing solder paste on the second electrode pads; (G-3) 상기 솔더 페이스트상에 제 2소자를 위치시키는 단계;(G-3) placing a second device on the solder paste; (G-4) 상기 솔더 페이스트를 리플로우(Reflow) 가열하여 제 2전극 패드상에 제 2소자를 고정시키는 단계;(G-4) reflowing the solder paste to fix a second device on a second electrode pad; (G-5) 플럭스를 제거하는 디플럭스(Deflux) 단계;(G-5) Deflux step of removing flux; 를 포함하는 것을 특징으로 하는 소자 매립형 인쇄회로기판의 제조방법.Method for manufacturing a device buried printed circuit board comprising a. 삭제delete 청구항 6에 있어서,The method according to claim 6, 상기 (G-2) 단계 이후에,After the step (G-2), 상기 제 2범프를 코이닝하는 단계를 더 포함하는 것을 특징으로 하는 소자 매립형 인쇄회로기판의 제조방법.And coining the second bumps. 소자가 매립된 인쇄회로기판에 있어서,In a printed circuit board in which the device is embedded, 상기 인쇄회로기판의 내층부에 형성된 제 1전극 패드;A first electrode pad formed on an inner layer of the printed circuit board; 커필러리에서 스터드 범프를 형성하기 위한 볼을 형성하고 상기 볼을 상기 제 1전극 패드 상에 미리 결정된 압력으로 눌러서 접착하고, 상기 커필러리를 들어올려서 와이어를 끊어서 형성되며, 코이닝(Coining) 공정이 처리된 제 1범프;A ball is formed to form a stud bump in a capillary and is pressed by pressing the ball on the first electrode pad at a predetermined pressure, and is formed by lifting the capillary to break a wire, and coining The first bump to be processed; 열과 압력을 통해 상기 제 1범프상에 고정된 제 1소자;A first element fixed on the first bump through heat and pressure; 를 포함하는 것을 특징으로 하는 소자 매립형 인쇄회로기판.A device buried printed circuit board comprising a. 청구항 9에 있어서,The method according to claim 9, 상기 제 1전극 패드 하단의 지지층은,The support layer at the bottom of the first electrode pad, 금속층이거나,Metal layer, 절연층과 금속층이 순차적으로 적층되었거나,The insulation layer and the metal layer are stacked in this order, 금속층, 절연층, 금속층이 순차적으로 적층된 것을 특징으로 하는 소자 매립형 인쇄회로기판.An element-embedded printed circuit board, wherein a metal layer, an insulating layer, and a metal layer are sequentially stacked. 삭제delete 청구항 10에 있어서,The method according to claim 10, 상기 인쇄회로기판의 표층부는,The surface layer portion of the printed circuit board, 제 2전극 패드가 형성되고,A second electrode pad is formed, 상기 제 2 전극 패드상에 형성된 제 2범프를 매개로 제 2소자를 고정시키는 것을 특징으로 하는 소자 매립형 인쇄회로기판.And a second device fixed through the second bump formed on the second electrode pad. 삭제delete 청구항 10에 있어서,The method according to claim 10, 상기 인쇄회로기판의 표층부는,The surface layer portion of the printed circuit board, 제 2전극 패드가 형성되고 상기 제 2전극 패드상에 인쇄된 솔더 페이스트를 리플로우 가열하여 제 2소자를 고정시키는 것을 특징으로 하는 소자 매립형 인쇄회로기판.And a second electrode pad is formed to fix the second element by reflow heating the solder paste printed on the second electrode pad.
KR1020090122331A 2009-12-10 2009-12-10 Printed circuit board and manufacturing method thereof Expired - Fee Related KR101086833B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090122331A KR101086833B1 (en) 2009-12-10 2009-12-10 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122331A KR101086833B1 (en) 2009-12-10 2009-12-10 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20110065710A KR20110065710A (en) 2011-06-16
KR101086833B1 true KR101086833B1 (en) 2011-11-25

Family

ID=44398764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122331A Expired - Fee Related KR101086833B1 (en) 2009-12-10 2009-12-10 Printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101086833B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744606B1 (en) * 2006-06-21 2007-08-01 삼성전기주식회사 Package Board Manufacturing Method
KR100763345B1 (en) * 2006-08-30 2007-10-04 삼성전기주식회사 Manufacturing Method of Electronic Circuit Board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744606B1 (en) * 2006-06-21 2007-08-01 삼성전기주식회사 Package Board Manufacturing Method
KR100763345B1 (en) * 2006-08-30 2007-10-04 삼성전기주식회사 Manufacturing Method of Electronic Circuit Board

Also Published As

Publication number Publication date
KR20110065710A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP6081044B2 (en) Manufacturing method of package substrate unit
JP4361826B2 (en) Semiconductor device
EP0715355A2 (en) Cap to close off open via holes in PCBs
JP2008300507A (en) Wiring substrate and manufacturing process of the same
JP5934154B2 (en) Substrate structure on which electronic components are mounted and method for manufacturing the same
JP2020035848A (en) Printed wiring board and method of forming solder resist
US9374903B2 (en) Multilayer printed wiring board for mounting semiconductor element
JP2001119147A (en) Multilayer board incorporating electronic device and production method therefor
KR101061792B1 (en) Chip embedded printed circuit board and manufacturing method
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
KR101103302B1 (en) Printed circuit board and manufacturing method thereof
JP4266717B2 (en) Manufacturing method of semiconductor device
JP4759041B2 (en) Electronic component built-in multilayer board
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP4638657B2 (en) Electronic component built-in multilayer board
KR101086833B1 (en) Printed circuit board and manufacturing method thereof
JP5369875B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2008218552A (en) Mounting substrate and mounting method for electronic part
KR101148494B1 (en) A semiconductor device comprsing a connecting metal layer and a method of manufacturing the same
KR101184784B1 (en) Method for manufacturing substrate with built-in electronic component and substrate with built-in electronic component
JP5601413B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
KR101086839B1 (en) Device embedded printed circuit board and its manufacturing method
KR100997880B1 (en) Method of connecting and manufacturing a pad and a board of a chip embedded board and a multifunctional printed circuit board using the same
JP4955997B2 (en) Circuit module and method of manufacturing circuit module
JP2002151618A (en) Build-up printed wiring board and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20181119

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20181119

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301