[go: up one dir, main page]

KR101101568B1 - Method for manufacturing high frequency package and high frequency package produced thereby - Google Patents

Method for manufacturing high frequency package and high frequency package produced thereby Download PDF

Info

Publication number
KR101101568B1
KR101101568B1 KR1020090112551A KR20090112551A KR101101568B1 KR 101101568 B1 KR101101568 B1 KR 101101568B1 KR 1020090112551 A KR1020090112551 A KR 1020090112551A KR 20090112551 A KR20090112551 A KR 20090112551A KR 101101568 B1 KR101101568 B1 KR 101101568B1
Authority
KR
South Korea
Prior art keywords
high frequency
mold part
frequency package
forming
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090112551A
Other languages
Korean (ko)
Other versions
KR20110055925A (en
Inventor
임남균
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090112551A priority Critical patent/KR101101568B1/en
Publication of KR20110055925A publication Critical patent/KR20110055925A/en
Application granted granted Critical
Publication of KR101101568B1 publication Critical patent/KR101101568B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

충격에 강하고 전자파 차폐 성능이 우수한 고주파 패키지 제조 방법 및 고주파 패키지가 개시된다.Disclosed are a high frequency package manufacturing method and a high frequency package that are strong in impact and excellent in electromagnetic shielding performance.

상기 고주파 패키지 제조 방법은, 회로 기판 상면에 복수의 개별 패키지 영역을 설정하고, 각 개별 고주파 패키지 영역에 전자부품을 실장하기 위한 회로 패턴 및 접지를 위한 접지 패드를 형성하는 단계; 상기 회로 패턴에 접속하도록 상기 전자부품을 실장하는 단계; 상기 개별 고주파 패키지 영역 각각에, 상기 접지 패드가 노출되도록 상기 전자부품을 비도전성 수지재로 몰딩하여 제1 몰드부를 형성하는 단계; 상기 접지 패드와 접속하도록 일체형으로, 상기 개별 고주파 패키지 영역에 형성된 제1 몰드부들을 도전성 수지재로 몰딩하여 제2 몰드부를 형성하는 단계; 및 상기 회로 기판, 상기 전자부품, 상기 제1 몰드부 및 상기 제2 몰드부를 포함하는 구조물을 상기 개별 고주파 패키지 영역 단위로 분할하는 단계를 포함할 수 있다.The high frequency package manufacturing method includes: setting a plurality of individual package regions on an upper surface of a circuit board, and forming a circuit pattern for mounting an electronic component on each individual high frequency package region and a ground pad for grounding; Mounting the electronic component to connect to the circuit pattern; Forming a first mold part on each of the individual high frequency package regions by molding the electronic component with a non-conductive resin material to expose the ground pad; Forming a second mold part by molding a first mold part formed in the individual high frequency package region with a conductive resin material so as to be connected to the ground pad; And dividing a structure including the circuit board, the electronic component, the first mold part, and the second mold part into the individual high frequency package region units.

고주파, 패키지, 시스템 온 칩(SOC), 시스템 인 패키지(SIP), 전자파, 차폐, 몰드, 수지, 도전성, 비도전성, 접지 High Frequency, Package, System on Chip (SOC), System In Package (SIP), Electromagnetic Wave, Shielding, Mold, Resin, Conductive, Non-Conductive, Ground

Description

고주파 패키지 제조 방법 및 이에 의해 제조되는 고주파 패키지{HIGH FREQUENCY PACKAGE AND METHOD FOR MANUFACTURING THE SAME}High frequency package manufacturing method and high frequency package manufactured by this {{HIGH FREQUENCY PACKAGE AND METHOD FOR MANUFACTURING THE SAME}

본 발명의 고주파 패키지의 제조 방법 및 그에 의해 제조되는 고주파 패키지에 관한 것으로, 더욱 상세하게는 전자파 간섭 및 전자파 내성이 강한 차폐 구조를 갖는 고주파 패키지 제조 방법 및 그에 의해 제조되는 고주파 패키지에 관한 것이다.The present invention relates to a method for manufacturing a high frequency package and a high frequency package manufactured thereby, and more particularly, to a high frequency package manufacturing method having a shielding structure with strong electromagnetic interference and electromagnetic resistance and a high frequency package manufactured by the same.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and weight reduction of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술 뿐만 아니라, 다수의 개별 소자들을 원칩화 하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic components, not only a technology for reducing individual sizes of mounting components, but also a system on chip (SOC) technology for one-chip multiple individual components or a plurality of individual components in one package System In Package (SIP) technology that integrates into a system is required.

특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 패키지는 소형화 뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비하게 된다.In particular, high frequency packages that handle high frequency signals, such as portable TV (DMB or DVB) modules or network modules, are equipped with various electromagnetic shielding structures in order to realize miniaturization and excellent electromagnetic interference (EMI) or electromagnetic immunity (EMS) characteristics. Done.

일반적인 고주파 패키지에서, 고주파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 금속 케이스 구조가 널리 알려져 있다. 일반적인 고주파 패키지에 적용되는 금속 케이스는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.In a general high frequency package, a metal case structure for mounting high frequency shields and then covering the individual elements on a substrate is widely known. The metal case applied to the general high frequency package is intended to shield electromagnetic elements by covering all the individual elements to protect the internal individual elements from external shocks and to be electrically connected to ground.

그러나, 이러한 금속 케이스는 자체가 외부 충격에 비교적 강하지 못하며, 기판과 완전 밀착되기 어려워 전자파를 차폐하는 효과가 우수하지 못한 문제점이 있다.However, such a metal case itself is not relatively resistant to external shocks, and it is difficult to be in close contact with the substrate so that the effect of shielding electromagnetic waves is not excellent.

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 전자파 차폐 성능이 우수한 고주파 패키지 제조 방법을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.The present invention is to solve the problem to provide a high frequency package manufacturing method excellent in electromagnetic shielding performance while protecting the individual elements therein.

또한, 본 발명은 상기 고주파 패키지 제조 방법에 의해 제조된 고주파 패키지를 제공하는 것을 해결하고자 하는 기술적 과제로 한다.In addition, the present invention is to provide a high frequency package manufactured by the high frequency package manufacturing method to solve the technical problem.

상기 기술적 과제를 해결하기 위한 수단으로서, 본 발명은,As a means for solving the above technical problem, the present invention,

회로 기판 상면에 복수의 개별 고주파 패키지 영역을 설정하고, 각 개별 고주파 패키지 영역에 전자부품을 실장하기 위한 회로 패턴 및 접지를 위한 접지 패드를 형성하는 단계;Setting a plurality of individual high frequency package regions on an upper surface of the circuit board, and forming a circuit pattern for mounting an electronic component on each individual high frequency package region and a ground pad for grounding;

상기 회로 패턴에 접속하도록 상기 전자부품을 실장하는 단계;Mounting the electronic component to connect to the circuit pattern;

상기 개별 고주파 패키지 영역 각각에, 상기 접지 패드가 노출되도록 상기 전자부품을 비도전성 수지재로 몰딩하여 제1 몰드부를 형성하는 단계;Forming a first mold part on each of the individual high frequency package regions by molding the electronic component with a non-conductive resin material to expose the ground pad;

상기 접지 패드와 접속하도록 일체형으로, 상기 개별 고주파 패키지 영역에 형성된 제1 몰드부들을 도전성 수지재로 몰딩하여 제2 몰드부를 형성하는 단계; 및Forming a second mold part by molding a first mold part formed in the individual high frequency package region with a conductive resin material so as to be connected to the ground pad; And

상기 회로 기판, 상기 전자부품, 상기 제1 몰드부 및 상기 제2 몰드부를 포함하는 구조물을 상기 개별 고주파 패키지 영역 단위로 분할하는 단계Dividing the structure including the circuit board, the electronic component, the first mold part, and the second mold part into the individual high frequency package region units

를 포함하는 고주파 패키지 제조 방법을 제공한다.It provides a high frequency package manufacturing method comprising a.

본 발명의 일실시형태에서, 상기 제1 몰드부를 형성하는 단계는, 상기 제1 몰드부에 의해 몰딩되는 상기 회로 기판 상면으로부터 상기 제1 몰드부에 의해 노출되는 상기 회로 기판 상면으로 연장되어 형성된 홈 형태의 벤트구를 형성하는 단계 및 상기 개별 고주파 패키지 영역 각각에, 상기 접지 패드가 노출되도록 상기 전자부품을 비도전성 수지재로 몰딩하여 제1 몰드부를 형성하는 단계를 포함할 수 있다.In an embodiment of the present disclosure, the forming of the first mold part may include a groove extending from an upper surface of the circuit board molded by the first mold part to an upper surface of the circuit board exposed by the first mold part. The method may include forming a vent hole having a shape, and forming a first mold part by molding the electronic component with a non-conductive resin material to expose the ground pad to each of the individual high frequency package regions.

본 발명의 일실시형태에서, 상기 제1 몰드부는 핀 게이트 몰딩법을 이용하여 형성될 수 있다.In one embodiment of the present invention, the first mold portion may be formed using a fin gate molding method.

본 발명의 일실시형태에서, 상기 접지 패드를 형성하는 단계는, 상기 회로 기판 상면으로부터 하면까지 형성된 도전성 비아홀을 형성하는 단계와, 상기 도전성 비아홀과 접속하도록 상기 회로 기판 상면에 상기 접지 패드를 형성하는 단계 및 상기 도전성 비아홀과 접속하도록 상기 회로 기판 하면에 형성되며 패키지 외부의 접지단자와 접속하는 외부 접속 단자를 형성하는 단계를 포함할 수 있다.In an embodiment of the present disclosure, the forming of the ground pad may include forming a conductive via hole formed from an upper surface to a lower surface of the circuit board, and forming the ground pad on an upper surface of the circuit board so as to be connected to the conductive via hole. And forming an external connection terminal formed on a lower surface of the circuit board so as to contact the conductive via hole and connecting to a ground terminal outside the package.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

본 발명에 따르면, 개별 소자를 비도전성 수지재로 몰딩하여 제1 몰딩부를 구비함으로써 개별 소자를 강한 외부에 충격으로부터 효과적으로 보호할 수 있는 효과가 있다. 특히, 개별 소자를 비도전성 수지재로 몰딩하는 핀 게이트 몰딩 공정에서 몰드부의 내부에 존재할 수 있는 공기를 외부로 배출할 수 있는 벤트구를 구비하게 함으로써 몰드부 내에 공기가 잔류하는 불량을 제거할 수 있는 효과가 있다.According to the present invention, by molding the individual elements with a non-conductive resin material and having a first molding part, there is an effect that the individual elements can be effectively protected from impact on a strong outside. In particular, in the pin gate molding process of molding the individual elements with a non-conductive resin material, a vent hole capable of discharging air that may exist inside the mold part to the outside can eliminate defects in which air remains in the mold part. It has an effect.

또한, 본 발명에 따르면, 비도전성 수지재의 외부로 접지와 연결되도록 형성되는 도전성 수지재로 이루어진 제2 몰딩부를 구비함으로써 개별 소자의 충격 보호 효과를 강화함과 동시에 매우 우수한 전자파 차폐의 효과를 얻을 수 있다.In addition, according to the present invention, by providing a second molding portion made of a conductive resin material which is formed to be connected to the ground to the outside of the non-conductive resin material, it is possible to enhance the impact protection effect of the individual elements and at the same time obtain an excellent electromagnetic shielding effect. .

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiment of this invention is provided in order to demonstrate this invention more completely to the person skilled in the art to which this invention belongs. Therefore, it should be noted that the shape and size of the components shown in the drawings may be exaggerated for more clear explanation.

도 1 내지 도 5는 본 발명의 일실시형태에 따른 고주파 패키지 제조방법을 공정 순서대로 도시한 사시도이다. 특히, 각 도면의 (a)는 개별 고주파 패키지를 하나의 회로기판에 형성하는 공정을 도시한 전체 사시도이고, 각 도면의 (b)는 전체 사시도에서 개별 고주파 패키지 영역을 도시한 확대 사시도 또는 측면에서 절단한 단면을 도시한 측단면도 이다.1 to 5 are perspective views showing a high frequency package manufacturing method according to an embodiment of the present invention in the order of process. In particular, (a) of each figure is an overall perspective view showing a process of forming an individual high frequency package on one circuit board, and (b) of each figure is an enlarged perspective view or a side view of an individual high frequency package region in an overall perspective view. It is a side sectional view which shows the cut cross section.

먼저, 본 발명은 도 1에 도시한 것과 같이 회로 기판(10) 상에 접지 패드(11)와 회로 패턴(12)을 형성하는 것으로 시작된다.First, the present invention begins by forming the ground pad 11 and the circuit pattern 12 on the circuit board 10 as shown in FIG.

상기 회로 기판(10)은 일반적인 인쇄 회로 기판(PCB), 세라믹 기판 또는 글라스 기판 등과 같이 패키지의 성격에 따라 당 기술분야에서 적용되는 다양한 재질의 회로 기판을 채용할 수 있다. 상기 회로 기판(10) 상에는 접지를 위해 구비되는 접지 패드(11)와, 전자 부품들을 실장하기 위한 회로 패턴(12)이 형성될 수 있다. 상기 접지 패드(11)는 이후에 형성되는 제2 몰드부와 전기적으로 접속되어 제2 몰드부를 접지시키기 위해 구비되며, 상기 회로 패턴(12)은 집적 소자나, 통신 모듈 또는 수동소자 등과 같은 실장되는 전자 부품들의 전기적 연결을 위해 구비된다.The circuit board 10 may adopt a circuit board of various materials applied in the art according to the nature of the package, such as a general printed circuit board (PCB), a ceramic substrate or a glass substrate. A ground pad 11 provided for grounding and a circuit pattern 12 for mounting electronic components may be formed on the circuit board 10. The ground pad 11 is electrically connected to a second mold part to be formed later to ground the second mold part, and the circuit pattern 12 is mounted such as an integrated device, a communication module, or a passive device. It is provided for electrical connection of electronic components.

상기 접지 패드(11)는 제2 몰드부와 접속할 수 있도록 기판의 상면에 형성되나, 고주파 패키지의 외부로부터 제공되는 접지와 전기적으로 연결되기 위해 추가적인 연결구조를 필요로 할 수 있다. 도 5의 (b)에 도시된 측단면도를 참조하면, 접지 패드(11)를 형성하는 단계는, 상기 회로 기판(10) 상면으로부터 하면까지 형성된 도전성 비아홀(16)을 형성하는 단계와, 상기 도전성 비아홀(16)과 접속하도록 상기 회로 기판(10) 상면에 상기 접지 패드(11)를 형성하는 단계 및 상기 도전성 비아홀(16)과 접속하도록 상기 회로 기판(10) 하면에 형성되며 패키지 외부의 접지단자와 접속하는 외부 접속 단자(17)를 형성하는 단계를 포함할 수 있다.The ground pad 11 is formed on the upper surface of the substrate to be connected to the second mold part, but may require an additional connection structure to be electrically connected to the ground provided from the outside of the high frequency package. Referring to the side cross-sectional view illustrated in FIG. 5B, the forming of the ground pad 11 may include forming a conductive via hole 16 formed from an upper surface to a lower surface of the circuit board 10. Forming the ground pad 11 on the upper surface of the circuit board 10 to be connected to the via hole 16 and a ground terminal formed on the lower surface of the circuit board 10 to be connected to the conductive via hole 16. And forming an external connection terminal 17 to be connected with.

도 1의 (a)에 도시한 바와 같이, 하나의 회로 기판(10)에 상에는 다수의 고주파 패키지를 형성하기 위한 복수의 접지 패드(11) 및 회로 패턴(12)이 형성될 수 있다. 상기 회로 기판(10)의 상면은 하나의 개별 고주파 패키지를 형성하기 위한 영역이 종횡으로 복수개 구비될 수 있으며, 각 개별 고주파 패키지 영역에는 동일한 형상의 접지 패드(11) 및 회로 패턴(12)이 형성될 수 있다. 각 개별 고주파 패키지 사이의 경계는 추후 분할을 위한 분할선으로 적용될 수 있다.As shown in FIG. 1A, a plurality of ground pads 11 and circuit patterns 12 for forming a plurality of high frequency packages may be formed on one circuit board 10. The upper surface of the circuit board 10 may be provided with a plurality of regions vertically and horizontally for forming one individual high frequency package, and the ground pad 11 and the circuit pattern 12 having the same shape are formed in each individual high frequency package region. Can be. The boundary between each individual high frequency package may be applied as a dividing line for later dividing.

또한, 도 1의 (b)에 도시한 바와 같이, 하나의 개별 고주파 패키지 영역은 모서리 부분에 접지 패드(11)가 구비되고 영역의 중심부에 회로 패턴(12)이 형성될 수 있다. 이는 이후에 형성되는 제1 몰드부가 전자부품을 몰드하고, 제2 몰드부가 접지 패드(11)에 접속한 상태에서 제1 몰드부를 몰드하기 위해 필요한 구조로 이해될 수 있다.In addition, as illustrated in FIG. 1B, one individual high frequency package region may include a ground pad 11 at a corner portion thereof, and a circuit pattern 12 may be formed at the center of the region. This can be understood as a structure necessary for molding the first mold portion formed thereafter to mold the electronic component, and in the state where the second mold portion is connected to the ground pad 11.

다음으로, 도 2의 (a) 및 (b)에 도시한 바와 같이, 회로 패턴(12) 상에 다양한 전자 부품(13)을 실장한다. 상기 전자부품(13)은 고주파 회로에서 사용될 수 있는 모든 전자 소자를 포함하는 의미로 이해될 수 있다.Next, as shown in FIGS. 2A and 2B, various electronic components 13 are mounted on the circuit pattern 12. The electronic component 13 may be understood to include all electronic devices that can be used in a high frequency circuit.

다음으로, 도 3의 (a) 및 (b)에 도시한 바와 같이, 이전 단계에서 실장된 전자부품(13)을 비도전성 수지재를 이용하여 밀봉하여 제1 몰드부(14)를 형성한다. 이러한 비도전성 몰드부(14)는 실장된 전자 부품(13) 사이에 충진됨으로써, 전자 부품(13) 간의 전기적인 단락을 방지할 뿐만 아니라, 전자 부품(13)을 외부에서 둘러싸 고정함으로써 외부의 충격으로부터 전자 부품(13)을 안전하게 보호할 수 있게 된다.Next, as shown in FIGS. 3A and 3B, the electronic component 13 mounted in the previous step is sealed using a non-conductive resin material to form the first mold part 14. The non-conductive mold portion 14 is filled between the mounted electronic components 13 to prevent electrical shorts between the electronic components 13 as well as to externally surround and fix the electronic components 13 from the outside. It is possible to safely protect the electronic component 13 from the.

상기 제1 몰드부(14)는 전자 부품(13)과 직접 접촉하는 부재로서, 그 형상과 품질에 불량이 발생하지 않도록 형성하는 것이 중요한 조건이 된다. 몰드부의 내부에 공기가 잔류하게 되면 몰드의 강도나 형상에서 불량이 발생할 수 있으므로, 전자 부품(13)의 보호와 전체 고주파 패키지의 품질유지를 위해 몰드 공정에서 몰드 내부에 공기가 포함되는 것을 차단할 필요가 있다. 이러한 몰드 내부의 잔류 공기를 제거하기 위한 수단으로써 본 발명은, 도 3의(b)에 도시한 바와 같이, 제1 몰드부(14)가 형성되는 회로 기판(10) 상면으로부터 제1 몰드부(14)가 형성되지 않는 회로 기판(10)의 상면까지 홈 형태의 벤트구(AB)를 형성한다. 이러한 벤트구(AB)를 형성한 이후에 제1 몰드부(14)를 형성하고자 하는 영역의 정중앙부 상에 수지재가 주입되는 게이트를 배치하고, 이 게이트를 통하여 수지재를 강제 주입하는 핀 포인트 게이트 몰딩법을 적용할 수 있다. 제1 몰드부(14)를 형성하고자 하는 영역의 중심부터 수지재가 채워지면서 상기 벤트구(AB)를 통해 잔류하는 공기가 외부로 강제배출됨으로써 제1 몰드부(14)의 내부에 공기가 잔류하는 것을 방지할 수 있다.The first mold part 14 is a member in direct contact with the electronic component 13, and it is an important condition to form the first mold part 14 so that a defect does not occur in its shape and quality. If air remains inside the mold part, defects may occur in the strength or shape of the mold. Therefore, it is necessary to block air from being contained in the mold in the mold process in order to protect the electronic component 13 and maintain the quality of the entire high frequency package. There is. As a means for removing the residual air inside the mold, the present invention, as shown in Figure 3 (b), the first mold portion (from the upper surface of the circuit board 10, the first mold portion 14 is formed) ( A vent hole AB in the form of a groove is formed to the upper surface of the circuit board 10 on which no 14 is formed. After forming the vent hole AB, a gate in which the resin material is injected is disposed on the center portion of the region where the first mold part 14 is to be formed, and a pin point gate for forcibly injecting the resin material through the gate. The molding method can be applied. As the resin material is filled from the center of the region in which the first mold part 14 is to be formed, the remaining air is forced out of the outside through the vent port AB to allow the air to remain inside the first mold part 14. Can be prevented.

상기 벤트구(AB)는 이웃하는 개별 고주파 패키지 영역의 경계(DL)를 통과하여 상호 연결된 형태로 구비될 수 있다. 전술한 바와 같이, 상기 이웃하는 개별 고주파 패키지 영역의 경계(DL)는 이후 공정에서 개별 고주파 패키지로 분할하기 위한 선, 즉 다이싱 라인으로 이해될 수 있다.The vent port AB may be provided in the form of being connected to each other by passing through the boundary DL of neighboring individual high frequency package regions. As described above, the boundary DL of the neighboring individual high frequency package region may be understood as a line for dividing into individual high frequency packages in a subsequent process, that is, a dicing line.

다음으로, 도 4의 (a) 및 (b)에 도시한 바와 같이, 회로 기판(10) 상에 형성된 다수의 제1 몰드부(14)를 커버하고, 동시에 각 개별 고주파 패키지 영역에 구비된 접지 패드(11)와 접속하도록, 도전성 수지재를 이용하여 제2 몰드부(15)를 형성할 수 있다. 본 발명의 일실시형태는, 제2 몰드부(15)로 도전성 수지재를 채용함으로써, 제2 몰드부(15)와 접지 패드(11) 및 제2 몰드부(15)와 회로 기판(10) 상면의 밀착력을 더욱 우수하게 형성하여 전자파 차폐의 성능을 현저히 개선할 수 있다. 또한 상기 제2 몰드부(15)는 복수의 개별 고주파 패키지 영역에 포함된 제1 몰드부(14)를 포함하도록 일체형으로 형성하여 개별 패키지 단위로 몰드하는 공정에 비해 공정을 단순화할 수 있다.Next, as shown in FIGS. 4A and 4B, a plurality of first mold portions 14 formed on the circuit board 10 are covered, and at the same time, a ground provided in each individual high frequency package region. The second mold part 15 can be formed using a conductive resin material so as to be connected to the pad 11. In one embodiment of the present invention, the second mold part 15, the ground pad 11, the second mold part 15, and the circuit board 10 are employed by employing a conductive resin material as the second mold part 15. It is possible to significantly improve the performance of the electromagnetic shielding by forming an excellent adhesion of the upper surface. In addition, the second mold part 15 may be formed integrally to include the first mold part 14 included in the plurality of individual high frequency package regions, thereby simplifying the process, as compared with the process of molding the individual mold units.

다음으로, 도 5의 (a) 및 (b)에 도시한 바와 같이, 상기 회로 기판(10), 상기 전자부품(13), 상기 제1 몰드부(14) 및 상기 제2 몰드부(15)를 포함하는 구조물을 전술한 개별 고주파 패키지 사이의 경계 영역을 따라 분할 하여 상기 개별 고주파 패키지를 형성할 수 있다.Next, as shown in FIGS. 5A and 5B, the circuit board 10, the electronic component 13, the first mold part 14, and the second mold part 15 are formed. The individual high frequency package may be formed by dividing a structure including a structure along a boundary area between the individual high frequency packages.

상기와 같은 고주파 패키지 제조 방법에 따르면, 도 5의 (b)와 같은 구조의 본 발명의 일실시형태에 따른 고주파 패키지를 제조할 수 있다. 도 5의 (b)를 참조하면, 본 발명의 일실시형태에 따른 고주파 패키지는, 회로 기판(10)과, 상기 회로 기판(10) 상면에 전자부품(13)을 실장하기 위해 형성된 회로 패턴(미도시) 및 접지를 위해 형성된 접지 패드(11)와, 상기 회로 패턴(미도시)에 접속하도록 상기 회로 기판(10) 상면에 실장된 전자부품(13); 상기 접지 패드(11)가 노출되도록 상기 전자 부품(13)을 밀봉하는 비도전성 수지재로 이루어진 제1 몰드부(14)와, 상기 제1 몰드부(14)에 의해 몰딩되는 상기 회로 기판(10) 상면으로부터 상기 제1 몰드부(14)에 의해 노출되는 상기 회로 기판(10) 상면으로 연장되어 형성된 홈 형태의 벤트구(미도시) 및 상기 제1 몰드부(14)를 커버하며 상기 접지 패드(11)와 접속하는 도전성 수지재로 이루어진 제2 몰드부(15)를 포함할 수 있다.According to the high frequency package manufacturing method as described above, it is possible to manufacture a high frequency package according to an embodiment of the present invention having a structure as shown in FIG. Referring to FIG. 5B, a high frequency package according to an embodiment of the present invention includes a circuit pattern 10 and a circuit pattern formed for mounting the electronic component 13 on the upper surface of the circuit board 10. A ground pad 11 formed for grounding and a ground, and an electronic component mounted on an upper surface of the circuit board 10 so as to be connected to the circuit pattern (not shown); The first mold part 14 made of a non-conductive resin material for sealing the electronic component 13 so that the ground pad 11 is exposed, and the circuit board 10 molded by the first mold part 14. A groove shape vent hole (not shown) and the first mold part 14 formed to extend from an upper surface to an upper surface of the circuit board 10 exposed by the first mold part 14. The 2nd mold part 15 which consists of electrically conductive resin materials connected with (11) can be included.

이상에서 설명한 바와 같이, 본 발명의 일실시형태에 따른 고주파 패키지 제 조방법 및 고주파 패키지에 의하면, 개별 소자를 비도전성 수지재로 몰딩하여 제1 몰딩부를 구비함으로써 개별 소자를 강한 외부에 충격으로부터 효과적으로 보호할 수 있는 효과가 있다. 특히, 개별 소자를 비도전성 수지재로 몰딩하는 핀 게이트 몰딩 공정에서 몰드부의 내부에 존재할 수 있는 공기를 외부로 배출할 수 있는 벤트구를 구비하게 함으로써 몰드부 내에 공기가 잔류하는 불량을 제거할 수 있는 효과가 있다.As described above, according to the high frequency package manufacturing method and the high frequency package according to one embodiment of the present invention, the individual elements are molded from a non-conductive resin material and provided with a first molding portion, so that the individual elements are effectively protected from impact against strong outside. There is a protective effect. In particular, in the pin gate molding process of molding the individual elements with a non-conductive resin material, a vent hole capable of discharging air that may exist inside the mold part to the outside can eliminate defects in which air remains in the mold part. It has an effect.

또한, 본 발명에 따르면, 비도전성 수지재의 외부로 접지와 연결되도록 형성되는 도전성 수지재로 이루어진 제2 몰딩부를 구비함으로써 개별 소자의 충격 보호 효과를 강화함과 동시에 매우 우수한 전자파 차폐의 효과를 얻을 수 있다.In addition, according to the present invention, by providing a second molding portion made of a conductive resin material which is formed to be connected to the ground to the outside of the non-conductive resin material, it is possible to enhance the impact protection effect of the individual elements and at the same time obtain an excellent electromagnetic shielding effect. .

본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the following claims and their equivalents.

도 1 내지 도 5는 본 발명의 일실시형태에 따른 고주파 패키지 제조 방법을 도시한 공정 사시도로서,1 to 5 are process perspective views showing a high frequency package manufacturing method according to an embodiment of the present invention,

도 1의 (a), 도 2의 (a), 도 3의 (a), 도 4의 (a) 및 도 5의 (a)는 회로기판 단위의 전체 사시도이고,1 (a), 2 (a), 3 (a), 4 (a) and 5 (a) are full perspective views of a circuit board unit,

도 1의 (b), 도 2의 (b), 도 3의 (b)는 개별 고주파 패키지 영역을 도시한 확대 사시도이고,1 (b), 2 (b) and 3 (b) are enlarged perspective views showing individual high frequency package regions;

도 4의 (b) 및 도 5의 (b)는 측단면도이다.4B and 5B are side cross-sectional views.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10: 회로 기판 11: 접지 패드10: circuit board 11: ground pad

12: 회로 패턴 13: 전자부품12: circuit pattern 13: electronic components

14: 제1 몰드부 15: 제2 몰드부14: first mold part 15: second mold part

16: 도전성 비아홀 17: 외부 접속 단자16: conductive via hole 17: external connection terminal

DL: 영역 분할선(다이싱 라인) AB: 벤트구DL: dividing line (dicing line) AB: vent port

Claims (5)

회로 기판 상면에 복수의 개별 고주파 패키지 영역을 설정하고, 각 개별 고주파 패키지 영역에 전자부품을 실장하기 위한 회로 패턴 및 접지를 위한 접지 패드를 형성하는 단계;Setting a plurality of individual high frequency package regions on an upper surface of the circuit board, and forming a circuit pattern for mounting an electronic component on each individual high frequency package region and a ground pad for grounding; 상기 회로 패턴에 접속하도록 상기 전자부품을 실장하는 단계;Mounting the electronic component to connect to the circuit pattern; 상기 개별 고주파 패키지 영역 각각에, 상기 접지 패드가 노출되도록 상기 전자부품을 비도전성 수지재로 몰딩하여 제1 몰드부를 형성하는 단계;Forming a first mold part on each of the individual high frequency package regions by molding the electronic component with a non-conductive resin material to expose the ground pad; 상기 접지 패드와 접속하도록 일체형으로, 상기 개별 고주파 패키지 영역에 형성된 제1 몰드부들을 도전성 수지재로 몰딩하여 제2 몰드부를 형성하는 단계; 및Forming a second mold part by molding a first mold part formed in the individual high frequency package region with a conductive resin material so as to be connected to the ground pad; And 상기 회로 기판, 상기 전자부품, 상기 제1 몰드부 및 상기 제2 몰드부를 포함하는 구조물을 상기 개별 고주파 패키지 영역 단위로 분할하는 단계Dividing the structure including the circuit board, the electronic component, the first mold part, and the second mold part into the individual high frequency package region units 를 포함하는 고주파 패키지 제조 방법.High frequency package manufacturing method comprising a. 제1항에 있어서, 상기 제1 몰드부를 형성하는 단계는,The method of claim 1, wherein the forming of the first mold part comprises: 상기 제1 몰드부에 의해 몰딩되는 상기 회로 기판 상면으로부터 상기 제1 몰드부에 의해 노출되는 상기 회로 기판 상면으로 연장되어 형성된 홈 형태의 벤트구를 형성하는 단계; 및Forming a grooved vent hole extending from an upper surface of the circuit board molded by the first mold part to an upper surface of the circuit board exposed by the first mold part; And 상기 개별 고주파 패키지 영역 각각에, 상기 접지 패드가 노출되도록 상기 전자부품을 비도전성 수지재로 몰딩하여 제1 몰드부를 형성하는 단계를 포함하는 것을 특징으로 하는 고주파 패키지 제조 방법.And forming a first mold part on each of the individual high frequency package regions by molding the electronic component with a non-conductive resin material such that the ground pad is exposed. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 몰드부는 핀 게이트 몰딩법을 이용하여 형성되는 것을 특징으로 하는 고주파 패키지 제조 방법.The first mold part is a high frequency package manufacturing method, characterized in that formed using the pin gate molding method. 제1항에 있어서, 상기 접지 패드를 형성하는 단계는,The method of claim 1, wherein the forming of the ground pad comprises: 상기 회로 기판 상면으로부터 하면까지 형성된 도전성 비아홀을 형성하는 단계;Forming a conductive via hole formed from an upper surface to a lower surface of the circuit board; 상기 도전성 비아홀과 접속하도록 상기 회로 기판 상면에 상기 접지 패드를 형성하는 단계; 및Forming the ground pad on an upper surface of the circuit board so as to contact the conductive via hole; And 상기 도전성 비아홀과 접속하도록 상기 회로 기판 하면에 형성되며 패키지 외부의 접지단자와 접속하는 외부 접속 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 고주파 패키지 제조 방법.And forming an external connection terminal formed on a lower surface of the circuit board so as to be connected to the conductive via hole and connected to a ground terminal external to the package. 삭제delete
KR1020090112551A 2009-11-20 2009-11-20 Method for manufacturing high frequency package and high frequency package produced thereby Active KR101101568B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090112551A KR101101568B1 (en) 2009-11-20 2009-11-20 Method for manufacturing high frequency package and high frequency package produced thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112551A KR101101568B1 (en) 2009-11-20 2009-11-20 Method for manufacturing high frequency package and high frequency package produced thereby

Publications (2)

Publication Number Publication Date
KR20110055925A KR20110055925A (en) 2011-05-26
KR101101568B1 true KR101101568B1 (en) 2012-01-02

Family

ID=44364574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090112551A Active KR101101568B1 (en) 2009-11-20 2009-11-20 Method for manufacturing high frequency package and high frequency package produced thereby

Country Status (1)

Country Link
KR (1) KR101101568B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921993B2 (en) 2013-05-02 2014-12-30 Samsung Electronics Co., Ltd. Semiconductor package having EMI shielding function and heat dissipation function

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250737B1 (en) * 2011-08-08 2013-04-03 삼성전기주식회사 Semiconductor package and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010069988A (en) * 1999-07-12 2001-07-25 루센트 테크놀러지스 인크 Vented mold, method of making the mold, method of encapsulating a circuit using the mold, and circuit encapsulated by the method
JP2005019900A (en) * 2003-06-27 2005-01-20 Kyocera Corp Electronic equipment
KR20060111937A (en) * 2005-04-25 2006-10-31 앰코 테크놀로지 코리아 주식회사 Mold structure for manufacturing semiconductor package
KR20080046864A (en) * 2006-11-23 2008-05-28 엘지이노텍 주식회사 Electromagnetic shielding device, high frequency module and high frequency module manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010069988A (en) * 1999-07-12 2001-07-25 루센트 테크놀러지스 인크 Vented mold, method of making the mold, method of encapsulating a circuit using the mold, and circuit encapsulated by the method
JP2005019900A (en) * 2003-06-27 2005-01-20 Kyocera Corp Electronic equipment
KR20060111937A (en) * 2005-04-25 2006-10-31 앰코 테크놀로지 코리아 주식회사 Mold structure for manufacturing semiconductor package
KR20080046864A (en) * 2006-11-23 2008-05-28 엘지이노텍 주식회사 Electromagnetic shielding device, high frequency module and high frequency module manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921993B2 (en) 2013-05-02 2014-12-30 Samsung Electronics Co., Ltd. Semiconductor package having EMI shielding function and heat dissipation function

Also Published As

Publication number Publication date
KR20110055925A (en) 2011-05-26

Similar Documents

Publication Publication Date Title
KR101897520B1 (en) Semiconductor Package having Reliability and Method of manufacturing the same
US7629674B1 (en) Shielded package having shield fence
KR101616625B1 (en) Semiconductor package and method of manufacturing the same
US8264070B2 (en) Package structure with ESD and EMI preventing functions
CN101322245B (en) Electronic component package with EMI shielding
US20120008288A1 (en) Module and portable terminal
US20050116145A1 (en) Optical semiconductor element and electronic device using the optical semiconductor element
KR101153570B1 (en) Semiconductor package module
KR101070814B1 (en) Semiconductor package and manufacturing method
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
KR20200107201A (en) Electronic device module and manufacturing method thereof
KR20200123572A (en) Electronic component module and method for fabricating the same
JP2008258478A (en) Electronic component device and its manufacturing method
KR101101568B1 (en) Method for manufacturing high frequency package and high frequency package produced thereby
KR101070799B1 (en) Semiconductor package and manufacturing method
JP3893301B2 (en) Manufacturing method of semiconductor device and manufacturing method of semiconductor module
US10021790B2 (en) Module with internal wire fence shielding
CN105304508B (en) Manufacturing method and structure of electronic packaging module
KR101228731B1 (en) Electronic device module and manufacturing method thereof
KR20150050189A (en) Semiconductor Package
JP2005353713A (en) Semiconductor device
KR101153536B1 (en) High frequency package
KR101350610B1 (en) Semiconductor package
KR20130048991A (en) Semiconductor package and manufacturing mehthod therof
JP6793061B2 (en) High frequency module

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091120

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110502

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151208

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161110

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161110

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171106

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171106

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20191203

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20191203

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201201

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221122

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20231127

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20241125

Start annual number: 14

End annual number: 14