KR101142340B1

KR101142340B1 - Substrate for semiconductor package and method for fabricating the same

Info

Publication number: KR101142340B1
Application number: KR1020100093221A
Authority: KR
Inventors: 이웅선
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2010-09-27
Filing date: 2010-09-27
Publication date: 2012-05-17
Anticipated expiration: 2030-09-27
Also published as: KR20120031687A

Abstract

본 발명은 반도체 패키지용 기판 및 그의 제조 방법을 개시한다. 개시된 본 발명에 따른 반도체 패키지용 기판은, 일면 및 상기 일면에 대향하는 타면을 가지며 칩 실장부와 외곽부로 구분되는 기판 몸체; 상기 기판 몸체의 상기 일면에 형성된 다수의 제1회로패턴들; 상기 기판 몸체의 상기 타면에 형성되고 상기 각 제1회로패턴과 전기적으로 연결되며 볼랜드를 포함하는 다수의 제2회로패턴들; 상기 기판 몸체 내에 내장되며 각각 상기 제1회로패턴 및 제2회로패턴과 전기적으로 연결된 다수의 저항들; 및 상기 기판 몸체의 일면에 형성되며, 상기 다수의 저항과 전기적으로 연결된 프로브 패드;를 포함한다. The present invention discloses a substrate for a semiconductor package and a method of manufacturing the same. According to an aspect of the present invention, there is provided a semiconductor package substrate including: a substrate body having one surface and the other surface facing the one surface, the substrate body being divided into a chip mounting portion and an outer portion; A plurality of first circuit patterns formed on the one surface of the substrate body; A plurality of second circuit patterns formed on the other surface of the substrate body and electrically connected to each of the first circuit patterns and including a ball land; A plurality of resistors embedded in the substrate body and electrically connected to the first circuit pattern and the second circuit pattern, respectively; And a probe pad formed on one surface of the substrate body and electrically connected to the plurality of resistors.

Description

Substrate for semiconductor package and method for fabricating the same}

본 발명은 반도체 패키지용 기판 및 그의 제조 방법에 관한 것으로, 보다 상세하게는, 기판 내에 내장된 저항의 저항값을 측정할 수 있는 반도체 패키지용 기판 및 그의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package substrate and a method for manufacturing the same, and more particularly, to a semiconductor package substrate and a method for manufacturing the same, capable of measuring a resistance value of a resistor embedded in the substrate.

각종 전기, 전자 제품의 크기가 소형화되는 추세에 따라, 한정된 크기의 기판에 보다 많은 수의 칩을 실장시켜 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있다. As the size of various electric and electronic products is miniaturized, many studies are being conducted to achieve a small size and high capacity by mounting a larger number of chips on a limited sized substrate.

이에 따라, 인쇄회로기판(Printed Circuit Board; 이하 'PCB') 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소 되고 있는 실정이다. 예를 들어, PCB의 크기를 감소시키는 방법에 대한 연구 개발이 활발하게 이루어지고 있는데, 미세 라인들은 보다 세밀하게 만들고 PCB 상에서 전기적 접속을 위한 스페이스들은 감소시킬 수 있는 방법들이 이용되고 있다. Accordingly, the size and thickness of the semiconductor package mounted on the printed circuit board (PCB) is gradually reduced. For example, research and development on how to reduce the size of the PCB is being actively conducted, and methods are used that can make fine lines finer and reduce space for electrical connection on the PCB.

그 중에서도 내장된 저항을 형성하는 기술은 PCB의 크기를 감소시키는데 유용한 기술로서, 절연체의 내부에 전자 소자가 내장되는 홀을 형성한 후, 전자 소자를 위치시켜 충전제 등을 이용하여 고정하는 방법이다. Among them, a technology for forming an embedded resistor is a useful technique for reducing the size of a PCB, and after forming a hole in which an electronic device is embedded in an insulator, the electronic device is positioned and fixed using a filler or the like.

이와 같은 공정에 의하면, 전기 소자가 기판의 표면에 실장되는 것이 아니라 기판의 내부에 장착되기 때문에, 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하게 한다. According to such a process, since the electric element is not mounted on the surface of the substrate but is mounted inside the substrate, not only can the substrate be made smaller and higher in density, but also the performance of the substrate can be improved.

한편, 도 1은 종래의 내장된 저항의 저항값을 측정하기 위해 도시한 도면이다. On the other hand, Figure 1 is a view showing for measuring the resistance value of the conventional built-in resistance.

도시된 바와 같이, 기판(100)에 내장된 저항(102)의 저항값을 측정하기 위하여, 우선, 기판(100) 내에 내장된 다수의 저항 중 원하는 부위의 측정하고자 하는 저항(102)을 선택한다. 그런 다음, 상기 다수의 저항 중 선택된 어느 하나의 저항(102)의 양쪽에 각각 저항값을 측정하기 위하여 프로브 패드(104)를 형성한다. 이때, 상기 프로브 패드(104)는 선택된 상기 저항(102)과 연결되어 있는 배선(도시안됨)보다 크기가, 예를 들어, 5배 이상 크게 형성된다. As shown, in order to measure the resistance value of the resistor 102 embedded in the substrate 100, first, a resistor 102 to be measured at a desired portion of a plurality of resistors embedded in the substrate 100 is selected. . Then, probe pads 104 are formed on each of the resistors 102 selected from the plurality of resistors to measure resistance values, respectively. In this case, the probe pad 104 is formed to have a size larger than, for example, five times or more than a wiring (not shown) connected to the selected resistor 102.

계속해서, 상기 선택된 저항(102)의 저항값을 측정하기 위해 상기 프로브 패드(104)와 연결되도록 저항 측정 장치와 연결되어 있는 프로브 핀(Probe pin; P1, P2)을 각각 연결하여 상기 선택된 저항(102)의 저항값을 측정한다. 여기서, 미설명된 도면부호 P1은 제1프로브 핀을 말하고, P2는 제2프로브 핀을 말한다. Subsequently, probe pins P1 and P2 connected to a resistance measuring device are connected to the probe pad 104 so as to measure the resistance value of the selected resistor 102, respectively. Measure the resistance value of 102). Here, reference numeral P1, which is not described, refers to the first probe pin, and P2 refers to the second probe pin.

그러나, 상기 프로브 패드(104)는 전술한 바와 같이 배선보다 크기가 5배 이상 크기 때문에, 실제 패키지용 기판의 많은 배선이 들어가는 공간에 형성시킬 수 없다. However, since the probe pad 104 is five times larger in size than the wiring as described above, the probe pad 104 cannot be formed in a space in which many wirings of an actual package substrate enter.

그래서, 상기 프로브 패드를 형성하기 위한 공간의 부족으로 인하여, 원하는 부위의 저항의 저항값을 측정할 수 없는 경우가 발생하게 되어 소자의 특성을 제대로 평가할 수 없는 경우가 종종 발생하게 된다. Therefore, due to the lack of space for forming the probe pad, it is often impossible to measure the resistance value of the resistance of the desired portion, and often the characteristics of the device cannot be properly evaluated.

본 발명은 기판 내에 내장되고 측정하고자 하는 저항의 저항값을 측정할 수 있는 반도체 패키지용 기판을 제공한다. The present invention provides a substrate for a semiconductor package that can measure a resistance value of a resistance to be measured in the substrate.

또한, 본 발명은 상기의 기판을 갖는 반도체 패키지용 기판의 제조방법을 제공한다. Moreover, this invention provides the manufacturing method of the board | substrate for semiconductor packages which has the said board | substrate.

본 발명의 일 실시예에 따른 반도체 패키지용 기판은, 일면 및 상기 일면에 대향하는 타면을 가지며 칩 실장부와 외곽부로 구분되는 기판 몸체; 상기 기판 몸체의 상기 일면에 형성된 다수의 제1회로패턴들; 상기 기판 몸체의 상기 타면에 형성되고 상기 각 제1회로패턴과 전기적으로 연결되며 볼랜드를 포함하는 다수의 제2회로패턴들; 상기 기판 몸체 내에 내장되며 각각 상기 제1회로패턴 및 제2회로패턴과 전기적으로 연결된 다수의 저항들; 및 상기 기판 몸체의 일면에 형성되며, 상기 다수의 저항과 전기적으로 연결된 프로브 패드;를 포함한다. According to an embodiment of the present invention, a semiconductor package substrate includes: a substrate body having one surface and the other surface opposite to the one surface and divided into a chip mounting portion and an outer portion; A plurality of first circuit patterns formed on the one surface of the substrate body; A plurality of second circuit patterns formed on the other surface of the substrate body and electrically connected to each of the first circuit patterns and including a ball land; A plurality of resistors embedded in the substrate body and electrically connected to the first circuit pattern and the second circuit pattern, respectively; And a probe pad formed on one surface of the substrate body and electrically connected to the plurality of resistors.

상기 기판 몸체의 일면 상에 다수의 본드핑거들을 더 포함하며, 상기 다수의 본드핑거들은 각각 대응하는 상기 다수의 제1회로패턴들과 전기적으로 연결된 것을 특징으로 한다. And a plurality of bond fingers on one surface of the substrate body, wherein the plurality of bond fingers are each electrically connected to the corresponding plurality of first circuit patterns.

상기 기판 몸체의 일면 상에 다수의 전해 도금라인들을 더 포함하며, 상기 전해 도금라인들은 상기 다수의 본드핑거들과 상기 프로브 패드를 전기적으로 연결한다. Further comprising a plurality of electroplating lines on one surface of the substrate body, the electroplating lines electrically connect the plurality of bond fingers and the probe pad.

상기 프로브 패드는 상기 기판 몸체의 외곽부에 형성되는 것을 특징으로 한다. The probe pad is formed on an outer portion of the substrate body.

상기 다수의 저항들은 상기 기판 몸체의 칩 실장부에 형성되는 것을 특징으로 한다. The plurality of resistors are formed on the chip mounting portion of the substrate body.

본 발명의 다른 실시예에 따른 반도체 패키지용 기판의 제조방법은, 일면 및 상기 일면에 대향하는 타면을 가지며 칩 실장부와 외곽부로 구분되는 기판 몸체와, 상기 기판 몸체의 상기 일면에 형성된 다수의 제1회로패턴과, 상기 기판 몸체의 상기 타면에 형성되고 상기 각 제1회로패턴과 전기적으로 연결되며 각각 볼랜드를 포함하는 다수의 제2회로패턴과, 상기 기판 몸체 내에 내장되며 각각 상기 제1회로패턴 및 제2회로패턴과 전기적으로 연결된 다수의 저항들 및 상기 기판 몸체의 상기 일면에 형성되며, 상기 다수의 저항들과 전기적으로 연결된 프로브 패드를 포함하는 기판을 형성하는 단계; 및 상기 기판 몸체의 상기 일면에 형성된 상기 프로브 패드에 제1프로브 핀을 연결하고, 상기 다수의 저항 중 선택된 어느 하나의 저항과 연결된 제2회로패턴에 제2프로브 핀을 연결하여 상기 선택된 저항의 저항값을 측정하는 단계;를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a substrate for a semiconductor package, the substrate body having one surface and the other surface facing the one surface and divided into a chip mounting portion and an outer portion, and a plurality of agents formed on the surface of the substrate body. One circuit pattern, a plurality of second circuit patterns formed on the other surface of the substrate body and electrically connected to each of the first circuit patterns, each of the second circuit patterns including a borland, and embedded in the substrate body, respectively; And forming a substrate including a plurality of resistors electrically connected to a second circuit pattern and a probe pad formed on the surface of the substrate body, the probe pads electrically connected to the plurality of resistors. And connecting a first probe pin to the probe pad formed on the one surface of the substrate body, and connecting a second probe pin to a second circuit pattern connected to any one selected from among the plurality of resistors. Measuring a value.

상기 기판을 형성하는 단계는, 상기 기판 몸체의 일면 상에 다수의 본드핑거들을 형성하는 단계를 더 포함하며, 상기 다수의 본드핑거들은 각각 대응하는 상기 다수의 제1회로패턴들과 전기적으로 연결하도록 형성하는 것을 특징으로 한다. The forming of the substrate further includes forming a plurality of bond fingers on one surface of the substrate body, wherein the plurality of bond fingers are electrically connected to the corresponding plurality of first circuit patterns, respectively. It is characterized by forming.

상기 기판을 형성하는 단계에서, 상기 기판 몸체의 일면 상에 다수의 전해 도금라인들을 형성하는 단계를 더 포함하며, 상기 전해 도금라인들은 상기 다수의 본드핑거들과 상기 프로브 패드를 전기적으로 연결하도록 형성하는 것을 특징으로 한다. In the forming of the substrate, the method may further include forming a plurality of electroplating lines on one surface of the substrate body, wherein the electroplating lines are formed to electrically connect the plurality of bond fingers and the probe pad. Characterized in that.

상기 기판을 형성하는 단계에서, 상기 프로브 패드는 상기 기판 몸체의 외곽부에 형성하는 것을 특징으로 한다. In the forming of the substrate, the probe pad may be formed at an outer portion of the substrate body.

상기 기판을 형성하는 단계에서, 상기 다수의 저항들은 상기 기판 몸체의 칩 실장부에 형성하는 것을 특징으로 한다. In the forming of the substrate, the plurality of resistors may be formed in a chip mounting part of the substrate body.

상기 저항값을 측정하는 단계 후, 상기 기판 몸체의 일면 상에 형성된 전해 도금라인들을 분리하는 단계;를 더 포함하는 것을 특징으로 한다. After the step of measuring the resistance value, the step of separating the electroplating lines formed on one surface of the substrate body; characterized in that it further comprises.

본 발명은 다수의 내장된 저항과 전기적으로 연결된 프로브 패드를 포함하는 기판을 이용하여 상기 기판 내에 내장된 측정하고자 하는 저항의 저항값을 측정할 수 있다. The present invention can measure a resistance value of a resistance to be measured embedded in the substrate using a substrate including a probe pad electrically connected to a plurality of embedded resistors.

또한, 본 발명은 원하는 부위의 저항값을 측정하기 위해 측정하고자 하는 저항의 주변에 별도로 프로브 패드를 형성하지 않아도 되기 때문에 상기 프로브 패드를 형성하기 위한 공간의 부족으로 인하여 발생하는 문제점을 개선할 수 있다. In addition, the present invention can improve the problem caused by the lack of space for forming the probe pad because it is not necessary to form a separate probe pad around the resistance to be measured in order to measure the resistance value of the desired portion. .

결과적으로 본 발명은 원하는 부위의 저항의 저항값을 측정할 수 있어 소자의 특성을 제대로 평가할 수 있다. As a result, the present invention can measure the resistance value of the resistance of the desired site, it is possible to properly evaluate the characteristics of the device.

도 1은 종래의 내장된 저항의 저항값을 측정하기 위해 도시한 도면이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 패키지용 기판을 도시한 도면이다. 1 is a diagram for measuring the resistance value of a conventional built-in resistance.
2A and 2B illustrate a semiconductor package substrate according to an embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 패키지용 기판을 도시한 도면이다. 2A and 2B illustrate a semiconductor package substrate according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지용 기판(250)은 기판 몸체(200), 제1회로패턴(204a), 제2회로패턴(204b), 저항(R) 및 프로브 패드(P)를 포함한다. As shown, the semiconductor package substrate 250 according to an embodiment of the present invention is the substrate body 200, the first circuit pattern 204a, the second circuit pattern 204b, the resistor (R) and the probe pad (P).

이하에서는, 상기 반도체 패키지용 기판(250)에 대하여 설명하도록 한다. Hereinafter, the semiconductor package substrate 250 will be described.

먼저, 상기 기판 몸체(200)는 일면(a) 및 상기 일면(a)에 대향하는 타면(b)을 가지며 칩 실장부와 외곽부로 구분된다. 상기 칩 실장부는 칩이 실장되는 부분을 나타내고, 상기 외곽부는 본드핑거(202)가 형성되는 부분을 나타낸다. 여기서, 상기 기판 몸체(200)는, 예를 들어, 인쇄회로기판일 수 있다. First, the substrate body 200 has one surface (a) and the other surface (b) facing the one surface (a) and is divided into a chip mounting portion and an outer portion. The chip mounting portion represents a portion where the chip is mounted, and the outer portion represents a portion where the bond finger 202 is formed. Here, the substrate body 200 may be, for example, a printed circuit board.

상기 기판 몸체(200)의 일면(a) 상에는 다수의 본드핑거(202)들이 형성되어 있으며, 상기 기판 몸체(200)의 일면(a) 상에는 다수의 전해 도금라인(도시안됨)들이 더 형성되어 있다. A plurality of bond fingers 202 are formed on one surface a of the substrate body 200, and a plurality of electroplating lines (not shown) are further formed on one surface a of the substrate body 200. .

계속해서, 상기 제1회로패턴(204a)은 상기 기판 몸체(200)의 상기 일면(a) 상에 다수 개가 형성되어 있다. 상기 다수의 제1회로패턴(204a)들은 각각 대응하는 상기 다수의 본드핑거(202)들과 전기적으로 연결되어 진다. Subsequently, a plurality of first circuit patterns 204a are formed on the one surface a of the substrate body 200. The plurality of first circuit patterns 204a are electrically connected to the plurality of bond fingers 202, respectively.

상기 제2회로패턴(204b)은 상기 기판 몸체(200)의 상기 타면(b) 상에 상기 각 제1회로패턴(204a)과 전기적으로 연결되며 볼랜드(206)를 포함하도록 다수 개가 형성되어 있다. A plurality of second circuit patterns 204b are formed on the other surface b of the substrate body 200 to be electrically connected to each of the first circuit patterns 204a and include the ball lands 206.

상기 저항(R)은 상기 기판 몸체(200) 내에 내장되며 각각 상기 제1회로패턴(204a) 및 제2회로패턴(204b)과 전기적으로 연결되도록 다수 개가 형성되어 있다. 상기 다수의 저항(R)들은 상기 기판 몸체(200)의 칩 실장부에 형성된다. The resistor R is embedded in the substrate body 200, and a plurality of resistors R are formed to be electrically connected to the first circuit pattern 204a and the second circuit pattern 204b, respectively. The plurality of resistors R are formed in the chip mounting portion of the substrate body 200.

이와 다르게, 상기 다수의 저항(R)들은 상기 기판 몸체(200)의 외곽부에도 형성될 수도 있다. Alternatively, the plurality of resistors R may also be formed on the outer portion of the substrate body 200.

상기 프로브 패드(P)는 상기 기판 몸체(200)의 일면(a)에 형성되며, 바람직하게, 상기 기판 몸체(200)의 외곽부에 형성됨이 바람직하다. 여기서, 상기 프로브 패드(P)는, 예를 들어, 100㎛×100㎛의 크기를 갖는다. The probe pad P is formed on one surface a of the substrate body 200, and preferably, formed on an outer portion of the substrate body 200. Here, the probe pad P has a size of 100 μm × 100 μm, for example.

상기 프로브 패드(P)는 상기 다수의 저항(R)과 전기적으로 연결되어 있고, 상기 다수의 본드핑거(202)들과 상기 전해 도금라인들에 의하여 전기적으로 연결되어 있다. The probe pad P is electrically connected to the plurality of resistors R, and is electrically connected to the plurality of bond fingers 202 and the electroplating lines.

한편, 자세하게 도시하여 설명하지 않았으나, 상기 제1회로패턴(204a) 및 제2회로패턴(204b)은 비아(208)를 통하여 전기적으로 연결됨이 바람직하다. Although not shown in detail, the first circuit pattern 204a and the second circuit pattern 204b are preferably electrically connected through the via 208.

상기 기판 몸체(200)의 상기 타면(b)에 형성된 상기 각 볼랜드(206)는 전해 도금라인을 통하여 일괄적으로 모두 연결할 수 없기 때문에, 도금라인이 없는 무전해 도금라인을 통하여 각 볼랜드(206)를 연결한다. Since each of the ball lands 206 formed on the other surface b of the substrate body 200 cannot be connected to each other collectively through an electrolytic plating line, each ball land 206 is provided through an electroless plating line without a plating line. Connect it.

즉, 각 볼랜드(206)는 전해 도금라인을 통하여 연결되지 않기 때문에, 각 볼랜드(206)의 상기 제2회로패턴(204b)은 상기 기판 몸체(200)의 상기 일면(a)으로부터 상기 비아(208)를 통하여 연결되어 상기 본드핑거(202)와 전기적으로 연결될 수 있는 것이다. That is, since each borland 206 is not connected through the electroplating line, the second circuit pattern 204b of each borland 206 is connected to the via 208 from the one surface a of the substrate body 200. It is connected through) can be electrically connected to the bond finger 202.

전술한 바와 같이, 본 발명은 상기 기판 몸체(200)의 외곽부에 상기 제1 및 제2회로패턴(204a, 204b)들과 전기적으로 연결되도록 상기 프로브 패드(P)를 형성함으로써, 다수의 저항 중 선택된 저항의 저항값을 측정하기 위한 별도의 프로브 패드 형성 공정을 생략할 수 있기 때문에, 저항값을 측정하기 위한 공정 및 추가 비용을 감소시킬 수 있다. As described above, the present invention forms a plurality of resistors by forming the probe pad P so as to be electrically connected to the first and second circuit patterns 204a and 204b on the outer portion of the substrate body 200. Since a separate probe pad forming process for measuring the resistance value of the selected resistance can be omitted, the process for measuring the resistance value and the additional cost can be reduced.

또한, 본 발명은 저항값을 측정하기 위한 프로브 패드의 형성 공간을 확보할 수 있어 패키지 내에서 공간의 활용도를 증가시킬 수 있다. In addition, the present invention can secure the formation space of the probe pad for measuring the resistance value can increase the utilization of the space in the package.

게다가, 본 발명은 프로브 패드(P)와 볼랜드(206)를 이용하기 때문에, 기존 대비 측정하고자 하는 저항의 저항값을 정확하고 용이하게 측정할 수 있다. In addition, since the present invention uses the probe pad P and the borland 206, the resistance value of the resistance to be measured can be accurately and easily measured.

한편, 이하에서는 자세하게 도시하지 않았으나, 상기의 반도체 패키지용 기판(250)을 이용한 저항 프로빙 방법을 도 2a 및 도 2b를 참조하여 간략하게 설명하도록 한다. Meanwhile, although not shown in detail below, the resistance probing method using the semiconductor package substrate 250 will be briefly described with reference to FIGS. 2A and 2B.

우선, 상기의 기판(250)을 마련한다. 상기 기판(250) 내에 내장된 다수의 저항(R) 중 선택된 어느 하나의 저항(C)을 측정하기 위하여, 상기 기판 몸체(200)의 상기 일면(a)에 형성된 상기 프로브 패드(P)에 제1프로브(P1)를 연결한다. First, the substrate 250 is prepared. In order to measure the resistance (C) of any one selected from the plurality of resistors (R) embedded in the substrate 250, the probe pad (P) formed on the one surface (a) of the substrate body 200 Connect probe 1 (P1).

그런 다음, 상기 다수의 저항(R)과 연결된 제2회로패턴(204b)에 제2프로브 핀(P2)을 연결하여 상기 선택된 저항(C)의 저항값을 측정한다. 이때, 상기 선택된 저항(C)의 저항값을 측정하기 위하여 상기 제2프로브 핀(P2)을 볼랜드(206)에 해당하는 부분에 연결함이 바람직하다. Then, the second probe pin P2 is connected to the second circuit pattern 204b connected to the plurality of resistors R to measure the resistance value of the selected resistor C. At this time, in order to measure the resistance value of the selected resistor (C), it is preferable to connect the second probe pin (P2) to the portion corresponding to the borland 206.

전술한 바와 같이, 본 발명은 다수의 내장된 저항과 전기적으로 연결된 프로브 패드를 포함하는 기판을 이용하여 상기 기판 내에 내장된 측정하고자 하는 저항의 저항값을 측정할 수 있다. As described above, the present invention may measure the resistance value of the resistance to be measured embedded in the substrate by using a substrate including a probe pad electrically connected to a plurality of embedded resistors.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

200 : 기판 몸체 204a: 제1회로패턴
204b: 제2회로패턴 R : 저항
P : 프로브 패드 250 : 기판200: substrate body 204a: first circuit pattern
204b: second circuit pattern R: resistance
P: probe pad 250: substrate

Claims

A substrate body having one surface and the other surface opposite to the one surface and divided into a chip mounting portion and an outer portion;
A plurality of first circuit patterns formed on the one surface of the substrate body;
A plurality of second circuit patterns formed on the other surface of the substrate body and electrically connected to each of the first circuit patterns and including a ball land;
A plurality of resistors embedded in the substrate body and electrically connected to the first circuit pattern and the second circuit pattern, respectively; And
A probe pad formed on one surface of the substrate body and electrically connected to the plurality of resistors;
Substrate for semiconductor package comprising a.

Claim 2 has been abandoned due to the setting registration fee.

The method of claim 1,
And a plurality of bond fingers on one surface of the substrate body, wherein the plurality of bond fingers are electrically connected to the corresponding plurality of first circuit patterns, respectively.

Claim 3 was abandoned when the setup registration fee was paid.

The method of claim 2,
And a plurality of electroplating lines on one surface of the substrate body, wherein the electroplating lines electrically connect the plurality of bond fingers and the probe pad.

Claim 4 was abandoned when the registration fee was paid.

The method of claim 1,
The probe pad is a semiconductor package substrate, characterized in that formed on the outer portion of the substrate body.

Claim 5 was abandoned upon payment of a set-up fee.

The method of claim 1,
The plurality of resistors are formed in the chip mounting portion of the substrate body substrate for a semiconductor package.

A substrate body having one surface and the other surface opposite to the one surface and divided into a chip mounting portion and an outer portion, a plurality of first circuit patterns formed on the one surface of the substrate body, and formed on the other surface of the substrate body. A plurality of second circuit patterns electrically connected to one circuit pattern, each of which includes a borland, a plurality of resistors embedded in the substrate body and electrically connected to the first circuit pattern and the second circuit pattern, respectively; Forming a substrate formed on the surface of the substrate, the substrate including a probe pad electrically connected to the plurality of resistors; And
A first probe pin is connected to the probe pad formed on the one surface of the substrate body, and a second probe pin is connected to a second circuit pattern connected to any one selected from among the plurality of resistors to form a resistance value of the selected resistor; Measuring;
Method of manufacturing a substrate for a semiconductor package comprising a.

Claim 7 was abandoned upon payment of a set-up fee.

The method according to claim 6,
The forming of the substrate further includes forming a plurality of bond fingers on one surface of the substrate body, wherein the plurality of bond fingers are electrically connected to the corresponding plurality of first circuit patterns, respectively. The manufacturing method of the board | substrate for semiconductor packages characterized by the above-mentioned.

Claim 8 was abandoned when the registration fee was paid.

The method of claim 7, wherein
In the forming of the substrate, the method may further include forming a plurality of electroplating lines on one surface of the substrate body, wherein the electroplating lines are formed to electrically connect the plurality of bond fingers and the probe pad. A method of manufacturing a substrate for a semiconductor package, characterized in that.

Claim 9 was abandoned upon payment of a set-up fee.

The method according to claim 6,
In the step of forming the substrate, the probe pad is a manufacturing method for a semiconductor package substrate, characterized in that formed on the outer portion of the substrate body.

Claim 10 was abandoned upon payment of a setup registration fee.

The method according to claim 6,
In the forming of the substrate, the plurality of resistors are formed in the chip mounting portion of the substrate body, characterized in that the manufacturing method for a substrate for a semiconductor package.

Claim 11 was abandoned upon payment of a setup registration fee.

The method according to claim 6 or 8,
After measuring the resistance value,
Separating the electroplating lines formed on one surface of the substrate body;
Method of manufacturing a substrate for a semiconductor package, characterized in that it further comprises.