KR101152441B1 - Method for forming dielectric layer on Ge-based semiconductor layer and method for fabricating semiconductor device using the same - Google Patents
Method for forming dielectric layer on Ge-based semiconductor layer and method for fabricating semiconductor device using the same Download PDFInfo
- Publication number
- KR101152441B1 KR101152441B1 KR1020100091532A KR20100091532A KR101152441B1 KR 101152441 B1 KR101152441 B1 KR 101152441B1 KR 1020100091532 A KR1020100091532 A KR 1020100091532A KR 20100091532 A KR20100091532 A KR 20100091532A KR 101152441 B1 KR101152441 B1 KR 101152441B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- dielectric film
- layer
- vapor
- deposition apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Ge계 반도체층 상에 유전막을 형성하는 방법 및 이를 이용한 반도체 소자 제조방법을 제공한다. Ge 산화물층이 형성된 Ge계 반도체층을 구비하는 기판을 증착 장치 내에 로딩한 후, 상기 기판 상에 H2O 증기를 공급하여 상기 Ge 산화물층을 식각한다. 상기 H2O 증기 공급 단계에서 상기 기판을 가열하여 안정화시킨 후, 진공 파괴없이 유전막을 증착한다. 상기 유전막이 증착된 기판을 증착 장치로부터 언로딩한다. 이와 같이, H2O 증기 공급 단계를 통해 조악한 품질을 갖는 Ge 산화물막을 용이하게 식각할 수 있어 유전막 신뢰성을 향상시킬 수 있으며, 또한 H2O 증기 공급 단계와 유전막 증착을 위한 안정화 단계를 동시에 수행함으로써 유전막 증착 속도를 향상시킬 수 있다.A method of forming a dielectric film on a Ge-based semiconductor layer and a method of manufacturing a semiconductor device using the same are provided. After loading a substrate having a Ge-based semiconductor layer on which a Ge oxide layer is formed into a deposition apparatus, H 2 O vapor is supplied onto the substrate to etch the Ge oxide layer. After the substrate is heated and stabilized in the H 2 O vapor supply step, a dielectric film is deposited without vacuum breaking. The substrate on which the dielectric film is deposited is unloaded from the deposition apparatus. As such, the Ge oxide film having poor quality can be easily etched through the H 2 O vapor supply step to improve the dielectric film reliability, and also by simultaneously performing the H 2 O vapor supply step and the stabilization step for the dielectric film deposition. The dielectric film deposition rate can be improved.
Description
본 발명은 유전막 형성방법에 관한 것으로, 보다 상세하게는 Ge계 반도체층 상에 유전막을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a dielectric film, and more particularly, to a method of forming a dielectric film on a Ge-based semiconductor layer.
최근 정보통신 기술의 비약적인 발전으로 인해, 저전압에서 증가된 동작속도를 나타낼 수 있는 새로운 개념의 전자소자 구조나 물질이 요구되고 있다. 사실, Ge층은 Si층에 비해 큰 전자 및 정공 이동도를 나타낸다는 것은 오래전에 알려져 있었다. 그러나, Ge층 상에 신뢰성 있는 산화막을 형성하는 것이 어렵기 때문에 지금까지 Ge층이 아닌 Si층을 사용하여 소자를 형성하는 기술의 상용화되었다.Recently, due to the rapid development of information and communication technology, a new concept of electronic device structure or material that can exhibit increased operation speed at low voltage is required. In fact, it has long been known that Ge layers exhibit greater electron and hole mobility than Si layers. However, since it is difficult to form a reliable oxide film on the Ge layer, the technique of forming an element using the Si layer rather than the Ge layer has been commercialized.
하지만, 상술한 바와 같이 정보통신 기술의 발전은 고속 소자를 요구하고 있으며, 이에 따라 Ge 반도체 소자 개발에 대한 요구가 증가하고 있다. 따라서, 신뢰성 있는 Ge 반도체 소자를 제조하기 위해서는, Ge층 상에 신뢰성 있는 산화막을 형성하는 것이 선결 과제로서 대두되게 되었다.However, as described above, the development of information and communication technology requires a high speed device, and accordingly, the demand for development of a Ge semiconductor device is increasing. Therefore, in order to manufacture a reliable Ge semiconductor element, forming a reliable oxide film on the Ge layer has become a prerequisite problem.
본 발명이 해결하고자 하는 과제는 Ge계 반도체층 상에 신뢰성 있는 유전막을 형성하는 방법, 및 이를 이용한 전자소자 제조방법을 제공함에 있다.An object of the present invention is to provide a method of forming a reliable dielectric film on a Ge-based semiconductor layer, and an electronic device manufacturing method using the same.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 유전막 형성방법을 제공한다. 먼저, Ge계 반도체층을 구비하는 기판을 제공한다. 상기 기판을 증착 장치 내에 로딩한다. 상기 기판 상에 H2O 증기를 공급하면서 상기 기판을 가열한 후, 진공 파괴없이 유전막을 증착한다. 상기 유전막이 증착된 기판을 증착 장치로부터 언로딩한다.In order to achieve the above technical problem, an aspect of the present invention provides a method for forming a dielectric film. First, a substrate having a Ge-based semiconductor layer is provided. The substrate is loaded into the deposition apparatus. After heating the substrate while supplying H 2 O vapor on the substrate, a dielectric film is deposited without breaking the vacuum. The substrate on which the dielectric film is deposited is unloaded from the deposition apparatus.
상기 H2O 증기와 더불어서 상기 기판 상에 불활성 가스를 공급할 수 있다.In addition to the H 2 O vapor, an inert gas may be supplied onto the substrate.
상기 기판 상에 H2O 증기를 공급하는 단계와 상기 유전막을 증착하는 단게는 상기 증착 장치의 동일 챔버 내에서 인-시츄로(in-situ) 수행될 수 있다. 이와는 달리, 상기 기판 상에 H2O 증기를 공급하는 단계와 상기 유전막을 증착하는 단계는 상기 증착 장치의 서로 다른 챔버 내에서 진공 파괴없이 수행될 수 있다.The step of supplying H 2 O vapor on the substrate and depositing the dielectric film may be performed in-situ in the same chamber of the deposition apparatus. Alternatively, supplying H 2 O vapor onto the substrate and depositing the dielectric film may be performed without vacuum breakdown in different chambers of the deposition apparatus.
상기 유전막은 산화막일 수 있다.The dielectric layer may be an oxide layer.
상기 기판을 증착 장치 내에 로딩하기 전에, 상기 기판에 대해 HF 수용액 세정과 탈이온수 세정을 반복 수행할 수 있다.Before loading the substrate into the deposition apparatus, the HF aqueous solution washing and the deionized water washing may be repeatedly performed on the substrate.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 다른 유전막 형성방법을 제공한다. 먼저, Ge계 반도체층, 및 상기 Ge계 반도체층 상에 형성된 Ge 산화물막을 구비하는 기판을 제공한다. 상기 기판을 증착 장치 내에 로딩한다. 상기 기판 상에 H2O 증기를 공급하여 상기 Ge 산화물막을 식각하고, 진공 파괴없이 유전막을 증착한다. 상기 유전막이 증착된 기판을 증착 장치로부터 언로딩한다. 상기 기판 상에 H2O 증기를 공급함과 동시에, 상기 유전막 증착 온도로 상기 기판을 가열할 수 있다.In order to achieve the above technical problem, an aspect of the present invention provides another method of forming a dielectric film. First, a substrate including a Ge-based semiconductor layer and a Ge oxide film formed on the Ge-based semiconductor layer is provided. The substrate is loaded into the deposition apparatus. H 2 O vapor is supplied onto the substrate to etch the Ge oxide film and to deposit a dielectric film without vacuum breaking. The substrate on which the dielectric film is deposited is unloaded from the deposition apparatus. The substrate may be heated to the dielectric film deposition temperature while supplying H 2 O vapor on the substrate.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 반도체 소자 제조방법을 제공한다. 먼저, Ge계 반도체층을 구비하는 기판을 제공한다. 상기 기판을 증착 장치 내에 로딩한다. 상기 기판 상에 H2O 증기를 공급하면서 상기 기판을 가열한 후, 진공 파괴없이 유전막을 증착한다. 상기 유전막이 증착된 기판을 증착 장치로부터 언로딩한다. 상기 유전막 상에 도전막을 형성한다.Another aspect of the present invention to achieve the above technical problem provides a method of manufacturing a semiconductor device. First, a substrate having a Ge-based semiconductor layer is provided. The substrate is loaded into the deposition apparatus. After heating the substrate while supplying H 2 O vapor on the substrate, a dielectric film is deposited without breaking the vacuum. The substrate on which the dielectric film is deposited is unloaded from the deposition apparatus. A conductive film is formed on the dielectric film.
상술한 바와 같이 본 발명에 따르면, H2O 증기 공급 단계를 통해 밀도 및 유전율이 낮으며 다수의 계면 트랩 사이트를 갖는 Ge 산화물막을 효과적으로 식각할 수 있다. 이는 유전막의 신뢰성을 향상시킬 수 있으며, 이러한 유전막을 포함하는 반도체 소자의 신뢰성 또한 향상시킬 수 있다.As described above, according to the present invention, the Ge oxide film having a low density and permittivity and having a plurality of interfacial trap sites can be effectively etched through the H 2 O vapor supply step. This can improve the reliability of the dielectric film, and can also improve the reliability of the semiconductor device including the dielectric film.
또한, 상기 H2O 증기 공급 단계와 유전막 증착 단계를 동일 증착 장치 내에서 진공 파괴 없이 수행함으로써, 상기 H2O 증기 공급 단계에서 상기 Ge 산화물층을 식각한 후 기판을 산소 분위기에 접하지 않게 하여 추가적인 Ge 산화물층의 생성을 막을 수 있다. 또한, 상기 H2O 증기 공급 단계를 통해 기판 표면은 OH기로 마감되므로(terminated), 추후 유전막 특히, 산화막의 증착속도가 빨라질 수 있다. 이와 더불어서, 상기 H2O 증기 공급 단계에서 기판을 유전막 증착 온도로 가열함으로써, 상기 유전막 증착 단계에서 추가적인 안정화단계를 수행하지 않을 수 있어 유전막 특히, 산화막의 증착속도가 더욱 빨라질 수 있다. In addition, by performing the H 2 O vapor supply step and the dielectric film deposition step without vacuum breakdown in the same deposition apparatus, by etching the Ge oxide layer in the H 2 O vapor supply step so that the substrate is not in contact with the oxygen atmosphere The formation of additional Ge oxide layers can be prevented. In addition, since the substrate surface is terminated through the H 2 O vapor supply step, the deposition rate of the dielectric layer, in particular, the oxide layer, may be increased later. In addition, by heating the substrate to the dielectric film deposition temperature in the H 2 O vapor supply step, the additional stabilization step may not be performed in the dielectric film deposition step, the deposition rate of the dielectric film, in particular, the oxide film may be faster.
도 1은 본 발명의 일 실시예에 따른 유전막 형성방법을 나타낸 플로우 챠트이다. 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 유전막 형성방법을 나타낸 단면도들이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 소자 제조방법을 설명하는 단면도들이다.
도 4는 H2O 증기 공급시간에 따른 Ge 산화물막의 제거 두께를 나타낸 그래프이다.
도 5는 H2O 증기 공급시간에 따른 HfO2 두께를 나타낸 그래프이다.
도 6은 제조예 1 및 비교예 1에 따른 MOS 캐패시터들의 전극 전압에 따른 캐패시턴스를 나타낸 그래프이다.1 is a flowchart illustrating a method of forming a dielectric film according to an embodiment of the present invention. 2A to 2D are cross-sectional views illustrating a method of forming a dielectric film according to an embodiment of the present invention.
3A and 3B are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.
4 is a graph showing the removal thickness of the Ge oxide film according to the H 2 O vapor supply time.
5 is a graph showing the HfO 2 thickness according to the H 2 O steam supply time.
6 is a graph showing capacitance according to electrode voltages of MOS capacitors according to Preparation Example 1 and Comparative Example 1. FIG.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. In the figures, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween.
도 1은 본 발명의 일 실시예에 따른 유전막 형성방법을 나타낸 플로우 챠트이다. 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 유전막 형성방법을 나타낸 단면도들이다.1 is a flowchart illustrating a method of forming a dielectric film according to an embodiment of the present invention. 2A to 2D are cross-sectional views illustrating a method of forming a dielectric film according to an embodiment of the present invention.
도 2a를 참조하면, Ge계 반도체층(110)이 제공된다. Ge계 반도체층(110)은 Ge를 포함하는 반도체층으로서, 일 예로서 Ge층 또는 SiGe층일 수 있다. 또한, 상기 Ge계 반도체층(110)은 단결정층, 다결정층, 또는 비정질층일 수 있다.Referring to FIG. 2A, a Ge based
상기 Ge계 반도체층(110)은 Ge계 기판일 수 있다. 이와는 달리, 상기 Ge계 반도체층(110)은 다른 기판 상에 형성된 층 예를 들어, Si 기판 상에 형성된 GOS(Ge on Silicon)층이거나, 또는 GOI(Ge on insulator) 또는 SGOI(SiGe on insulator)와 같은 절연체 상에 형성된 층일 수 있다.The Ge-based
Ge계 반도체층(110) 상에는 Ge 산화물층(120)이 형성된다. Ge 산화물층(120)은 자연산화막일 수 있다. 이러한 Ge 산화물층(120)은 밀도 및 유전율이 낮으며 계면 트랩 사이트를 다수 가질 수 있다.The
도 1 및 도 2b를 참조하면, 상기 Ge계 반도체층(110) 및 상기 Ge 산화물층(120)을 구비하는 기판을 세정하여(S10), 상기 Ge 산화물층(120)을 식각한다. 이 때, 세정제로서 HF 수용액을 사용할 수 있다. 이에 더하여, 탈이온수(deionized water)를 사용한 세정을 추가로 수행할 수 있다. 상기 Ge 산화물층(120)은 수용성으로 알려져 있으므로, 이와 같이 HF 수용액 및/또는 탈이온수를 사용한 세정을 통해 식각할 수 있다.1 and 2B, the substrate including the Ge-based
일 예로서, HF 수용액 세정과 탈이온수 세정을 수차례 반복 수행할 수 있다. 상기 Ge계 반도체층(110)은 HF에 쉽게 용해될 수 있어, HF 수용액을 사용한 세정을 장시간 수행하는 경우 상기 Ge계 반도체층(110)의 표면 평탄도가 열화될 수 있으므로, 상기 Ge계 반도체층(110)의 표면 평탄도가 열화되지 않도록 HF 수용액 세정 시간을 조절할 수 있으며, 또한 HF 수용액 세정과 탈이온수 세정을 수차례 반복 수행하는 것이 바람직하다.As an example, the HF aqueous solution washing and the deionized water washing may be repeatedly performed several times. Since the Ge-based
상기 기판 세정단계(S10)는 케미컬 배쓰 내에서 수행할 수 있다. 상기 기판 세정단계(S10)를 완료한 후, 산화를 막기 위해 상기 기판을 공기 중에 노출되지 않도록 한 상태에서 후속 단계들을 진행할 수 있다.The substrate cleaning step S10 may be performed in a chemical bath. After the substrate cleaning step S10 is completed, subsequent steps may be performed while the substrate is not exposed to air to prevent oxidation.
상기 기판 세정단계(S10)를 거친 기판 상에는 상기 Ge 산화물층(120)이 잔존할 수 있다.The
도 1 및 도 2c를 참조하면, 세정된 기판을 유전막 증착 장치 내에 로딩한다(S20). 이 후, 상기 증착 장치 내의 잔류가스를 펌핑하여 상기 증착 장치 내부를 거의 진공에 가깝도록 10 torr 이하로 저압 상태화할 수 있다. 이는 상기 증착 장치에 연결된 진공 펌프를 사용하여 수행할 수 있다.1 and 2C, the cleaned substrate is loaded into the dielectric film deposition apparatus (S20). Thereafter, the remaining gas in the deposition apparatus may be pumped to lower the pressure inside the deposition apparatus to 10 torr or less to be almost vacuum. This can be done using a vacuum pump connected to the deposition apparatus.
이 후, 상기 증착 장치 내의 상기 기판 상에 H2O 증기를 공급한다(S30). 이 때, 상기 기판은 후속하는 유전막 증착 단계에서의 유전막 증착 온도로 가열되어 안정화될 수 있다. 상기 H2O 증기와 더불어서, 불활성 가스 예를 들어 He, Ar, 또는 N2가 상기 기판 상에 공급할 수 있다. 상기 기판 상에 제공된 H2O 증기는 상기 Ge 산화물층(120)을 식각하여, 상기 Ge 산화물층(120)의 두께를 감소시킬 수 있다. 또한, 기판 표면에 OH기를 제공할 수 있다. 또한 이 때, H2O 증기는 저압 상태로 제공되어 상기 Ge 산화물층(110)을 급격하게 식각하지 않을 수 있으므로, 상기 Ge 산화물층(110)의 표면 평탄도를 열화시키지 않을 수 있다.Thereafter, H 2 O vapor is supplied to the substrate in the deposition apparatus (S30). At this time, the substrate may be stabilized by heating to the dielectric film deposition temperature in the subsequent dielectric film deposition step. In addition to the H 2 O vapor, an inert gas such as He, Ar, or N 2 may be supplied onto the substrate. The H 2 O vapor provided on the substrate may etch the
상기 H2O 증기 공급 단계(S30)를 거친 기판 상에는 상기 Ge 산화물층(120)이 모두 식각되어 잔존하지 않을 수도 있고, 일부 잔존할 수도 있다.All of the
도 1 및 도 2d를 참조하면, H2O 증기 처리되어 상기 Ge 산화물막(120)이 식각된 기판 상에 유전막(130)을 증착한다(S40). 상기 H2O 증기 공급 단계(S30)와 상기 유전막 증착 단계(S40)는 동일 증착 장치 내에서 진공 파괴(vacuum break) 없이 수행될 수 있다.1 and 2D, a
상기 증착 장치는 단일 챔버를 갖는 장치이거나 멀티 챔버를 갖는 장치일 수 있다. 상기 증착 장치가 단일 챔버를 갖는 장치인 경우에, 상기 H2O 증기 공급 단계(S30)와 상기 유전막 증착 단계(S40)는 동일 챔버 내에서 인-시츄(in-situ)로 수행될 수 있다. 상기 증착 장치가 멀티 챔버를 갖는 장치인 경우에, 상기 H2O 증기 공급 단계(S30)와 상기 유전막 증착 단계(S40)는 복수의 챔버들 중 어느 하나의 챔버 내에서 인-시츄(in-situ)로 수행되거나, 또는 복수의 챔버들 중 두 개의 챔버들 내에서 진공 파괴 없이 각각 수행될 수 있다.The deposition apparatus may be a device having a single chamber or a device having multiple chambers. When the deposition apparatus is a device having a single chamber, the H 2 O vapor supply step S30 and the dielectric film deposition step S40 may be performed in-situ in the same chamber. When the deposition apparatus is a device having a multi-chamber, the H 2 O vapor supply step (S30) and the dielectric film deposition step (S40) is in-situ in any one of the plurality of chambers ) Or each in two of the plurality of chambers without vacuum breakdown.
이와 같이, 상기 H2O 증기 공급 단계(S30)와 상기 유전막 증착 단계(S40)를 동일 증착 장치 내에서 진공 파괴 없이 수행함으로써, 상기 H2O 증기 공급 단계(S30)에서 상기 Ge 산화물층(120)을 식각한 후 기판을 산소 분위기에 접하지 않게 하여 추가적인 Ge 산화물층의 생성을 막을 수 있다. 또한, 상기 H2O 증기 공급 단계(S30)를 통해 기판 표면은 OH기로 마감되므로(terminated), 추후 유전막 특히, 산화막의 증착속도가 빨라질 수 있다. 이와 더불어서, 상기 H2O 증기 공급 단계(S30)에서 기판을 유전막 증착 온도로 가열함으로써, 상기 유전막 증착 단계(S40)에서 추가적인 안정화단계를 수행하지 않을 수 있어 유전막 특히, 산화막의 증착속도가 더욱 빨라질 수 있다. As such, by performing the H 2 O vapor supply step (S30) and the dielectric film deposition step (S40) without vacuum breaking in the same deposition apparatus, the
상기 유전막(130)은 산화막, 일 예로서 SiO2, Al2O3, HfO2, ZrO2, Y2O3, V2O5, Ta2O5, TiO2, SrTiO3, BaTiO3, BaSrTiO3, PbTiO3, ZrTiO3, PbZrTiO3일 수 있으며, Si3N4 등의 질화막일 수 있다. 또는, 상기 유전막(130)은 서로 다른 종류의 산화막들의 다중층, 또는 산화막과 질화막의 다중층, 예를 들어, SiO2/Si3N4, HfO2/Al2O3, ZrO2/Al2O3, HfO2/Ta2O5, Al2O3/HfO2/Al2O3 일 수 있다. 상기 유전막(130)이 산화막과 질화막의 다중층인 경우에, 산화막을 먼저 형성하는 것이 바람직하다. 그 이유는 상기 H2O 증기 공급 단계(S30)를 통해 OH기로 마감된 기판 표면에 의해 빠르게 산화막을 증착할 수 있기 때문이다. 상기 유전막(130)은 고유전막일 수 있다. 상기 고유전막은 SiO2에 비해 유전율이 높아, SiO2에 비해 더 두꺼운 두께에서 SiO2와 동일한 등가 산화막 두께(EOT)를 나타낼 수 있어 상기 유전막(130)을 관통하는 누설전류를 감소시킬 수 있다. The
상기 유전막(130)은 CVD(Chemical Vapor Deposition)법 또는 ALD(Atomic Layer Deposition)법을 사용하여 형성할 수 있다. 일 예로서, 금속 전구체와 산화제의 반응에 의해 산화막인 유전막(130)을 형성할 수 있고, 또는 금속 전구체와 질화제의 반응에 의해 질화막인 유전막(130)을 형성할 수 있다. 상기 금속 전구체는 금속 할로겐화물, 금속 알콕사이드, 또는 금속 아민일 수 있고, 상기 산화제는 H2O, H2O2, O3, O2 플라즈마, 알콜, 또는 알콕시메틸일 수 있으며, 상기 질화제는 NH3, N2 플라즈마일 수 있다. 일 예에서, 상기 산화제는 H2O일 수 있다. 일 구체예에서, 상기 유전막(130)이 HfO2이고 ALD법을 사용하여 형성하는 경우에, 금속 전구체는 Hf[NCH3C2H5]4일 수 있고 산화제는 H2O 가스일 수 있다.The
이 후, 상기 유전막(130)이 증착된 기판(100)을 증착 장치로부터 언로딩한다(S50).
Thereafter, the
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 소자 제조방법을 설명하는 단면도들이다.3A and 3B are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.
도 3a를 참조하면, 도 2a 내지 도 2d를 참조하여 설명한 방법을 사용하여 형성된 유전막(130) 상에 도전막(140)을 형성한다. 상기 도전막(140)은 폴리실리콘, 금속 질화물 또는 금속막일 수 있다. 일 예로서, 상기 도전막(140)은 폴리실리콘, TiN, TaN, WN, W, Pt, Ir, 또는 이들의 복합막일 수 있다. Referring to FIG. 3A, a
이와 같이, Ge계 반도체막(110), 상기 유전막(130), 및 상기 도전막(140)은 MOS 캐패시터를 형성할 수 있다. 이 때, 상기 반도체막(110)과 상기 유전막(130) 사이에 Ge 산화물막(120)이 잔존할 수 있으나, 도 2a 내지 도 2d를 참조하여 설명한 바와 같이 Ge 산화물막(120)을 H2O 증기를 사용하여 식각한 후 진공 파괴 없이 상기 유전막(130)을 형성함에 따라, 비교적 결함이 많은 Ge 산화물막(120)의 두께를 감소시킬 수 있다. 그 결과, 캐패시터의 신뢰성을 향상시키고 캐패시턴스 또한 향상시킬 수 있다.As such, the Ge-based
도 3b를 참조하면, 추가적으로 상기 도전막(140) 및 상기 유전막(130)을 패터닝하여, 게이트 전극(G)을 형성하고 상기 게이트 전극(G) 주위의 Ge계 반도체층(110)을 노출시킨다. 상기 노출된 Ge계 반도체층(110) 내에 불순물을 주입하여 소오스 영역(S)과 드레인 영역(D)을 형성하여 MOS 트랜지스터를 형성할 수 있다.Referring to FIG. 3B, the
이러한 MOS 트랜지스터는 앞서 설명한 바와 같이, 상기 Ge계 반도체막(110)과 상기 유전막(130) 사이에 Ge 산화물막(120)이 잔존할 수 있으나 상기 Ge 산화물막(120)의 두께 감소를 통해, 트랜지스터의 신뢰성을 향상시킬 수 있고 또한 캐패시턴스 향상에 따른 트랜지스터 동작속도 향상을 이룰 수 있다.
In the MOS transistor, as described above, the
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.Hereinafter, preferred examples are provided to aid the understanding of the present invention. However, the following experimental examples are only for helping understanding of the present invention, and the present invention is not limited to the following experimental examples.
<실험예들; examples>Experimental Examples; examples>
<실험예 1>Experimental Example 1
준비된 Ge 기판 상의 유기물 등의 불순물을 제거하였다. 이어, Ge 기판을 반응로에 로딩하고, 상기 반응로 내에 500℃에서 30분 동안 O2를 공급하여 Ge 기판 상에 Ge 산화물막 70Å을 인위적으로 형성하였다. 이 후, Ge 산화물막이 형성된 기판을 ALD 챔버 내로 로딩하고, 상기 기판을 350℃로 가열하면서 상기 챔버 내에 H2O 증기를 공급하여 Ge 산화물막을 식각하였다.Impurities, such as an organic substance on the prepared Ge substrate, were removed. Subsequently, a Ge substrate was loaded into the reactor, and O 2 was supplied at 500 ° C. for 30 minutes into the reactor to artificially form a 70 nm Ge oxide film on the Ge substrate. Thereafter, the substrate on which the Ge oxide film was formed was loaded into an ALD chamber, and the substrate was heated to 350 ° C. to supply H 2 O vapor into the chamber to etch the Ge oxide film.
이 후, H2O 증기 처리에 의해 Ge 산화물막이 식각된 기판 상에 350℃에서 금속산화물 전구체인 Hf[NCH3C2H5]4 공급단계, 제1 퍼지 단계, 산화제인 H2O 증기 공급단계, 및 제2 퍼지 단계로 이루어진 사이클을 40번 반복 수행하여 HfO2막을 형성하였다.
Subsequently, Hf [NCH 3 C 2 H 5 ] 4 as a metal oxide precursor, a first purge step, and H 2 O vapor as an oxidizing agent were supplied at 350 ° C. on a substrate on which the Ge oxide film was etched by H 2 O steam treatment. The cycle consisting of the step and the second purge step was repeated 40 times to form an HfO 2 film.
도 4는 H2O 증기 공급시간에 따른 Ge 산화물막의 제거 두께를 나타낸 그래프이다.4 is a graph showing the removal thickness of the Ge oxide film according to the H 2 O vapor supply time.
도 4를 참조하면, 우선 ALD 증착 장비 내에서 H2O 증기 처리를 수행하여 Ge 산화물막을 식각할 수 있음을 알 수 있다. 또한, H2O 증기 공급 시간이 120초까지는 Ge 산화물막이 식각되는 속도가 8.4Å/min으로 빠르나, 120초 이후에는 1.9Å/min으로 줄어들었다. 이는 기판 상에 잔존하는 Ge 산화물 부피가 서서히 줄어듦에 따른 결과라고 볼 수 있다.
Referring to FIG. 4, it can be seen that first, the Ge oxide film may be etched by performing H 2 O vapor treatment in an ALD deposition apparatus. In addition, the Ge oxide film was rapidly etched to 8.4 mW / min until the H 2 O vapor supply time was 120 seconds, but decreased to 1.9 mW / min after 120 seconds. This can be seen as a result of the gradually decreasing volume of Ge oxide remaining on the substrate.
도 5는 H2O 증기 공급시간에 따른 HfO2 두께를 나타낸 그래프이다.5 is a graph showing the HfO 2 thickness according to the H 2 O steam supply time.
도 5를 참조하면, 40번의 사이클을 동일하게 수행하였음에도 불구하고 H2O 증기가 공급되지 않는 경우(H2O 증기 공급 시간이 0인 경우)에 비해, H2O 증기가 공급되는 경우는 HfO2 증착 두께가 증가하였다. 이는 H2O 증기 공급에 의해 Ge 산화물막의 표면이 OH기로 마감되어 친수성으로 변하므로, HfO2의 인큐베이션 사이클(incubation cycle)이 감소하여 HfO2 증착 속도가 향상되었기 때문이다.Case 5, that even though carried out in the same manner for 40 cycles and the supply H 2 O vapor, if not supplied (H 2 O vapor if the supply time is 0), H 2 O vapor as compared to the HfO2 Deposition thickness increased. This is because the surface of the Ge oxide film is changed to hydrophilic by OH group by H 2 O vapor supply, the incubation cycle (HfO 2) is reduced to improve the
40번의 사이클을 동일하게 수행하였음에도 불구하고 H2O 증기 공급 시간이 120초까지는 HfO2의 증착 두께가 급격하게 증가한다. 그러나, H2O 증기 공급 시간이 120초를 초과하게 되면 HfO2 증착 두께의 증가가 완화되는 경향을 나타내는데, 이는 증기 공급 시간이 120초를 경과하면서 표면이 친수성으로 충분히 바뀌기 때문인 것으로 추정된다.
Although 40 cycles were performed identically, the deposition thickness of HfO 2 increased rapidly until the H 2 O vapor supply time was 120 seconds. However, when the H 2 O vapor supply time exceeds 120 seconds, the increase in
<MOS 캐패시터 제조예 1><MOS capacitor manufacturing example 1>
준비된 Ge 기판 상의 유기물 등의 불순물을 제거하였다. 이어, HF 수용액을 사용하여 10초 세정하고, 탈이온수에 20초 세정하는 2 단계 세정을 5회 반복 수행하여 자연 산화막인 Ge 산화물막을 식각하였다. 이 후, 기판을 ALD 챔버 내로 로딩하고, 상기 기판을 350℃로 가열하면서 상기 챔버 내에 H2O 증기를 120초 동안 공급하여 Ge 산화물막을 추가적으로 식각하였다. 이 후, H2O 증기 처리에 의해 Ge 산화물막이 식각된 기판 상에 350℃에서 금속산화물 전구체인 Hf[NCH3C2H5]4 공급단계, 제1 퍼지 단계, 산화제인 H2O 증기 공급단계, 및 제2 퍼지 단계로 이루어진 사이클을 40번 반복 수행하여 HfO2막을 형성한 후, 기판을 ALD 챔버로부터 언로딩하였다. 이 후, 상기 HfO2막 상에 Pt를 증착하여, MOS 캐패시터를 제조하였다.
Impurities, such as an organic substance on the prepared Ge substrate, were removed. Subsequently, the second step of washing for 10 seconds using an aqueous HF solution and 20 seconds of washing with deionized water was repeated five times to etch the Ge oxide film as a natural oxide film. Thereafter, the substrate was loaded into the ALD chamber, and the substrate was heated to 350 ° C., and H 2 O vapor was supplied into the chamber for 120 seconds to further etch the Ge oxide film. Subsequently, Hf [NCH 3 C 2 H 5 ] 4 as a metal oxide precursor, a first purge step, and H 2 O vapor as an oxidizing agent were supplied at 350 ° C. on a substrate on which the Ge oxide film was etched by H 2 O steam treatment. The cycle consisting of a step and a second purge step was repeated 40 times to form an HfO 2 film, and then the substrate was unloaded from the ALD chamber. Thereafter, Pt was deposited on the HfO 2 film to prepare a MOS capacitor.
<MOS 캐패시터 비교예 1><MOS capacitor comparative example 1>
기판을 ALD 챔버 내에 로딩한 후 H2O 증기를 공급하여 Ge 산화물막을 추가적으로 식각하는 단계를 생략한 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 MOS 캐패시터를 제조하였다.
A MOS capacitor was manufactured in the same manner as in Preparation Example 1, except that the step of loading the substrate into the ALD chamber and supplying H 2 O vapor to further etch the Ge oxide film was omitted.
도 6은 제조예 1 및 비교예 1에 따른 MOS 캐패시터들의 전극 전압에 따른 캐패시턴스를 나타낸 그래프이다.6 is a graph showing capacitance according to electrode voltages of MOS capacitors according to Preparation Example 1 and Comparative Example 1. FIG.
도 6을 참조하면, 제조예 1에 따른 MOS 캐패시터는 비교예 1에 따른 MOS 캐패시터에 비해 축적(accumulation) 캐패시턴스가 크고 또한 히스테리시스가 감소된 것을 알 수 있다.
Referring to FIG. 6, the MOS capacitor according to Preparation Example 1 is more cumulative than the MOS capacitor according to Comparative Example 1. It can be seen that the capacitance is large and the hysteresis is reduced.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, This is possible.
110: Ge계 반도체층 120: Ge 산화물막
130: 유전막 140: 도전막
G: 게이트 전극 S: 소오스 영역
D: 드레인 영역110: Ge-based semiconductor layer 120: Ge oxide film
130: dielectric film 140: conductive film
G: gate electrode S: source region
D: drain region
Claims (9)
상기 기판을 증착 장치 내에 로딩하는 단계;
상기 기판 상에 H2O 증기를 공급하여 상기 Ge 산화물층을 식각하는 단계;
상기 Ge 산화물층이 식각된 기판 상에 진공 파괴없이 유전막을 증착하는 단계; 및
상기 유전막이 증착된 기판을 증착 장치로부터 언로딩하는 단계를 포함하는 유전막 형성방법.Providing a substrate having a Ge-based semiconductor layer and a Ge oxide layer formed on the Ge-based semiconductor layer;
Loading the substrate into a deposition apparatus;
Etching the Ge oxide layer by supplying H 2 O vapor on the substrate;
Depositing a dielectric film on the substrate on which the Ge oxide layer is etched without vacuum destruction; And
And unloading the substrate on which the dielectric film is deposited from a deposition apparatus.
상기 H2O 증기와 더불어서 상기 기판 상에 불활성 가스를 공급하는 유전막 형성방법.The method of claim 1,
And forming an inert gas on the substrate together with the H 2 O vapor.
상기 기판 상에 H2O 증기를 공급하는 단계와 상기 유전막을 증착하는 단게는 상기 증착 장치의 동일 챔버 내에서 인-시츄로(in-situ) 수행되는 유전막 형성방법.The method of claim 1,
Supplying H 2 O vapor on the substrate and depositing the dielectric film are performed in-situ in the same chamber of the deposition apparatus.
상기 기판 상에 H2O 증기를 공급하는 단계와 상기 유전막을 증착하는 단게는 상기 증착 장치의 서로 다른 챔버 내에서 진공 파괴 없이 수행되는 유전막 형성방법.The method of claim 1,
Supplying H 2 O vapor on the substrate and depositing the dielectric film are performed without vacuum breaking in different chambers of the deposition apparatus.
상기 유전막은 산화막인 유전막 형성방법.The method of claim 1,
The dielectric film is an oxide film.
상기 기판을 증착 장치 내에 로딩하기 전에,
상기 기판에 대해 HF 수용액 세정과 탈이온수 세정을 반복 수행하는 단계를 더 포함하는 유전막 형성방법.The method of claim 1,
Before loading the substrate into the deposition apparatus,
And repeatedly performing the HF aqueous solution cleaning and the deionized water cleaning on the substrate.
상기 기판 상에 H2O 증기를 공급함과 동시에, 상기 유전막 증착 온도로 상기 기판을 가열하는 유전막 형성방법.The method of claim 1,
And supplying H 2 O vapor onto the substrate, and heating the substrate to the dielectric film deposition temperature.
상기 기판을 증착 장치 내에 로딩하는 단계;
상기 기판 상에 H2O 증기를 공급하여 상기 Ge 산화물층을 식각하는 단계;
상기 Ge 산화물층이 식각된 기판 상에 진공 파괴없이 유전막을 증착하는 단계;
상기 유전막이 증착된 기판을 증착 장치로부터 언로딩하는 단계; 및
상기 유전막 상에 도전막을 형성하는 단계를 포함하는 반도체 소자 제조방법.Providing a substrate having a Ge-based semiconductor layer and a Ge oxide layer formed on the Ge-based semiconductor layer;
Loading the substrate into a deposition apparatus;
Etching the Ge oxide layer by supplying H 2 O vapor on the substrate;
Depositing a dielectric film on the substrate on which the Ge oxide layer is etched without vacuum destruction;
Unloading the substrate on which the dielectric film is deposited from a deposition apparatus; And
Forming a conductive film on the dielectric film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100091532A KR101152441B1 (en) | 2010-09-17 | 2010-09-17 | Method for forming dielectric layer on Ge-based semiconductor layer and method for fabricating semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100091532A KR101152441B1 (en) | 2010-09-17 | 2010-09-17 | Method for forming dielectric layer on Ge-based semiconductor layer and method for fabricating semiconductor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120029621A KR20120029621A (en) | 2012-03-27 |
| KR101152441B1 true KR101152441B1 (en) | 2012-06-01 |
Family
ID=46133979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100091532A Expired - Fee Related KR101152441B1 (en) | 2010-09-17 | 2010-09-17 | Method for forming dielectric layer on Ge-based semiconductor layer and method for fabricating semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101152441B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112538B2 (en) | 1998-01-09 | 2006-09-26 | Asm America, Inc. | In situ growth of oxide and silicon layers |
-
2010
- 2010-09-17 KR KR1020100091532A patent/KR101152441B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112538B2 (en) | 1998-01-09 | 2006-09-26 | Asm America, Inc. | In situ growth of oxide and silicon layers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120029621A (en) | 2012-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100622609B1 (en) | Thin Film Formation Method | |
| KR100568448B1 (en) | Manufacturing method of high dielectric film with reduced impurities | |
| US7153786B2 (en) | Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same | |
| US7102875B2 (en) | Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof | |
| KR100604845B1 (en) | Metal-insulator-metal capacitor having a seed layer containing nitrogen and a method of manufacturing the same | |
| US20070098892A1 (en) | Method of forming a layer and method of manufacturing a capacitor using the same | |
| JP2004214661A (en) | Fabrication of transistor gate and method for reducing roughness of high-k gate dielectric | |
| US8557651B2 (en) | Method of manufacturing a semiconductor device using an etchant | |
| US8633119B2 (en) | Methods for manufacturing high dielectric constant films | |
| US8633114B2 (en) | Methods for manufacturing high dielectric constant films | |
| KR101234690B1 (en) | Semiconductor device having dielectric layer and method for forming the same | |
| JP4985855B2 (en) | Manufacturing method of semiconductor device | |
| JP2001036046A (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR20140003154A (en) | Method for manufacturing semiconductor device | |
| JP2006114747A (en) | Method for manufacturing semiconductor device | |
| US20070264770A1 (en) | Capacitor forming method | |
| KR101152441B1 (en) | Method for forming dielectric layer on Ge-based semiconductor layer and method for fabricating semiconductor device using the same | |
| KR100655140B1 (en) | Capacitor and manufacturing method thereof | |
| KR100780631B1 (en) | Deposition method of titanium oxide film and manufacturing method of capacitor using same | |
| KR20090022801A (en) | Manufacturing method of semiconductor device | |
| KR20000042429A (en) | Method for manufacturing ferroelectric capacitor of semiconductor device | |
| KR100670671B1 (en) | Hafnium oxide film formation method of semiconductor device | |
| KR100437619B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100842953B1 (en) | Capacitor Manufacturing Method for Semiconductor Devices | |
| KR20050061077A (en) | Method for forming dielectric layer in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20170526 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20170526 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |