KR101206000B1 - Ｍｐｅｇ-4 ａｌｓ ｖｌｓｉ 구현을 위한 저복잡도 가변 차수 단기 예측기 - Google Patents

Abstract

본 발명에서는 가변 차수 단기 예측기를 지원하고, MPEG-4 ALS 하드웨어 구현의 복잡도를 감소시키기 위한 자동상관 처리 시간 및 radix-2 알고리즘에 의거하여 파이프라인 스톨을 사용한 신규한 재귀 FIR 필터 스킴이 개시된다.

Description

ＭＰＥＧ-4 ＡＬＳ ＶＬＳＩ 구현을 위한 저복잡도 가변 차수 단기 예측기{VARIABLE ORDER SHORT-TERM PREDICTOR}

본 발명은 가변 차수 단기 예측기에 관한 것으로서, MPEG-4 ALS 하드웨어 구현의 복잡도를 감소시키기 위하여, 자동 상관 처리 시간(autocorrelation processing time) 및 radix-2 알고리즘에 근거한 파이프라인 스톨(pipeline stall)을 사용한 재귀 FIR 필터 스킴(recursive FIR filter scheme)이 적용된 가변 차수 단기 예측기에 관한 것이다.

멀티미디어 제품의 유저는 고품질 오디오 서비스를 더 요구하고 있고 무 손실 오디오 코딩 기술은 시장의 수요를 수용하기 위해 MPEG-4 오디오 무 손실 코딩으로 표준화되고 있다.

MPEG-4 ALS(audio lossless coding)는 포워드 선형 예측(forward linear prediction) 및 엔트로피 코딩(entropy coding) 등의 2개의 주요 부분으로 구성된다.

포워드 선형 예측(forward linear prediction)에서, 최적 예측기 계수(optimal predictor coefficients)는 통상 자동 상관 방법(autocorrelation method)에 의한 각 블록에 대하여 추정된다.

이 자동 상관 방법(autocorrelation method)에는 레빈슨 더빈 알고리즘(Levinson-Durbin algorithm)이 사용될 수 있으며, 레빈슨 더빈 알고리즘(Levinson-Durbin algorithm)을 사용한 자동 상관 방법(autocorrelation method)은 예측기의 차수(the order of the predictor)를 반복적으로 적응시키는 간단한 수단을 제공하는 장점을 추가적으로 갖는다. 이러한 선형 예측 계수(Linear Prediction Coefficients: LPC)는 단기 예측기(short-term predictor)에 사용되고 유한 임펄스 응답(FIR) 필터를 사용하여 일반적으로 구현된다.

그러나, MPEG-4 ALS는 32-비트 PCM의 비트 해상도로 1023까지의 LPC 차수를 지원하는데, 이러한 필터 차수의 광범위한 범위는 단기 예측기(short-term predictor)의 복잡도를 크게 증가시킨다.

단기 예측기의 처리 시간은 선형 예측 필터 계수의 계산 시간에 의존하고, 각종 아키텍처는 FIR(Finite Impulse Response) 필터 기반 단기 예측기에 고속 및 영역 효율 구현을 제공하기 위해 제안되어 있다. 그러나, 이 아키텍처는 MPEG-4 ALS의 계수 계산 시간에 정확히 매칭되지 않는 파이프라인 스킴에서 타이밍 문제 및 영역 효율성을 고려하지 않는다.

따라서 본 발명의 목적은 MPEG-4 ALS 하드웨어 구현의 복잡도를 감소시키기 위한 자동 상관 처리 시간 및 radix-2 알고리즘에 근거한 파리프라인 스킴이 적용된 가변 차수 단기 예측기를 제공하는 것이다.

상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 가변 차수 단기 예측기는, 입력 받은 예측 차수(Prediction Order) 값에 응답하여 수정된 예측 차수 값(modified prediction order)을 생성하는 사전 결정 블록(Pre-decision block)와, 상기 수정된 예측 차수 값에 응답하여 반복 및 플래그 신호의 수를 결정하는 루프 컨트롤러와, 샘플링된 신호를 입력받고, radix-2 알고리즘에 따라 파이프라인 스톨(stall)이 적용되어, 상기 입력받은 샘플링된 신호를 필터링하는 FIR 필터 및 상기 루프 컨트롤러에 의해 결정된 결과와 상기 FIR 필터에 의해 필터링된 출력 결과를 가산하여 출력하는 출력 블록를 포함한다.

본 발명에 의하면, MPEG-4 ALS 하드웨어 구현 시, 복잡도를 감소시킬 수 있다.

도 1은 본 발명의 일실시예에 적용되는 예측 필터 탭(prediction filter tap)의 최적 포인트 선택을 위한 계산 시간 비의 비교 결과를 나타내는 그래프이다.
도 2는 본 발명의 일실시예에 따른 가변 차수 단기 예측기의 구조를 보여주는 블록도이다.
도 3은 도 2에 도시된 계수 블록으로 입력되는 계수 값을 생성하는 계수 계산기 모듈의 내부 구성을 나타내는 불록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 용이하게 이해할 수 있도록 제공되는 것이며, 본 발명은 청구항의 기재에 의해 정의된다.

이하 첨부된 도면을 참조하여 본 발명의 일실시예에 대해 상세히 설명하기로 한다.

본 발명의 일실시예에서는, 단기 예측기 계산 블록의 FIR 필터 동작 및 신호 의존성과 비교되는 긴 LPCs(Linear Prediction Coefficients) 계산 시간의 특성을 사용한 반복 FIR 필터 구조 및 저복잡도 MPEG-4 ALS VLSI 구현을 위해 멀티플렉스 기반 LPC 액세스 스킴이 제안된다.

적절한 파리프라인 제어 스템 및 반복 FIR 필터 아키텍처를 결정하기 위해 LPC 계산 및 FIR 필터 처리의 반복 시간을 위한 계산 시간을 고려한다.

도 1은 본 발명의 일실시예에 적용되는 예측 필터 탭(prediction filter tap)의 최적 포인트 선택을 위한 계산 시간 비의 비교 결과를 나타내는 그래프이다.

도 1에서, x축은 예측 차수를 나타내고, y축은 필터 계수 계산 결과를 FIR 필터 계산 결과로 나눈 계산 시간 비(calculation time ratio)를 나타낸다. 도 1의 그래프에 도시된 x축에 평행한 수평 대시점(dash-dot) 라인(L1)은 y축의 계산 시간 비가 1이고, 필터 계수 계산 시간은 이 계산 시간 비에서의 FIR 필터 계산 시간과 동일한 결정 바운드를 나타낸다. 이 결과로부터 필터 차수가 10보다 많을 때 탭의 최적 수가 16으로 결정된다. 이때, 16개 이상의 예측기 탭의 수가 가능할지라도 LPCs(linear prediction coefficients) 계산 시간은 여전히 너무 길고, FIR 필터 블록은 LPC 계산 블록이 종료될 때까지 스톨(stall)된다. 그 결과, 16 이상의 고차를 위한 단기 예측기는 16 탭 FIR 필터를 사용하는 재귀적인 모든 예측을 계산하는 재귀 방법에 의해 계산될 수 있다.

본 발명의 일실시예에 따른 가변 차수 단기 예측기에 적용되는 재귀(recursive) FIR 필터 설계는 가변 차수를 위한 radix-2 알고리즘에 기초된다. 재귀 파라미터 L을 갖는 수정된 radix-2 알고리즘을 다이렉트 컨벌루션(direct convolution) FIR 필터에 적용하기 위해 상기 가변 차수 단기 예측기에 적용되는 재귀(recursive) FIR 필터의 출력(y(n))은 아래의 수학식 1과 같이 정의될 수 있다.

여기서, 변수 N은 예측 차수(the prediction order)이고, 변수 T는 FIR 필터 탭(tab)의 수이고, 변수 L은 루프(loop)의 수이다. y(n)은 필터의 출력이다. radix-2 알고리즘을 적용함으로써 출력 포인트 당 전체 복잡도는 3N/4 곱셈 및 3N/4 가산이다.

도 2는 본 발명의 일실시예에 따른 가변 차수 단기 예측기의 구조를 보여주는 블록도이다.

도 2를 참조하면, 본 발명의 일실시예에 따른 가변 차수 단기 예측기(100)는 크게, 사전 결정 블록 모듈(110), 루프 컨트롤러 블록 모듈(120), 샘플 블록 모듈(150), 계수 블록 모듈(140), FIR 필터 블록 모듈(160), 출력 블록 모듈(180)을 포함하며, 메모리 컨트롤러 블록(170) 및 데이터 컨트롤러 블록(170)을 더 포함할 수 있다.

사전 결정 블록 모듈(Pre-decision block: 110)은 외부 시스템(도시되지 않음)으로부터 예측 차수(Prediction Order) 값을 입력 받고, 입력 받은 예측 차수(Prediction Order) 값에 응답하여 radix-2 알고리즘에 근거하여 수정된 예측 차수 값(modified prediction order)을 생성한다.

루프 컨트롤러 블록 모듈(120)은 상기 사전 결정 블록 모듈(110)로부터의 수정된 예측 차수 값에 응답하여 반복 및 플래그 신호의 수를 결정한다.

메모리 컨트롤러 블록 모듈(130)은 재귀 FIR 필터 계산을 위해 계수 블록(140)으로 입력되는 적절한 계수 값 및 샘플 블록(150)으로 입력되는 샘플 값을 위한 멀티플렉스 어드레스(address signals) 및 판독 신호(read signals)를 각각 생성한다.

FIR 필터 블록 모듈(160)는 저 복잡도를 위해 수정된 radix-2 알고리즘 및 재귀 아키텍처를 적용한다. FIR 필터 블록 모듈(160)은 서로 종속적으로 연결된 복수의 스테이지로 이루어지며, 각 스테이지는 도시된 바와 같이, 복수의 곱셈기와 복수의 덧셈기 및 지연 셀(D) 등으로 구성될 수 있다.

본 실시예에서는 8개의 스테이지(스테이지0~스테이지7)로 구성된 FIR 필터 블록 모듈(160)의 예가 기술된다. 여기서, 예측 차수가 16보다 큰 경우에 단기 예측기(100)는 16-탭 FIR 필터를 사용한다. 왜냐하면 FIR 필터가 재귀 FIR 필터 아키텍처를 사용함으로써 잔여값을 계산하기 때문이다. 이러한 재귀 아키텍처를 적응시키기 위해 루프 컨트롤러 블록 모듈(120)는 예측 차수에 따른 반복 및 플래그 신호의 수를 결정한다.

이와 같이, 수정된 radix-2 알고리즘 및 재귀 아키텍처가 적용된 FIR 필터 블록 모듈(160)(수정된 radix-2 FIR 필터)는 현재의 짝수 출력 및 이전의 짝수 출력을 사용하여 홀수 출력을 계산함으로써 2개의 출력, 즉 짝수 출력 및 홀수 출력을 동시에 생성한다.

데이터 컨트롤러 블록 모듈(170)는 계수 블록 모듈(140)과 샘플 블록 모듈(150)을 제어하여 계수 및 샘플의 데이터 흐름을 제어한다.

도 3은 도 2에 도시된 계수 블록으로 입력되는 계수 값을 생성하는 계수 계산기 모듈의 내부 구성을 나타내는 불록도이다.

도 3을 참조하면, 계수 계산기 모듈(200)은 계수 값을 생성하여 도 2에 도시된 가변 차수 단기 예측기(100) 내의 계수 블록(140)으로 제공하는 데, 계수 계산기 모듈(200)과 가변 차수 단기 예측기(100) 사이에는 먹스(MUX: 130)와, 계수 레지스터(150)가 구비된다.

상기 계수 계산기 모듈(200)은 해닝 윈도우잉 블록(Hanning windowing: 210), 자동 상관기(autocorrelator: 220), 레빈슨 더빈 블록(230: Levinson-Durbin: 230), 양자화기 블록(Quantizer: 240), Parcor to LPC 블록(250) 및 메모리 컨트롤러 블록(260)을 포함한다.

해닝 윈도우잉 블록(210)은 외부로부터 샘플 값을 입력받고, 입력받은 샘플 값을 해닝 함수에 의한 곱셈 연산 처리한다.

자동 상관기(220)는 해닝 윈도우잉 블록(210)에 의한 곱셈 연산 처리 결과를 입력받고, 레빈슨 더빈 블록(230)의 입력을 생성하기 위해 상기 곱셈 연산 처리 결과를 자동 상관시킨다.

레빈슨 더빈 블록(230)은 레빈슨 더빈 알고리즘(Levinson-Durbin algorithm)에 근거하여 에러에 덜 민감한 부분 자동 상관(Partial autocorrelation: PARCOR) 계수 값을 추정한다.

양자화기 블록(240)는 레빈슨 더빈 블록(230)에 의해 PARCOR 계수 값을 양자화한다.

Parcor to LPC 블록(250)은 양자화기 블록(240)에 의해 양자화된 PARCOR 계수 값을 선형 예측 계수(LPC) 값으로서 계수 레지스터(150)에 순차적으로 저장하고, 저장된 선형 예측 계수(LPC) 값은 단기 예측기(100)로부터의 어드레스 및 판독 신호에 따라 먹스(130)가 선택적으로 가변 차수 단기 예측기(100)로 출력한다.

이후, 가변 차수 단기 예측기(100)는 상기 먹스(130)를 통해 선택적으로 입력받은 선형 예측 계수를 판독하여, 내부에 구비된 재귀 FIR 필터 아키텍처가 적용된 FIR 필터 블록 모듈(160)이 잔여 값을 계산한다.

Claims (4)

1. MPEG-4 ALS 표준에 따른 인코더의 가변 차수 단기 예측기에 있어서,
   필터링 연산의 반복횟수를 결정하는 예측 차수(Prediction Order) 값에 응답하여 상기 필터링 연산의 수정된 반복 횟수를 결정하는 수정된 예측 차수 값(modified prediction order)을 생성하는 사전 결정 블록(Pre-decision block);
   상기 수정된 예측 차수 값에 응답하여 상기 수정된 반복 횟수를 결정하는 루프 컨트롤러;
   샘플링된 신호를 입력받고, 상기 입력받은 샘플링된 신호에 대한 상기 필터링 연산을 반복적으로 수행하는 FIR 필터; 및
   상기 루프 컨트롤러의 제어에 따라 상기 수정된 반복 횟수별로 수행된 상기 FIR 필터의 필터링 연산결과들을 가산하여 출력하는 출력 블록
   을 포함하는 가변 차수 단기 예측기.
   
2. 제1항에 있어서, 상기 FIR 필터에 의해 필터링된 출력 결과는,
   

   

   로 정의되며,
   여기서, 상기 y(n)은 필터의 출력이고, 상기 N은 예측 차수이고, 상기 T는 FIR 필터 탭의 수이고, 상기 L은 루프의 수인 것을 특징으로 하는 가변 차수 단기 예측기.
   
3. 제1항에 있어서, 상기 FIR 필터 탭의 수는,
   필터 계수 계산을 FIR 필터 계산으로 나눈 계산 시간 비에 따라 결정되는 것을 특징으로 하는 가변 차수 단기 예측기.
   
4. 삭제

Images