KR101246023B1

KR101246023B1 - 어레이 기판 및 이를 갖는 표시장치

Info

Publication number: KR101246023B1
Application number: KR1020050001203A
Authority: KR
Inventors: 허용구; 전진; 박용한; 이상훈; 임지숙
Original assignee: 삼성디스플레이 주식회사
Priority date: 2005-01-06
Filing date: 2005-01-06
Publication date: 2013-03-26
Anticipated expiration: 2025-01-06
Also published as: TWI386707B; TW200638090A; JP5138167B2; US11094720B2; CN1801488A; KR20060080758A; US8493524B2; US20130293800A1; US20060146218A1; CN100546030C; JP2006191026A

Abstract

구동회로의 출력 특성을 개선할 수 있는 어레이 기판 및 이를 갖는 표시장치가 개시된다. 어레이 기판에서 기판은 표시영역 및 상기 표시영역에 인접한 주변영역으로 구분된다. 화소 어레이는 표시영역에 대응하는 기판 상에 형성되고 구동신호를 입력받는다. 구동회로는 서로 종속적으로 연결된 다수의 스테이지로 이루어져 주변영역에 대응하는 기판 상에 형성된다. 구동회로의 각 스테이지는 상기 구동신호를 출력하는 출력단자에 연결된 제1 트랜지스터와 제1 트랜지스터의 게이트 전극과 소오스 전극과의 사이에 형성된 커패시터를 포함한다. 이때, 게이트 전극과 소오스 전극과의 사이에 개재된 채널층은 부분적으로 제거된다. 따라서, 커패시터의 크기를 증가시켜 구동회로의 출력 특성을 개선할 수 있다.

Description

어레이 기판 및 이를 갖는 표시장치{ARRAY SUBSTRATE AND DISPLAY APPARATUS HAVING THE SAME}

도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.

도 2는 도 1에 도시된 게이트 구동회로의 블록도이다.

도 3은 도 1에 도시된 제1 스테이지의 내부 회로도이다.

도 4는 도 3에 도시된 제1 노드의 전위와 출력 신호를 나타낸 파형도이다.

도 5는 도 3에 도시된 제1 트랜지스터와 커패시터의 레이아웃이다.

도 6은 도 5에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 어레이 기판의 단면도이다.

도 7은 본 발명의 다른 실시예에 따른 제1 트랜지스터와 커패시터의 레이아웃이다.

도 8은 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다.

도 9는 도 8에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 표시장치의 단면도이다.

도 10은 본 발명의 또 다른 실시예에 따른 표시장치의 단면도이다.

*도면의 주요 부분에 대한 부호의 설명*

100 : 어레이 기판 110 : 기판

120 : 화소 어레이 132 : 액티브층

133 : 오믹 콘택층 134 : 채널층

150 : 게이트 구동회로 200 : 컬러필터기판

300 : 액정층 350 : 실런트

400 : 표시패널 500 : 구동칩

600 : 표시장치

본 발명은 어레이 기판 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 구동회로의 출력 특성을 개선할 수 있는 어레이 기판 및 이를 갖는 표시장치에 관한 것이다.

평판표시장치의 하나인 액정표시장치는 게이트 신호와 데이터 신호에 응답하여 영상을 표시하는 표시패널, 게이트 신호를 출력하는 게이트 구동회로 및 데이터 신호를 출력하는 데이터 구동회로로 이루어진다.

표시패널은 게이트 신호를 입력받는 다수의 게이트 라인과 데이터 신호를 입력받는 다수의 데이터 라인이 구비된 어레이 기판, 어레이 기판과 마주하는 컬러필터기판 및 어레이 기판과 컬러필터기판과의 사이에 개재된 액정층을 포함한다.

일반적으로, 게이트 구동회로 및 데이터 구동회로는 칩 형태로 액정패널에 실장된다. 그러나, 최근에는 액정표시장치의 전체적인 사이즈를 감소시키면서 생산성을 증대시키기 위하여 게이트 구동회로는 어레이 기판에 박막 공정을 통해 형성 된다.

게이트 구동회로가 어레이 기판에 직접적으로 형성되는 구조에서, 게이트 구동회로는 서로 종속적으로 연결된 복수의 스테이지를 갖는 하나의 쉬프트 레지스트로 이루어진다. 여기서, 복수의 스테이지 각각은 다수의 트랜지스터와 커패시터를 포함한다.

특히, 커패시터는 쉬프트 레지스터의 출력단자에 연결되어 출력단자를 통해 출력되는 게이트 신호의 라이징 타임을 확보하는 역할을 수행한다. 따라서, 커패시터의 충전 용량을 충분히 확보하지 못하면, 라이징 타임이 감소되어 게이트 구동회로의 출력 특성이 저하된다.

또한, 커패시터의 충전 용량을 증가시키기 위하여 전극의 면적을 증가시키면 전극과 표시패널의 컬러필터기판에 형성되는 공통전극과의 사이에서 발생하는 기생 커패시턴스가 증가한다.

따라서, 본 발명의 목적은 구동회로의 출력 특성을 개선하기 위한 어레이 기판을 제공하는 것이다.

또한, 본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시장치를 제공하는 것이다.

본 발명의 일 특징에 따른 어레이 기판은 기판, 화소 어레이 및 구동회로를 포함한다. 상기 기판은 표시영역 및 상기 표시영역에 인접한 주변영역으로 구분된 다. 상기 화소 어레이는 상기 표시영역에 대응하는 상기 기판 상에 형성되고, 구동신호를 입력받는다. 상기 구동회로는 서로 종속적으로 연결된 다수의 단위 스테이지로 이루어져 상기 주변영역에 대응하는 상기 기판 상에 형성된다. 상기 구동회로의 각 단위 스테이지는 소오스 전극이 상기 구동신호를 출력하는 출력단자에 연결된 제1 트랜지스터와 상기 제1 트랜지스터의 게이트 전극과 상기 소오스 전극에 의해서 정의된 커패시터를 포함한다. 이때, 상기 게이트 전극과 상기 소오스 전극과의 사이에 개재된 채널층은 부분적으로 제거된다.

본 발명의 다른 특징에 따른 표시장치는 어레이 기판 및 상기 어레이 기판과 마주하는 대향기판을 포함하고, 상기 어레이 기판은 기판, 화소 어레이 및 구동회로를 포함한다.

상기 기판은 표시영역 및 상기 표시영역에 인접한 주변영역으로 구분된다. 상기 화소 어레이는 상기 표시영역에 대응하는 상기 기판 상에 형성되고, 구동신호를 입력받는다. 상기 구동회로는 서로 종속적으로 연결된 다수의 단위 스테이지로 이루어져 상기 주변영역에 대응하는 상기 기판 상에 형성된다. 상기 구동회로의 각 단위 스테이지는 소오스 전극이 상기 구동신호를 출력하는 출력단자에 연결된 트랜지스터를 포함한다. 이때, 상기 게이트 전극과 상기 소오스 전극과의 사이에 개재된 채널층은 부분적으로 제거된다.

본 발명의 또 다른 특징에 따른 표시장치는 어레이 기판, 상기 어레이 기판과 마주하는 대향기판, 상기 어레이 기판과 상기 대향기판과의 사이에 개재된 액정층 및 상기 어레이 기판 상에 실장되어 데이터 신호를 출력하는 구동칩을 포함한 다.

상기 어레이 기판은 기판, 화소 어레이 및 게이트 구동회로로 이루어진다. 상기 기판은 표시영역 및 상기 표시영역에 인접한 주변영역으로 구분된다. 상기 화소 어레이는 상기 표시영역에 대응하는 상기 기판 상에 형성되고, 상기 데이터 신호와 게이트 신호를 입력받는다. 게이트 구동회로는 서로 종속적으로 연결된 다수의 단위 스테이지로 이루어져 상기 주변영역에 대응하는 상기 기판 상에 형성되어 상기 화소 어레이에 상기 게이트 신호를 제공한다. 상기 게이트 구동회로의 각 단위 스테이지는 소오스 전극이 상기 게이트 신호를 출력하는 출력단자에 연결된 트랜지스터를 포함한다. 이때, 상기 게이트 전극과 상기 소오스 전극과의 사이에 개재된 채널층이 부분적으로 제거된다.

이러한 어레이 기판 및 이를 갖는 표시장치에 따르면, 트랜지스터의 게이트 전극과 소오스 전극과의 사이에 개재된 채널층을 제거함으로써, 상기 게이트 전극과 상기 소오스 전극과의 사이에 형성되는 커패시터의 충전 용량을 증가시킬 수 있고, 그 결과 상기 구동회로로부터 출력된 구동신호의 라이징 타임을 충분히 확보할 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이고, 도 2는 도 1에 도시된 게이트 구동회로의 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 어레이 기판(100)은 기판 (110), 화소 어레이(120) 및 게이트 구동회로(150)를 포함한다.

상기 기판(110)은 표시영역(DA)과 상기 표시영역(DA)에 인접하는 주변영역(PA)으로 구분된다. 상기 화소 어레이(120)는 상기 표시영역(DA)에 대응하여 상기 기판(110) 상에 구비되고, 상기 게이트 구동회로(150)는 상기 주변영역(PA)에 대응하여 상기 기판(110) 상에 구비된다. 상기 화소 어레이(120)와 상기 게이트 구동회로(150)는 동일한 박막 공정을 통해 함께 상기 기판(110) 상에 형성된다.

상기 화소 어레이(120)는 다수의 게이트 라인(GL1 ~ GLn), 다수의 데이터 라인(DL1 ~ DLm), 다수의 화소 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(121) 및 다수의 화소전극(122)을 포함한다. 상기 다수의 게이트 라인(GL1 ~ GLn)은 상기 다수의 데이터 라인(DL1 ~ DLm)과 절연되게 교차한다. 상기 다수의 화소 TFT(121)와 상기 다수의 화소전극(122)은 매트릭스 형태로 상기 기판(110) 상에 배치된다. 상기 다수의 화소 TFT(121)는 대응하는 게이트 라인과 데이터 라인에 전기적으로 연결된다. 예들 들어, 화소 TFT(121)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되고, 소오스 전극은 제1 데이터 라인(DL1)에 연결되며, 드레인 전극은 대응하는 화소전극(121)에 전기적으로 연결된다.

상기 게이트 구동회로(150)는 상기 주변영역(PA) 중 상기 다수의 게이트 라인(GL1 ~ GLn)의 일단부에 인접하여 구비된다. 상기 게이트 구동회로(150)는 상기 다수의 게이트 라인(GL1 ~ GLn)의 일단부에 전기적으로 연결되고, 상기 다수의 게이트 라인(GL1 ~ GLn)에 순차적으로 게이트 신호를 출력한다.

도 2에 도시된 바와 같이, 상기 게이트 구동회로(150)는 하나의 쉬프트 레지 스터로 이루어진다. 상기 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 단위 스테이지(SRC1, SRC2, SRCn)로 이루어져 게이트 신호를 순차적으로 발생시킨다. 상기 각 단위 스테이지(SRC1, SRC2, SRCn)는 하나의 S-R 래치와 하나의 앤드 게이트(AND)로 구성된다.

동작시, 상기 S-R 래치는 이전 단위 스테이지의 이전 게이트 신호에 의해 활성화되고, 다음 단위 스테이지의 다음 게이트 신호에 의해 비활성화된다. 상기 앤드 게이트(AND)는 상기 S-R 래치가 활성화 상태이고, 제공되는 클럭이 하이 레벨일 때 게이트 신호를 발생시킨다.

홀수번째 단위 스테이지(SRC1)에는 제1 클럭(CKV)이 인가되고, 짝수번째 단위 스테이지(SRC2, SRCn)에는 상기 제1 클럭(CKV)과는 다른 위상을 갖는 제2 클럭(CKVB)이 인가된다. 여기서, 상기 제1 클럭(CKV)과 제2 클럭(CKVB)은 서로 반대 위상을 갖는다.

따라서, 상기 홀수번째 단위 스테이지(SRC1)의 앤드 게이트는 상기 S-R 래치가 활성화 상태이고, 상기 제1 클럭(CKV)이 하이 레벨일 때 게이트 신호를 발생시킨다. 반면에, 상기 짝수번째 단위 스테이지(SRC2, SRCn)의 앤드 게이트(AND)는 상기 S-R 래치가 활성화 상태이고, 상기 제2 클럭(CKVB)이 하이 레벨일 때 게이트 신호를 발생시킨다.

도 3은 도 1에 도시된 단위 스테이지의 내부 회로도이고, 도 4는 도 3에 도시된 제1 노드의 전위와 출력 신호를 나타낸 파형도이다.

도 3을 참조하면, 단위 스테이지는 커패시터(C), 제1, 제2, 제3 및 제4 TFT(NT1, NT2, NT3, NT4)를 포함한다.

상기 제1 TFT(NT1)의 드레인 전극이 클럭단자(CK)에 연결되고, 게이트 전극이 제1 노드(N1)를 경유하여 상기 커패시터(C)의 일단에 연결되며, 소오스 전극이 상기 캐패시터(C)의 타단과 출력단자(OUT)에 연결된다. 상기 클럭단자(CK)에는 제1 클럭(CKV) 또는 상기 제1 클럭(CK)과 위상이 반대인 제2 클럭(CKVB)이 인가된다.

상기 제2 TFT(NT2)의 드레인 전극과 게이트 전극이 공통되어 제1 입력신호(IN1)를 공급받고, 소오스 전극이 상기 제3 TFT(NT3)의 드레인 전극에 연결된다. 여기서, 상기 제1 입력신호(IN1)는 스캔개시신호(STV) 또는 이전 단위 스테이지의 이전 게이트 신호이다.

상기 제3 TFT(NT3)의 게이트 전극은 제2 입력신호(IN2)를 공급받고, 드레인 전극은 상기 제2 TFT(NT2)의 소오스 전극에 연결되며, 드레인 전극은 오프전압(VOFF)를 공급받는다. 여기서, 상기 제2 입력신호(IN2)는 다음 단위 스테이지의 다음 게이트 신호이다.

상기 제4 TFT(NT4)의 드레인 전극이 상기 제1 TFT(NT1)의 소오스 전극과 상기 커패시터(C)의 타단에 연결되고, 게이트 전극이 상기 제2 입력신호(IN2)를 공급받으며, 소오스 전극이 상기 오프전압(VOFF)을 공급받는다.

도 4에 도시된 바와 같이, 제1 입력신호(IN1)가 하이 레벨이면 상기 제1 노드(N1)의 전위는 하이 레벨로 상승한다. 상기 제1 입력신호(IN1)에 의해서 상기 커패시터(C)에 전하가 충전되면, 상기 제1 노드(N1)의 전위가 부트스트랩되어 점차적으로 상승한다. 상기 제1 노드(N1)의 전위가 상승함에 따라서 제1 TFT(NT1)가 턴온 된다. 이 상태에서, 상기 클럭단자(CK)를 통해 제공된 상기 제1 또는 제2 클럭(CKV, CKVB)은 게이트 신호로써 상기 제1 TFT(NT1)를 통해 출력단자(OUT)로 출력된다.

이때, 상기 커패시터(C)의 용량이 충분히 크지 않을 경우 상기 게이트 신호의 라이징 타임이 충분히 확보되지 않는다. 따라서, 상기 게이트 구동회로(150, 도 1에 도시됨)의 출력 특성이 저하된다. 이하, 도 5 내지 도 7을 참조하여 상기 커패시터(C)의 용량을 증가시키는 구조에 대해서 구체적으로 설명한다.

도 5는 도 3에 도시된 제1 TFT와 커패시터의 레이아웃이고, 도 6은 도 5에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 어레이 기판의 단면도이다.

도 5 및 도 6을 참조하면, 기판(110) 상에는 제1 TFT(NT1)의 게이트 전극(GE)이 형성된다. 상기 게이트 전극(GE)은 사각 플레이트 형상으로 상기 기판(110) 상에 형성된다. 그 위로 상기 게이트 전극(GE)을 커버하도록 게이트 절연막(131)이 상기 기판(110) 상에 전체적으로 형성된다.

상기 게이트 전극(GE)이 형성된 영역에 대응하여 상기 게이트 절연막(131) 위로는 채널층(134)이 형성된다. 상기 채널층(134)은 액티브층(132)과 상기 액티브층(132) 상에 형성된 오믹 콘택층(133)을 포함한다. 상기 액티브층(132)은 상기 비정질 실리콘으로 이루어지고, 상기 오믹 콘택층(133)은 n+ 도핑된 비정질 실리콘으로 이루어진다.

상기 오믹 콘택층(133)과 상기 게이트 절연막(131) 상에는 상기 제1 TFT(NT1)의 소오스 전극(SE)과 드레인 전극(DE)이 형성된다. 상기 드레인 전극(DE) 은 메인 드레인 전극(MDE) 및 다수의 서브 드레인 전극(SDE)으로 이루어진다. 상기 메인 드레인 전극(MDE)은 상기 게이트 전극(GE)이 형성된 영역의 외부에 형성된다. 상기 다수의 서브 드레인 전극(SDE)은 상기 메인 드레인 전극(MDE)으로부터 분기되어 상기 게이트 전극(GE)이 형성된 영역으로 연장되고, 상기 다수의 서브 드레인 전극(SDE)은 서로 소정의 간격으로 이격된다.

한편, 상기 소오스 전극(SE)은 전극 몸체(SEa) 및 상기 전극 몸체(SEa)에 형성된 다수의 전극홈(SEb)으로 이루어진다. 상기 다수의 전극홈(SEb)는 U자 형상으로 이루어져 상기 다수의 서브 드레인 전극(SDE)을 각각 수납한다. 따라서, 상기 소오스 전극(SE)과 상기 다수의 서브 드레인 전극(SDE)은 상기 게이트 전극(GE)의 상부에서 서로 마주한다.

도 6에 도시된 바와 같이, 상기 소오스 전극(SE)과 상기 게이트 전극(GE)과의 사이에 개재된 상기 채널층(134) 중 일부분(134a)이 제거된다. 상기 소오스 전극(SE)과 상기 게이트 전극(GE)과의 사이에는 도 3에 도시된 커패시터(C)가 형성된다. 일반적으로, 커패시터의 충전 용량은 두 전극의 이격 거리에 반비례하므로, 도 6에 도시된 바와 같이, 상기 채널층(134)을 제거하여 상기 소오스 전극(SE)과 상기 게이트 전극(GE)의 이격 거리를 감소시킴으로써, 상기 커패시터(C)의 충전 용량을 증가시킬 수 있다.

이와 같이, 상기 커패시터(C)의 충전 용량이 증가됨으로써, 상기 게이트 구동회로(150, 도 2에 도시됨)로부터 출력되는 게이트 신호의 라이징 타임을 충분히 확보할 수 있다. 따라서, 상기 게이트 구동회로(150)의 출력 특성을 개선할 수 있 다.

또한, 상기 소오스 및 게이트 전극(SE, GE)의 면적을 증가시키지 않는 상태로 상기 커패시터(C)의 충전 용량을 증가시킬 수 있다. 따라서, 상기 소오스 및 게이트 전극(SE, GE)과 컬러필터기판(미도시)에 형성되는 공통전극(미도시) 사이에서 발생하는 기생 커패시턴스가 증가하는 것을 방지할 수 있다.

도 7은 본 발명의 다른 실시예에 따른 제1 TFT와 커패시터의 레이아웃이고, 도 8은 도 7에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.

도 7 및 도 8을 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판에서 제1 TFT(NT1)의 게이트 전극(GE)이 형성된다. 상기 게이트 전극(GE)은 사각 플레이트 형상으로 상기 기판(110) 상에 형성된다. 그 위로 상기 게이트 전극(GE)을 커버하도록 게이트 절연막(131)이 상기 기판(110) 상에 전체적으로 형성된다.

상기 게이트 전극(GE)이 형성된 영역에 대응하여 상기 게이트 절연막(131) 위로는 채널층(134)이 형성된다. 상기 채널층(134)은 액티브층(132)과 상기 액티브층(132) 상에 형성된 오믹 콘택층(133)을 포함한다.

상기 오믹 콘택층(133)과 상기 게이트 절연막(131) 상에는 상기 제1 TFT(NT1)의 소오스 전극(SE)과 드레인 전극(DE)이 형성된다. 상기 드레인 전극(DE)은 메인 드레인 전극(MDE) 및 다수의 서브 드레인 전극(SDE)으로 이루어진다. 상기 메인 드레인 전극(MDE)은 상기 게이트 전극(GE)이 형성된 영역의 외부에 형성된다. 상기 다수의 서브 드레인 전극(SDE)은 상기 메인 드레인 전극(MDE)으로부터 분기되어 상기 게이트 전극(GE)이 형성된 영역으로 연장되고, 상기 다수의 서브 드레인 전극(SDE)은 서로 소정의 간격으로 이격된다.

한편, 상기 소오스 전극(SE)은 메인 소오스 전극(MSE) 및 다수의 서브 소오스 전극(SSE)으로 이루어진다. 상기 메인 소오스 전극(MSE)은 상기 게이트 전극(GE)이 형성된 영역에 형성되어 상기 게이트 절연막(131)을 사이에 두고 서로 마주한다. 도 8에 도시된 바와 같이, 상기 메인 소오스 전극(MSE)과 상기 게이트 전극(GE)과의 사이에 개재된 상기 채널층(134)은 부분적으로 제거된다.

이와 같이, 상기 채널층(134)을 제거하여 상기 소오스 전극(SE)과 상기 게이트 전극(GE)의 이격 거리를 감소시킴으로써, 상기 커패시터(C)의 충전 용량을 증가시킬 수 있다. 그 결과, 상기 게이트 구동회로(150)의 출력 특성을 개선할 수 있다.

도 9는 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이고, 도 10은 도 9에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 표시장치의 단면도이다. 단, 도 9에 도시된 구성요소 중 도 1에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 9 및 도 10을 참조하면, 본 발명의 다른 실시예에 따른 표시장치(600)는 영상을 표시하는 표시패널(400)을 포함하고, 상기 표시패널(400)은 어레이 기판(100), 컬러필터기판(200), 액정층(300) 및 실런트(350)로 이루어진다.

상기 컬러필터기판(200)은 기판(210), 컬러필터층(220), 제1 블랙 매트릭스(231), 제2 블랙 매트릭스(232) 및 공통전극(240)을 포함하고, 상기 어레이 기판(100)과 마주한다.

상기 컬러필터층(220)은 레드, 그린 및 블루 색화소(R, G, B)로 이루어져 표시영역(DA)에 대응하여 상기 기판(210) 상에 형성된다. 상기 제1 블랙 매트릭스(231)는 서로 인접하는 두 개의 색화소 사이에 구비되고, 상기 제2 블랙 매트릭스(232)는 상기 표시영역(DA)을 감싸는 제1 주변영역(PA1)에 대응하는 위치에 구비된다. 상기 제2 블랙 매트릭스(232)는 상기 어레이 기판(100)에 형성된 게이트 구동회로(150)가 상기 표시패널(400)의 화면 상에 투영되는 것을 방지한다.

상기 액정층(300)은 상기 표시영역(DA)에서 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재된다. 상기 결합부재(350)는 상기 제1 주변영역(PA1)에서 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재된다. 따라서, 상기 결합부재(350)는 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재된 상기 액정층(350)을 봉입한다.

또한, 상기 결합부재(350)는 상기 게이트 구동회로(150)가 형성된 영역에 대응하여 형성되어 상기 게이트 구동회로(150)를 부분적으로 커버한다. 상기 결합부재(350)는 상기 액정층(300)보다 유전율이 작은 물질로 이루어져 상기 게이트 구동회로(150)를 부분적으로 커버한다. 따라서, 상기 컬러필터기판(200)에 형성된 상기 공통전극(240)과 상기 게이트 구동회로(150) 사이의 기생 커패시턴스가 감소된다. 이로써, 상기 게이트 구동회로(150)의 입/출력 신호의 왜곡을 방지할 수 있고, 그 결과 상기 표시장치(700)의 오동작을 방지할 수 있다.

한편, 상기 표시장치(600)는 상기 어레이 기판(100)에 실장되는 구동칩(500)을 더 포함한다. 상기 구동칩(500)은 상기 제1 주변영역(PA1)에 인접한 제2 주변영 역(PA2)에 실장된다. 상기 구동칩(500)은 상기 어레이 기판(100)에 형성된 다수의 데이터 라인(DL1 ~ DLm)과 전기적으로 연결되어 상기 다수의 데이터 라인(DL1 ~ DLm)에 데이터 신호를 제공한다.

이와 같은 어레이 기판 및 이를 갖는 표시장치에 따르면, 출려단자에 연결된 트랜지스터의 게이트 전극과 소오스 전극과의 사이에 개재된 채널층이 부분적으로 제거된다.

따라서, 상기 게이트 전극과 상기 소오스 전극과의 사이에 형성되는 커패시터의 충전 용량을 증가시킬 수 있고, 그 결과 게이트 구동회로로부터 출력된 구동신호의 라이징 타임을 충분히 확보할 수 있다. 이로써, 상기 게이트 구동회로의 출력 특성을 개선할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

표시영역 및 상기 표시영역에 인접한 주변영역으로 구분되는 기판;

상기 표시영역에 대응하는 상기 기판 상에 형성되고, 구동신호를 입력받는 화소 어레이; 및

서로 종속적으로 연결된 다수의 단위 스테이지로 이루어져 상기 주변영역에 대응하는 상기 기판 상에 형성되고, 각 단위 스테이지는 소오스 전극이 상기 구동신호를 출력하는 출력단자에 연결된 제1 트랜지스터와 상기 제1 트랜지스터의 게이트 전극과 상기 소오스 전극에 의해서 정의된 커패시터를 포함하며, 상기 게이트 전극과 상기 소오스 전극과의 사이에 개재된 채널층이 부분적으로 제거된 구동회로를 포함하고,

상기 제1 트랜지스터의 드레인 전극은 메인 드레인 전극 및 상기 메인 드레인 전극으로부터 분기되어 서로 소정의 간격으로 이격되는 다수의 서브 드레인 전극으로 이루어지고,

상기 소오스 전극은 전극 몸체 및 상기 전극 몸체와 상기 다수의 서브 드레인 전극이 소정의 간격으로 이격되어 마주하도록 상기 전극 몸체에 형성되어 상기 다수의 서브 드레인 전극을 각각 수납하는 다수의 전극홈으로 이루어진 것을 특징으로 하는 어레이 기판.
삭제
제1항에 있어서, 상기 전극 몸체는 상기 게이트 전극과 오버랩되고,

상기 채널층은 상기 전극 몸체와 상기 게이트 전극이 오버랩된 영역에서 부분적으로 제거되는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 소오스 전극은 메인 소오스 전극과 상기 메인 소오스 전극으로부터 분기된 다수의 서브 소오스 전극으로 이루어지며,

상기 제1 트랜지스터의 드레인 전극은 메인 드레인 전극과 상기 메인 드레인 전극으로부터 분기된 다수의 서브 드레인 전극으로 이루어지고, 상기 서브 드레인 전극이 서로 인접하는 두 개의 서브 소오스 전극 사이에 구비되는 것을 특징으로 하는 어레이 기판.
제4항에 있어서, 상기 다수의 서브 소오스 전극과 다수의 서브 드레인 전극은 상기 게이트 전극이 형성된 위치에서 서로 소정의 간격으로 이격되는 것을 특징으로 하는 어레이 기판.
제4항에 있어서, 상기 메인 소오스 전극은 상기 게이트 전극과 오버랩되고,

상기 채널층은 상기 메인 소오스 전극과 상기 게이트 전극이 오버랩된 영역에서 제거되는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 채널층은,

비정질 실리콘으로 이루어진 액티브층; 및

n+ 도핑된 비정질실리콘막으로 이루어져 상기 액티브층 상에 구비된 오믹 콘택층을 포함하는 것을 특징으로 하는 어레이 기판.
제7항에 있어서, 상기 게이트 전극과 상기 소오스 전극과의 사이에 개재된 상기 액티브층과 상기 오믹 콘택층 중 어느 하나 이상이 부분적으로 제거되는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 단위 스테이지는,

이전 단위 스테이지로부터의 이전 출력신호에 응답하여 동작하는 제2 트랜지스터;

다음 단위 스테이지로부터의 다음 출력신호에 응답하여 상기 커패시터를 방전시키는 제3 트랜지스터; 및

상기 다음 출력신호에 응답하여 현재 출력신호를 방전시키는 제4 트랜지스터를 더 포함하는 것을 특징으로 하는 어레이 기판.
제9항에 있어서, 상기 제2 트랜지스터의 게이트 전극과 드레인 전극에는 상기 이전 출력신호가 제공되고, 소오스 전극은 상기 제1 트랜지스터의 게이트 전극에 전기적으로 연결되고,

상기 제3 트랜지스터의 드레인 전극은 상기 제2 트랜지스터의 소오스 전극에 전기적으로 연결되고, 게이트 전극에는 상기 다음 출력신호가 제공되며, 드레인 전극에는 오프전압이 제공되고,

상기 제4 트랜지스터의 게이트 전극에는 상기 다음 출력신호가 제공되고, 소오스 전극에는 상기 오프전압이 제공되며, 드레인 전극은 상기 제1 트랜지스터의 소오스 전극에 전기적으로 연결되는 것을 특징으로 하는 어레이 기판.
제9항에 있어서, 상기 커패시터는 상기 제2 트랜지스터로부터 출력된 신호를 충전하고,

상기 제1 트랜지스터의 드레인 전극에는 클럭신호가 제공되고, 게이트 전극은 상기 제2 트랜지스터의 소오스 전극에 전기적으로 연결되며, 소오스 전극은 현재 출력신호를 출력하는 출력단자에 연결되어, 상기 커패시터에 충전된 상기 신호에 응답하여 상기 클럭신호를 상기 현재 출력신호로써 상기 출력단자로 출력하는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 화소 어레이는 매트릭스 형태로 상기 기판 상에 어레이되는 다수의 화소를 포함하고,

각 화소는,

게이트 신호가 인가되는 게이트 라인;

상기 게이트 라인과 절연되게 교차하고, 데이터 신호가 인가되는 데이터 라인;

상기 게이트 라인과 데이터 라인에 전기적으로 연결되고, 상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 화소 트랜지스터; 및

상기 화소 트랜지스터로부터 출력된 상기 데이터 신호를 입력받는 화소전극을 포함하는 것을 특징으로 하는 어레이 기판.
제12항에 있어서, 상기 구동회로는 상기 다수의 게이트 라인에 순차적으로 상기 게이트 신호를 출력하는 게이트 구동회로인 것을 특징으로 하는 어레이 기판.
어레이 기판; 및

상기 어레이 기판과 마주하는 대향기판을 포함하고,

상기 어레이 기판은,

표시영역 및 상기 표시영역에 인접한 주변영역으로 구분되는 기판;

상기 표시영역에 대응하는 상기 기판 상에 형성되고, 구동신호를 입력받는 화소; 및

상기 주변영역에 대응하는 상기 기판 상에 형성되고, 소오스 전극이 상기 구동신호를 출력하는 출력단자에 연결되고 게이트 전극과 상기 소오스 전극과의 사이에 개재된 채널층이 부분적으로 제거된 트랜지스터를 포함하는 단위 스테이지를 포함하고,

상기 트랜지스터의 드레인 전극은 메인 드레인 전극과 상기 메인 드레인 전극으로부터 분기되어 서로 소정의 간격으로 이격되는 다수의 서브 드레인 전극으로 이루어지고,

상기 소오스 전극은 전극 몸체 및 상기 전극 몸체와 상기 다수의 서브 드레인 전극이 소정의 간격으로 이격되어 마주하도록 상기 전극 몸체에 형성되어 상기 다수의 서브 드레인 전극을 각각 수납하는 다수의 전극홈으로 이루어진 것을 특징으로 하는 표시장치.
삭제
제14항에 있어서, 상기 전극 몸체는 상기 게이트 전극과 오버랩되고,

상기 채널층은 상기 전극 몸체와 상기 게이트 전극이 오버랩된 영역에서 부분적으로 제거되는 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 소오스 전극은 메인 소오스 전극과 상기 메인 소오스 전극으로부터 분기된 다수의 서브 소오스 전극으로 이루어지며,

상기 트랜지스터의 드레인 전극은 메인 드레인 전극과 상기 메인 드레인 전극으로부터 분기된 다수의 서브 드레인 전극으로 이루어지고, 상기 서브 드레인 전극이 서로 인접하는 두 개의 서브 소오스 전극 사이에 구비되는 것을 특징으로 하는 표시장치.
제17항에 있어서, 상기 메인 소오스 전극은 상기 게이트 전극과 오버랩되고,

상기 채널층은 상기 메인 소오스 전극과 상기 게이트 전극이 오버랩된 영역에서 제거되는 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 어레이 기판과 상기 대향기판과의 사이에 형성된 액정층; 및

상기 어레이 기판과 상기 대향기판과의 사이에 개재되어 상기 액정층을 봉입하는 실런트를 더 포함하는 것을 특징으로 하는 표시장치.
제19항에 있어서, 상기 실런트는 상기 트랜지스터와 오버랩되는 것을 특징으로 하는 표시장치.
삭제