KR101275418B1

KR101275418B1 - 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼

Info

Publication number: KR101275418B1
Application number: KR1020100023158A
Authority: KR
Inventors: 홍영호
Original assignee: 주식회사 엘지실트론
Priority date: 2010-03-16
Filing date: 2010-03-16
Publication date: 2013-06-14
Anticipated expiration: 2030-03-16
Also published as: TWI420005B; US20110229707A1; TW201144494A; KR20110104177A; JP2013522157A; WO2011115332A1

Abstract

실시예는 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼에 관한 것이다.
실시예에 따른 단결정 잉곳 제조방법은 도가니에 잉곳을 인상하면서 성장하는 단계와 상기 잉곳을 냉각하는 단계를 포함하는 단결정 잉곳의 제조방법에 있어서, 상기 잉곳을 인상하는 단계에서, 잉곳의 인상속도는 80nm 미만의 베이컨시가 생성되도록 설정되며, 상기 잉곳을 1000~1200℃의 구간에서 냉각하는 하는 경우, 상기 잉곳의 냉각속도는 상기 80nm 미만의 베이컨시가 80nm 이상의 베이컨시로 성장할 수 있도록 서냉하는 것을 특징으로 한다.

Description

단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼{Method for Manufacturing Single Crystal Ingot, and Wafer manufactured by the same}

실시예는 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼에 관한 것이다.

최근 반도체 디바이스 제조 프로세스는 고집적화 프로세스의 저온화로 인하여 저온 프로세스 중에 산소 석출 핵이 충분히 성장하지 않고 BMD(Bulk Micro Defect)형성에 제한을 받게 된다. 이 때문에 저온 디바이스 제조 프로세스에서는 웨이퍼에 충분한 내부 게터링(Intrinsic Gettering) 능력을 부여하는 것이 곤란하게 여겨져 왔다.

여기서 BMD는 실리콘 단결정의 성장과정에서 성장이력에 따른 점 결함 및 산소가 실리콘 단결정에 포함되게 된다. 이렇게 함유된 산소는 반도체 소자의 제조 공정에서 가해지는 열에 의해 산소 침전물로 성장하게 되는데, 이 산소 침전물은 실리콘 웨이퍼의 강도를 보강하고 IG(Intrinsic Gettering) 사이트로써 작용하는 등 유익한 특성과 반도체 소자의 누설전류 및 불량을 유발하는 유해한 특성을 나타낸다.

따라서 종래기술에서는 소정의 BMD 형성에는 웨이퍼 표면에서 깊이 방향으로 산소 침전물이 존재하지 않는 DZ(Denuded zone) 층이 일정 깊이까지 형성함이 있어왔다.

이로 인하여 충분한 BMD 농도를 얻기 위해 질소나 탄소와 같은 제3의 원소를 도핑(doping)함으로써 점결함 농도 제어에 따른 BMD 농도를 증가하고자 하는 시도가 있어왔다. 그러나 이러한 방법은 BMD 수준을 증가시키는 데는 유효할지 모르나 반도체 제조 회사에서 요구하는 다른 품질 특성, 예를 들면 MCDL(minority-carrier diffusion length)등과 같은 품질의 변화를 유발하고 탄소의 경우 적정 수준 이상 도핑시 누설전류의 원인이 된다. 무엇보다 BMD 농도 상승에 따른 DZ층 확보가 어려워 고온 열처리와 같은 추가 공정이 필요하게 됨으로써 생산성 저하에 따른 제조 원가 상승이 불가피하다.

또한, 종래기술은 BMD 농도를 제어하는 또 다른 방법으로 초기 산소 농도의 수준을 조절한다. 그러나 이 또한 요구되는 산소농도 대비 BMD 농도의 경우 소정의 산소농도를 초과하는 한계가 있다.

또 다른 예로, 종래기술은 상기 BMD 및 DZ층을 제어함과 동시에 웨이퍼 표면 영역의 GOI가 우수한 무결함 웨이퍼로 제조할 경우, 인상 속도 저하로 인한 생산성 저하가 불가피한 문제가 있다.

실시예는 균일한 베이컨시 결함의 분포를 가지며, 반도체 디바이스 공정에 요구되는 DZ(Denuded zone) 또는 BMD(Bulk Micro Defect) 수준 제어를 통해 결과적으로 우수한 디바이스 수율을 가져올 수 있는 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼를 제공하고자 한다.

실시예에 따른 단결정 잉곳 제조방법은 도가니에 잉곳을 인상하면서 성장하는 단계와 상기 잉곳을 냉각하는 단계를 포함하는 단결정 잉곳의 제조방법에 있어서, 상기 잉곳을 인상하는 단계에서, 잉곳의 인상속도는 80nm 미만의 베이컨시가 생성되도록 설정되며, 상기 잉곳을 1000~1200℃의 구간에서 냉각하는 하는 경우, 상기 잉곳의 냉각속도는 상기 80nm 미만의 베이컨시가 80nm 이상의 베이컨시로 성장할 수 있도록 서냉하는 것을 특징으로 한다.

또한, 실시예에 따른 웨이퍼는 웨이퍼의 반경방향으로 균일한 BMD(Bulk Micro Defect) 수준을 나타내고, 10㎛ 이상의 DZ(Denuded zone)을 포함하는 것을 특징으로 한다.

실시예에 따른 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼에 의하면, 결정 및 반경 방향으로의 열이력 균일도를 증가시켜 잉곳을 성장시키고 절단하여 웨이퍼로 가공하면 서냉효과에 의해 형성된 베이컨시 결함은 확산 및 응집을 통하여 웨이퍼 반경방향으로 균일하게 분포된다.

또한, 실시예에 의하면 이러한 서냉 효과로 인한 점결함 제어를 통하여 GOI 양품율을 개선시킬 뿐만 아니라 BMD(Bulk Micro Defect) 형성을 위해 추가적인 열처리 공정 없이 산소 석출물의 제어가 가능하여 반도체 디바이스 공정에 요구되는 DZ(Denuded zone) 또는 BMD(Bulk Micro Defect) 수준 제어를 통해 결과적으로 우수한 디바이스 수율을 예상할 수 있다.

도 1은 실시예 및 비교예에 따른 웨이퍼의 BMD 수준 예시도.
도 2 및 도 3은 비교예에 따른 웨이퍼의 GOI 특성 예시도.
도 4 및 도 5는 실시예에 따른 웨이퍼의 GOI 특성 예시도.
도 6 및 도 7은 실시예에 따른 단결정 제조방법에서의 열이력 곡선 및 냉각속도 곡선.
도 8 및 도 9는 실시예에 따른 단결정 제조방법에 의해 제조된 웨이퍼의 점결함 분포도.
도 10은 실시예에 따른 단결정 제조방법에 의해 제조된 웨이퍼의 DZ 수준 예시도.
도 11은 실시예에 따른 단결정 제조방법에 의해 제조된 웨이퍼의 중심부(Center)와 외주부(Edge)의 NSMD(Near Surface Micro Defect) 데이터.

이하, 첨부된 도면을 참조하여 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼를 설명한다.

실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

(실시예)

반도체 디바이스 공정이 나노급으로 미세화되면서 특히 GOI 특성을 개선하기 위해 실리콘 단결정 성장시 인상속도에 따라 V(vacancy)-영역과 I(interstitial)-영역으로 구분되고 두 영역의 사이에 OSF(Oxidation Induced Stacking Fault)를 기준으로 원자의 부족과 잉여가 존재하지 않는 무결함 영역이 존재하게 된다. 종래에는 이러한 GOI특성에 영향을 미치는 베이컨시 결함, OSF, 과잉 점결함으로 인한 전위 루프 등의 영향을 없애고자 무결함 영역에서 성장된 실리콘 단결정 웨이퍼가 제조되었다. 그러나 이는 균일한 품질을 얻기 위한 제어가 어려울 뿐만 아니라 인상속도의 저하로 생산성 저하가 불가피 하였다.

또한, 진성 게터링능력과 밀접한 관계가 있는 BMD(Bulk Micro Defect) 수준은 초기 산소농도로 결정되게 되는데 기존에는 저산소 농도에서 높은 BMD를 얻기위해 추가적인 열처리 공정이 불가피 하였다.

한편, 디바이스에 따른 다양한 요구에 의한 BMD 수준을 맞추기 위해서는 특정 영역의 산소 농도에서 BMD를 억제할 필요가 대두 되었는데 종래 기술에서는 BMD를 향상시키는 방법은 있으나 억제시키는 기술은 거의 없었으며 일부 저온 프로세스를 통하여 BMD를 억제하는 효과가 있으나 이 또한 추가적인 열처리는 불가피하다.

따라서 실시예에 따른 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼에 의하면, 문제가 될 수 있는 점 결함의 수준을 빠른 인상 속도와 결정 냉각 열이력 제어(Slow cooling)를 통해 GOI에 영향을 미치는 임계 스몰 사이즈(critical small size)인 베이컨시 결함의 밀도 및 크기를 확산과 응집을 통해 큰 사이즈(large size)로 성장시킴으로써 높은 생산성과 GOI특성을 개선할 수 있고, 새로운 기술인 BMD 억제 기술을 인시튜(in-situ)로 가능하게 함으로써 다양한 디비아스에서 요구하는 BMD 수준에 있어 질소나 탄소와 같은 제3 원소의 도핑(doping)이나 추가적인 후속 열처리 공정 없이 BMD 농도 제어가 가능할 수 있고, 웨이퍼 반경방향으로 균일한 점결함을 가지는 웨이퍼의 제조가 가능케 함으로써 제조 원가를 획기적으로 낮출 수 있으며, 반도체 디바이스 득률을 향상시킬 수 있다.

실시예에 따른 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼에 의하면, 실리콘 단결정 성장시 인상속도는 산소적층 결함링이 잉곳의 주변에 존재하거나 또는 외측으로 빠지게 하고, 성장되는 결정 열이력에 있어 특히 베이컨시가 생성되어 성장하는 온도구간인 약 1,000℃~1,200℃의 온도구간이 서냉될 수 있도록 핫존을 구성하고, 냉각조건을 조절하여 잉곳 반경방향으로의 열이력 균일도를 증가시켜 잉곳을 성장시키고 절단하여 웨이퍼로 가공하면 서냉 효과에 의해 형성된 베이컨시 결함은 확산 및 응집을 통하여 성장하게 되고, 웨이퍼 반경방향으로 균일하게 존재하게 된다.

GOI(Tox, 측정시 Si 웨이퍼 위에 올려지는 산화막의 두께이며, 약 120Å기준)에 영향을 미치는 베이컨시 결함크기는 약 10~80nm 수준으로 여겨지는데, 실시예에 의하면 해당 크기의 베이컨시 농도가 많은 경우 GOI 페일(fail)이 다량으로 유발함을 밝혀내었다.

한편, GOI 측정시 Tox가 다양하며 약 100Å~120Å 기준일 수 있다. 이는 Tox가 변하면(예를 들어, 75Å 또는 200Å 등) 영향을 미치는 베이컨시 사이즈(vacancy size)가 달라질 수 있음을 뜻하며 두꺼울수록 베이컨시 사이즈는 더욱 커져야하며 얇을 수록 사이즈는 작은 쪽으로 쉬프트(shift)될 수 있다.

종래에는 이러한 GOI 페일(fail)을 방지코자 베이컨시 결함을 없애는 방향으로 개선이 이루어진 반면 실시예는 GOI 킬러사이즈(killer size)를 선별하고 이를 제어함으로써, 예를 들면 베이컨시 밀도는 인상속도로 조절하고 유발된 점결함에 대하여 결정 열이력의 서냉 효과를 통하여 베이컨시를 성장시킴으로써 종래의 50% 이상 10~80nm 수준으로 분포된 베이컨시 크기를 웨이퍼 반경방향에 대해 적어도 40%이상을 80nm 내지 200nm로 제어할 경우 GOI 특성이 개선됨을 확인하였다.

또한, 실시예에 따라 개시된 고속 성장 및 결정 열이력 제어에 따른 서냉 효과를 적용한 실리콘 웨이퍼는 점결함 농도 및 크기 변화로 기존의 실리콘 웨이퍼와 다른 특성이 나타나는데 특히 BMD의 경우 반경방향으로 조대한 베이컨시 결함과 베이컨시 결함 내부에 형성된 산소석출물과의 반응으로 인해 동일한 초기 산소 농도보다 낮은 BMD를 형성할 수 있다. 이는 요구되는 산소 농도, 예를 들면 10~19 ppma, 바람직하게는 11~18 ppma 더욱 바람직하게는 12~17 ppma와 같은 고산소 농도의 실리콘 웨이퍼의 경우 BMD의 수준이 과도하게 높아져 DZ층의 확보가 어려워지고 이는 후속 열처리와 같은 추가 공정 발생으로 제조 원가 상승이 불가피하였다.

도 1은 실시예 및 비교예에 따른 웨이퍼의 BMD 수준 예시도이며, 도 2, 도 3은 비교예1, 비교예2에 따른 웨이퍼의 GOI 특성 예시도이고, 도 4, 도 5는 실시예 1, 실시예 2에 따른 웨이퍼의 GOI 특성 예시도이다.

도 2 내지 도 5에서 보라색 또는 하늘색으로 칠해진 부분은 GOI 특성이 나빠서 불량(fail) 처리된 것이며, 실시예 1, 2의 경우(도 4, 도 5)가 비교예 1, 2(도 2, 도 3)의 경우에 비해 수율이 높음을 확인할 수 있다.

비교예1은 종래 일반적인 커스프(Cusp) 자장 시스템에서 성장된 실리콘 웨이퍼로서 결정 중심부(Center)와 외주부(Edge)의 서냉없이 또한 중심부와 외주부의 온도 구배 차이를 약 30도 이상 유지한 상태 및 초기 산소 농도가 약 13ppma인 실리콘 웨이퍼에 대하여 나타난 BMD 수준 및 GOI(TZDB) 결과로써 초기 산소 농도 대비 BMD 수준은 비례하지만 과도한 BMD 형성을 나타내고 반경방향으로 불균일할 뿐만 아니라 작은 크기의 베이컨시 결함으로 인하여 GOI 수율이 낮음을 알 수 있다.

비교예2는 서냉효과 없이 고속 인상에 따른 BMD 수준 및 GOI 특성에 대한 결과로, 비교예1과 동일한 조건하에서 약 13 ppma의 초기 산소 농도를 얻도록 제어하고 결정의 서냉 효과 없이 고속 인상 속도에 따라 점결함 밀도만 높아진 실리콘 웨이퍼의 경우 BMD 거동은 비교예 1와 유사하며 GOI 득률에 영향을 미치는 과도한 작은 크기의 베이컨시 결함의 생성으로 인하여 GOI 수율은 더욱 악화됨을 알 수 있다.

실시예1, 2는 결정 열이력 제어를 통해 서냉효과와 베이컨시 결함의 성장으로 달성된 BMD 수준 제어 및 GOI 결과이다.

실시예에 의하면 고속 인상을 통한 점결함 생성과 결정의 열이력 제어를 통한 서냉 효과로써 얻어진 약 11 ppma의 실리콘 웨이퍼의 경우 BMD 수준이 비교예 1, 2와 비교하면 그 수준이 낮아짐을 알 수 있으며 이는 서냉 효과로 성장된 베이컨시로 인하여 초기 산소 농도대비 적절히 제어가 됨을 알 수 있으며, 충분한 서냉 효과를 통해 생성된 베이컨시는 확산 및 응집을 통한 성장으로 GOI 페일(fail)에 영향을 미치지 않는 크기로 성장하였음을 증명하여 주는 결과이다.

도 6 및 도 7은 실시예에 따른 단결정 제조방법에서의 열이력 곡선 및 냉각속도 곡선이다.

실시예의 효과를 달성하기 위하여 결정 열이력 제어를 위한 서냉효과는 결정의 냉각 속도 특히 COP 형성 구간을 지남에 있어 약 1,200℃ 내지 약 1,000℃를 통과하는 결정 열이력의 냉각속도(△T)가 적어도 약 30℃/cm 이하로 했을 경우 상기 실시예1, 2와 같은 결과를 나타낸다.

도 8 및 도 9는 실시예에 따른 단결정 제조방법에 의해 결정의 열이력이 제어되어 제조된 웨이퍼의 점결함 분포도이다.

상기 실시예1,2에 의해 제조된 실리콘 웨이퍼의 점결함 분포 및 BMD분포에서 알 수 있듯이 반경 방향으로 베이컨시 농도가 균일하게 분포되어 있음을 확인할 수 있다.

도 8 및 도 9는 종래 기술로써 인상속도에 의한 점결함을 야기시킨 후 서냉(slow cooling)을 하지 않은 점결함의 비교예1, 비교예2와 실시예에 따라 고속 인상 속도에 따른 점결함 발생을 유발함과 동시에 서냉(Slow cooling) 효과에 의한 점결함의 확산 및 응집과 같은 성장을 통하여 결정 성장을 하였을 경우 점결함의 분포를 보여주고 있다.

도 8 및 도 9에서 나타내듯이 비교예1, 2의 작은 사이즈(small size) 점결함이 실시예에 따라 결함의 분포가 우측으로 쉬프트(shift)됨을 확인할 수 있는데 이러한 결과를 바탕으로 작은 사이즈(small size), 예를 들어 10~80nm의 점결함이 확산, 응집에 따라 큰 사이즈(large size), 예를 들어 80~200nm로 성장하였고 산소와의 반응을 통해 BMD의 수준이 억제됨을 앞서 확인 하였으며 GOI 결과에서도 페일(fail)에 영향을 주는 임계 사이즈(critical small size)를 제어함으로써 GOI 수율이 개선됨을 확인하였다.

도 10은 실시예에 따른 단결정 제조방법에 의해 제조된 웨이퍼의 DZ 수준 예시도이다. 즉, 도 10은 실시예에 따라 제조된 실리콘 웨이퍼에 있어 추가 열처리 공정 없이 제어된 DZ 수준을 나타내는 것이다.

실시예에 따라 제조된 실리콘 웨이퍼는 반경방향으로 균일한 BMD 수준을 나타낼 뿐 아니라, 적정 수준 이상의 DZ 확보가 가능하여 반도체 디바이스 공정에 있어 IG 능력의 확보와 더불어 패턴 인식을 위한 충분한 DZ이 확보 됨을 확인할 수 있다.

	중심부 냉각속도(△T)(℃/cm)	에지부 냉각속도(△ T)(℃/cm)	중심부와 에지부 냉각속도 차이(℃/min)
비교예	30	34	5
실시예1	26	24	2
실시예2	20	21	1

표 1은 비교예와 실시예1, 2의 공정 조건 및 결과 정리내용이다.

구체적으로, 약 1000℃~1200℃ 구간에 대해 실시예에서 제안된 실리콘 단결정 성장시 결정의 중심부와 에지부에서 각각의 냉각 속도와 그 차이를 표 1에 나타내었다.

종래(비교예)의 경우 냉각 속도가 빠르고 중심과 에지 부위의 냉각 속도 차이가 커짐을 알 수 있으며 점 결함 분포도에서와 같이 특히 에지부의 빠른 냉각속도에 기인하여 발생된 점결함이 충분히 성장하지 못하고 미세 크기로 남게 되고 그 결과 밀도가 낮아짐을 알 수 있고 웨이퍼 반경 방향으로 불균일한 분포로 인하여 DZ 또는 BMD와 같은 품질 특성이 균일하지 못한 결과를 초래하였다.

반면 실시예 1, 2와 같이 서냉효과를 통한 결정은 결정 전체적인 냉각 속도가 서서히 진행될 뿐만 아니라 중심부와 에지부의 냉각 속도 차이가 작아 발생된 점결함이 확산 및 성장하는 충분한 시간을 줌으로써 웨이퍼 반경 방향으로 균일한 분포를 가질 뿐만 아니라 적정 수준의 DZ를 확보함과 동시에 BMD 수준 제어가 가능함을 보여주고 있다.

다음은, 실시예에 따라 중심과 에지의 냉각속도 차이를 적정 범위로 제어하기 위한 공정상의 방법내용이다.

실시예에 의하면 PS(인상속도)를 조정하여 베이컨시(vacancy)를 생성시킴에 있어, 실시예는 PS를 약 0.7~0.90mm/min 범위로 설정할 수 있으며, 이 경우 속도가 빠를수록 베이컨시의 성이 많아질 수 있다.

한편, PS를 상기 범위로 설정하는 경우 80nm 미만의 작은 사이즈(small size) 베이컨시가 가 많아 오히려 GOI에 악영향을 미치게 되므로 실시예는 소정의 온도구간에서 냉각속도를 낮추어 서냉을 진행하게 된다.

예를 들어, 방열판, 예를 들어 놉(NOP) 내부의 단열재 설계 변경을 통하여 단결정 성장장치(Grower) 내부, 즉 잉곳(Ingot) 주변을 뜨겁게(Hot) 하고, 궁극적으로 약 1000℃ ~1200℃구간에서 서냉시킴으로써 결정내 베이컨시(vacancy)의 확산, 응집, 및 성장을 통하여 큰 사이즈(large size), 예를 들어 80~200nm의 크기로 제어가 가능하게 된다.

이때 실시예에 의하면 900℃ 구간에서는 산소적층결함링(OiSF, oxidation-induced stacking fault ring)라는 산소 석축물 형성 온도 구간이 있으므로 이 구간에서는 급냉(Fast cooling)이 되어야하며, 이는 Oisf 또한 GOI에 악영향을 미치기 때문이며 단순히 서냉(Slow cooling)할 경우 1000℃ ~1200℃의 결정열이력 뿐만 아니라 900℃ 구간까지 영향을 받게 되고 Oisf 형성을 인해 GOI 페일(fail)이 유발될 수 있기 때문이다.

따라서, 실시예는 방열판, 예를 들어 놉(NOP)의 전체면적을 100%로 보고, 내부의 단열제(Insulator)가 차지하는 비율이 약 10~70%범위로 설정함으로써, 바꾸어 말하면 방열판 내부의 빈공간이 약 90~30% 범위로 설정함으로써 결정 전체적인 냉각 속도가 서서히 진행될 뿐만 아니라 중심부와 에지부의 냉각 속도 차이가 작아 발생된 점결함이 확산 및 성장하는 충분한 시간을 줌으로써 웨이퍼 반경 방향으로 균일한 분포를 가질 뿐만 아니라 적정 수준의 DZ를 확보함과 동시에 BMD 수준 제어가 가능하다.

한편, 방열판에서 단열제가 차지하는 비율이 10% 이하가 되면 결정 성장하는데 플라워(Flower) 등과 같은 이상 성장이 나타날 수 있으며 70% 이상이 되면 결정내 베이컨시(vacancy)가 대부분 작은 사이즈(small size)로 남게 되어 효과가 미미한 문제가 있다.

도 11은 실시예에 따른 단결정 제조방법에 의해 제조된 웨이퍼의 중심부(Center)와 외주부(Edge)의 NSMD(Near Surface Micro Defect) 데이터이다.

도 11에 의하면, 실시예에 따른 단결정 제조방법에 의해 제조된 실시예1, 2는 비교예에 비해 의 중심부(Center)와 외주부(Edge)의 NSMD(Near Surface Micro Defect)가 균일함을 알 수 있다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으

로 해석되어야 할 것이다.

Claims

도가니에 잉곳을 인상하면서 성장하는 단계와 상기 잉곳을 냉각하는 단계를 포함하는 단결정 잉곳의 제조방법에 있어서,
상기 잉곳을 인상하는 단계에서, 잉곳의 인상속도는 80nm 미만의 베이컨시가 생성되도록 설정되며,
상기 잉곳을 1000~1200℃의 구간에서 냉각하는 하는 경우, 상기 잉곳의 냉각속도는 상기 80nm 미만의 베이컨시가 80nm 이상의 베이컨시로 성장할 수 있도록 서냉하고,
상기 도가니와 상기 잉곳 사이에 방열판을 더 구비하고,
상기 방열판의 전체면적을 100%로 한 경우, 그 내부의 단열제(Insulator)가 차지하는 비율이 10~70%범위로서 설정됨으로써 상기 잉곳의 냉각속도가 서서히 진행될 뿐만 아니라, 그 중심부와 에지부의 냉각속도 차이가 3℃/cm 이하로 제어되는 것을 특징으로 하는 단결정 잉곳 제조방법.
제1 항에 있어서,
상기 잉곳의 인상속도는,
0.7~0.90mm/min 범위로 설정되는 것을 특징으로 하는 단결정 잉곳 제조방법.
삭제
제1 항에 있어서,
상기 잉곳의 중심부와 상기 에지부에서의 냉각속도(℃/cm)는 각각 30℃/cm 이하인 것을 특징으로 하는 단결정 잉곳 제조방법.
삭제
삭제
삭제
삭제