[go: up one dir, main page]

KR101287735B1 - Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same - Google Patents

Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same Download PDF

Info

Publication number
KR101287735B1
KR101287735B1 KR1020060124387A KR20060124387A KR101287735B1 KR 101287735 B1 KR101287735 B1 KR 101287735B1 KR 1020060124387 A KR1020060124387 A KR 1020060124387A KR 20060124387 A KR20060124387 A KR 20060124387A KR 101287735 B1 KR101287735 B1 KR 101287735B1
Authority
KR
South Korea
Prior art keywords
forming
nanowires
source
layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060124387A
Other languages
Korean (ko)
Other versions
KR20080052781A (en
Inventor
이보현
문태형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060124387A priority Critical patent/KR101287735B1/en
Priority to CN2007101990494A priority patent/CN101197293B/en
Priority to US12/000,078 priority patent/US7842560B2/en
Publication of KR20080052781A publication Critical patent/KR20080052781A/en
Application granted granted Critical
Publication of KR101287735B1 publication Critical patent/KR101287735B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

나노 물질로 이루어진 박막트랜지스터의 제조 방법 및 이를 이용한 액정표시장치의 제조 방법이 개시된다.A method of manufacturing a thin film transistor made of a nanomaterial and a method of manufacturing a liquid crystal display device using the same are disclosed.

본 발명의 박막트랜지스터의 제조 방법은, 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 게이트 절연막 상에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 포함하는 기판 상에 제1 극성의 전하를 띠는 SAM 층을 형성하는 단계; 포토레지스트 패턴을 스트립하는 단계; SAM 층을 포함하는 기판 상에 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질을 적하하여 SAM 층 상에 나노 와이어를 형성하는 단계; 나노 와이어가 형성된 영역에 인접한 게이트 절연막 상에 소오스/드레인 전극을 형성하는 단계; 및 소오스/드레인 전극에 소정의 전압을 인가하여 소오스/드레인 전극 사이에 생성된 전기장의 방향을 따라 나노 와이어를 일 방향으로 배열하는 단계를 포함한다.A method of manufacturing a thin film transistor according to the present invention includes forming a gate insulating film on a substrate including a gate electrode; Forming a photoresist pattern on the gate insulating film; Forming a first polarized SAM layer on the substrate including the photoresist pattern; Stripping the photoresist pattern; Dropping a nano-material comprising the nanowires with a second polarity charge on the substrate including the SAM layer to form the nanowires on the SAM layer; Forming a source / drain electrode on the gate insulating film adjacent to the region where the nanowires are formed; And arranging the nanowires in one direction along a direction of an electric field generated between the source / drain electrodes by applying a predetermined voltage to the source / drain electrodes.

나노 물질, 나노 와이어, 박막트랜지스터, SAM, 액정표시장치 Nano Material, Nano Wire, Thin Film Transistor, SAM, Liquid Crystal Display

Description

박막 트랜지스터의 제조 방법 및 이를 이용한 액정표시장치의 제조 방법{Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same}Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same

도 1a 내지 도 1h는 본 발명의 제1 실시예에 따른 박막트랜지스터의 제조 공정을 도시한 도면.1A to 1H are views illustrating a manufacturing process of a thin film transistor according to a first embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 제2 실시예에 따른 박막트랜지스터를 구비한 액정표시장치의 제조 공정을 도시한 도면.2A to 2E are views illustrating a manufacturing process of a liquid crystal display device having a thin film transistor according to a second embodiment of the present invention.

도 3a 내지 도 3h는 본 발명의 제3 실시예에 따른 박막트랜지스터의 제조 공정을 도시한 도면.3A to 3H are views illustrating a manufacturing process of a thin film transistor according to a third embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1, 21: 기판 3, 23: 게이트 전극1, 21: substrate 3, 23: gate electrode

5, 25: 게이트 절연막 7: 포토레지스트 패턴5 and 25 gate insulating film 7: photoresist pattern

9, 27, 51: SAM 층 10: 나노 물질9, 27, 51: SAM layer 10: nanomaterial

11, 29: 나노 와이어11, 29: nanowires

13a, 13b, 31a, 31b: 소오스/드레인 전극13a, 13b, 31a, 31b: source / drain electrodes

32: 보호층 33: 컨택홀32: protective layer 33: contact hole

35: 화소 전극35: pixel electrode

본 발명은 박막트랜지스터에 관한 것으로, 특히 나노 물질로 이루어진 박막트랜지스터의 제조 방법 및 이를 이용한 액정표시장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistors, and more particularly, to a method of manufacturing a thin film transistor made of a nanomaterial and a method of manufacturing a liquid crystal display device using the same.

최근 들어, 나노 와이어(nano wire), 카본 나노 튜브(carbon nano tube), 나노 케이블(nano cable)과 같은 나노 물질을 전자 이동 경로 물질로 활용하는 연구가 활발히 진행 중에 있다. 따라서, 나노 물질에 의해 반도체층이 형성될 수 있다. Recently, researches using nanomaterials such as nano wires, carbon nanotubes, and nano cables as electron transport path materials are actively underway. Therefore, the semiconductor layer may be formed by the nanomaterial.

나노 물질 자체는 결정체로 이루어져 있어 전자이동도가 모스 전계 효과 트랜지스터(MOSFET)와 거의 동일한 수준을 가지는 장점이 있다. The nanomaterial itself is composed of crystals, which has the advantage that electron mobility is almost the same as that of a MOSFET.

이러한 나노 물질을 이용하여 박막트랜지스터를 제조하는 경우, 박막트랜지스터의 사이즈가 최소화될 수 있으므로, 고 집적화와 고 미세화 추세에 부응할 수 있다.When manufacturing a thin film transistor using such a nano-material, the size of the thin film transistor can be minimized, it can meet the trend of high integration and high miniaturization.

하지만, 현재까지 나노 물질을 배열하는 기술이 부족하여 나노 박막트랜지스터를 제조하기가 용이하지 않는 문제가 있다.However, until now, there is a problem in that it is not easy to manufacture a nano thin film transistor due to the lack of technology for arranging nanomaterials.

이에 따라 나노 물질을 배열하기 위해서 많은 공정 시간이 요구되는 문제가 있다. Accordingly, there is a problem that a large process time is required to arrange the nanomaterials.

따라서, 나노 물질을 용이하게 배열할 수 있는 기술의 개발이 시급한 실정이 다.Therefore, it is urgent to develop a technology for easily arranging nanomaterials.

특히, 전하의 이동도를 증가시키기 위해서는 나노 와이어를 방향성을 갖도록 배열해야 한다. 하지만, 현재의 기술 수준으로는 방향성을 갖는 나노 와이어를 형성하는 것이 매우 어렵다.In particular, in order to increase the mobility of electric charges, the nanowires must be arranged to be directional. However, at the current state of the art, it is very difficult to form oriented nanowires.

본 발명은 나노 물질을 용이하게 배열하여 공정 시간을 단축시킬 수 있는 박막트랜지스터의 제조 방법 및 이를 이용한 액정표시장치의 제조 방법을 제공함에 그 목적이 있다. It is an object of the present invention to provide a method of manufacturing a thin film transistor and a method of manufacturing a liquid crystal display device using the same, which can shorten a process time by easily arranging nanomaterials.

본 발명의 또 다른 목적은 나노 와이어를 방향성을 가지도록 하여 이동도를 향상시킬 수 있는 박막트랜지스터의 제조 방법 및 이를 이용한 액정표시장치의 제조 방법을 제공함에 있다. Still another object of the present invention is to provide a method of manufacturing a thin film transistor which can improve mobility by making nanowires directional and a method of manufacturing a liquid crystal display device using the same.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따르면, 박막트랜지스터의 제조 방법은, 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 기판 상에 제1 극성의 전하를 띠는 SAM 층을 형성하는 단계; 상기 포토레지스트 패턴을 스트립하는 단계; 상기 SAM 층을 포함하는 기판 상에 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질을 적하하여 상기 SAM 층 상에 상기 나노 와이어를 형성하는 단계; 상기 나노 와이어가 형성된 영역에 인접한 상기 게이트 절연막 상에 소오스/드레인 전극을 형성하는 단계; 및 상기 소오스/드레인 전극에 소정의 전압을 인가하여 상기 소오스/드레인 전극 사이에 생성된 전기장의 방향을 따라 상기 나노 와이어를 일 방향으로 배열하는 단계를 포함한다.According to a first exemplary embodiment of the present invention for achieving the above object, a method of manufacturing a thin film transistor includes: forming a gate insulating film on a substrate including a gate electrode; Forming a photoresist pattern on the gate insulating film; Forming a SAM layer having a first polarity on the substrate including the photoresist pattern; Stripping the photoresist pattern; Forming a nanowire on the SAM layer by dropping a nano material including a nanowire having a second polarity charge on the substrate including the SAM layer; Forming a source / drain electrode on the gate insulating layer adjacent to the region where the nanowire is formed; And arranging the nanowires in one direction along a direction of an electric field generated between the source / drain electrodes by applying a predetermined voltage to the source / drain electrodes.

본 발명의 제2 실시예에 따르면, 박막트랜지스터의 제조 방법은, 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 제1 극성의 전하를 띠는 SAM 층을 형성하는 단계; 마스크를 대상으로 딥 자외선을 조사하여 반도체층 형성 영역에 상기 SAM 층을 잔류시키는 단계; 상기 SAM 층을 포함하는 기판 상에 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질을 적하하여 상기 SAM 층 상에 상기 나노 와이어를 형성하는 단계; 상기 나노 와이어가 형성된 영역에 인접한 상기 게이트 절연막 상에 소오스/드레인 전극을 형성하는 단계; 및 상기 소오스/드레인 전극에 소정의 전압을 인가하여 상기 소오스/드레인 전극 사이에 생성된 전기장의 방향을 따라 상기 나노 와이어를 일 방향으로 배열하는 단계를 포함한다.According to a second embodiment of the present invention, a method of manufacturing a thin film transistor includes: forming a gate insulating film on a substrate including a gate electrode; Forming a SAM layer having a charge of a first polarity on said gate insulating film; Irradiating a deep ultraviolet ray to a mask to leave the SAM layer in the semiconductor layer formation region; Forming a nanowire on the SAM layer by dropping a nano material including a nanowire having a second polarity charge on the substrate including the SAM layer; Forming a source / drain electrode on the gate insulating layer adjacent to the region where the nanowire is formed; And arranging the nanowires in one direction along a direction of an electric field generated between the source / drain electrodes by applying a predetermined voltage to the source / drain electrodes.

본 발명의 제3 실시예에 따르면, 액정표시장치의 제조 방법은, 기판 상에 게이트 전극과 게이트 배선을 형성하는 단계; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상의 반도체 형성 영역에 나노 와이어를 형성하는 단계; 상기 반도체 형성 영역에 인접한 상기 게이트 절연막 상에 소오스/드레인 전극을 형성하는 단계; 상기 소오스/드레인 전극에 소정의 전압을 인가하여 상기 소오스/드레인 전극 사이에 생성된 전기장의 방향을 따라 상 기 나노 와이어를 일 방향으로 배열하는 단계; 상기 소오스/드레인 전극을 포함하는 기판 상에 보호층을 증착하고 상기 드레인 전극이 노출된 컨택홀을 형성하는 단계; 및 상기 컨택홀을 포함하는 상기 보호층 상에 화소 전극(35)을 형성하는 단계를 포함한다.According to a third embodiment of the present invention, a method of manufacturing a liquid crystal display includes: forming a gate electrode and a gate wiring on a substrate; Forming a gate insulating film on the substrate including the gate electrode; Forming nanowires in a semiconductor formation region on the gate insulating film; Forming a source / drain electrode on the gate insulating layer adjacent to the semiconductor formation region; Arranging the nanowires in one direction along a direction of an electric field generated between the source / drain electrodes by applying a predetermined voltage to the source / drain electrodes; Depositing a protective layer on a substrate including the source / drain electrodes and forming a contact hole exposing the drain electrode; And forming a pixel electrode 35 on the protective layer including the contact hole.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1h는 본 발명의 제1 실시예에 따른 박막트랜지스터의 제조 공정을 도시한 도면이다.1A to 1H are diagrams illustrating a manufacturing process of a thin film transistor according to a first embodiment of the present invention.

도 1a에 도시된 바와 같이, 기판(1) 상에 제1 금속막을 증착하고 패터닝하여 게이트 전극(3)을 형성한다. As shown in FIG. 1A, a gate electrode 3 is formed by depositing and patterning a first metal film on the substrate 1.

이어서, 상기 게이트 전극(3)을 포함하는 기판(1) 상에 절연 물질을 증착하여 게이트 절연막(5)을 형성한다.Subsequently, an insulating material is deposited on the substrate 1 including the gate electrode 3 to form a gate insulating film 5.

도 1b에 도시된 바와 같이, 상기 게이트 절연막(5) 상에 포토레지스트 물질을 증착하고 노광하여 박막트랜지스터를 형성할 영역에 상응하는 포토레지스트 물질을 제거하여 포토레지스트 패턴(7)을 형성한다. As illustrated in FIG. 1B, a photoresist material is deposited on the gate insulating layer 5 and exposed to form a photoresist pattern 7 by removing the photoresist material corresponding to a region to form a thin film transistor.

도 1c에 도시된 바와 같이 제1 극성의 전하를 띠고 -NH2기를 갖는 SAM(self assembled monolayer) 물질을 기상반응시켜 상기 포토레지스트 패턴(7)을 포함하는 기판(1) 상에 SAM 층(9)을 형성한다. 상기 제1 극성의 전하는 양 전하일 수 있다. 따라서, 상기 SAM 층(9)은 양 전하를 띠기 때문에 음 전하를 띠는 물질은 잡아당겨 유지시킬 수 있다. As illustrated in FIG. 1C, a SAM layer 9 is formed on a substrate 1 including the photoresist pattern 7 by vapor-phase reacting a self-assembled monolayer (SAM) material having a charge of a first polarity and having a -NH 2 group. To form. The charge of the first polarity may be a positive charge. Thus, since the SAM layer 9 is positively charged, the negatively charged material can be pulled and held.

도 1d에 도시된 바와 같이, 상기 포토레지스트 패턴(7)을 스트립하여 상기 박막트랜지스터를 형성할 영역에만 SAM 층(9)을 잔류시킨다.As illustrated in FIG. 1D, the photoresist pattern 7 is stripped to leave the SAM layer 9 only in the region where the thin film transistor is to be formed.

도 1e에 도시된 바와 같이, 스포이트와 같은 적하 장치를 이용하여 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질(10)을 상기 기판(1)의 박막트랜지스터를 형성할 영역에 적하한다. 나노 와이어를 포함하는 나노 물질(10)은 상기 제2 극성의 전하는 음 전하일 수 있다.As shown in FIG. 1E, a dropping device such as a dropper is used to drop a nanomaterial 10 having a second polarity charge and including nanowires to a region where a thin film transistor of the substrate 1 is to be formed. The nanomaterial 10 including the nanowires may be negatively charged.

도 1f에 도시된 바와 같이, 나노 물질(10)은 음 전하를 띠므로 양전하를 띠는 SAM 층(9)에 의해 당겨지게 되어 상기 SAM 층(9) 상에 나노 와이어(11)가 형성된다. 상기 SAM 층(9) 상에 형성된 나노 와이어(11)는 상기 SAM 층(9)에 의해 유지되므로 상기 박막트랜지스터를 형성할 영역을 벗어나지 못하게 된다.As shown in FIG. 1F, the nanomaterial 10 is negatively charged and thus is pulled by the positively charged SAM layer 9 to form a nanowire 11 on the SAM layer 9. The nanowires 11 formed on the SAM layer 9 are held by the SAM layer 9 so that they do not leave the region where the thin film transistors are to be formed.

나노 와이어(11)는 방향성을 가지지 못하기 때문에 상기 SAM 층(9) 상에 형성된 나노 와이어(11)는 랜덤한 방향으로 배열되게 된다. 이와 같이 랜덤한 방향으로 배열된 나노 와이어(11)는 서로 간에 접하지 않는 영역이 발생될 수 있다.이에 따라, 이러한 나노 와이어(11)를 반도체층으로 사용하는 경우, 나노 와이어(11)가 서로 접하지 않은 영역에 의해 전하들이 이동을 하지 못하게 되어 박막트랜지스터가 동작되지 않게 되는 문제가 있다. 또한 나노 와이어(11)가 랜덤한 방향으로 배열되게 되므로, 전하의 이동도가 현저히 저하되는 문제가 있다.Since the nanowires 11 do not have directivity, the nanowires 11 formed on the SAM layer 9 are arranged in a random direction. As such, the nanowires 11 arranged in a random direction may generate regions that do not contact each other. Accordingly, when the nanowires 11 are used as semiconductor layers, the nanowires 11 may be in contact with each other. There is a problem that the thin film transistor is not operated because the charges are not moved by the non-contacted area. In addition, since the nanowires 11 are arranged in a random direction, there is a problem that the mobility of the charges is significantly reduced.

이러한 문제를 해결하기 위해 본 발명에서는 전기장을 이용하여 나노 와이어(11)를 방향성 있게 배열할 수 있다. 이하에서 이를 상세히 설명한다.In order to solve this problem, the present invention may directionally arrange the nanowires 11 using an electric field. This will be described in detail below.

도 1g에 도시된 바와 같이, 상기 나노 와이어(11)가 형성된 영역에 인접한 상기 게이트 절연막(5) 상에 제2 금속막을 증착하고 패터닝하여 소오스/드레인 전 극(13a, 13b)을 형성한다.As shown in FIG. 1G, a second metal film is deposited and patterned on the gate insulating film 5 adjacent to the region where the nanowire 11 is formed to form source / drain electrodes 13a and 13b.

상기 제1 및 제2 금속막은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴((Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(MoW) 중 적어도 하나 이상일 수 있다. The first and second metal films may include copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum ((Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum alloy (MoW). It may be at least one of.

상기 소오스/드레인 전극(13a, 13b)에 소정의 전압을 인가하여 상기 소오스 전극(13a)과 상기 드레인 전극(13b) 사이에 전기장을 형성시킨다. 이러한 전기장의 방향에 따라 상기 나노 와이어(11)의 장축이 상기 소오스 전극(13a)과 상기 드레인 전극(13b) 사이에 생성된 전기장의 방향을 따라 배열된다. 상기 소오스 전극(13a)과 상기 드레인 전극(13b) 사이에 형성된 모든 나노 와이어(11)는 모두 동일한 방향으로 배열되게 된다. 따라서, 상기 나노 와이어(11)는 일 방향으로 배열되어 방향성을 갖게 된다. A predetermined voltage is applied to the source / drain electrodes 13a and 13b to form an electric field between the source electrode 13a and the drain electrode 13b. According to the direction of the electric field, the long axis of the nanowire 11 is arranged along the direction of the electric field generated between the source electrode 13a and the drain electrode 13b. All of the nanowires 11 formed between the source electrode 13a and the drain electrode 13b are arranged in the same direction. Therefore, the nanowires 11 are arranged in one direction to have directivity.

그러므로, 상기 나노 와이어(11)를 통해 전하를 용이하게 이동될 수 있으므로, 전하의 이동도가 현저히 향상될 수 있다. Therefore, since the charge can be easily moved through the nanowire 11, the mobility of the charge can be significantly improved.

또한, 상기 나노 와이어(11)가 동일한 방향으로 배열됨에 따라 각 나노 와이어(11) 간에 서로 접촉되게 되어, 전하의 이동이 차단되지 않게 되어 박막트랜지스터가 올바르게 동작되어 소자 특성을 향상시킬 수 있다.In addition, as the nanowires 11 are arranged in the same direction, the nanowires 11 may be in contact with each other, and thus the movement of charges may not be blocked, so that the thin film transistors may operate correctly, thereby improving device characteristics.

방향성을 갖는 나노 와이어(11)에 의해 반도체층이 형성되게 된다. The semiconductor layer is formed by the nanowires 11 having directivity.

상기 소오스/드레인 전극(13a, 13b)은 전기장을 발생시키기 위한 전압을 공급원으로서의 역할뿐만 아니라 박막트랜지스터에서 신호의 공급원으로서의 역할을 수행할 수 있다.The source / drain electrodes 13a and 13b may serve as a source of a signal in the thin film transistor as well as a voltage source for generating an electric field.

다시 말해, 전기장 발생을 위해 사용된 소오스/드레인 전극(13a, 13b)은 제거되지 않고 그대로 둠으로써, 박막트랜지스터의 구성 요소인 소오스/드레인 전극(13a, 13b)이 될 수 있다. 따라서, 게이트 전극(3)에 공급된 게이트 신호에 의해 반도체층이 도통될 때, 상기 소오스 전극(13a)으로 공급된 소정의 신호가 반도체층을 경유하여 드레인 전극(13b)으로 전달될 수 있다.In other words, the source / drain electrodes 13a and 13b used for generating the electric field may be left as they are without being removed, and thus may be the source / drain electrodes 13a and 13b which are components of the thin film transistor. Therefore, when the semiconductor layer is conducted by the gate signal supplied to the gate electrode 3, a predetermined signal supplied to the source electrode 13a may be transferred to the drain electrode 13b via the semiconductor layer.

필요한 경우, 상기 소오스/드레인 전극(13a, 13b)을 제거하고 박막트랜지스터의 구성 요소로서 소오스/드레인 전극이 다시 형성될 수도 있다.If necessary, the source / drain electrodes 13a and 13b may be removed and the source / drain electrodes may be formed again as a component of the thin film transistor.

도 2a 내지 도 2e는 본 발명의 제2 실시예에 따른 박막트랜지스터를 구비한 액정표시장치의 제조 공정을 도시한 도면이다.2A to 2E are diagrams illustrating a manufacturing process of a liquid crystal display device having a thin film transistor according to a second embodiment of the present invention.

도 2a 내지 도 2e에서 박막트랜지스터는 도 1a 내지 도 1h에 의해 제조된 박막트랜지스터와 동일한 공정에 의해 형성될 수 있다.2A to 2E, the thin film transistor may be formed by the same process as the thin film transistor manufactured by FIGS. 1A to 1H.

도 2a에 도시된 바와 같이, 기판(21) 상에 제1 금속막을 증착하고 패터닝하여 게이트 전극(23), 게이트 배선 등을 형성한다. 상기 제1 금속막은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴((Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(MoW) 중 적어도 하나 이상일 수 있다. As shown in FIG. 2A, a first metal film is deposited and patterned on the substrate 21 to form a gate electrode 23, a gate wiring, and the like. The first metal film may include at least one of copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum ((Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum alloy (MoW). It may be abnormal.

상기 게이트 전극(23)을 포함하는 기판(21) 상에 SiNx, SiOx와 같은 무기 물질을 갖는 게이트 절연막(25)을 형성한다. A gate insulating layer 25 having an inorganic material such as SiNx or SiOx is formed on the substrate 21 including the gate electrode 23.

도 2b에 도시된 바와 같이, 앞서 설명한 바와 같이 나노 와이어(29)를 이용하여 반도체층을 형성한다.As shown in FIG. 2B, the semiconductor layer is formed using the nanowires 29 as described above.

이를 상세히 설명하면, 먼저 게이트 절연막(25) 상에 포토레지스트 물질을 증착하고, 상기 반도체층에 대응되는 게이트 절연막(25)이 노출되도록 포토레지스트 물질을 노광하여 포토레지스트 패턴(미도시)을 형성한다. In detail, first, a photoresist material is deposited on the gate insulating layer 25, and the photoresist material is exposed to expose the gate insulating layer 25 corresponding to the semiconductor layer to form a photoresist pattern (not shown). .

상기 포토레지스트 패턴을 포함하는 기판(21) 상에 SAM 물질을 기상반응시켜 형성한다. 상기 SAM 물질은 제1 극성의 전하(예컨대, 음 전하)를 띠고 -NH2기를 갖는다.The SAM material is formed by vapor-phase reaction on the substrate 21 including the photoresist pattern. The SAM material has a charge of first polarity (eg, a negative charge) and has a -NH2 group.

상기 포토레지스트 패턴을 스트립한 후, 나노 와이어(29)를 포함하는 나노 물질을 적하하여 상기 반도체층에 대응되는 상기 SAM 층(27) 상에 나노 와이어(29)를 형성한다. 상기 나노 물질은 상기 제1 극성의 전하에 반대인 제2 극성의 전하(예컨대, 양전하)를 띤다. After stripping the photoresist pattern, the nanomaterial including the nanowires 29 is dropped to form the nanowires 29 on the SAM layer 27 corresponding to the semiconductor layer. The nanomaterial has a charge of a second polarity (eg, a positive charge) that is opposite to the charge of the first polarity.

도 2c에 도시된 바와 같이, 상기 나노 와이어(29)가 형성된 영역에 인접한 상기 게이트 절연막(25) 상에 제2 금속 물질을 증착하고 패터닝하여 소오스/드레인 전극(31a, 31b)과 데이터 배선을 형성한다. 상기 제2 금속 물질은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴((Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(MoW) 중 적어도 하나 이상일 수 있다. As shown in FIG. 2C, a second metal material is deposited and patterned on the gate insulating layer 25 adjacent to the region where the nanowires 29 are formed to form source / drain electrodes 31a and 31b and data lines. do. The second metal material may include at least one of copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum ((Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum alloy (MoW). There may be more than one.

이어서, 상기 소오스/드레인 전극(31a, 31b)에 소정의 전압을 인가하여 상기 소오스 전극(31a)과 드레인 전극(31b) 사이에 전기장을 생성한다. 이에 따라, 상기 SAM 층(27) 상에 형성된 나노 와이어(29)는 상기 전기장의 방향을 따라 일 방향을 배열된다. 이와 같이, 상기 나노 와이어(29)가 방향성을 가지므로 전하의 이동도가 현저히 향상될 수 있고, 나아가 나노 와이어(29) 간에 접촉되지 않는 비접촉 영역이 형성되지 않게 되어 전하의 이동이 원활하므로 소자의 동작 특성을 향상시킬 수 있다.Subsequently, a predetermined voltage is applied to the source / drain electrodes 31a and 31b to generate an electric field between the source electrode 31a and the drain electrode 31b. Accordingly, the nanowires 29 formed on the SAM layer 27 are arranged in one direction along the direction of the electric field. As such, since the nanowires 29 are directional, the mobility of charges can be remarkably improved, and further, since the non-contact regions that are not in contact between the nanowires 29 are not formed, the charges are smoothly moved. Operation characteristics can be improved.

상기 전기장에 의해 배열된 나노 와이어(29)에 의해 반도체층이 형성된다.The semiconductor layer is formed by the nanowires 29 arranged by the electric field.

도 2d에 도시된 바와 같이, 상기 소오스/드레인 전극(31a, 31b)을 포함하는 기판(21) 상에 SiNX, SiOx와 같은 무기막 또는 BCB, 아크릴과 같은 유기막을 갖는 보호층(32)을 형성한다.As shown in FIG. 2D, a protective layer 32 having an inorganic film such as SiNX and SiOx or an organic film such as BCB or acrylic is formed on the substrate 21 including the source / drain electrodes 31a and 31b. do.

이어서, 상기 드레인 전극이 노출되도록 상기 보호층(32)을 식각하여 컨택홀(33)을 형성한다.Next, the protective layer 32 is etched to expose the drain electrode to form the contact hole 33.

도 2e에 도시된 바와 같이, ITO 또는 IZO와 같은 투명한 도전 물질을 증착하고 패터닝하여 화소 영역과 상기 컨택홀(33)에 화소 전극(35)을 형성한다. 상기 화소 전극(35)은 상기 컨택홀(33)을 통해 상기 드레인 전극과 연결될 수 있다.As illustrated in FIG. 2E, a transparent conductive material such as ITO or IZO is deposited and patterned to form a pixel electrode 35 in the pixel region and the contact hole 33. The pixel electrode 35 may be connected to the drain electrode through the contact hole 33.

이와 같은 공정에 의해 나노 와이어(29)에 의한 반도체층을 포함하는 박막트랜지스터를 갖는 액정표시장치가 제조될 수 있다.By such a process, a liquid crystal display device having a thin film transistor including a semiconductor layer by the nanowires 29 may be manufactured.

따라서, 상기 액정표시장치는 랜덤하게 배열된 나노 와이어(29)를 전기장을 이용하여 일 방향으로 배열되도록 함으로써, 전하의 이동도를 향상시켜 박막트랜지스터의 동작 속도를 증가시킬 수 있고, 나노 와이어(29)의 연결이 끓어지지 않게 하여 박막트랜지스터를 정상적으로 동작되도록 하여 박막트랜지스터의 동작 특성을 향상시킬 수 있다.Accordingly, the liquid crystal display device may arrange the randomly arranged nanowires 29 in one direction by using an electric field, thereby increasing the mobility of charges and increasing the operating speed of the thin film transistors. ) Can improve the operating characteristics of the thin film transistor by making the thin film transistor operate normally by not boiling.

도 3a 내지 도 3h는 본 발명의 제3 실시예에 따른 박막트랜지스터의 제조 공정을 도시한 도면이다.3A to 3H are views illustrating a manufacturing process of a thin film transistor according to a third embodiment of the present invention.

본 발명의 제2 실시예는 본 발명의 제1 실시예와 유사하다. 따라서, 이하의 본 발명의 제2 실시예에 대한 설명에서 본 발명의 제1 실시예와 유사한 공정에 대해서는 간략히 설명하기로 한다.The second embodiment of the present invention is similar to the first embodiment of the present invention. Therefore, in the following description of the second embodiment of the present invention, a process similar to the first embodiment of the present invention will be briefly described.

도 3a에 도시된 바와 같이, 기판(1) 상에 제1 금속막을 증착하고 패터닝하여 게이트 전극(3)을 형성한다. As shown in FIG. 3A, a gate electrode 3 is formed by depositing and patterning a first metal film on the substrate 1.

이어서, 상기 게이트 전극(3)을 포함하는 기판(1) 상에 절연 물질을 증착하여 게이트 절연막(5)을 형성한다.Subsequently, an insulating material is deposited on the substrate 1 including the gate electrode 3 to form a gate insulating film 5.

도 3b에 도시된 바와 같이, 제1 극성의 전하를 띠고 -NH2기를 갖는 SAM(self assembled monolayer) 물질을 기상반응시켜 상기 게이트 절연막(5) 상에 SAM 층(51)을 형성한다. 상기 제1 극성의 전하는 양 전하일 수 있다. As illustrated in FIG. 3B, a SAM layer 51 is formed on the gate insulating layer 5 by vapor-phase reaction of a self-assembled monolayer (SAM) material having a charge of a first polarity and having a -NH 2 group. The charge of the first polarity may be a positive charge.

도 3c에 도시된 바와 같이, 마스크(53)를 정렬한 후, 딥 자외선(deep-UV)을 상기 SAM 층(51)으로 조사한다. As shown in FIG. 3C, after aligning the mask 53, deep ultraviolet (UV) is irradiated onto the SAM layer 51.

도 3d에 도시된 바와 같이, 이에 따라, 상기 마스크(53)에 의해 딥 자외선이 차단된 SAM 층(51)은 변화가 없지만, 상기 마스크(53)를 투과한 딥 자외선이 조사된 상기 SAM 층(51)은 상기 딥 자외선에 의해 광분해된다. 따라서, 상기 반도체층을 형성할 영역을 제외한 다른 모든 영역에서는 상기 SAM 층(51)이 제거된다.As shown in FIG. 3D, the SAM layer 51 in which the deep ultraviolet rays are blocked by the mask 53 is unchanged, but the SAM layer irradiated with the deep ultraviolet rays transmitted through the mask 53 ( 51) is photolyzed by the deep ultraviolet. Therefore, the SAM layer 51 is removed in all regions except the region in which the semiconductor layer is to be formed.

도 3e에 도시된 바와 같이. 스포이트와 같은 적하 장치를 이용하여 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질(10)을 상기 박막트랜지스터를 형성할 영역에 적하한다. 나노 와이어를 포함하는 나노 물질(10)은 상기 제2 극성의 전하는 음 전하일 수 있다.As shown in FIG. 3E. A dropping device, such as a dropper, is used to drop a nanomaterial 10 having a second polarity charge and including nanowires to a region in which the thin film transistor is to be formed. The nanomaterial 10 including the nanowires may be negatively charged.

도 3f에 도시된 바와 같이, 나노 물질(10)은 음 전하를 띠므로 양전하를 띠 는 SAM 층(51)에 의해 당겨지게 되어 상기 SAM 층(51) 상에 나노 와이어(11)가 형성된다. 상기 SAM 층(51) 상에 형성된 나노 와이어(11)는 상기 SAM 층(51)에 의해 유지되므로 상기 박막트랜지스터를 형성할 영역을 벗어나지 못하게 된다.As shown in FIG. 3F, since the nanomaterial 10 is negatively charged, the nanomaterial 10 is pulled by the positively charged SAM layer 51 to form the nanowire 11 on the SAM layer 51. Since the nanowires 11 formed on the SAM layer 51 are held by the SAM layer 51, the nanowires 11 do not leave the region where the thin film transistor is to be formed.

상기 SAM 층(51) 상에 형성된 나노 와이어(11)는 랜덤한 방향으로 배열된다.The nanowires 11 formed on the SAM layer 51 are arranged in a random direction.

도 3g에 도시된 바와 같이, 상기 나노 와이어(11)가 형성된 영역에 인접한 상기 게이트 절연막(5) 상에 제2 금속막을 증착하고 패터닝하여 소오스/드레인 전극(13a, 13b)을 형성한다.As shown in FIG. 3G, a second metal layer is deposited and patterned on the gate insulating layer 5 adjacent to the region where the nanowire 11 is formed to form source / drain electrodes 13a and 13b.

상기 소오스/드레인 전극(13a, 13b)에 소정의 전압을 인가하여 상기 소오스 전극(13a)과 상기 드레인 전극(13b) 사이에 전기장을 형성시킨다. 이러한 전기장의 방향에 따라 상기 나노 와이어(11)의 장축이 상기 소오스 전극(13a)과 상기 드레인 전극(13b) 사이에 생성된 전기장의 방향을 따라 배열된다. 상기 소오스 전극(13a)과 상기 드레인 전극(13b) 사이에 형성된 모든 나노 와이어(11)는 모두 동일한 방향으로 배열되게 된다. 따라서, 상기 나노 와이어(11)는 일 방향으로 배열되어 방향성을 갖게 된다. A predetermined voltage is applied to the source / drain electrodes 13a and 13b to form an electric field between the source electrode 13a and the drain electrode 13b. According to the direction of the electric field, the long axis of the nanowire 11 is arranged along the direction of the electric field generated between the source electrode 13a and the drain electrode 13b. All of the nanowires 11 formed between the source electrode 13a and the drain electrode 13b are arranged in the same direction. Therefore, the nanowires 11 are arranged in one direction to have directivity.

그러므로, 상기 나노 와이어(11)를 통해 전하를 용이하게 이동될 수 있으므로, 전하의 이동도가 현저히 향상될 수 있다. Therefore, since the charge can be easily moved through the nanowire 11, the mobility of the charge can be significantly improved.

또한, 상기 나노 와이어(11)가 동일한 방향으로 배열됨에 따라 각 나노 와이어(11) 간에 서로 접촉되게 되어, 전하의 이동이 차단되지 않게 되어 박막트랜지스터가 올바르게 동작되어 소자 특성을 향상시킬 수 있다.In addition, as the nanowires 11 are arranged in the same direction, the nanowires 11 may be in contact with each other, and thus the movement of charges may not be blocked, so that the thin film transistors may operate correctly, thereby improving device characteristics.

방향성을 갖는 나노 와이어(11)에 의해 반도체층이 형성되게 된다. The semiconductor layer is formed by the nanowires 11 having directivity.

상기 소오스/드레인 전극(13a, 13b)은 전기장을 발생시키기 위한 전압을 공급원으로서의 역할뿐만 아니라 박막트랜지스터에서 신호의 공급원으로서의 역할을 수행할 수 있다.The source / drain electrodes 13a and 13b may serve as a source of a signal in the thin film transistor as well as a voltage source for generating an electric field.

다시 말해, 전기장 발생을 위해 사용된 소오스/드레인 전극(13a, 13b)은 제거되지 않고 그대로 둠으로써, 박막트랜지스터의 구성 요소인 소오스/드레인 전극(13a, 13b)이 될 수 있다. 따라서, 게이트 전극(3)에 공급된 게이트 신호에 의해 반도체층이 도통될 때, 상기 소오스 전극(13a)으로 공급된 소정의 신호가 반도체층을 경유하여 드레인 전극(13b)으로 전달될 수 있다.In other words, the source / drain electrodes 13a and 13b used for generating the electric field may be left as they are without being removed, and thus may be the source / drain electrodes 13a and 13b which are components of the thin film transistor. Therefore, when the semiconductor layer is conducted by the gate signal supplied to the gate electrode 3, a predetermined signal supplied to the source electrode 13a may be transferred to the drain electrode 13b via the semiconductor layer.

필요한 경우, 상기 소오스/드레인 전극(13a, 13b)을 제거하고 박막트랜지스터의 구성 요소로서 소오스/드레인 전극(13a, 13b)이 다시 형성될 수도 있다.If necessary, the source / drain electrodes 13a and 13b may be removed, and the source / drain electrodes 13a and 13b may be formed again as a component of the thin film transistor.

이러한 제조 공정에 의해 제조된 박막트랜지스터는 액정표시장치에 용이하게 적용될 수 있다. 이러한 박막트랜지스터를 구비한 액정표시장치는 박막트랜지스터의 이동도가 향상되어 동작 속도가 증가되어, 고속 구동이 가능하게 한다.The thin film transistor manufactured by this manufacturing process can be easily applied to the liquid crystal display device. In the liquid crystal display device having the thin film transistor, the mobility of the thin film transistor is improved to increase the operation speed, thereby enabling high-speed driving.

또한, 상기 액정표시장치는 나노 와이어(11)가 일 방향으로 배열되어, 박막트랜지스터의 오동작을 방지할 수 있다.In the liquid crystal display, the nanowires 11 are arranged in one direction to prevent malfunction of the thin film transistor.

이상에서 살펴본 바와 같이, 본 발명에 의하면, 전기장을 이용하여 나노 와이어를 일 방향으로 배열시킴으로써, 이동도를 향상시켜 박막트랜지스터의 동작 속도를 현저히 증가시킬 수 있다. As described above, according to the present invention, by arranging the nanowires in one direction using an electric field, the mobility may be improved to significantly increase the operation speed of the thin film transistor.

또한, 본 발명에 의하면, 나노 와이어를 이용하여 박막트랜지스터를 제조함으로써, 박막트랜지스터의 사이즈를 줄여 고 집적화와 고 미세화 추세에 부응할 수 있다.In addition, according to the present invention, by manufacturing a thin film transistor using a nanowire, the size of the thin film transistor can be reduced to meet the trend of high integration and high miniaturization.

본 발명에 의하면, 박막트랜지스터의 동작 성능을 강화시켜, 제품에 대한 신뢰성을 향상시킬 수 있다. According to the present invention, it is possible to enhance the operating performance of the thin film transistor, thereby improving the reliability of the product.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (21)

게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the gate electrode; 상기 게이트 절연막 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the gate insulating film; 상기 포토레지스트 패턴을 포함하는 기판 상에 제1 극성의 전하를 띠는 SAM 층을 형성하는 단계;Forming a SAM layer having a first polarity on the substrate including the photoresist pattern; 상기 포토레지스트 패턴을 스트립하는 단계;Stripping the photoresist pattern; 상기 SAM 층을 포함하는 기판 상에 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질을 적하하여 상기 SAM 층 상에 상기 나노 와이어를 형성하는 단계;Forming a nanowire on the SAM layer by dropping a nano material including a nanowire having a second polarity charge on the substrate including the SAM layer; 상기 나노 와이어가 형성된 영역에 인접한 상기 게이트 절연막 상에 소오스/드레인 전극을 형성하는 단계; 및Forming a source / drain electrode on the gate insulating layer adjacent to the region where the nanowire is formed; And 상기 소오스/드레인 전극에 소정의 전압을 인가하여 상기 소오스/드레인 전극 사이에 생성된 전기장의 방향을 따라 상기 나노 와이어를 일 방향으로 배열하는 단계를 포함하는 박막트랜지스터의 제조 방법.And arranging the nanowires in one direction along a direction of an electric field generated between the source / drain electrodes by applying a predetermined voltage to the source / drain electrodes. 제1항에 있어서, 상기 제1 극성의 전하는 양 전하이고, 상기 제2 극성의 전하는 음 전하인 것을 특징으로 하는 박막트랜지스터의 제조 방법.The method of manufacturing a thin film transistor according to claim 1, wherein the charge of the first polarity is a positive charge and the charge of the second polarity is a negative charge. 제1항에 있어서, 상기 SAM 층은 -NH2기를 갖는 것을 특징으로 하는 박막트랜 지스터의 제조 방법.The method of claim 1, wherein the SAM layer has a -NH2 group. 제1항에 있어서, 상기 SAM 층은 기상 반응에 의해 형성되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.The method of claim 1, wherein the SAM layer is formed by a gas phase reaction. 제1항에 있어서, 상기 포토레지스트 패턴의 스트립에 의해 상기 SAM 층은 이후 형성될 상기 소오스/드레인 전극 사이의 상기 게이트 절연막 상에 형성되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.The method of claim 1, wherein the SAM layer is formed on the gate insulating layer between the source / drain electrodes to be subsequently formed by the strip of the photoresist pattern. 제1항에 있어서, 상기 나노 와이어는 상기 SAM 층의 제1 극성의 전하에 의해 유지되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.The method of claim 1, wherein the nanowires are held by a charge of a first polarity of the SAM layer. 제1항에 있어서, 상기 나노 와이어는 반도체층을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.The method of claim 1, wherein the nanowires form a semiconductor layer. 제1항에 있어서, 상기 나노 와이어의 장축이 상기 전기장의 방향을 따라 배열되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.The method of claim 1, wherein the long axis of the nanowire is arranged along a direction of the electric field. 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the gate electrode; 상기 게이트 절연막 상에 제1 극성의 전하를 띠는 SAM 층을 형성하는 단계;Forming a SAM layer having a charge of a first polarity on said gate insulating film; 마스크를 대상으로 딥 자외선을 조사하여 반도체층 형성 영역에 상기 SAM 층을 잔류시키는 단계;Irradiating a deep ultraviolet ray to a mask to leave the SAM layer in the semiconductor layer formation region; 상기 SAM 층을 포함하는 기판 상에 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질을 적하하여 상기 SAM 층 상에 상기 나노 와이어를 형성하는 단계;Forming a nanowire on the SAM layer by dropping a nano material including a nanowire having a second polarity charge on the substrate including the SAM layer; 상기 나노 와이어가 형성된 영역에 인접한 상기 게이트 절연막 상에 소오스/드레인 전극을 형성하는 단계; 및Forming a source / drain electrode on the gate insulating layer adjacent to the region where the nanowire is formed; And 상기 소오스/드레인 전극에 소정의 전압을 인가하여 상기 소오스/드레인 전극 사이에 생성된 전기장의 방향을 따라 상기 나노 와이어를 일 방향으로 배열하는 단계를 포함하는 박막트랜지스터의 제조 방법.And arranging the nanowires in one direction along a direction of an electric field generated between the source / drain electrodes by applying a predetermined voltage to the source / drain electrodes. 제9항에 있어서, 상기 제1 극성의 전하는 양 전하이고, 상기 제2 극성의 전하는 음 전하인 것을 특징으로 하는 박막트랜지스터의 제조 방법.10. The method of claim 9, wherein the charge of the first polarity is a positive charge and the charge of the second polarity is a negative charge. 제9항에 있어서, 상기 SAM 층은 -NH2기를 갖는 것을 특징으로 하는 박막트랜지스터의 제조 방법.10. The method of claim 9, wherein the SAM layer has a -NH2 group. 제9항에 있어서, 상기 SAM 층은 기상 반응에 의해 형성되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.10. The method of claim 9, wherein the SAM layer is formed by a gas phase reaction. 제9항에 있어서, 상기 딥 자외선이 조사된 상기 SAM 층은 광분해되어 제거되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.The method of claim 9, wherein the deep UV-irradiated SAM layer is photodecomposed and removed. 제9항에 있어서, 상기 나노 와이어는 상기 SAM 층의 제1 극성의 전하에 의해 유지되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.10. The method of claim 9, wherein the nanowires are maintained by the charge of the first polarity of the SAM layer. 제9항에 있어서, 상기 나노 와이어는 반도체층을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.The method of manufacturing a thin film transistor according to claim 9, wherein the nanowires form a semiconductor layer. 제9항에 있어서, 상기 나노 와이어의 장축이 상기 전기장의 방향을 따라 배열되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.10. The method of claim 9, wherein the long axis of the nanowire is arranged along the direction of the electric field. 기판 상에 게이트 전극과 게이트 배선을 형성하는 단계;Forming a gate electrode and a gate wiring on the substrate; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the gate electrode; 상기 게이트 절연막 상의 반도체 형성 영역에 나노 와이어를 형성하는 단계;Forming nanowires in a semiconductor formation region on the gate insulating film; 상기 반도체 형성 영역에 인접한 상기 게이트 절연막 상에 소오스/드레인 전극을 형성하는 단계;Forming a source / drain electrode on the gate insulating layer adjacent to the semiconductor formation region; 상기 소오스/드레인 전극에 소정의 전압을 인가하여 상기 소오스/드레인 전극 사이에 생성된 전기장의 방향을 따라 상기 나노 와이어를 일 방향으로 배열하는 단계;Arranging the nanowires in one direction along a direction of an electric field generated between the source / drain electrodes by applying a predetermined voltage to the source / drain electrodes; 상기 소오스/드레인 전극을 포함하는 기판 상에 보호층을 증착하고 상기 드레인 전극이 노출된 컨택홀을 형성하는 단계; 및Depositing a protective layer on a substrate including the source / drain electrodes and forming a contact hole exposing the drain electrode; And 상기 컨택홀을 포함하는 상기 보호층 상에 화소 전극을 형성하는 단계를 포함하고,Forming a pixel electrode on the protective layer including the contact hole; 상기 나노 와이어를 형성하는 단계는,Forming the nanowires, 상기 게이트 절연막 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the gate insulating film; 상기 포토레지스트 패턴을 포함하는 기판 상에 제1 극성의 전하를 띠는 SAM 층을 형성하는 단계;Forming a SAM layer having a first polarity on the substrate including the photoresist pattern; 상기 포토레지스트 패턴을 스트립하는 단계; 및Stripping the photoresist pattern; And 상기 SAM 층을 포함하는 기판 상에 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질을 적하하여 상기 SAM 층 상에 상기 나노 와이어를 형성하는 단계를 포함하는 액정표시장치의 제조 방법.And dropping nanomaterials including nanowires on the substrate including the SAM layer to form the nanowires on the SAM layer. 제17항에 있어서, 상기 나노 와이어의 장축이 상기 전기장의 방향을 따라 배열되는 것을 특징으로 하는 액정표시장치의 제조 방법.18. The method of claim 17, wherein the major axis of the nanowires is arranged along the direction of the electric field. 제17항에 있어서, 상기 게이트 전극, 상기 나노 와이어, 상기 소오스/드레인 전극에 의해 박막트랜지스터가 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.18. The method of claim 17, wherein a thin film transistor is formed by the gate electrode, the nanowire, and the source / drain electrode. 기판 상에 게이트 전극과 게이트 배선을 형성하는 단계;Forming a gate electrode and a gate wiring on the substrate; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the gate electrode; 상기 게이트 절연막 상의 반도체 형성 영역에 나노 와이어를 형성하는 단계;Forming nanowires in a semiconductor formation region on the gate insulating film; 상기 반도체 형성 영역에 인접한 상기 게이트 절연막 상에 소오스/드레인 전극을 형성하는 단계;Forming a source / drain electrode on the gate insulating layer adjacent to the semiconductor formation region; 상기 소오스/드레인 전극에 소정의 전압을 인가하여 상기 소오스/드레인 전극 사이에 생성된 전기장의 방향을 따라 상기 나노 와이어를 일 방향으로 배열하는 단계;Arranging the nanowires in one direction along a direction of an electric field generated between the source / drain electrodes by applying a predetermined voltage to the source / drain electrodes; 상기 소오스/드레인 전극을 포함하는 기판 상에 보호층을 증착하고 상기 드레인 전극이 노출된 컨택홀을 형성하는 단계; 및Depositing a protective layer on a substrate including the source / drain electrodes and forming a contact hole exposing the drain electrode; And 상기 컨택홀을 포함하는 상기 보호층 상에 화소 전극을 형성하는 단계를 포함하고,Forming a pixel electrode on the protective layer including the contact hole; 상기 나노 와이어를 형성하는 단계는,  Forming the nanowires, 상기 게이트 절연막 상에 제1 극성의 전하를 띠는 SAM 층을 형성하는 단계;Forming a SAM layer having a charge of a first polarity on said gate insulating film; 마스크를 대상으로 딥 자외선을 조사하여 반도체층 형성 영역에 상기 SAM 층을 잔류시키는 단계; 및Irradiating a deep ultraviolet ray to a mask to leave the SAM layer in the semiconductor layer formation region; And 상기 SAM 층을 포함하는 기판 상에 제2 극성의 전하를 띠고 나노 와이어를 포함하는 나노 물질을 적하하여 상기 SAM 층 상에 상기 나노 와이어를 형성하는 단계를 포함하는 액정표시장치의 제조 방법.And dropping nanomaterials including nanowires on the substrate including the SAM layer to form the nanowires on the SAM layer. 삭제delete
KR1020060124387A 2006-12-08 2006-12-08 Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same Expired - Fee Related KR101287735B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060124387A KR101287735B1 (en) 2006-12-08 2006-12-08 Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same
CN2007101990494A CN101197293B (en) 2006-12-08 2007-12-07 Method for manufacturing thin film transistor and liquid crystal display device using the same technology
US12/000,078 US7842560B2 (en) 2006-12-08 2007-12-07 Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124387A KR101287735B1 (en) 2006-12-08 2006-12-08 Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same

Publications (2)

Publication Number Publication Date
KR20080052781A KR20080052781A (en) 2008-06-12
KR101287735B1 true KR101287735B1 (en) 2013-07-18

Family

ID=39498575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124387A Expired - Fee Related KR101287735B1 (en) 2006-12-08 2006-12-08 Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same

Country Status (3)

Country Link
US (1) US7842560B2 (en)
KR (1) KR101287735B1 (en)
CN (1) CN101197293B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365411B1 (en) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 Fabricating Method of Thin Film Transistor, and Manufacturing Method of Liquid Crystal Display Device
TWI423446B (en) * 2008-06-27 2014-01-11 Hon Hai Prec Ind Co Ltd Thin film transistor panel
KR101071325B1 (en) * 2008-08-05 2011-10-07 재단법인서울대학교산학협력재단 Circuit board comprising a aligned nanostructure and method for fabricating the circuit board
TWI508305B (en) * 2013-05-06 2015-11-11 E Ink Holdings Inc Active component
US10217819B2 (en) 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079659A1 (en) * 2002-09-30 2005-04-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
KR20060107107A (en) * 2005-04-07 2006-10-13 엘지.필립스 엘시디 주식회사 Thin film transistor and its manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR0016661B1 (en) * 1999-12-21 2013-11-26 METHODS FOR FORMATION OF AN ELECTRONIC DEVICE, ELECTRONIC DEVICE AND DISPLAY DEVICE
US20050263025A1 (en) * 2002-07-26 2005-12-01 Koninklijke Philips Electronics N.V. Micro-contact printing method
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US6913649B2 (en) * 2003-06-23 2005-07-05 Sharp Laboratories Of America, Inc. System and method for forming single-crystal domains using crystal seeds
US7829150B2 (en) * 2004-06-17 2010-11-09 Cornell Research Foundation, Inc. Growth of inorganic thin films using self-assembled monolayers as nucleation sites
US7393699B2 (en) * 2006-06-12 2008-07-01 Tran Bao Q NANO-electronics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079659A1 (en) * 2002-09-30 2005-04-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
KR20060107107A (en) * 2005-04-07 2006-10-13 엘지.필립스 엘시디 주식회사 Thin film transistor and its manufacturing method

Also Published As

Publication number Publication date
KR20080052781A (en) 2008-06-12
CN101197293A (en) 2008-06-11
CN101197293B (en) 2010-06-09
US20080138940A1 (en) 2008-06-12
US7842560B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
CN105097947B (en) Thin-film transistor array base-plate and its manufacture method
CN100593869C (en) Flat panel display and method for manufacturing flat panel display
KR101145146B1 (en) TFT and method of fabricating of the same
KR102040011B1 (en) Electrostatic discharging device of display device and method of manufacturing the same
CN102263111B (en) Array substrate and method for manufacturing same
US9305942B2 (en) TFT array substrate having metal oxide part and method for manufacturing the same and display device
CN108461531A (en) Flexible array substrate and preparation method thereof and flexible display panels
KR102127781B1 (en) Thin film transistor array substrate and method for fabricating the same
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
Kim et al. Transparent flexible nanoline field-effect transistor array with high integration in a large area
CN104600083B (en) Thin-film transistor array base-plate and preparation method thereof, display panel and display device
US20110198603A1 (en) Thin film transistor and method of forming the same
KR101287735B1 (en) Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same
CN104576758A (en) Thin film transistor, array substrate, manufacturing method for thin film transistor and manufacturing method for array substrate
KR20060107108A (en) Thin film transistor and its manufacturing method.
CN106684036B (en) Array substrate and preparation method thereof, and display device
KR101182522B1 (en) fabrication method of nano pattern and fabrication method for TFT and LCD using the same
CN105742168B (en) Thin film transistor and method of manufacturing the same
CN112582342A (en) Manufacturing method of array substrate
WO2019127796A1 (en) Thin film transistor and manufacturing method therefor
CN102931137A (en) LTPS-TFT (Low Temperature Poly Silicon-Thin Film Transistor) array substrate and manufacture method thereof, and display device
KR101211216B1 (en) method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same
KR20070069284A (en) Thin film transistor and its manufacturing method and liquid crystal display device having same and manufacturing method thereof
KR101396629B1 (en) Array substrate and method of manufacturing the same
KR101383924B1 (en) Thin Film Transistor Array and Fabricating method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200713

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200713