[go: up one dir, main page]

KR101337950B1 - Device and method for graphic data output - Google Patents

Device and method for graphic data output Download PDF

Info

Publication number
KR101337950B1
KR101337950B1 KR1020120018906A KR20120018906A KR101337950B1 KR 101337950 B1 KR101337950 B1 KR 101337950B1 KR 1020120018906 A KR1020120018906 A KR 1020120018906A KR 20120018906 A KR20120018906 A KR 20120018906A KR 101337950 B1 KR101337950 B1 KR 101337950B1
Authority
KR
South Korea
Prior art keywords
graphic data
memory
display device
computing device
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120018906A
Other languages
Korean (ko)
Other versions
KR20130097327A (en
Inventor
김도훈
Original Assignee
주식회사 휴비츠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 휴비츠 filed Critical 주식회사 휴비츠
Priority to KR1020120018906A priority Critical patent/KR101337950B1/en
Publication of KR20130097327A publication Critical patent/KR20130097327A/en
Application granted granted Critical
Publication of KR101337950B1 publication Critical patent/KR101337950B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

고속 연산장치로부터 다량의 그래픽 데이터가 연속적으로 생성되는 경우에도, 이를 지연없이 디스플레이 장치에 표시할 수 있는 그래픽 데이터 출력 장치 및 방법이 개시된다. 상기 그래픽 데이터 출력 장치는, 그래픽 데이터를 생성하는 연산장치; 상기 연산장치에서 생성된 그래픽 데이터를 전달받아 임시로 저장하는 제1 메모리; 상기 연산장치로부터 제1 메모리로 그래픽 데이터가 전달되지 않는 동안, 상기 제1 메모리에 저장된 그래픽 데이터를 전달받아 저장하는 제2 메모리; 그래픽 데이터가 화면에 출력되는 소정 시간 간격 동안, 상기 제2 메모리로부터 그래픽 데이터를 전달받아, 화면에 표시하는 디스플레이 장치; 및 상기 디스플레이 장치가 제2 메모리로부터 그래픽 데이터를 전달받지 않는 시간 동안, 상기 제1 메모리에 저장된 그래픽 데이터가 상기 제2 메모리로 전달되도록, 상기 제1 및 제2 메모리를 제어하는 제어부를 포함한다. Disclosed are a graphic data output apparatus and method capable of displaying a large amount of graphic data continuously from a high speed computing device on a display device without delay. The graphic data output apparatus includes a computing device for generating graphic data; A first memory receiving and temporarily storing graphic data generated by the computing device; A second memory for receiving and storing graphic data stored in the first memory while the graphic data is not transferred from the computing device to the first memory; A display device which receives graphic data from the second memory and displays the graphic data on a screen during a predetermined time interval during which graphic data is output on the screen; And a controller that controls the first and second memories so that the graphic data stored in the first memory is transferred to the second memory during the time when the display apparatus does not receive the graphic data from the second memory.

Description

그래픽 데이터 출력 장치 및 방법{Device and method for graphic data output}Device and method for graphic data output

본 발명은 그래픽 데이터 출력 장치 및 방법에 관한 것으로서, 더욱 상세하게는 고속 연산장치로부터 다량의 그래픽 데이터가 연속적으로 생성되는 경우에도, 이를 지연없이 디스플레이 장치에 표시할 수 있는 그래픽 데이터 출력 장치 및 방법에 관한 것이다.
The present invention relates to a graphic data output apparatus and method, and more particularly, to a graphic data output apparatus and method that can be displayed on a display device without delay even when a large amount of graphic data is continuously generated from a high speed computing device. It is about.

일반적으로, 디스플레이 장치에 그래픽(이미지, 영상) 데이터를 표시하는 과정은, 중앙처리장치(Central Processing Unit: CPU) 등의 연산장치에서 임의의 그래픽 데이터를 생성하는 단계와, 생성된 그래픽 데이터를 메모리에 저장하는 단계와, 디스플레이 장치의 출력 타이밍에 맞추어, 상기 저장된 그래픽 데이터를 읽고 표시하는 단계를 포함한다.
In general, the process of displaying graphic (image, image) data on a display device may include generating arbitrary graphic data in a computing device such as a central processing unit (CPU), and storing the generated graphic data in a memory. And reading and displaying the stored graphic data according to an output timing of the display device.

도 1 및 2는 통상적인 그래픽 데이터 출력 장치의 구성을 보여주는 블록도이다. 도 1에 도시된 바와 같이, 통상적인 그래픽 데이터 출력 장치는, 그래픽 데이터를 생성하는 연산장치(12), 생성된 그래픽 데이터를 저장하는 메모리(14), 그래픽 데이터를 화면에 표시하는 디스플레이 장치(16) 및 이들을 제어하는 제어부(10)로 구성된다. 일반적으로, 상기 연산장치(12)로는 중앙처리장치(CPU)가 사용되고, 상기 메모리(14)로는 DDR SDRAM(Double data rate synchronous dynamic random access memory) 등의 메모리가 사용되며, 상기 디스플레이 장치(16)로는 LCD, OLED 등의 통상의 디스플레이 장치가 사용된다. 상기 제어부(10)로는 FPGA (field- programmable gate array), ASIC (Application Specific Integrated Circuit) 등의 로직 제어기가 사용될 수 있고, 메모리 제어부(Memory Controller) 및 화면 표시 타이밍 제어부(Display Timing Controller)를 포함한다. 도 2에 도시된 그래픽 데이터 출력 장치는, 별도의 연산장치(12) 및 제어부(10)를 사용하는 대신, 연산장치(12)의 연산부(CPU Core, 12a)와 제어부(10)의 메모리 제어부(10a) 및 화면 표시 타이밍 제어부(10b)를 하나로 칩으로 통합한 SOC(System On Chip, 18)를 사용한 형태이지만, 실질적인 구성은 도 1과 동일하다.
1 and 2 are block diagrams showing the configuration of a typical graphic data output apparatus. As shown in FIG. 1, a typical graphic data output apparatus includes a computing device 12 for generating graphic data, a memory 14 for storing generated graphic data, and a display device 16 for displaying graphic data on a screen. ) And a control unit 10 for controlling them. In general, a central processing unit (CPU) is used as the computing device 12, and a memory such as a double data rate synchronous dynamic random access memory (DDR SDRAM) is used as the memory 14, and the display device 16 is used. As the conventional display apparatus such as LCD, OLED, etc. are used. As the controller 10, a logic controller such as a field-programmable gate array (FPGA), an application specific integrated circuit (ASIC), or the like may be used, and includes a memory controller and a display timing controller. . The graphic data output device shown in FIG. 2 uses the arithmetic unit (CPU Core) 12a of the arithmetic unit 12 and the memory control unit of the controller 10 instead of using a separate arithmetic unit 12 and the controller 10. 10A) and the SOC (System On Chip) 18 in which the screen display timing controller 10b is integrated into one chip, the actual configuration is the same as that of FIG.

도 3은, 통상적인 그래픽 데이터 출력 장치에 있어서, 그래픽 데이터를 화면에 표시하기 위한 신호들의 타이밍도(timing diagram)로서, 도 3의 상부 신호는 디스플레이 장치(16)의 클록 신호(DCLK)이고, 중간 신호는 그래픽 데이터가 출력되는 타이밍 신호(DE Mode)이며, 하부 신호는 그래픽 데이터 신호(DATA)를 나타낸다. 도 3에 도시된 바와 같이, 통상적인 그래픽 데이터 출력 장치에 있어서는, DE 신호가 High인 동안(T(DE High)), 메모리(14)로부터 영상 데이터(DATA)가 읽혀지고, 디스플레이(16) 장치에 표시되며, DE 신호가 Low인 동안(T(DE Low))에만, 연산장치(12)가 메모리(14)에 그래픽 데이터를 기록하는 등, 메모리(14)에 접근할 수 있다. 즉, 종래의 그래픽 데이터 출력 장치에 있어서는, 디스플레이 장치(16)에 영상을 출력하는 시간(T(DE High)) 외의 시간(T(DE Low)) 동안에만, 연산장치(12)가 메모리(14)에 접근(access)할 수 있으므로, 연산장치(12)가 충분한 컴퓨팅 파워를 가지더라도, 메모리(14)로 그래픽 데이터를 원활히 또는 연속적으로 공급할 수 없다. 바꾸어 말하면, 화면을 표시하는 동안, 연산장치(12)가 메모리(14)에 접근하지 못하고 대기하므로, 고속의 연산장치(12)를 사용하더라도, 생성된 영상을 업데이트하거나 메모리(14)에서 읽어 들이는 시간이 화면 표시 시간에 의해 제한되므로, 시스템의 성능 향상에 한계가 있다.
FIG. 3 is a timing diagram of signals for displaying graphic data on a screen in a conventional graphic data output apparatus. The upper signal of FIG. 3 is a clock signal DCLK of the display apparatus 16. The intermediate signal is a timing signal DE mode in which the graphic data is output, and the lower signal represents the graphic data signal DATA. As shown in Fig. 3, in the conventional graphic data output apparatus, while the DE signal is High (T (DE High)), the image data DATA is read from the memory 14, and the display 16 apparatus Only while the DE signal is low (T (DE Low)), the computing device 12 can access the memory 14, such as writing graphic data to the memory 14. That is, in the conventional graphic data output apparatus, the computing device 12 stores the memory 14 only for a time T (DE Low) other than the time T (DE High) for outputting an image to the display device 16. ), Even if the computing device 12 has sufficient computing power, it is not possible to smoothly or continuously supply graphics data to the memory 14. In other words, while the screen is displayed, the arithmetic unit 12 does not have access to the memory 14 and waits, so that even if a high speed arithmetic unit 12 is used, the generated image is updated or read from the memory 14. Since the time is limited by the screen display time, there is a limit to the performance improvement of the system.

따라서, 본 발명의 목적은, 연산장치가 메모리에 접근하여 그래픽 데이터를 읽거나 쓰는 과정에서, 대기 시간을 최소화할 수 있는 그래픽 데이터 출력 장치 및 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide an apparatus and method for outputting a graphic data which can minimize a waiting time in a process in which a computing device reads or writes graphic data by accessing a memory.

본 발명의 다른 목적은, 메모리의 대역폭과 연산장치의 컴퓨팅 파워(power)를 최대로 활용할 수 있는 그래픽 데이터 출력 장치 및 방법을 제공하는 것이다.
Another object of the present invention is to provide a graphic data output apparatus and method that can make the most of the bandwidth of a memory and the computing power of a computing device.

상기 목적을 달성하기 위하여, 본 발명은, 그래픽 데이터를 생성하는 연산장치; 상기 연산장치에서 생성된 그래픽 데이터를 전달받아 임시로 저장하는 제1 메모리; 상기 연산장치로부터 제1 메모리로 그래픽 데이터가 전달되지 않는 동안, 상기 제1 메모리에 저장된 그래픽 데이터를 전달받아 저장하는 제2 메모리; 그래픽 데이터가 화면에 출력되는 소정 시간 간격 동안, 상기 제2 메모리로부터 그래픽 데이터를 전달받아, 화면에 표시하는 디스플레이 장치; 및 상기 디스플레이 장치가 제2 메모리로부터 그래픽 데이터를 전달받지 않는 시간 동안, 상기 제1 메모리에 저장된 그래픽 데이터가 상기 제2 메모리로 전달되도록, 상기 제1 및 제2 메모리를 제어하는 제어부를 포함하는 그래픽 데이터 출력 장치를 제공한다.In order to achieve the above object, the present invention provides a computing device for generating graphic data; A first memory receiving and temporarily storing graphic data generated by the computing device; A second memory for receiving and storing graphic data stored in the first memory while the graphic data is not transferred from the computing device to the first memory; A display device which receives graphic data from the second memory and displays the graphic data on a screen during a predetermined time interval during which graphic data is output on the screen; And a controller configured to control the first and second memories so that the graphic data stored in the first memory is transferred to the second memory during the time when the display apparatus does not receive the graphic data from the second memory. Provide a data output device.

또한, 본 발명은, 연산장치에서 생성된 그래픽 데이터를 소정의 시간(t1) 간격으로 제1 메모리에 저장하는 단계; 상기 연산장치가 제1 메모리에 접근하지 않는 시간(t2) 동안에, 상기 제1 메모리에 기록된 그래픽 데이터를 제2 메모리로 복사하는 단계; 및 상기 제2 메모리에 기록된 그래픽 데이터를, 디스플레이 장치의 출력 타이밍에 상응하는 시간 간격(t3) 동안, 제2 메모리로부터 읽고, 디스플레이 장치에 표시하는 단계를 포함하며, 상기 제1 메모리에서 제2 메모리로 그래픽 데이터를 복사하는 시간(t2)과 상기 제2 메모리로부터 그래픽 데이터를 읽어, 디스플레이 장치에 표시하는 시간(t3) 은 서로 중복되지 않는 것인, 그래픽 데이터 출력 방법을 제공한다.In addition, the present invention, the step of storing the graphic data generated by the computing device in the first memory at a predetermined time (t1) interval; Copying graphic data recorded in the first memory to a second memory during a time t2 when the computing device does not access the first memory; And reading the graphic data recorded in the second memory from the second memory for a time interval t3 corresponding to the output timing of the display device and displaying the graphic data on the display device. The time t2 of copying the graphic data into the memory and the time t3 of reading the graphic data from the second memory and displaying the graphic data on the display device do not overlap each other.

본 발명에 따른 그래픽 데이터 출력 장치 및 방법에 의하면, 메모리 접근을 위해, 연산장치가 대기할 필요 없이, 생성된 그래픽 데이터를 바로 메모리에 쓰거나 읽을 수 있으므로, 전체 시스템의 성능이 향상된다. 따라서, 고속 연산장치의 성능을 최대로 활용하여, 고품질의 그래픽을 고속으로 표시할 수 있다.
According to the graphic data output apparatus and method according to the present invention, the generated graphic data can be directly written to or read from the memory without the need for a computing device to access the memory, thereby improving the performance of the entire system. Therefore, it is possible to display high quality graphics at high speed by maximizing the performance of the high speed computing device.

도 1 및 2는 통상적인 그래픽 데이터 출력 장치의 구성을 보여주는 블록도.
도 3은, 통상적인 그래픽 데이터 출력 장치에 있어서, 그래픽 데이터를 화면에 표시하기 위한 신호들의 타이밍도.
도 4는 본 발명의 일 실시예에 따른 그래픽 데이터 출력 장치의 구성을 보여주는 블록도.
도 5는, 본 발명의 일 실시예에 따른 그래픽 데이터 출력 장치에 있어서, 그래픽 데이터를 화면에 표시하기 위한 신호들의 타이밍도.
도 6 및 7은, 본 발명에 따른 그래픽 데이터 출력 장치에 있어서, 연산장치, 메모리 및 디스플레이 장치 사이의 데이터 흐름을 보여주는 블록도.
도 8은 본 발명의 다른 실시예에 따른 그래픽 데이터 출력 장치의 구성을 보여주는 블록도.1 and 2 are block diagrams showing the configuration of a typical graphic data output apparatus.
3 is a timing diagram of signals for displaying graphic data on a screen in a conventional graphic data output apparatus.
4 is a block diagram showing a configuration of a graphic data output apparatus according to an embodiment of the present invention.
5 is a timing diagram of signals for displaying graphic data on a screen in the graphic data output apparatus according to an embodiment of the present invention;
6 and 7 are block diagrams showing the data flow between arithmetic unit, memory and display device in the graphic data output apparatus according to the present invention.
8 is a block diagram showing a configuration of a graphic data output apparatus according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 4는 본 발명의 일 실시예에 따른 그래픽 데이터 출력 장치의 구성을 보여주는 블록도이다. 도 4에 있어서, 종래와 실질적으로 동일한 동작을 수행하는 구성 요소에는 동일한 도면 부호를 부여하였다. 도 4에 도시된 바와 같이, 본 발명에 따른 그래픽 데이터 출력 장치는, 그래픽 데이터를 생성하는 연산장치(12), 생성된 그래픽 데이터를 전달받아 임시로 저장하는 제1 메모리(20), 상기 제1 메모리(20)에 저장된 그래픽 데이터를 전달받는 제2 메모리(22), 상기 제2 메모리(22)로부터 그래픽 데이터를 전달받아, 화면에 표시하는 디스플레이 장치(16) 및 이들을 제어하는 제어부(30)를 포함한다.
4 is a block diagram illustrating a configuration of a graphic data output apparatus according to an embodiment of the present invention. In FIG. 4, the same reference numerals are assigned to components that perform substantially the same operations as in the prior art. As shown in FIG. 4, the graphic data output apparatus according to the present invention includes an arithmetic unit 12 for generating graphic data, a first memory 20 for temporarily receiving the generated graphic data, and the first memory 20. A second memory 22 receiving graphic data stored in the memory 20, a display device 16 receiving graphic data from the second memory 22, and displaying the graphic data on a screen; Include.

상기 연산장치(12)는, 디스플레이 장치(16)의 화면 상에 표시되는 메뉴 이미지, 안내 이미지, 명령 실행 이미지, 터치 선택 메뉴 이미지, 검사 또는 처리 결과 표시 이미지 등의 각종 이미지에 상응하는 그래픽 데이터를 생성하는 장치로서, 예를 들면, 상응하는 소프트웨어와 결합된 통상의 중앙처리장치(CPU)가 상기 연산장치(12)로서 사용될 수 있다. 상기 제1 메모리(20)는, 상기 연산장치(12)에서 생성된 그래픽 데이터를 전달받아 임시로 저장하는 메모리, 즉, 프레임 버퍼용 메모리로서, 상기 연산장치(12)에서 생성된 그래픽 데이터는, 특별한 제한없이, 생성된 순서에 따라 또는 소정의 시간 간격으로 제1 메모리(20)에 순차적으로 저장된다. 상기 제2 메모리(22)는, 상기 연산장치(12)로부터 제1 메모리(20)로 그래픽 데이터가 전달되지 않는 동안, 상기 제1 메모리(20)에 저장된 그래픽 데이터를 전달받아 저장한다. 상기 제1 및 제2 메모리(20, 22)로는 데이터의 고속 전송이 가능한 통상의 메모리를 사용할 수 있고, 예를 들면, DDR SDRAM 등을 사용할 수 있다. 상기 제1 메모리(20)로부터 제2 메모리(22)로의 그래픽 데이터의 복사는 메모리(20, 22)의 대역폭을 모두 활용하는 최대 속도로 수행될 수 있다. 예를 들어, 상기 제1 및 제2 메모리(20, 22)로서 DDR3 메모리를 사용하는 경우, 1 GByte/s 이상의 높은 속도로 데이터를 복사할 수 있으므로, 충분한 대역폭을 제공할 수 있다.
The arithmetic unit 12 is configured to display graphic data corresponding to various images such as a menu image, a guide image, a command execution image, a touch selection menu image, an inspection or processing result display image, and the like displayed on a screen of the display device 16. As the generating device, for example, a conventional central processing unit (CPU) combined with corresponding software can be used as the computing device 12. The first memory 20 is a memory for temporarily receiving the graphic data generated by the arithmetic unit 12, that is, a memory for a frame buffer, and the graphic data generated by the arithmetic unit 12 includes: Without particular limitation, they are sequentially stored in the first memory 20 in the order of creation or at predetermined time intervals. The second memory 22 receives and stores graphic data stored in the first memory 20 while graphic data is not transferred from the computing device 12 to the first memory 20. As the first and second memories 20 and 22, a conventional memory capable of high-speed data transfer may be used. For example, a DDR SDRAM or the like may be used. Copying of the graphic data from the first memory 20 to the second memory 22 may be performed at a maximum speed that utilizes both bandwidths of the memories 20 and 22. For example, when the DDR3 memory is used as the first and second memories 20 and 22, data can be copied at a high speed of 1 GByte / s or more, thereby providing sufficient bandwidth.

상기 디스플레이 장치(16)는, 그래픽 데이터가 화면에 출력되는 소정 시간 간격(DEhigh) 동안, 상기 제2 메모리(22)로부터 그래픽 데이터를 전달받아, 화면에 표시하는 장치로서, 통상의 LCD, OLED 등의 디스플레이 장치가 사용될 수 있다. 상기 제어부(30)는, 상기 연산장치(12)에서 생성된 그래픽 데이터를 제1 및 제2 메모리(20, 22)에 저장하고, 상기 연산장치(12)의 저장 타이밍 및 상기 디스플레이 장치(16)의 출력 타이밍에 따라, 상기 제1 및 제2 메모리(20, 22)에 저장된 영상 데이터를 읽어 디스플레이 장치(16)로 출력한다. 구체적으로, 상기 제어부(30)는, 디스플레이 장치(16)의 화면에 그래픽 데이터가 출력되는 소정 시간 간격(DEhigh) 사이의 시간, 즉, 상기 디스플레이 장치(16)가 제2 메모리(22)로부터 그래픽 데이터를 전달받지 않는 시간(DElow) 동안, 상기 제1 메모리(20)에 저장된 그래픽 데이터가 상기 제2 메모리(22)로 전달되도록, 상기 제1 및 제2 메모리(20, 22)를 제어한다. 이와 같이, 2개의 메모리(20, 22)를 사용하면, 연산장치(12)가 제1 메모리(20)에 접근하기 위해, 제2 메모리(22)가 디스플레이 장치(16)로 영상을 출력하지 않는 시간(도 3에서, DE Low가 되는 구간(T(DE Low)) 또는 도 5의 DElow 구간)까지 대기할 필요가 없다.
The display device 16 is a device for receiving graphic data from the second memory 22 and displaying it on a screen during a predetermined time interval DE high at which graphic data is output on a screen. Display devices such as these may be used. The controller 30 stores the graphic data generated by the arithmetic unit 12 in the first and second memories 20 and 22, and stores the timing of the arithmetic unit 12 and the display device 16. The image data stored in the first and second memories 20 and 22 are read and output to the display device 16 according to the output timing of the. In detail, the controller 30 controls the time between the predetermined time intervals DE high at which the graphic data is output on the screen of the display device 16, that is, the display device 16 is moved from the second memory 22. The first and second memories 20 and 22 are controlled such that the graphic data stored in the first memory 20 is transferred to the second memory 22 during the time DE low of not receiving the graphic data. do. As such, when two memories 20 and 22 are used, the second memory 22 does not output an image to the display device 16 in order for the operation device 12 to access the first memory 20. It is not necessary to wait until the time (in Fig. 3, the section to be DE Low (T (DE Low)) or the DE low section in Figure 5).

다음으로, 도 4 내지 7를 참조하여, 본 발명에 따른 그래픽 데이터 출력 방법을 설명한다. 도 5는, 본 발명의 일 실시예에 따른 그래픽 데이터 출력 장치에 있어서, 그래픽 데이터를 화면에 표시하기 위한 신호들의 타이밍도이고, 도 6 및 7은, 본 발명에 따른 그래픽 데이터 출력 장치에 있어서, 연산장치(10), 메모리(20, 22) 및 디스플레이 장치(16) 사이의 데이터 흐름을 보여주는 블록도이다.
Next, the graphic data output method according to the present invention will be described with reference to FIGS. 4 to 7. 5 is a timing diagram of signals for displaying graphic data on a screen in the graphic data output apparatus according to an embodiment of the present invention, and FIGS. 6 and 7 are graphic data output apparatuses according to the present invention. A block diagram illustrating a data flow between the computing device 10, the memory 20, 22, and the display device 16.

도 5 및 6에 도시된 바와 같이, 본 발명에 따른 그래픽 데이터 출력 장치에 있어서, 연산장치(12)는 우선적으로 제1 메모리(20)에 접근하여, 연산장치(12)에서 생성된 그래픽 데이터를 생성된 순서에 따라 또는 소정의 시간(t1) 간격으로 제1 메모리(20)에 저장(기록)한다(도 5의 S 10). 다음으로, 도 5 및 7에 도시된 바와 같이, 연산장치(12)가 제1 메모리(20)에 접근하지 않는 시간(t2) 동안에, 제1 메모리(20)에 기록된 데이터는 제2 메모리(22)로 고속으로 복사된다(도 5의 S 20). 제2 메모리(22)에 기록된 그래픽 데이터는, 디스플레이 장치(16)의 출력 타이밍(도 5의 S 40)에 상응하는 시간 간격(t3) 동안, 제2 메모리(22)로부터 읽혀져 디스플레이 장치(16)에 표시된다(도 5의 S 30). 여기서, 도 5 및 7에 도시된 바와 같이, 제1 메모리(20)에서 제2 메모리(22)로 그래픽 데이터를 복사하는 과정(S 20)이 수행되는 시간(t2)과 제어부(30)가 제2 메모리(22)로부터 그래픽 데이터를 읽어, 디스플레이 장치(16)에 데이터를 표시하는 과정(S 30)이 시간(t3)은 서로 중복되지 않는다. 이는, 상기 제1 및 제2 메모리(20, 22)의 대역폭이 디스플레이 장치(16)의 대역폭보다 매우 크므로, 디스플레이 장치(16)의 타이밍(DE high)에 따라, 제2 메모리(22)의 그래픽 데이터를 읽어 디스플레이 장치(16)로 전달하고 남은 시간(t4) 동안, 제1 메모리(20)의 데이터를 제2 메모리(22)로 충분히 복사할 수 있다. 상기 제2 메모리(22)로부터 제어부(30)를 경유하여 디스플레이 장치(16)로 출력되는 그래픽 데이터는, FIFO(First In First Out) 방식으로 제어부(30)로 입력되고, 제어부(30)로부터 출력될 수 있다.
As shown in FIGS. 5 and 6, in the graphic data output apparatus according to the present invention, the arithmetic unit 12 first approaches the first memory 20 to display the graphic data generated by the arithmetic unit 12. The data is stored (written) in the first memory 20 in the order of generation or at predetermined time t1 intervals (S10 in FIG. 5). Next, as shown in FIGS. 5 and 7, during the time t2 when the computing device 12 does not access the first memory 20, the data recorded in the first memory 20 is stored in the second memory ( 22) at high speed (S20 in FIG. 5). The graphic data recorded in the second memory 22 is read out of the second memory 22 during the time interval t3 corresponding to the output timing of the display device 16 (S 40 in FIG. 5) and is displayed in the display device 16. ) (S 30 in FIG. 5). 5 and 7, a time t2 during which a process S20 of copying graphic data from the first memory 20 to the second memory 22 is performed and the control unit 30 are performed. 2 In the step S30 of reading the graphic data from the memory 22 and displaying the data on the display device 16, the time t3 does not overlap each other. Since the bandwidths of the first and second memories 20 and 22 are much larger than the bandwidths of the display device 16, the second and memory 22 of the second memory 22 may be changed according to the timing DE high of the display device 16. During the remaining time t4 after the graphic data is read and transferred to the display device 16, the data of the first memory 20 may be sufficiently copied to the second memory 22. Graphic data output from the second memory 22 to the display device 16 via the control unit 30 is input to the control unit 30 in a FIFO (First In First Out) manner, and output from the control unit 30. Can be.

도 8은 본 발명의 다른 실시예에 따른 그래픽 데이터 출력 장치의 구성을 보여주는 블록도이다. 도 8에 도시된 그래픽 데이터 출력 장치는, 사물의 이미지를 촬영하여 얻은 영상 데이터를 제2 메모리(22)에 저장한 다음, 디스플레이 장치(16)의 화면에 표시하기 위한 카메라부(40)를 더욱 구비한 것으로 제외하고는, 도 4에 도시된 그래픽 데이터 출력 장치와 실질적으로 동일한 구성을 가진다. 상기 카메라부(40)는 하나 이상 설치될 수 있으며, 통상의 CMOS 이미지 센서, CCD 이미지 센서 등으로 구성될 수 있고, 제어부(30)의 카메라 제어부(camera controller)에 의하여 제어된다. 도 1에 도시된 종래의 그래픽 데이터 출력 장치에 있어서는, 카메라부(40)에서 얻어진 영상 데이터를 메모리(14)에 기록하기 위하여, 연산장치(12)의 메모리(14) 접속 시간을 감소시켜야 한다. 반면, 본 발명에 있어서는, 연산장치(12)에서 생성된 그래픽 데이터가 제2 메모리(22)에 기록되는 시간을 현저히 감소시킬 수 있으므로, 카메라부(40)에서 얻어진 영상 데이터를 제2 메모리(22)에 보다 용이하게 기록(저장)할 수 있다. 이와 같이 저장된 카메라부(40)의 영상 데이터와 연산장치(12)에서 생성된 그래픽 데이터를 통합하여 표시하면, 영상 화면 위에 메뉴 화면, 터치 선택 화면 등을 함께(중복) 표시하여, 사용 편의성을 더욱 향상시킬 수 있다. 8 is a block diagram illustrating a configuration of a graphic data output apparatus according to another embodiment of the present invention. The graphic data output device shown in FIG. 8 stores the image data obtained by capturing an image of an object in the second memory 22, and further includes a camera unit 40 for displaying on the screen of the display device 16. Except as provided, it has substantially the same configuration as the graphic data output device shown in FIG. One or more camera units 40 may be installed, and may be configured by a general CMOS image sensor, a CCD image sensor, and the like, and are controlled by a camera controller of the controller 30. In the conventional graphic data output apparatus shown in FIG. 1, in order to record the image data obtained by the camera unit 40 to the memory 14, the connection time of the memory 14 of the computing device 12 must be reduced. On the other hand, in the present invention, since the time for which the graphic data generated by the computing device 12 is recorded in the second memory 22 can be significantly reduced, the image data obtained by the camera unit 40 is stored in the second memory 22. Can be easily recorded (stored). When the image data stored in the camera unit 40 and the graphic data generated by the operation unit 12 are integrated and displayed, a menu screen, a touch selection screen, and the like are displayed on the image screen together (duplicate) to further improve convenience of use. Can be improved.

Claims (4)

그래픽 데이터를 생성하는 연산장치;
상기 연산장치에서 생성된 그래픽 데이터를 전달받아 임시로 저장하는 제1 메모리;
상기 제1 메모리에 저장된 그래픽 데이터를 전달받아 저장하는 제2 메모리;
그래픽 데이터가 화면에 출력되는 소정 시간 간격 동안, 상기 제2 메모리로부터 그래픽 데이터를 전달받아, 화면에 표시하는 디스플레이 장치; 및
(i) 상기 연산장치로부터 제1 메모리로 그래픽 데이터가 전달되지 않는 동안 및 (ii) 상기 디스플레이 장치가 제2 메모리로부터 그래픽 데이터를 전달받지 않는 시간 동안, 상기 제1 메모리에 저장된 그래픽 데이터가 상기 제2 메모리로 전달되도록, 상기 제1 및 제2 메모리를 제어하는 제어부를 포함하는 그래픽 데이터 출력 장치.A computing device for generating graphic data;
A first memory receiving and temporarily storing graphic data generated by the computing device;
A second memory receiving and storing graphic data stored in the first memory;
A display device which receives graphic data from the second memory and displays the graphic data on a screen during a predetermined time interval during which graphic data is output on the screen; And
(i) while the graphic data is not transferred from the computing device to the first memory, and (ii) during the time when the display device does not receive the graphic data from the second memory, the graphic data stored in the first memory is stored in the first memory. And a control unit for controlling the first and second memories to be transferred to the second memory. 청구항 1에 있어서, 상기 제1 및 제2 메모리는 1 GByte/s 이상의 속도로 데이터를 복사하는 DDR3 메모리인 것인, 그래픽 데이터 출력 장치.The graphic data output device of claim 1, wherein the first and second memories are DDR3 memories that copy data at a speed of 1 GByte / s or more. 청구항 1에 있어서, 사물의 이미지를 촬영하여 영상 데이터를 얻는 카메라부를 더욱 포함하며, 상기 카메라부에서 얻은 영상 데이터는 상기 제2 메모리에 저장되고, 상기 그래픽 데이터와 함께 상기 디스플레이 장치의 화면에 표시되는 것인, 그래픽 데이터 출력 장치.The display apparatus of claim 1, further comprising a camera unit which captures an image of an object to obtain image data, wherein the image data obtained by the camera unit is stored in the second memory and displayed on the screen of the display device together with the graphic data. And a graphic data output device. 연산장치에서 생성된 그래픽 데이터를 소정의 시간(t1) 간격으로 제1 메모리에 저장하는 단계;
상기 연산장치가 제1 메모리에 접근하지 않는 시간(t2) 동안에, 상기 제1 메모리에 기록된 그래픽 데이터를 제2 메모리로 복사하는 단계; 및
상기 제2 메모리에 기록된 그래픽 데이터를, 디스플레이 장치의 출력 타이밍에 상응하는 시간 간격(t3) 동안, 제2 메모리로부터 읽고, 디스플레이 장치에 표시하는 단계를 포함하며,
상기 제1 메모리에서 제2 메모리로 그래픽 데이터를 복사하는 시간(t2)과 상기 제2 메모리로부터 그래픽 데이터를 읽어, 디스플레이 장치에 표시하는 시간(t3) 은 서로 중복되지 않는 것인, 그래픽 데이터 출력 방법.Storing the graphic data generated by the computing device in the first memory at intervals of a predetermined time t1;
Copying graphic data recorded in the first memory to a second memory during a time t2 when the computing device does not access the first memory; And
Reading the graphic data recorded in the second memory from the second memory for a time interval t3 corresponding to the output timing of the display device and displaying the graphic data on the display device;
The time t2 of copying the graphic data from the first memory to the second memory and the time t3 of reading the graphic data from the second memory and displaying the graphic data on the display device do not overlap each other. .
KR1020120018906A 2012-02-24 2012-02-24 Device and method for graphic data output Expired - Fee Related KR101337950B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120018906A KR101337950B1 (en) 2012-02-24 2012-02-24 Device and method for graphic data output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120018906A KR101337950B1 (en) 2012-02-24 2012-02-24 Device and method for graphic data output

Publications (2)

Publication Number Publication Date
KR20130097327A KR20130097327A (en) 2013-09-03
KR101337950B1 true KR101337950B1 (en) 2013-12-06

Family

ID=49449733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120018906A Expired - Fee Related KR101337950B1 (en) 2012-02-24 2012-02-24 Device and method for graphic data output

Country Status (1)

Country Link
KR (1) KR101337950B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102733071B1 (en) * 2016-08-01 2024-11-21 삼성전자주식회사 Method and electronic device for recognizing touch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333254B1 (en) 1997-03-10 2002-04-25 도날드 디. 먼둘 mobile telephone having continuous recording capability
JP2004252713A (en) 2003-02-20 2004-09-09 Matsushita Electric Ind Co Ltd Integrated circuit and electronic device using the same
KR20060068092A (en) * 2004-12-15 2006-06-21 삼성전자주식회사 Bus access method for system-on-chip systems and system-on-chip systems with dual-layer bus structures, dual-layer bus structures
KR20080083235A (en) * 2008-02-27 2008-09-17 에이치기술(주) Graphics Accelerators and Graphics Acceleration Methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333254B1 (en) 1997-03-10 2002-04-25 도날드 디. 먼둘 mobile telephone having continuous recording capability
JP2004252713A (en) 2003-02-20 2004-09-09 Matsushita Electric Ind Co Ltd Integrated circuit and electronic device using the same
KR20060068092A (en) * 2004-12-15 2006-06-21 삼성전자주식회사 Bus access method for system-on-chip systems and system-on-chip systems with dual-layer bus structures, dual-layer bus structures
KR20080083235A (en) * 2008-02-27 2008-09-17 에이치기술(주) Graphics Accelerators and Graphics Acceleration Methods

Also Published As

Publication number Publication date
KR20130097327A (en) 2013-09-03

Similar Documents

Publication Publication Date Title
CN105788542B (en) The refresh control method and device of a kind of display device
US11574614B2 (en) Switching method and switching device for display channel, display driving device and display device
US20160086565A1 (en) Display driving circuit, method of operating display driving circuit, and system on chip
KR20220143667A (en) Reduced display processing unit delivery time to compensate for delayed graphics processing unit render times
KR102317789B1 (en) Scaler circuit for generating various resolution images from single image and devices including the same
US10362267B2 (en) Image processing apparatus and electronic device including the same
JP2009169257A5 (en)
JP6263025B2 (en) Image processing apparatus and control method thereof
KR101337950B1 (en) Device and method for graphic data output
US8305384B2 (en) System and method for storing and accessing pixel data in a graphics display device
CN115699726B (en) Data processing device, control method thereof, and display device
US9003132B2 (en) Data processing apparatus and image processing apparatus
JP6214367B2 (en) Image composition apparatus and image composition program
CN112385206B (en) Image processing apparatus
TWI426499B (en) System and method for storing and accessing pixel data in a graphics display device
JP2015034891A (en) Register setting controller
JP5583563B2 (en) Data processing device
KR100875839B1 (en) Image output device and method capable of preventing image tearing
TWI516854B (en) Projection apparatus and image data accessing method thereof
KR20150057059A (en) High resolution video signal generating apparatus
WO2010086914A1 (en) Video signal processing device, video signal processing system, and video signal processing method
JP2007272667A (en) Ring buffer device
JP5835553B2 (en) Image display device and semiconductor integrated circuit for image display
Xu et al. An FPGA based frame rate enhancer for LCD display in embedded systems
WO2020031254A1 (en) Image processing device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R11-asn-PN2301

St.27 status event code: A-3-3-R10-R13-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 6

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

Not in force date: 20201203

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20201203

St.27 status event code: N-4-6-H10-H13-oth-PC1903

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301