KR101333332B1 - Light emitting diode and method of manufacturing the same - Google Patents
Light emitting diode and method of manufacturing the same Download PDFInfo
- Publication number
- KR101333332B1 KR101333332B1 KR1020070106760A KR20070106760A KR101333332B1 KR 101333332 B1 KR101333332 B1 KR 101333332B1 KR 1020070106760 A KR1020070106760 A KR 1020070106760A KR 20070106760 A KR20070106760 A KR 20070106760A KR 101333332 B1 KR101333332 B1 KR 101333332B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- nitride semiconductor
- semiconductor layer
- type nitride
- insulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명에 따른 발광 다이오드는, n형 질화물 반도체층 및 p형 질화물 반도체층과 그 사이에 위치한 활성층을 포함하고, 상기 n형 질화물 반도체층의 외부방향으로 제공된 제 1 면, 상기 p형 질화물 반도체층에 의해 제공되어 상기 제 1 면과 서로 반대 방향에 위치한 제 2 면, 및 그 사이에 상기 n형 질화물 반도체층 내지 상기 p형 질화물 반도체층 까지 소정의 각도로 경사진 측면을 갖는 발광 적층부; 상기 발광 적층부의 p형 질화물 반도체층에 접하도록 상기 제 2 면에 형성된 고반사성 금속부; 상기 발광 적층부의 측면과 상기 고반사성 금속부가 형성된 제 2 면을 둘러싸도록 형성된 절연 구조부; 상기 고반사성 금속부에 접속되어 상기 절연 구조부를 거쳐서 노출 형성된 p측 전극부; 및 상기 발광 적층부의 n형 질화물 반도체층에 접속하여 상기 절연 구조부의 외측을 둘러싸는 n측 전극부를 포함하여 구성된다. The light emitting diode according to the present invention comprises an n-type nitride semiconductor layer and a p-type nitride semiconductor layer and an active layer disposed therebetween, the first surface provided in an outward direction of the n-type nitride semiconductor layer, the p-type nitride semiconductor layer A light emitting stack having a second surface provided by the second surface opposite to the first surface and having a side inclined at an angle from the n-type nitride semiconductor layer to the p-type nitride semiconductor layer therebetween; A highly reflective metal portion formed on the second surface to be in contact with the p-type nitride semiconductor layer of the light emitting stack; An insulating structure formed to surround a side surface of the light emitting stack and a second surface on which the highly reflective metal part is formed; A p-side electrode portion connected to the highly reflective metal portion and exposed through the insulating structure portion; And an n-side electrode portion connected to the n-type nitride semiconductor layer of the light emitting stack portion to surround the outside of the insulating structure portion.
본 발명에 따른 발광 다이오드 및 그 제조 방법에 따라 종래에 전체 발광 면적 중 전극에 의한 가려지는 부분을 제거하여 발광 면적을 최대로 형성한 발광 다이오드를 제공할 수 있다. According to the light emitting diode according to the present invention and a method of manufacturing the same, a light emitting diode having a maximum light emitting area can be provided by removing a portion of the whole light emitting area that is covered by an electrode.
발광 다이오드, 발광 효율, 전극 Light emitting diodes, luminous efficiency, electrode
Description
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히 발광 효율을 향상시키기 위해 개선된 전극 구조를 가진 발광 다이오드 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode having an improved electrode structure for improving light emitting efficiency and a method of manufacturing the same.
일반적으로, 발광 다이오드(Light Emitting Diode, LED)는 전자와 홀의 재결합을 기초로 발광하는 반도체소자로서, 광통신, 전자기기 등에서 광원으로 널리 사용되는 것이다. In general, a light emitting diode (LED) is a semiconductor device that emits light based on the recombination of electrons and holes, and is widely used as a light source in optical communication, electronic devices, and the like.
상기 발광다이오드에 있어서, 발광되는 광의 주파수(혹은 파장)은 반도체소자에 사용되는 재료의 밴드 갭 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생한다. In the light emitting diode, the frequency (or wavelength) of light to be emitted is a band gap function of a material used in a semiconductor device. When a semiconductor material having a small band gap is used, photons with low energy and long wavelength are generated, When a semiconductor material having a band gap is used, short wavelength photons are generated.
예를 들어, AlGaInP 물질은 적색 파장의 광을 발생시키고, 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히 GaN는 청색 또는 자외선 파장의 광을 발생시킨다. For example, AlGaInP materials generate light at a red wavelength, and silicon carbide (SiC) and Group III nitride-based semiconductors, particularly GaN, emit blue or ultraviolet light.
그 중에서, 갈륨계 발광다이오드는 GaN의 벌크 단결정체를 형성할 수 없기 때문에, GaN 결정의 성장에 적합한 기판을 사용하여야 하며, 대표적으로 사파이어 기판이 사용된다. Among them, since a gallium-based light emitting diode can not form a bulk monocrystalline GaN, a substrate suitable for growing GaN crystals should be used. Typically, a sapphire substrate is used.
도 1a와 도1b는 종래의 플립-칩 구조의 발광 다이오드의 상면도 및 그 발광다이오드의 A-A 단면도를 각각 도시한 도면으로서, 종래의 발광 다이오드(20)는 예를 들어 사파이어기판(21)의 상면에 순차적으로 버퍼층(22), n형 GaN 클래드층(23a), 활성층(23b), p형 GaN 클래드층(23c)이 형성되며, 이와 같이 형성된 활성층(23b)과 p형 GaN 클래드층(23c)를 건식 에칭하여, n형 GaN 클래드층(23a)의 일부를 노출시킨 후, 노출된 n형 GaN 클래드층(23a)의 상부에는 n측 전극(26), 에칭되지 않은 p형 GaN 클래드층(23c)의 상부에는 투명전극(24)을 개재한 후 p측 전극(25)을 형성한다. 1A and 1B are respectively a top view of a conventional LED having a flip-chip structure and an AA sectional view of the LED. FIG. 1A and FIG. 1B are views showing a
이후, p측 전극(25)과 n측 전극(26) 상에 각각 Au 또는 Au 합금으로 된 마이크로범퍼(microbump)(27,28)을 형성한다. Thereafter,
상기 발광 다이오드(20)는 도 1b에서 뒤집힌 상태에서 마운트 기판 또는 리드 프레임 등에 마이크로 범퍼(27,28)를 본딩 공정을 통해 장착한다. 1B, the
이와 같은 종래의 발광 다이오드는 발광 효율을 높이기 위하여 활성층의 표면을 불규칙하게 만들어 발광 면적을 넓히거나, 전극 면적을 줄여 발광면적을 넓혔지만, 이는 어느 정도 한계가 있어 공정을 진행하는데 어려움이 따르게 된다. In order to increase the luminous efficiency of such a conventional light emitting diode, the surface of the active layer is irregularly widened to increase the light emitting area or to reduce the electrode area to increase the light emitting area. However, it is difficult to process the light emitting diode with a certain limit.
특히, 종래의 발광 다이오드에서 전극으로 가려지는 부분이 전체 발광 면적의 상당 부분을 차지하기 때문에, 전극에 의해 반사되거나 소멸하는 광자가 많이 발생하게 되어, 이는 발광 효율에도 상당부분 악영향을 미치게 되어 동등한 발광 효율을 발생시키기 위해서 발광 다이오드의 크기를 넓혀야 하는 문제점이 있다. In particular, since a portion of the conventional light emitting diode that is covered by the electrode occupies a substantial portion of the total light emitting area, many photons reflected or extinguished by the electrode are generated, which adversely affects the luminous efficiency substantially. There is a problem in that the size of the light emitting diode must be widened in order to generate efficiency.
본 발명은 전체 발광 면적의 상당 부분을 차지하는 전극 구조를 개선함으로써 발광 면적을 넓혀 발광 효율을 향상시킨 발광 다이오드를 제공하는데 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode in which the light emitting area is increased to improve the light emitting efficiency by improving the electrode structure occupying a substantial part of the total light emitting area.
본 발명의 다른 목적은 전극 구조가 개선되어 발광 면적이 넓혀져 발광 효율을 향상시킨 발광 다이오드의 제조 방법을 제공하는 데 있다. Another object of the present invention is to provide a method of manufacturing a light emitting diode in which the electrode structure is improved and the light emitting area is widened to improve the light emitting efficiency.
이와 같은 목적을 달성하기 위한 본 발명의 실시예는 n형 질화물 반도체층 및 p형 질화물 반도체층과 그 사이에 위치한 활성층(active layer)을 포함하고, 상기 n형 질화물 반도체층의 외부방향으로 제공된 제 1 면, 상기 p형 질화물 반도체층에 의해 제공되어 상기 제 1 면과 서로 반대 방향에 위치한 제 2 면, 및 그 사이에 상기 n형 질화물 반도체층 내지 상기 p형 질화물 반도체층 까지 소정의 각도로 경사진 측면을 갖는 발광 적층부; 상기 발광 적층부의 p형 질화물 반도체층에 접하도록 상기 제 2 면에 형성된 고반사성 금속부; 상기 발광 적층부의 측면과 상기 고반사성 금속부가 형성된 제 2 면을 둘러싸도록 형성된 절연 구조부; 상기 고반사성 금속부에 접속되어 상기 절연 구조부를 거쳐서 노출 형성된 p측 전극부; 및 상기 발광 적층부의 n형 질화물 반도체층에 접속하여 상기 절연 구조부의 외측을 둘러싸는 n측 전극부를 포함하여 구성된 발광 다이오드에 관한 것이다. Embodiments of the present invention for achieving the above object includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer and an active layer disposed therebetween, and provided in an outward direction of the n-type nitride semiconductor layer. A first surface, a second surface provided by the p-type nitride semiconductor layer and positioned opposite to the first surface, and between the n-type nitride semiconductor layer and the p-type nitride semiconductor layer at a predetermined angle therebetween; A light emitting stack having a photographic side surface; A highly reflective metal portion formed on the second surface to be in contact with the p-type nitride semiconductor layer of the light emitting stack; An insulating structure formed to surround a side surface of the light emitting stack and a second surface on which the highly reflective metal part is formed; A p-side electrode portion connected to the highly reflective metal portion and exposed through the insulating structure portion; And an n-side electrode portion connected to the n-type nitride semiconductor layer of the light emitting stack portion and surrounding the outside of the insulating structure portion.
본 발명의 실시예에서 상기 발광 적층부의 제 1 면은 외부 방향으로 요철면 으로 형성하는 것을 특징으로 한다. In an embodiment of the present invention, the first surface of the light emitting stack is formed as an uneven surface in an outward direction.
본 발명의 실시예에서 상기 n형 질화물 반도체층은 내부에 상기 n측 전극부에 접속하는 전류 확산층을 포함하고, 상기 전류 확산층은 주변의 n-도펀트 함량보다 3배 ~ 100배 많은 n-도펀트를 함유하는 것을 특징으로 한다. In an embodiment of the present invention, the n-type nitride semiconductor layer includes a current diffusion layer connected to the n-side electrode part therein, and the current diffusion layer includes n-dopants three to 100 times more than the surrounding n-dopant content. It is characterized by containing.
본 발명의 실시예에서 상기 요철면은 이방성 에칭(anisotropic etching) 방법 또는 상기 n형 질화물 반도체층의 재질을 그레인으로 성장시키는 HSG(Hemispherical grained)의 불규칙 성장 방법에 의해 형성된 것을 특징으로 한다. In the embodiment of the present invention, the uneven surface is formed by an anisotropic etching method or an irregular growth method of Hemispherical grained (HSG) to grow the material of the n-type nitride semiconductor layer to grain.
본 발명의 실시예에서 상기 고반사성 금속부는 Ag, Al 및 Cr 중 선택된 어느 하나의 금속으로 이루어진 층인 것을 특징으로 한다. In the embodiment of the present invention, the highly reflective metal part is characterized in that the layer made of any one metal selected from Ag, Al and Cr.
본 발명의 실시예에서 상기 절연 구조부는 실리콘 질화물, 실리콘 산화물 및 폴리머로 구성된 군에서 조합된 재질, 또는 SOG(Silicon On Glass)로 이루어지는 것을 특징으로 한다. In the embodiment of the present invention, the insulating structure is characterized in that the material is made of silicon nitride, silicon oxide and polymer combined in the group consisting of, or SOG (Silicon On Glass).
본 발명의 실시예에서 상기 발광 적층부는 상기 제 1 면, 제 2 면 및 그 사이의 측면에 의해 메사(mesa) 구조로 이루어지고, 상기 측면이 경사진 소정의 각도는 수직 방향을 기준으로 0°〈 θ〈 90°범위의 각도로 설정되어 경사진 것을 특징으로 한다. In an embodiment of the present invention, the light emitting stack has a mesa structure by the first surface, the second surface, and side surfaces therebetween, and the predetermined angle at which the side slope is inclined is 0 ° based on the vertical direction. It is characterized by being inclined at an angle of <θ <90 °.
또한, 본 발명의 실시예는 성장용 기판상에 n형 및 p형 질화물 반도체층과 그 사이에 위치한 활성층을 포함하고, 상기 성장용 기판에 접하는 상기 n형 질화물 반도체층의 제 1 면, 상기 제 1 면과 서로 반대 방향에 위치한 상기 p형 질화물 반 도체층의 제 2 면, 및 그 사이에 상기 n형 질화물 반도체층에서 상기 p형 질화물 반도체층까지 소정의 각도로 경사진 측면을 갖는 발광 적층부를 다수 형성하는 단계; 상기 p형 질화물 반도체층의 제 2 면에 접속되는 고반사성 금속부를 각각 형성하는 단계; 상기 발광 적층부의 측면과 상기 고반사성 금속부가 형성된 제 2 면을 둘러싸고, 상기 고반사성 금속부에 접속하는 p측 전극부와 상기 n형 질화물 반도체층의 측면에 접하는 n측 전극부를 형성하기 위한 다수의 노출 영역을 가진 절연 구조부를 형성하는 단계; 상기 절연 구조부에 형성된 다수의 노출 영역에 금속 재질을 충진하여 상기 p측 전극부와 n측 전극부를 형성하는 단계; 및 상기 성장용 기판을 제거하고 상기 발광 적층부를 각각 구분하여 다이싱하는 단계를 포함하는 발광 다이오드의 제조 방법에 관한 것이다. In addition, an embodiment of the present invention includes an n-type and p-type nitride semiconductor layer on a growth substrate and an active layer disposed therebetween, the first surface of the n-type nitride semiconductor layer in contact with the growth substrate, the first A light emitting stack having a second surface of the p-type nitride semiconductor layer located in a direction opposite to one surface and a side surface inclined at a predetermined angle from the n-type nitride semiconductor layer to the p-type nitride semiconductor layer therebetween. Forming a plurality; Forming each of the highly reflective metal parts connected to the second surface of the p-type nitride semiconductor layer; A plurality of p-side electrode portions surrounding the side surfaces of the light emitting stack portion and the second surface on which the highly reflective metal portion is formed and connected to the highly reflective metal portion and n-side electrode portions contacting the side surfaces of the n-type nitride semiconductor layer are formed. Forming an insulating structure having an exposed area; Filling a plurality of exposed regions formed in the insulating structure to form a p-side electrode portion and an n-side electrode portion; And removing the growth substrate and dicing the light emitting stacks separately.
본 발명의 실시예에서 상기 발광 적층부를 다수 형성하는 단계는 상기 성장용 기판상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차적으로 형성하는 단계; 및 상기 성장용 기판의 상부면이 노출되도록 에칭을 수행하여 상기 p형 질화물 반도체층에서 상기 n형 질화물 반도체층까지 경사진 측면을 가지는 발광 적층부를 이격하여 다수 형성하는 단계를 포함하는 것을 특징으로 한다. In the embodiment of the present invention, the forming of the plurality of light emitting stacks may include sequentially forming an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer on the growth substrate; And etching the exposed upper surface of the growth substrate to form a plurality of spaced apart light emitting stacks having inclined sides from the p-type nitride semiconductor layer to the n-type nitride semiconductor layer. .
본 발명의 실시예에서 상기 성장용 기판은 랩핑(Lapping)과 폴리싱(polishing)을 거쳐 마련되는 것을 특징으로 한다. In the embodiment of the present invention, the growth substrate is characterized in that it is provided through lapping and polishing.
본 발명의 실시예에서 상기 발광 적층부를 각각 구분하여 다이싱하는 단계는 상기 성장용 기판이 제거되어 노출된 상기 n형 질화물 반도체층의 제 1 면을 요철면으로 형성하는 단계를 포함하고, 상기 제 1 면은 이방성 에칭(anisotropic etching) 방법 또는 n-GaN의 그레인을 성장시키는 HSG(Hemispherical grained)의 불규칙 성장 방법에 의해 요철면으로 형성되는 것을 특징으로 한다. In the embodiment of the present invention, the dicing of the light emitting stacks may include forming a first surface of the n-type nitride semiconductor layer exposed by removing the growth substrate as an uneven surface. One side is characterized in that the irregular surface is formed by an anisotropic etching method or an irregular growth method of Hemispherical grained (HSG) to grow the grain of n-GaN.
본 발명의 실시예에서 상기 p측 전극부와 n측 전극부를 형성하는 단계는 상기 절연 구조부의 노출 영역 각각에 전기 전도성의 금속 재질을 전해 또는 무전해 도금법으로 충진하여 상기 절연 구조부를 덮는 전극층을 형성하는 단계; 및 상기 절연 구조부가 노출되도록 상기 전극층에 대해 CMP(Chemical Mechanical Polishing)를 수행하는 단계를 포함하는 것을 특징으로 한다. In the embodiment of the present invention, the forming of the p-side electrode portion and the n-side electrode portion may be performed by filling an electrically conductive metal material with each of the exposed regions of the insulating structure by electrolytic or electroless plating to form an electrode layer covering the insulating structure. Making; And performing CMP (Chemical Mechanical Polishing) on the electrode layer so that the insulating structure is exposed.
본 발명의 실시예에서 상기 p측 전극부와 n측 전극부를 형성하는 단계는 상기 절연 구조부의 노출 영역 각각에 전기 전도성의 금속 재질을 포함하는 전도성 페이스트를 스퀴지(squeegee)를 이용한 스크린 프린팅(screen printing) 방법으로 충진, 경화하여 상기 절연 구조부를 덮는 단계; 및 상기 절연 구조부가 노출되도록 상기 전도성 페이스트에 대해 CMP를 수행하는 단계를 포함하는 것을 특징으로 한다. In the embodiment of the present invention, the forming of the p-side electrode portion and the n-side electrode portion may include screen printing using a squeegee on a conductive paste including an electrically conductive metal material in each of the exposed regions of the insulating structure. Filling and curing the method to cover the insulating structure; And performing CMP on the conductive paste to expose the insulating structure.
상기한 바와 같이 본 발명은 p-전극과 n-전극을 요철면의 발광면에 반대되는 면에 형성하여, 종래에 전체 발광 면적 중 전극에 의한 가려지는 부분을 제거하여 발광 면적을 최대로 형성한 발광 다이오드를 제공할 수 있다. As described above, in the present invention, the p-electrode and the n-electrode are formed on the surface opposite to the light emitting surface of the uneven surface, and the light emitting area is maximized by removing the portion of the entire light emitting area that is covered by the electrode. A light emitting diode can be provided.
또한, 본 발명은 p-GaN층에서 n-GaN층까지 경사진 메사 구조, 경사진 면을 구비한 n-전극 및 반사막을 형성하여, 광의 반사율을 향상시켜 발광 효율을 증가시킨 발광 다이오드를 제공할 수 있다. The present invention also provides a light emitting diode having a mesa structure inclined from a p-GaN layer to an n-GaN layer, an n-electrode having an inclined surface, and a reflective film, thereby improving light reflectance to increase light emission efficiency. Can be.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a는 본 발명의 실시예에 따른 발광 다이오드의 단면을 도시한 단면도이고, 도 2b는 본 발명의 실시예에 따른 발광 다이오드의 하부면을 도시한 하면도이다. 2A is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention, and FIG. 2B is a bottom view illustrating a bottom surface of the light emitting diode according to an embodiment of the present invention.
도 2a와 도 2b에 도시된 바와 같이 본 발명의 실시예에 따른 발광 다이오드(100)는 n형 질화물 반도체층(120) 및 p형 질화물 반도체층(140)과 그 사이에 위치한 활성층(active layer: 130)을 포함하고, n형 질화물 반도체층(120) 및 p형 질화물 반도체층(140)에 의해 제공되어 서로 반대 방향에 위치한 제 1 면(121) 및 제 2 면(141)과 그 사이에 n형 질화물 반도체층(120) 내지 p형 질화물 반도체층(140) 까지 소정의 각도로 경사진 측면을 갖는 발광 적층부, 발광 적층부의 p형 질화물 반도체층(140)에 접하도록 제 2 면(141)에 형성된 고반사성 금속부(150), 발광 적층부의 측면과 고반사성 금속부(150)가 형성된 제 2 면(141)을 둘러싸도록 형성된 절연 구조부(160), 고반사성 금속부(150)에 접속되어 절연 구조부(160)를 거쳐서 노출하여 형성된 p측 전극부(171), 및 발광 적층부의 n형 질화물 반도체층(120)에 접속하여 절연 구조부(160)의 외측을 둘러싸는 n측 전극부(172)를 포함하여 구성된다. As shown in FIGS. 2A and 2B, the
발광 적층부는 n형 질화물 반도체층(120), 활성층(130) 및 p형 질화물 반도체층(140)을 포함하여 구성되되, n형 질화물 반도체층(120)은 예를 들어 n-GaN으로 형성되어 외부로 요철면으로 형성된 제 1 면(121)과 내부에서 n측 전극부(172)에 접속된 전류 확산층(current spreading layer: 120-1)을 구비하고, 전류 확산층(120-1)은 n-도펀트의 함량이 위아래 방향의 n-도펀트 함량보다 3배 ~ 100배 정도 많게 형성되며, 발광 적층부의 측면은 수직 방향을 기준으로 n형 질화물 반도체층(120) 내지 p형 질화물 반도체층(140) 까지 소정의 각도로 경사지게 형성되어, 발광 적층부는 전체적으로 제 1 면(121), 제 2 면(141) 및 그 사이의 측면에 의해 메사(mesa) 또는 역마름모 구조로 형성된다. The light emitting stack includes an n-type
또한, n형 질화물 반도체층(120)의 외부로 요철면으로 형성된 제 1 면(121)은 발광면으로 이방성 에칭(anisotropic etching) 또는 n형 질화물 반도체층(120)의 재질을 그레인으로 성장시키는 HSG(Hemispherical grained) 등과 같은 불규칙 성장 방법에 의해 다수의 요철이 형성된 요철면으로 형성되고, 발광 적층부의 측면은 수직 방향을 기준으로 소정의 각도(θ), 예를 들어 0°〈 θ〈 90°범위의 각도로 설정되어 경사진 구조로 형성될 수 있다. In addition, the
활성층(130)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 층으로 예를 들어, InGaN, AlGaN 또는 AlGaN을 포함하여 형성될 수 있고, 특히 활성층(130)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화되므로, 원하는 발광 파장에 따라 활성층(130)을 이루는 재질을 조절하는 것이 바람직하다. The
고반사성 금속부(150)는 광의 반사를 위해 예를 들어 Ag, Al, Cr 등의 고반사성 금속 재질로 이루어진 금속막으로 p측 전극부(171)에 연결되어 전압이 인가되고, 이에 따라 활성층(130)에서 발생하는 광을 반사시켜 제 1 면(121)으로 도출되 도록 하여 발광 효율을 향상시킬 수 있다. The highly
절연 구조부(160)는 p측 전극부(171)와 n측 전극부(172)에 대한 절연을 위해 절연성 재질, 예를 들어 실리콘 질화물, 실리콘 산화물 및 폴리머로 구성된 군에서 조합된 재질로 이루어져, p형 질화물 반도체층(140)과 고반사성 금속부(150) 아래에서 p측 전극부(171)와 n측 전극부(172) 사이에 형성되고, n측 전극부(172)에 의해 둘러싸이도록 형성될 수 있다. 여기서, 본 발명의 실시예에서 절연 구조부(160)는 SOG(Silicon On Glass)를 이용하여 형성된다. The insulating
이와 같이 구성된 본 발명의 실시예에 따른 발광 다이오드(100)는 n형 질화물 반도체층(120) 내지 p형 질화물 반도체층(140)까지의 측면이 소정의 각도로 경사진 메사 또는 역마름모 구조로 형성된 발광 적층부를 구비하고, p측 전극부(171)와 n측 전극부(172)가 하부에 배치되며, 활성층(130)에서 발생한 광이 고반사성 금속부(150) 또는 측면에 접하는 n측 전극부(172)의 경사면에서 반사되어 요철의 제 1 면(121)에서 산란되므로, 종래에 전극에 의해 전체 발광 면적을 가리는 부분이 제거되어 발광 효율을 향상시킬 수 있게 된다. The
이하, 이와 같이 구성된 본 발명의 실시예에 따른 발광 다이오드(100)의 제조 방법을 도 3a 내지 도 3h를 참조하여 설명한다. Hereinafter, a method of manufacturing the
도 3a 내지 도 3h는 본 발명의 실시예에 따른 발광 다이오드를 제조하는 과정에 따른 공정 단면도이다. 3A to 3H are cross-sectional views illustrating a process of manufacturing a light emitting diode according to an embodiment of the present invention.
먼저, 도 3a에 도시된 바와 같이 본 발명의 실시예에 따른 발광 다이오드(100)의 제조 방법은 성장용 기판(110) 상에 전류 확산층(current spreading layer: 120-1)을 내부에 구비한 n형 질화물 반도체층(120), 활성층(active layer: 130) 및 p형 질화물 반도체층(140)을 형성한다. First, as shown in FIG. 3A, a method of manufacturing a
성장용 기판(110)은 발광 다이오드를 제조하기 위한 일반적인 기판으로, 예를 들어 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AIN 및 GaN 중 어느 하나의 재질로 이루어진 기판을 이용할 수 있고, 투명하고 평탄한 면을 가지도록 랩핑(Lapping)과 폴리싱(polishing)을 거쳐 구비될 수 있다. The
이러한 기판(110) 상에 n-도펀트의 함량이 위아래 방향의 n-도펀트 함량보다 3배 ~ 100배 정도 많게 포함된 전류 확산층(120-1)을 내부에 구비한 n형 질화물 반도체층(120)을 형성하고, n형 질화물 반도체층(120)의 상부면에 원하는 파장의 발광을 위해 예컨대, AlGaN/AlGaN을 포함하는 활성층(130)을 형성하며, p형 질화물 반도체층(140)으로 예를 들어, 마그네슘(Mg) 등의 p형 도펀트가 도핑된 p-GaN층을 형성한다. 여기서, n형 질화물 반도체층(120), 활성층(130) 및 p형 질화물 반도체층(140)의 결정 성장시 기판(110)과 후속층들의 격자 부정합을 줄이기 위해, 기판(110)과 n형 질화물 반도체층(120) 사이에 GaN, InN 또는 AlN으로 이루어진 버퍼층(도시하지 않음)을 형성할 수도 있다. The n-type
기판(110) 상에 p형 질화물 반도체층(140)을 형성한 후, 도 3b에 도시된 바와 같이 p형 질화물 반도체층(140)에서 n형 질화물 반도체층(120) 까지 기판(110)의 상부면이 노출되도록 이방성 에칭(anisotropic etching)을 수행하여 p형 질화물 반도체층(140)에서 n형 질화물 반도체층(120)까지 경사진 측면을 가진 메사 또는 역마름모 구조로 형성된 발광 적층부를 이격하여 다수 형성한다. 여기서, p형 질화물 반도체층(140)에서 n형 질화물 반도체층(120) 까지 경사진 각도(θ)는 이방성 에칭의 공정 조건을 조절하여, 수직방향을 기준으로 소정의 각도(θ), 예를 들어 0°〈 θ〈 90°범위의 각도로 에칭될 수 있다. After the p-type
p형 질화물 반도체층(140)에서 n형 질화물 반도체층(120)까지 경사진 측면을 가진 발광 적층부를 이격하여 다수 형성한 후, 도 3c에 도시된 바와 같이 p형 질화물 반도체층(140)의 상부면, 즉 제 2 면(141)에 예를 들어, Ag, Al, Cr 등의 고반사성 금속 재질을 PVD(Physical Vapor Deposition) 방법을 이용하여 고반사성 금속부(150)를 각각 형성한다. After forming a plurality of light emitting stacks having inclined sides from the p-type
물론, 발광 적층부를 다수 형성한 후에 고반사성 금속부(150)를 형성하는 과정이 아닌 도 3a에 도시된 p형 질화물 반도체층(140) 내지 n형 질화물 반도체층(120)에 대해 p형 질화물 반도체층(140)의 상부면에 영역별로 고반사성 금속부(150)를 패터닝하여 형성한 후에 이방성 에칭을 수행하여 고반사성 금속부(150)로부터 n형 질화물 반도체층(120)까지 경사진 측면을 가진 발광 적층부를 형성할 수도 있다. Of course, the p-type nitride semiconductors of the p-type nitride semiconductor layers 140 to n-type nitride semiconductor layers 120 shown in FIG. 3a are not formed after the plurality of light emitting stacks are formed. After forming the highly
고반사성 금속부(150)를 형성한 후, 도 3d에 도시된 바와 같이 p측 전극부(171)와 n측 전극부(172)에 대한 절연을 위해 예를 들어 실리콘 질화물, 실리콘 산화물 및 폴리머로 구성된 군에서 조합된 재질로 이루어진 절연 구조부(160)를 형성한다. After forming the highly
여기서, 절연 구조부(160)는 MOCVD(metal organic chemical vapor deposition) 방법으로 실리콘 질화물, 실리콘 산화물 및 폴리머로 구성된 군에서 조합된 재질을 층 형태로 형성한 후에 에칭 공정을 수행하여, 도 3d에 도시된 바와 같이 p측 전극부(171)를 형성하기 위해 고반사성 금속부(150)의 면을 노출시키는 영역과 n측 전극부(172)를 형성하기 위해 전류 확산층(120-1)을 포함하여 n형 질화물 반도체층(120)의 일측면까지 노출시키는 폐곡선 형태의 노출 영역을 포함하여 형성될 수 있고, 본 발명의 실시예에서 절연 구조부(160)는 SOG(Silicon On Glass)를 이용하여 형성된다. Here, the insulating
p측 전극부(171)와 n측 전극부(172)를 형성하기 위한 다수의 노출 영역을 가지는 절연 구조부(160)를 형성한 후, 도 3e에 도시된 바와 같이 절연 구조부(160)의 노출 영역 각각에 Au, Ni, Cu 등의 전기 전도성의 금속 재질을 충진하여 절연 구조부(160)를 덮는 전극층(170)을 형성한다. After forming the insulating
이때, 절연 구조부(160)의 노출 영역을 충진하여 절연 구조부(160)를 덮는 전극층(170)을 형성하기 위해, Au, Ni, Cu 등의 전기 전도성의 금속 재질을 전해 도금법 또는 무전해 도금법으로 충진하거나, 또는 Au, Ni, Cu 등의 전기 전도성의 금속 재질을 포함하는 전도성 페이스트를 스퀴지(squeegee)를 이용한 스크린 프린팅(screen printing) 방법으로 충진, 경화하여 형성할 수 있다. In this case, in order to form the
전극층(170)을 형성한 후, 도 3f에 도시된 바와 같이 레이저를 이용한 리프트 오프(lift off) 또는 에칭 공정을 수행하여 기판(110)을 제거하고, 도 3g에 도시된 바와 같이 기판(110)이 제거된 n형 질화물 반도체층(120)의 제 1 면(121)에 대해 요철면으로 형성하기 위한 공정을 수행한다. After the
여기서, 요철면의 제 1 면(121)을 형성하기 위한 공정은 이방성 에칭 공정 또는 n형 질화물 반도체층(120)의 면에 n형 질화물 반도체층(120)의 재질을 그레인으로 성장시키는 HSG(Hemispherical grained) 등과 같은 불규칙 성장 방법을 이용할 수 있고, 본 발명의 실시예에서는 예를 들어, 이방성 에칭 공정 중 이방성 습식 에칭 공정으로 80℃의 온도에서 20분 내지 1시간 동안 이방성 습식 에칭을 수행하여 요철면의 제 1 면(121)을 형성할 수 있다. Here, the process for forming the
요철면의 제 1 면(121)을 형성한 후, 도 3h에 도시된 바와 같이 절연 구조부(160)가 노출되도록 전극층(170)에 대해 CMP(Chemical Mechanical Polishing)를 수행하여, p측 전극부(171)와 n측 전극부(172)를 형성한다. After forming the
이와 같이 p측 전극부(171)와 n측 전극부(172)를 형성한 후, 도 3h에 도시된 절단선(A)을 따라 다이싱 공정을 수행하여, 도 2a에 도시된 요철면의 제 1 면(121)을 구비한 각각의 발광 다이오드(100)로 분리하여 완성한다. After the p-
따라서, 본 발명의 실시예에 따른 발광 다이오드(100)는 p측 전극부(171)와 n측 전극부(172)를 요철면의 제 1 면(121)에 반대되는 면에 형성하여, 종래에 전체 발광 면적 중 전극에 의한 가려지는 부분을 제거하여 발광 면적을 최대로 형성할 수 있다. Accordingly, the
또한, 본 발명의 실시예에 따라 발광 다이오드(100)는 p형 질화물 반도체층(140)에서 n형 질화물 반도체층(120)까지 경사진 측면을 갖는 메사 구조의 발광 적층부, n형 질화물 반도체층(120)에 접하는 경사진 면을 구비한 n측 전극부(172) 및 제 2 면(141)에 접속하는 고반사성 금속부(150)를 형성하여, 광의 반사율을 향 상시켜 발광 효율을 증가시킬 수 있다. In addition, according to an embodiment of the present invention, the
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. Although the technical idea of the present invention has been specifically described according to the above preferred embodiments, it is to be noted that the above-described embodiments are intended to be illustrative and not restrictive.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.
도 1a 및 도 1b는 종래의 발광다이오드의 상면도 및 측단면도. FIGS. 1A and 1B are a top view and a side sectional view of a conventional light emitting diode. FIG.
도 2a는 본 발명의 실시예에 따른 발광 다이오드의 구조를 도시한 단면도. Figure 2a is a cross-sectional view showing the structure of a light emitting diode according to an embodiment of the present invention.
도 2b는 본 발명의 실시예에 따른 발광 다이오드의 하부면을 도시한 하면도. 2B is a bottom view of a bottom surface of a light emitting diode according to an embodiment of the present invention;
도 3a 내지 도 3h는 본 발명의 실시예에 따른 발광 다이오드를 제조하는 과정에 따른 공정 단면도. 3A to 3H are cross-sectional views illustrating a process of manufacturing a light emitting diode according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
100: 발광 다이오드 110: 성장용 기판 100: light emitting diode 110: growth substrate
120: n형 질화물 반도체층 120-1: 전류 확산층 120: n-type nitride semiconductor layer 120-1: current diffusion layer
121: 요철면 130: 활성층 121: uneven surface 130: active layer
140: p형 질화물 반도체층 150: 고반사성 금속부 140: p-type nitride semiconductor layer 150: highly reflective metal portion
160: 절연 구조부 171: p측 전극부 160: insulating structure portion 171: p-side electrode portion
172: n측 전극부 172: n-side electrode portion
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070106760A KR101333332B1 (en) | 2007-10-23 | 2007-10-23 | Light emitting diode and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070106760A KR101333332B1 (en) | 2007-10-23 | 2007-10-23 | Light emitting diode and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090041179A KR20090041179A (en) | 2009-04-28 |
| KR101333332B1 true KR101333332B1 (en) | 2013-12-02 |
Family
ID=40764341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070106760A Expired - Fee Related KR101333332B1 (en) | 2007-10-23 | 2007-10-23 | Light emitting diode and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101333332B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102528300B1 (en) * | 2016-03-10 | 2023-05-04 | 삼성디스플레이 주식회사 | Display apparatus |
| KR102531520B1 (en) * | 2016-03-11 | 2023-05-11 | 엘지이노텍 주식회사 | Light emitting device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060284190A1 (en) | 2005-06-17 | 2006-12-21 | Zimmerman Scott M | Light emitting diodes with reflective electrode and side electrode |
| KR100673640B1 (en) | 2006-01-09 | 2007-01-24 | 삼성전기주식회사 | Vertical GaN-based Light-Emitting Diode Device |
| KR20070079957A (en) * | 2007-07-03 | 2007-08-08 | 한국광기술원 | Vertical light emitting diodes and method of manufacturing the same |
| KR20070079956A (en) * | 2007-07-03 | 2007-08-08 | 한국광기술원 | Chip scale packaging light emitting device and manufacturing method thereof |
-
2007
- 2007-10-23 KR KR1020070106760A patent/KR101333332B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060284190A1 (en) | 2005-06-17 | 2006-12-21 | Zimmerman Scott M | Light emitting diodes with reflective electrode and side electrode |
| KR100673640B1 (en) | 2006-01-09 | 2007-01-24 | 삼성전기주식회사 | Vertical GaN-based Light-Emitting Diode Device |
| KR20070079957A (en) * | 2007-07-03 | 2007-08-08 | 한국광기술원 | Vertical light emitting diodes and method of manufacturing the same |
| KR20070079956A (en) * | 2007-07-03 | 2007-08-08 | 한국광기술원 | Chip scale packaging light emitting device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090041179A (en) | 2009-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573786B2 (en) | Semiconductor light emitting device | |
| US9991424B2 (en) | Light-emitting diode and method for manufacturing same | |
| US9099624B2 (en) | Semiconductor light emitting device and package | |
| JP4796577B2 (en) | Light emitting device having a reflective bonding pad and method for making a light emitting device having a reflective bonding pad | |
| EP3404726B1 (en) | Ultraviolet light-emitting device | |
| CN102117870B (en) | Vertical light emitting diode and manufacturing method of the same | |
| JP2009278139A (en) | Gallium nitride-based semiconductor light emitting device and method of manufacturing the same | |
| US20150129915A1 (en) | Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same | |
| US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
| JP2012004501A (en) | Ultraviolet semiconductor light-emitting element | |
| KR20130058406A (en) | Semiconductor light emitting device | |
| JP2013098571A (en) | Semiconductor light-emitting element and manufacturing method of the same | |
| KR20110117963A (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| KR101091048B1 (en) | Semiconductor light emitting device | |
| KR101333332B1 (en) | Light emitting diode and method of manufacturing the same | |
| KR101138943B1 (en) | luminescence device and Method of manufacturing the same | |
| KR101158077B1 (en) | High efficiency light emitting diode and method of fabricating the same | |
| KR101363432B1 (en) | Nitride semiconductor light emitting device and method for manufacturing thereof | |
| KR101104645B1 (en) | Light emitting element and manufacturing method thereof | |
| KR100675268B1 (en) | A semiconductor light emitting device having a flip chip structure in which a plurality of light emitting cells are arranged and a method of manufacturing the same | |
| JP2015043468A (en) | Ultraviolet semiconductor light emitting device | |
| KR101158074B1 (en) | luminescence device | |
| KR100644215B1 (en) | Light emitting device and manufacturing method | |
| KR101340322B1 (en) | Lateral power LED | |
| KR101115538B1 (en) | Luminous device and the method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| A201 | Request for examination | ||
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20161121 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20161121 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |