[go: up one dir, main page]

KR101340998B1 - Liquid crystal display device and driving method thereof - Google Patents

Liquid crystal display device and driving method thereof Download PDF

Info

Publication number
KR101340998B1
KR101340998B1 KR1020070036034A KR20070036034A KR101340998B1 KR 101340998 B1 KR101340998 B1 KR 101340998B1 KR 1020070036034 A KR1020070036034 A KR 1020070036034A KR 20070036034 A KR20070036034 A KR 20070036034A KR 101340998 B1 KR101340998 B1 KR 101340998B1
Authority
KR
South Korea
Prior art keywords
storage
electrode
liquid crystal
voltage
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070036034A
Other languages
Korean (ko)
Other versions
KR20080092570A (en
Inventor
박광순
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070036034A priority Critical patent/KR101340998B1/en
Publication of KR20080092570A publication Critical patent/KR20080092570A/en
Application granted granted Critical
Publication of KR101340998B1 publication Critical patent/KR101340998B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 스토리지 캐패시터를 조정할 수 있는 액정표시장치와 그 구동방법에 관한 것이다.The present invention relates to a liquid crystal display device capable of adjusting a storage capacitor and a driving method thereof.

이 액정표시장치는 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함하는 액정표시패널; 상기 공통전극에 공통전압을 공급하는 공통전압 공급부; 및 상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며, 상기 스토리지 캐패시터는, 상기 화소전극, 상기 화소전극과 대향한 스토리지전극, 및 상기 화소전극과 상기 스토리지전극 사이에 형성된 반도체층을 포함하며, 상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.The liquid crystal display device includes a liquid crystal display panel including a liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, and a storage capacitor for maintaining a voltage of the liquid crystal cell; A common voltage supply unit supplying a common voltage to the common electrode; And a storage voltage supply unit supplying a storage voltage to the storage electrode of the storage capacitor, wherein the storage capacitor includes: the pixel electrode, the storage electrode facing the pixel electrode, and a semiconductor formed between the pixel electrode and the storage electrode. And storage layers formed to be separated at intersections with the common electrode, wherein the storage electrodes formed to be separated are connected to each other through auxiliary storage electrodes formed together with source and drain electrodes of the thin film transistor. It features.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}Liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 종래의 액정표시장치를 간략하게 도시한 도면.1 is a view schematically showing a conventional liquid crystal display device.

도 2는 종래 액정표시장치에서 데이터전압의 파형을 도시한 도면.2 is a view showing waveforms of data voltages in a conventional liquid crystal display.

도 3은 종래 스토리지전압(Vst)에 따른 스토리지 캐패시터(Cst)의 크기를 나타내는 도면.3 is a diagram illustrating the size of a storage capacitor Cst according to a conventional storage voltage Vst.

도 4는 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 도면.4 is a diagram illustrating a liquid crystal display according to a first embodiment of the present invention.

도 5는 본 발명의 제1 실시 예에 따른 액정표시장치에서 박막 트랜지스터 어레이 기판의 일부를 도시한 평면도.5 is a plan view illustrating a portion of a thin film transistor array substrate in a liquid crystal display according to a first exemplary embodiment of the present invention.

도 6은 도 5의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 절취하여 도시한 단면도.FIG. 6 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 5;

도 7은 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 도면.7 is a diagram illustrating a liquid crystal display according to a second embodiment of the present invention.

도 8은 본 발명의 제2 실시 예에 따른 액정표시장치에서 박막 트랜지스터 어레이 기판의 일부를 도시한 평면도.8 is a plan view illustrating a portion of a thin film transistor array substrate in a liquid crystal display according to a second exemplary embodiment of the present invention.

도 9는 도 8의 Ⅲ-Ⅲ'선 및 Ⅳ-Ⅳ'선을 절취하여 도시한 단면도.FIG. 9 is a cross-sectional view taken along line III-III ′ and IV-IV ′ of FIG. 8;

도 10은 반도체층이 형성된 스토리지 캐패시터를 도시한 단면도.10 is a cross-sectional view illustrating a storage capacitor on which a semiconductor layer is formed.

도 11은 본 발명에서 스토리지전압(Vst)에 따른 스토리지 캐패시터(Cst)의 크기를 나타내는 도면.11 is a view showing the size of the storage capacitor (Cst) according to the storage voltage (Vst) in the present invention.

<도면의 주요 부분에 대한 부호의 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

50, 70 : 액정표시패널 52, 72 : 데이터 구동회로50, 70: liquid crystal display panels 52, 72: data driving circuit

54, 74 : 게이트 구동회로 56, 76 : 공통전압 공급부54, 74: gate driving circuit 56, 76: common voltage supply

58, 78 : 스토리지전압 공급부 102, 202 : 게이트라인58, 78: storage voltage supply unit 102, 202: gate line

104, 204 : 데이터라인 106, 206 : TFT104, 204: data lines 106, 206: TFT

108, 208 : 게이트전극 110, 210 : 드레인전극108, 208: gate electrode 110, 210: drain electrode

112, 212 : 소스전극 113, 213, 119, 219 : 접촉홀112, 212: source electrodes 113, 213, 119, 219: contact holes

114, 214 : 화소전극 116, 216 : 공통전극114, 214: pixel electrodes 116, 216: common electrode

118, 218, 226 : 스토리지전극 120, 220 : 보조 스토리지전극118, 218, 226: storage electrode 120, 220: auxiliary storage electrode

122, 222, 228 : 스토리지 캐패시터122, 222, 228: storage capacitors

144, 244 : 기판 146, 246 : 게이트 절연막144 and 244 substrate 146 and 246 gate insulating film

148, 248 : 활성층 150, 250 : 오믹접촉층148, 248: active layer 150, 250: ohmic contact layer

151 : 반도체층 152, 252 : 보호막151: semiconductor layers 152, 252: protective film

본 발명은 스토리지 캐패시터를 조정할 수 있는 액정표시장치와 그 구동방법 에 관한 것이다.The present invention relates to a liquid crystal display device capable of adjusting a storage capacitor and a driving method thereof.

액정표시장치는 사무기기의 표시소자부터 컴퓨터의 모니터, 나아가 최근의 공정기술과 구동기술의 발전에 힘입어 대화면의 텔레비전(Television)에 이르기까지 광범위하게 이용되고 있는 평판 표시장치이다. 이러한 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다.Liquid crystal displays are widely used in display devices of office equipment, monitors of computers, and even large-screen televisions with the recent development of process and driving technologies. Such a liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field.

도 1은 종래의 액정표시장치를 간략하게 도시한 도면이다.1 is a view schematically showing a conventional liquid crystal display device.

도 1을 참조하면, 종래의 액정표시장치는 서로 교차되는 데이터라인(DL) 및 게이트라인(GL)과, 데이터라인(DL)과 게이트라인(GL)의 교차로 인해 마련된 액정셀을 구비한다. 액정셀에는 박막 트랜지스터(Thin Film Transistor : TFT), 화소전극(Ep), 액정층, 공통전극(Ec), 스토리지전극(Est) 등이 형성된다.Referring to FIG. 1, a conventional liquid crystal display includes a data line DL and a gate line GL that cross each other, and a liquid crystal cell formed by the intersection of the data line DL and the gate line GL. In the liquid crystal cell, a thin film transistor (TFT), a pixel electrode (Ep), a liquid crystal layer, a common electrode (Ec), a storage electrode (Est) is formed.

TFT의 게이트전극은 게이트라인(GL)에 접속되고, 드레인전극은 데이터라인(DL)에 접속되며, 소스전극은 화소전극(Ep)에 접속된다. 이러한 TFT는 게이트라인(GL)의 스캔펄스에 응답하여 데이터라인(DL)을 통해 공급된 액정전압을 화소전극(Ep)에 공급하게 된다.The gate electrode of the TFT is connected to the gate line GL, the drain electrode is connected to the data line DL, and the source electrode is connected to the pixel electrode Ep. The TFT supplies the liquid crystal voltage supplied through the data line DL to the pixel electrode Ep in response to the scan pulse of the gate line GL.

공통전극(Ec)은 화소전극(Ep)과 대향하도록 형성되고, 공통전극(Ec)과 화소전극(Ep) 사이에는 액정층이 배치되어 액정 캐패시터(Clc)를 형성한다. 액정층은 공통전극(Ec)과 화소전극(Ep)의 전압차로 인해 형성된 전계를 통해 구동되어 광 투과율을 조절하게 된다.The common electrode Ec is formed to face the pixel electrode Ep, and a liquid crystal layer is disposed between the common electrode Ec and the pixel electrode Ep to form a liquid crystal capacitor Clc. The liquid crystal layer is driven through an electric field formed by the voltage difference between the common electrode Ec and the pixel electrode Ep to adjust the light transmittance.

스토리지 캐패시터(Cst)는 화소전극(Ep)과 스토리지전극(Est) 사이에 형성되어 액정셀에 충전된 데이터전압을 일정하게 유지시킨다.The storage capacitor Cst is formed between the pixel electrode Ep and the storage electrode Est to maintain a constant data voltage charged in the liquid crystal cell.

공통전극(Ec)과 스토리지 캐패시터(Cst)는 도시되지 않은 공통전압 공급부를 통해 공통전압(Vcom)을 공급받는다.The common electrode Ec and the storage capacitor Cst are supplied with the common voltage Vcom through a common voltage supply unit (not shown).

TFT의 게이트전극과 드레인전극 사이, 게이트전극과 소스전극 사이에는 각각의 기생 캐패시터(Cgd, Cgs)가 발생된다.Parasitic capacitors Cgd and Cgs are generated between the gate electrode and the drain electrode of the TFT, and between the gate electrode and the source electrode.

종래의 액정표시장치는 게이트라인(GL)에 스캔펄스를 공급하는 게이트 드라이브 집적회로와, 데이터라인(DL)에 데이터전압을 공급하는 데이터 드라이브 집적회로를 더 구비한다.The conventional liquid crystal display further includes a gate drive integrated circuit supplying a scan pulse to the gate line GL, and a data drive integrated circuit supplying a data voltage to the data line DL.

이러한 액정표시장치는 액정의 열화와 잔상을 줄이기 위하여 데이터전압의 극성을 도 2와 같이 주기적으로 반전시키는 인버젼 방식으로 구동되고 있다.The liquid crystal display is driven in an inversion method to periodically invert the polarity of the data voltage as shown in FIG. 2 in order to reduce deterioration and afterimage of the liquid crystal.

도 2를 참조하면, n 번째 프레임기간(Fn)의 스캔기간(1 수평기간) 동안 특정 액정셀에 정극성 데이터전압이 공급된 후, n+1 번째 프레임기간(Fn+1)의 스캔기간 동안 동일한 액정셀에 부극성 데이터전압이 공급된다. n 번째 프레임기간(Fn) 동안, 액정셀은 데이터 드라이브 집적회로(Data Drive IC, D-IC)로부터 출력되는 정극성 데이터전압만큼 충전된 후, 상술한 TFT의 기생 캐패시터 등에 의해 충전전압보다 ΔVp만큼 절대치 전압이 낮은 정극성 전압(Vp(+))을 유지한다. 반면에, n+1 번째 프레임기간(Fn+1) 동안, 액정셀의 전압은 D-IC로부터 출력되는 부극성 데이터전압만큼 충전된 후, TFT의 기생 캐패시터 등에 의해 충전전압보다 ΔVp만큼 절대치 전압이 높은 부극성 전압(Vp(-))을 유지한다. 따라서, 동일한 계조의 데이터전압을 액정셀에 공급한다 하더라도, 액정셀의 휘도는 정극성 데이터전압에 비하여 부극성 데이터전압에서 더 높아진다. Referring to FIG. 2, after a positive data voltage is supplied to a specific liquid crystal cell during a scan period (1 horizontal period) of an nth frame period Fn, a scan period of an n + 1th frame period Fn + 1 is performed. The negative data voltage is supplied to the same liquid crystal cell. During the nth frame period Fn, the liquid crystal cell is charged by the positive data voltage output from the data drive IC (D-IC), and then ΔVp by the parasitic capacitor of the TFT described above. The positive voltage maintains a low positive voltage (Vp (+)). On the other hand, during the n + 1 th frame period (Fn + 1), the voltage of the liquid crystal cell is charged by the negative data voltage output from the D-IC, and then the absolute voltage is increased by ΔVp by the parasitic capacitor of the TFT. Maintains high negative voltage Vp (-). Therefore, even when the data voltage of the same gray level is supplied to the liquid crystal cell, the luminance of the liquid crystal cell is higher at the negative data voltage than the positive data voltage.

액정셀의 정극성 전압 Vp(+)는 정극성 데이터전압(Vdata(+))과 공통전압(Vcom)의 차전압, 즉 Vp(+)=│Vdata(+)-Vcom│이다. 그리고 액정셀의 부극성 전압 Vp(-)는 부극성 데이터전압(Vdata(-))과 공통전압(Vcom)의 차전압, 즉 Vp(-)=│Vdata(-)-Vcom│이다.The positive voltage Vp (+) of the liquid crystal cell is a difference voltage between the positive data voltage Vdata (+) and the common voltage Vcom, that is, Vp (+) = | Vdata (+)-Vcom |. The negative voltage Vp (−) of the liquid crystal cell is a difference voltage between the negative data voltage Vdata (−) and the common voltage Vcom, that is, Vp (−) = │Vdata (−) − Vcom│.

이렇게 동일 계조의 데이터에서도 데이터전압의 극성이 매 프레임기간마다 반전되면 프레임기간 단위로 휘도가 변동하게 되고 그 결과, 관찰자는 주기적으로 화면이 깜빡이는 플리커 현상을 느끼게 된다. 또한, 이렇게 데이터전압의 극성에 따라 액정셀에 충전되는 전압이 달라지면 데이터의 비대칭성으로 인하여 화면에 잔상이 나타나게 되므로 표시품질이 더 떨어진다.When the polarity of the data voltage is inverted every frame period even in the data of the same gray level, the brightness fluctuates in units of frame periods, and as a result, the observer feels flickering of the screen periodically. In addition, when the voltage charged in the liquid crystal cell is changed according to the polarity of the data voltage, afterimages appear on the screen due to the asymmetry of the data.

Vp(+)와 Vp(-)를 동일하게 설정하기 위하여, 공통전압(Vcom)의 크기를 조절하는 방법이 있지만, 이 경우 각 액정셀마다 액정 캐패시터(Clc)가 다르므로 ΔVp를 완전히 보상할 수 없다.In order to set Vp (+) and Vp (-) equally, there is a method of adjusting the magnitude of the common voltage Vcom. However, in this case, since the liquid crystal capacitor Clc is different for each liquid crystal cell, ΔVp can be completely compensated. none.

이러한 ΔVp는 동일 계조의 데이터뿐만 아니라 다른 계조의 데이터에서도 잔상 등의 품질저하를 일으키는 원인이 된다. 특히, 화이트계조와 블랙계조 같이 계조차가 큰 데이터에서 화질에 더 큰 악영향을 미친다.Such ΔVp causes quality deterioration such as afterimages not only in the data of the same gradation but also in the data of other gradations. In particular, even gradations such as white and black have a greater adverse effect on image quality in large data.

아래 식은 ΔVp의 크기를 계산하는 식으로, 여기서 ΔVg는 스캔펄스의 하이전압과 로우전압 차의 절대값을 의미한다.The following equation calculates the magnitude of ΔVp, where ΔVg is the absolute value of the difference between the high and low voltages of the scan pulse.

Figure 112007028077443-pat00001
Figure 112007028077443-pat00001

수학식 1을 참조하면, ΔVp는 스토리지 캐패시터(Cst) 및 액정 캐패시터(Clc)와 반비례함을 알 수 있다. 즉, 스토리지 캐패시터(Cst) 또는 액정 캐패시터(Clc)의 크기가 클수록 ΔVp가 작고, 스토리지 캐패시터(Cst) 또는 액정 캐패시터(Clc)의 크기가 작을수록 ΔVp가 크다.Referring to Equation 1, it can be seen that ΔVp is inversely proportional to the storage capacitor Cst and the liquid crystal capacitor Clc. That is, the larger the size of the storage capacitor Cst or the liquid crystal capacitor Clc, the smaller the ΔVp, and the smaller the size of the storage capacitor Cst or the liquid crystal capacitor Clc, the larger the ΔVp.

종래의 액정표시장치는 도 1에 도시된 바와 같이 스토리지 캐패시터(Cst)와 액정 캐패시터(Clc)가 동일한 공통전압(Vcom)을 공급받으므로, 액정 캐패시터(Clc)는 스토리지 캐패시터(Cst)와 동일한 크기가 된다. 따라서, 액정 캐패시터(Clc)가 작은 계조에서는 스토리지 캐패시터(Cst)도 작고, 액정 캐패시터(Clc)가 큰 계조에서는 스토리지 캐패시터(Cst)도 크기 때문에 계조가 다른 경우 ΔVp에 더 큰 차이가 발생한다.In the conventional LCD, since the storage capacitor Cst and the liquid crystal capacitor Clc are supplied with the same common voltage Vcom as shown in FIG. 1, the liquid crystal capacitor Clc has the same size as the storage capacitor Cst. Becomes Therefore, since the storage capacitor Cst is small in the gray scale having a small liquid crystal capacitor Clc, and the storage capacitor Cst is large in the gray scale having a large liquid crystal capacitor Clc, a larger difference occurs in ΔVp when the gray scale is different.

도 3은 노멀리 블랙 모드(Nomally black mode)의 액정표시장치에서 스토리지전압(Vst)에 따른 스토리지 캐패시터(Cst)의 크기를 나타내는 도면이다. 여기서 스토리지전압(Vst)은 공통전압(Vcom)을 의미한다. A 지점은 화이트계조에 대한 정극성의 데이터전압이 공급되는 지점을, B 지점은 화이트계조에 대한 부극성의 데이터전압이 공급되는 지점을, C 지점은 블랙계조에 대한 정극성의 데이터전압이 공급되는 지점을, D 지점은 블랙계조에 대한 부극성의 데이터전압이 공급되는 지점을 각각 도시하고 있다.FIG. 3 is a diagram illustrating the size of the storage capacitor Cst according to the storage voltage Vst in the liquid crystal display of the normally black mode. The storage voltage Vst means the common voltage Vcom. Point A is the point where the positive data voltage is supplied to the white gradation, point B is the point where the negative data voltage is supplied to the white gradation, and point C is the point where the positive data voltage is supplied to the black gradation. Denotes a point at which a negative data voltage for black gradation is supplied.

도 3을 참조하면, 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때 스토리지 캐패시터(Cst)에 차이가 발생함을 알 수 있다. 또한, 블랙계조에서 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때의 평균 스 토리지 캐패시터(Cst)가 화이트계조에서 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때의 평균 스토리지 캐패시터(Cst)보다 작다. 노멀리 블랙 모드에서는 블랙계조에서보다 화이트계조에서 데이터전압이 크기 때문에 화이트계조에서 액정 캐패시터(Clc)의 크기가 더 크다. 즉, 블랙계조에서 평균 스토리지 캐패시터(Cst)과 액정 캐패시터(Clc)의 합은 화이트계조에서 평균 스토리지 캐패시터(Cst)와 액정 캐패시터(Clc)의 합보다 작아, ΔVp의 크기에 차이가 발생한다. 상술한 바와 같이, 다른 계조에서도 이러한 ΔVp 크기의 차는 화질저하를 발생시킨다.Referring to FIG. 3, it can be seen that a difference occurs in the storage capacitor Cst when the positive data voltage is supplied and the negative data voltage is supplied. In addition, the average storage capacitor Cst when the positive data voltage is supplied in the black gradation and the negative data voltage when the positive data voltage is supplied in the white gradation is supplied when the average storage capacitor Cst is supplied in the black gradation. Is smaller than the average storage capacitor (Cst). In the normally black mode, the liquid crystal capacitor Clc is larger in the white gray because the data voltage is larger in the white gray than in the black gray. That is, the sum of the average storage capacitor Cst and the liquid crystal capacitor Clc in the black gradation is smaller than the sum of the average storage capacitor Cst and the liquid crystal capacitor Clc in the white gradation, and thus a difference occurs in the magnitude of ΔVp. As described above, such difference in ΔVp size also causes deterioration in image quality in other grayscales.

수학식 1을 참조하면, 액정 캐패시터(Clc)의 크기가 다르더라도 스토리지 캐패시터(Cst)의 크기를 액정 캐패시터(Clc)의 차이만큼 보상하는 경우, ΔVp의 크기가 균일하게 조정됨을 알 수 있다.Referring to Equation 1, even when the size of the liquid crystal capacitor Clc is different, when the size of the storage capacitor Cst is compensated by the difference of the liquid crystal capacitor Clc, it can be seen that the size of ΔVp is uniformly adjusted.

하지만, 종래의 액정표시장치는 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)가 동일한 공통전압(Vcom)을 공급받음으로써 스토리지 캐패시터(Cst)를 액정 캐패시터(Clc)와 다르게 조정할 수 없는 문제점이 있다.However, the liquid crystal display according to the related art has a problem in that the storage capacitor Cst cannot be adjusted differently from the liquid crystal capacitor Clc by receiving the same common voltage Vcom between the liquid crystal capacitor Clc and the storage capacitor Cst.

따라서, 본 발명의 목적은 스토리지 캐패시터를 조정할 수 있는 액정표시장치와 그 구동방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a liquid crystal display and a driving method thereof capable of adjusting a storage capacitor.

상기 목적을 달성하기 위하여, 본 발명의 제1 실시 예에 따른 액정표시장치는 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함하는 액정표시패널; 상기 공통전극에 공통전압을 공급하는 공통전압 공급부; 및 상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며, 상기 스토리지 캐패시터는, 상기 화소전극, 상기 화소전극과 대향한 스토리지전극, 및 상기 화소전극과 상기 스토리지전극 사이에 형성된 반도체층을 포함하며, 상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display according to a first embodiment of the present invention is a liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, and the voltage of the liquid crystal cell A liquid crystal display panel including a storage capacitor for maintaining a temperature; A common voltage supply unit supplying a common voltage to the common electrode; And a storage voltage supply unit supplying a storage voltage to the storage electrode of the storage capacitor, wherein the storage capacitor includes: the pixel electrode, the storage electrode facing the pixel electrode, and a semiconductor formed between the pixel electrode and the storage electrode. And storage layers formed to be separated at intersections with the common electrode, wherein the storage electrodes formed to be separated are connected to each other through auxiliary storage electrodes formed together with source and drain electrodes of the thin film transistor. It features.

삭제delete

상기 박막 트랜지스터는 활성층과 오믹접촉층을 포함한 반도체층을 포함하고; 상기 스토리지 캐패시터의 반도체층은 상기 활성층만을 포함한다.The thin film transistor includes a semiconductor layer including an active layer and an ohmic contact layer; The semiconductor layer of the storage capacitor includes only the active layer.

본 발명의 제2 실시 예에 따른 액정표시장치는 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 상기 공통전극에 접속되어 상기 액정셀의 전압을 유지시키기 위한 제1 스토리지 캐패시터, 및 상기 공통전극과 분리되어 상기 액정셀의 전압을 유지시키기 위한 제2 스토리지 캐패시터를 포함한 액정표시패널; 상기 공통전극과 상기 제1 스토리지 캐패시터에 공통전압을 공급하는 공통전압 공급부; 및 상기 제2 스토리지 캐패시터에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며, 상기 제1 스토리지 캐패시터는, 상기 화소전극, 및 상기 화소전극과 대향한 제1 스토리지전극을 포함하며, 상기 제2 스토리지 캐패시터는, 상기 화소전극, 상기 화소전극과 대향한 제2 스토리지전극, 및 상기 화소전극과 상기 제2 스토리지전극 사이에 형성된 반도체층을 포함하며, 상기 제2 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 제2 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.The liquid crystal display according to the second exemplary embodiment of the present invention is a liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, and connected to the common electrode to maintain a voltage of the liquid crystal cell. A liquid crystal display panel including a first storage capacitor to separate the common electrode, and a second storage capacitor separated from the common electrode to maintain a voltage of the liquid crystal cell; A common voltage supply unit supplying a common voltage to the common electrode and the first storage capacitor; And a storage voltage supply unit supplying a storage voltage to the second storage capacitor, wherein the first storage capacitor includes the pixel electrode and a first storage electrode facing the pixel electrode. Includes a pixel electrode, a second storage electrode facing the pixel electrode, and a semiconductor layer formed between the pixel electrode and the second storage electrode, wherein the second storage electrode is formed at an intersection with the common electrode. The second storage electrodes may be formed to be separated, and the second storage electrodes may be connected to each other through an auxiliary storage electrode formed together with the source and drain electrodes of the thin film transistor.

삭제delete

삭제delete

상기 박막 트랜지스터는 활성층과 오믹접촉층을 포함한 반도체층을 포함하고; 상기 제2 스토리지 캐패시터의 반도체층은 상기 활성층만을 포함한다.The thin film transistor includes a semiconductor layer including an active layer and an ohmic contact layer; The semiconductor layer of the second storage capacitor includes only the active layer.

본 발명의 제1 실시 예에 따른 액정표시장치의 구동방법은 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함한 액정표시장치의 구동방법에 있어서, 상기 공통전극에 공통전압을 공급하는 단계; 및 상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 단계를 포함하고, 상기 공통전압과 상기 스토리지전압은 서로 다르며, 상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.A driving method of a liquid crystal display device according to a first embodiment of the present invention is to maintain a voltage of a liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, and the liquid crystal cell. A method of driving a liquid crystal display including a storage capacitor, the method comprising: supplying a common voltage to the common electrode; And supplying a storage voltage to a storage electrode of the storage capacitor, wherein the common voltage and the storage voltage are different from each other, and the storage electrode is formed to be separated at an intersection with the common electrode and is formed to be separated. The storage electrodes are connected to each other through an auxiliary storage electrode formed together with the source and drain electrodes of the thin film transistor.

본 발명의 제2 실시 예에 따른 액정표시장치의 구동방법은 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 상기 공통전극에 접속되어 상기 액정셀의 전압을 유지시키기 위한 제1 스토리지 캐패시터를 포함한 액정표시장치의 구동방법에 있어서, 상기 화소전극에 접속되고 상기 공통전극과 분리되어 상기 액정셀의 전압을 유지시키기 위한 제2 스토리지 캐패시터를 포함한 액정표시패널을 형성하는 단계; 상기 공통전극과 상기 제1 스토리지 캐패시터에 공통전압을 공급하는 단계; 및 상기 제2 스토리지 캐패시터에 스토리지전압을 공급하는 단계를 포함하고; 상기 공통전압과 상기 스토리지전압은 서로 다르며, 상기 제1 스토리지 캐패시터는, 상기 화소전극, 및 상기 화소전극과 대향한 제1 스토리지전극을 포함하며, 상기 제2 스토리지 캐패시터는, 상기 화소전극, 상기 화소전극과 대향한 제2 스토리지전극, 및 상기 화소전극과 상기 제2 스토리지전극 사이에 형성된 반도체층을 포함하며, 상기 제2 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 제2 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.A driving method of a liquid crystal display according to a second exemplary embodiment of the present invention includes a liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, and a common electrode connected to the common electrode. A method of driving a liquid crystal display including a first storage capacitor for maintaining a voltage, the method comprising: a liquid crystal display panel including a second storage capacitor connected to the pixel electrode and separated from the common electrode to maintain a voltage of the liquid crystal cell; Forming a; Supplying a common voltage to the common electrode and the first storage capacitor; And supplying a storage voltage to the second storage capacitor; The common voltage and the storage voltage are different from each other, and the first storage capacitor includes the pixel electrode and a first storage electrode facing the pixel electrode, and the second storage capacitor includes the pixel electrode and the pixel. A second storage electrode facing the electrode, and a semiconductor layer formed between the pixel electrode and the second storage electrode, wherein the second storage electrode is formed to be separated at an intersection with the common electrode, The formed second storage electrodes are connected to each other through an auxiliary storage electrode formed together with the source and drain electrodes of the thin film transistor.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발 명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 11을 통해 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 4 to 11.

도 4는 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 도면이다.4 is a diagram illustrating a liquid crystal display according to a first embodiment of the present invention.

도 4를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시장치는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 교차되며, 그 교차로 인해 마련된 액정셀들이 매트릭스 타입으로 배열되고, 액정셀 내에 박막 트랜지스터(TFT)가 형성된 액정표시패널(50), 데이터라인들(DL)에 데이터전압을 공급하는 데이터 구동회로(52), 게이트라인들(GL)에 스캔펄스를 공급하는 게이트 구동회로(54), 공통전극(Ec)에 공통전압(Vcom)을 공급하는 공통전압 공급부(56) 및 스토리지전극(Est)에 스토리지전압(Vst)을 공급하는 스토리지전압 공급부(58)를 구비한다. Referring to FIG. 4, in the liquid crystal display according to the first exemplary embodiment of the present invention, a plurality of data lines DL and a plurality of gate lines GL intersect each other, and liquid crystal cells provided due to the crossing are arranged in a matrix type. A liquid crystal display panel 50 having a thin film transistor TFT formed therein, a data driving circuit 52 supplying a data voltage to the data lines DL, and a gate supplying scan pulses to the gate lines GL. The driving circuit 54 includes a common voltage supply unit 56 for supplying a common voltage Vcom to the common electrode Ec, and a storage voltage supply unit 58 for supplying a storage voltage Vst to the storage electrode Est. .

액정표시패널(50)은 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 어레이 기판과 컬러필터 어레이가 형성된 컬러필터 어레이 기판이 액정층을 사이에 두고 합착되어 형성된다.The liquid crystal display panel 50 is formed by bonding a thin film transistor array substrate on which a thin film transistor array is formed and a color filter array substrate on which a color filter array is formed, with the liquid crystal layer interposed therebetween.

이 액정표시패널(50)의 박막 트랜지스터 어레이 기판에 형성된 데이터라인들(DL)과 게이트라인들(GL)은 상호 직교된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차부에 접속된 TFT는 게이트라인(GL)의 스캔펄스에 응답하여 데이터라인(DL)을 통해 공급된 데이터전압을 액정셀의 화소전극(Ep)에 공급하게 된다.The data lines DL and the gate lines GL formed on the thin film transistor array substrate of the liquid crystal display panel 50 are perpendicular to each other. The TFT connected to the intersection of the data lines DL and the gate lines GL receives the data voltage supplied through the data line DL in response to the scan pulse of the gate line GL. Ep).

액정표시패널(50)은 IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 같은 수평 전계 구동방식의 액정표시패널과 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드 같은 수직 전계 구동방식 액정표시패널로 대별된다.The liquid crystal display panel 50 has a horizontal electric field driving method such as IPS (In Plane Switching) mode, FFS (Fringe Field Switching) mode, and a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode. It is roughly classified into a liquid crystal display panel.

액정표시패널(50)이 수평 전계 구동방식인 경우, 박막 트랜지스터 어레이 기판에는 공통전극(Ec)이 더 형성되고, 컬러필터 어레이 기판에는 블랙 매트릭스 및 컬러필터 등이 형성된다. 화소전극(Ep)과 공통전극(Ec) 사이의 액정층에는 액정 캐패시터(Clc)가 형성되며, 화소전극(Ep)에 공급된 데이터전압과 공통전극(Ec)에 공급된 공통전압(Vcom)과의 전위차에 의한 수평 전계를 통해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다.When the liquid crystal display panel 50 is a horizontal electric field driving method, the common electrode Ec is further formed on the thin film transistor array substrate, and a black matrix and a color filter are formed on the color filter array substrate. The liquid crystal capacitor Clc is formed in the liquid crystal layer between the pixel electrode Ep and the common electrode Ec, and the data voltage supplied to the pixel electrode Ep and the common voltage Vcom supplied to the common electrode Ec. The liquid crystal having dielectric anisotropy rotates through the horizontal electric field due to the potential difference of to adjust the light transmittance.

액정표시패널(50)이 수직 전계 구동방식인 경우, 컬러필터 어레이 기판에는 블랙 매트릭스, 컬러필터 및 공통전극(Ec) 등이 형성된다. 화소전극(Ep)과 공통전극(Ec) 사이의 액정층에는 액정 캐패시터(Clc)가 형성되며, 화소전극(Ep)에 공급되는 데이터전압과 컬러필터 어레이 기판에 위치한 공통전극(Ec)에 공급되는 공통전압(Vcom)과의 전위차에 의한 수직 전계를 통해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다.When the liquid crystal display panel 50 has a vertical electric field driving method, a black matrix, a color filter, a common electrode Ec, and the like are formed on the color filter array substrate. The liquid crystal capacitor Clc is formed in the liquid crystal layer between the pixel electrode Ep and the common electrode Ec, and is supplied to the data voltage supplied to the pixel electrode Ep and the common electrode Ec located on the color filter array substrate. The liquid crystal having dielectric anisotropy rotates through a vertical electric field due to a potential difference from the common voltage Vcom to adjust the light transmittance.

이와 같은 액정표시패널(50)의 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 내측면상에는 액정의 프리틸트각을 결정하는 배향막이 더 형성된다. 또한, 액정셀 각각의 박막 트랜지스터 어레이 기판에는 스토리지 캐패시터(Cst)가 더 형성된다. 스토리지 캐패시터(Cst)는 데이터전압이 공급된 화소전극(Ep)과 스토리지전압 공급부(58)로부터 스토리지전압(Vst)이 공급된 스토리지전극(Est) 사이에 형성되어 액정셀에 충 전된 데이터전압을 일정하게 유지시킨다.A polarizing plate having an orthogonal optical axis is attached to the thin film transistor array substrate and the color filter array substrate of the liquid crystal display panel 50, and an alignment layer for determining the pretilt angle of the liquid crystal is further formed on the inner surface in contact with the liquid crystal layer. In addition, a storage capacitor Cst is further formed on the thin film transistor array substrate of each liquid crystal cell. The storage capacitor Cst is formed between the pixel electrode Ep to which the data voltage is supplied and the storage electrode Est to which the storage voltage Vst is supplied from the storage voltage supply unit 58 to constant the data voltage charged in the liquid crystal cell. Keep it.

데이터 구동회로(52)는 감마 전압을 이용하여 입력된 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하고 이 아날로그 데이터전압을 데이터라인들(DL)에 공급한다.The data driving circuit 52 converts the input digital video data into an analog data voltage using a gamma voltage and supplies the analog data voltage to the data lines DL.

게이트 구동회로(54)는 스캔펄스를 게이트라인들(GL)에 순차적으로 공급하여 데이터전압이 공급될 액정셀의 수평 라인을 선택한다. 다시 말해, 게이트 구동회로(54)는 게이트라인들(GL)에 순차적으로 스캔펄스를 공급함으로써 각 게이트라인들(GL)에 접속된 화소 스위칭소자(TFT)를 턴-온 또는 턴-오프시킨다. 턴-온된 화소 스위칭소자(TFT)는 데이터라인들(DL)과 화소전극(Ep)을 도통시킴으로써 화소전극(Ep)으로 데이터전압이 공급될 수 있도록 한다.The gate driving circuit 54 sequentially supplies scan pulses to the gate lines GL to select a horizontal line of the liquid crystal cell to which a data voltage is supplied. In other words, the gate driving circuit 54 turns on or off the pixel switching element TFT connected to the gate lines GL by sequentially supplying scan pulses to the gate lines GL. The turned-on pixel switching element TFT conducts the data voltages to the pixel electrode Ep by conducting the data lines DL and the pixel electrode Ep.

공통전압 공급부(56)는 공통전압(Vcom)을 발생하여 공통전극(Ec)에 공급하고, 스토리지전압 공급부(58)는 스토리지전압(Vst)을 발생하여 스토리지전극(Est)에 공급한다. 즉, 본 발명의 제1 실시 예에 따른 액정표시장치는 스토리지전극(Est)에 스토리지전압(Vst)을 공급하는 스토리지전압 공급부(58)가 별도로 형성됨으로써, 공통전압(Vcom)과는 관계없이 스토리지전압(Vst)을 조정할 수 있다. 따라서, 본 발명의 제1 실시 예에 따른 액정표시장치는 스토리지 캐패시터(Cst)를 원하는 크기로 조정함으로써 ΔVp를 조정할 수 있다. 스토리지전압(Vst)은 별도의 스토리지전압 공급부(58)를 형성하지 않고, 소스 인쇄회로기판에서 게이트 구동회로(54)로 공급되는 게이트 하이전압 또는 게이트 로우전압을 사용할 수도 있다.The common voltage supply unit 56 generates a common voltage Vcom and supplies it to the common electrode Ec, and the storage voltage supply unit 58 generates a storage voltage Vst and supplies it to the storage electrode Est. That is, in the liquid crystal display according to the first exemplary embodiment of the present invention, the storage voltage supply unit 58 for supplying the storage voltage Vst to the storage electrode Est is separately formed, so that the storage voltage is independent of the common voltage Vcom. The voltage Vst can be adjusted. Therefore, the liquid crystal display according to the first exemplary embodiment of the present invention can adjust ΔVp by adjusting the storage capacitor Cst to a desired size. The storage voltage Vst may use a gate high voltage or a gate low voltage supplied from the source printed circuit board to the gate driving circuit 54 without forming a separate storage voltage supply unit 58.

도 5는 본 발명의 제1 실시 예에 따른 액정표시장치에서 박막 트랜지스터 어 레이 기판의 일부를 도시한 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 절취하여 도시한 단면도이다. 도 5 및 도 6에서는 수평 전계 구동방식의 박막 트랜지스터 어레이 기판을 예로 하고 있으나, 본 발명의 제1 실시 예는 수직 전계 구동방식에도 적용 가능하다.FIG. 5 is a plan view illustrating a portion of a thin film transistor array substrate in a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 6 is a cutaway line taken along lines II ′ and II-II ′ of FIG. 5. One cross section. 5 and 6 illustrate a thin film transistor array substrate having a horizontal electric field driving method, but the first embodiment of the present invention can be applied to a vertical electric field driving method.

도 5 및 도 6을 통해, 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 구조를 상세히 설명하도록 한다.5 and 6, the structure of the thin film transistor array substrate according to the first embodiment of the present invention will be described in detail.

도 5 및 도 6을 참조하면, 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판은 하부 기판(144) 위에 게이트 절연막(146)을 사이에 두고 교차하게 형성된 게이트라인(102) 및 데이터라인(104)과, 그 교차부마다 형성된 TFT(106)와, 그 교차 구조로 마련된 액정셀에 수평 전계를 형성하도록 형성된 화소전극(114) 및 공통전극(116)과, 화소전극(114)과의 중첩부에 형성되어 스토리지 캐패시터(122)를 형성하는 스토리지전극(118)을 구비한다.5 and 6, the thin film transistor array substrate according to the first exemplary embodiment of the present invention may include a gate line 102 and a data line intersecting the gate insulating layer 146 on the lower substrate 144. 104, the TFT 106 formed at each intersection thereof, the pixel electrode 114 and the common electrode 116 formed so as to form a horizontal electric field in the liquid crystal cell provided in the intersection structure, and the pixel electrode 114 overlapping each other. The storage electrode 118 is formed in the portion to form the storage capacitor 122.

박막 트랜지스터(106)는 게이트라인(102)의 스캔펄스에 응답하여 데이터라인(104)의 데이터전압이 화소전극(114)에 공급될 수 있도록 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트라인(102)에 접속된 게이트전극(108)과, 데이터라인(104)에 접속된 드레인전극(110)과 화소전극(114)에 접속된 소스전극(112)을 구비한다. 또한, 박막 트랜지스터(106)는 게이트전극(108)과 게이트 절연막(146)을 사이에 두고 중첩되는 반도체층을 더 구비한다. 반도체층은 활성층(148)과 오믹접촉층(150)을 포함한다. 활성층(148)은 드레인전극(110)과 소스전극(112) 사이에 채널을 형성하며, 데이터라인(104)과도 중첨되게 형성된다. 오믹접촉층(150)은 활 성층(148) 위에 형성되어, 데이터라인(104), 드레인전극(110) 및 소스전극(112)을 오믹접촉시킨다.The thin film transistor 106 allows the data voltage of the data line 104 to be supplied to the pixel electrode 114 in response to the scan pulse of the gate line 102. To this end, the thin film transistor 106 includes a gate electrode 108 connected to the gate line 102, a drain electrode 110 connected to the data line 104, and a source electrode 112 connected to the pixel electrode 114. ). The thin film transistor 106 further includes a semiconductor layer overlapping the gate electrode 108 with the gate insulating layer 146 therebetween. The semiconductor layer includes an active layer 148 and an ohmic contact layer 150. The active layer 148 forms a channel between the drain electrode 110 and the source electrode 112 and is also overlapped with the data line 104. The ohmic contact layer 150 is formed on the active layer 148 to make ohmic contact with the data line 104, the drain electrode 110, and the source electrode 112.

화소전극(114)은 보호막(152)을 관통하는 제1 접촉홀(113)을 통해 박막 트랜지스터(106)의 소스전극(112)과 접속되어 액정셀에 형성된다. The pixel electrode 114 is connected to the source electrode 112 of the thin film transistor 106 through the first contact hole 113 penetrating the passivation layer 152 and is formed in the liquid crystal cell.

스토리지전극(118)은 게이트라인(102), 게이트전극(108), 및 공통전극(116)과 동시에 형성되며 화소전극(114)의 일부와 게이트 절연막(146) 및 보호막(152)을 사이에 두고 중첩된다. 이러한 스토리지전극(118)은 화소전극(114)과 스토리지 캐패시터(122)를 형성한다. 스토리지 캐패시터(122)는 화소전극(114)으로 공급되어 충전된 데이터전압이 다음 데이터전압이 공급될 때까지 안정적으로 유지되게 한다.The storage electrode 118 is formed simultaneously with the gate line 102, the gate electrode 108, and the common electrode 116, and has a portion of the pixel electrode 114 interposed with the gate insulating layer 146 and the passivation layer 152 therebetween. Overlaps. The storage electrode 118 forms a pixel electrode 114 and a storage capacitor 122. The storage capacitor 122 is supplied to the pixel electrode 114 so that the charged data voltage is stably maintained until the next data voltage is supplied.

공통전극(116)과 스토리지전극(118)은 개별적으로 공통전압과 스토리지전압을 공급받기 때문에 서로 접속되지 않고 절연된다. 따라서, 공통전극(116)과 스토리지전극(118)이 교차되는 경우, 절연된 구조를 가진다. 공통전극(116)과 스토리지전극(118)의 교차부(124)에서 공통전극(116)과 스토리지전극(118) 중 하나는 분리되어 형성된다. 도 5 및 도 6에서는 스토리지전극(118)을 분리 형성한 구조를 도시하고 있다. 먼저, 스토리지전극(118)이 게이트라인(102), 게이트전극(108), 및 공통전극(116)과 동시에 형성되며, 이때, 공통전극(116)과의 교차부(124)에서는 분리되게 형성된다. 이후, 데이터라인(104), 드레인전극(110) 및 소스전극(112)과 함께 보조 스토리지전극(120)이 형성된다. 보조 스토리지전극(120)은 제2 접촉홀들(119)을 통해 스토리지전극(120)에 접속되어 분리된 스토리지전극(118)을 도통시킨다.Since the common electrode 116 and the storage electrode 118 are separately supplied with the common voltage and the storage voltage, the common electrode 116 and the storage electrode 118 are insulated without being connected to each other. Therefore, when the common electrode 116 and the storage electrode 118 cross, it has an insulated structure. At the intersection 124 of the common electrode 116 and the storage electrode 118, one of the common electrode 116 and the storage electrode 118 is formed separately. 5 and 6 illustrate a structure in which the storage electrode 118 is separated from each other. First, the storage electrode 118 is formed at the same time as the gate line 102, the gate electrode 108, and the common electrode 116, and is formed to be separated at the intersection 124 with the common electrode 116. . Thereafter, the auxiliary storage electrode 120 is formed along with the data line 104, the drain electrode 110, and the source electrode 112. The auxiliary storage electrode 120 is connected to the storage electrode 120 through the second contact holes 119 to conduct the separated storage electrode 118.

도 7은 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 도면이다.7 is a diagram illustrating a liquid crystal display according to a second exemplary embodiment of the present invention.

도 7을 참조하면, 본 발명의 제2 실시 예에 따른 액정표시장치는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 교차되며, 그 교차로 인해 마련된 액정셀들이 매트릭스 타입으로 배열되고, 액정셀 내에 박막 트랜지스터(TFT)가 형성된 액정표시패널(70), 데이터라인들(DL)에 데이터전압을 공급하는 데이터 구동회로(72), 게이트라인들(GL)에 스캔펄스를 공급하는 게이트 구동회로(74), 공통전극(Ec)과 제1 스토리지전극(Cst1)에 공통전압(Vcom)을 공급하는 공통전압 공급부(76) 및 제2 스토리지전극(Est2)에 스토리지전압(Vst)을 공급하는 스토리지전압 공급부(78)를 구비한다. Referring to FIG. 7, in the liquid crystal display according to the second exemplary embodiment of the present invention, a plurality of data lines DL and a plurality of gate lines GL intersect each other, and the liquid crystal cells provided due to the crossing are arranged in a matrix type. A liquid crystal display panel 70 having a thin film transistor TFT formed therein, a data driving circuit 72 supplying a data voltage to the data lines DL, and a gate supplying scan pulses to the gate lines GL. The storage voltage Vst is supplied to the common circuit supply unit 76 and the second storage electrode Est2 that supply the common voltage Vcom to the driving circuit 74, the common electrode Ec, and the first storage electrode Cst1. The storage voltage supply unit 78 is provided.

액정표시패널(70)은 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 어레이 기판과 컬러필터 어레이가 형성된 컬러필터 어레이 기판이 액정층을 사이에 두고 합착되어 형성된다.The liquid crystal display panel 70 is formed by bonding a thin film transistor array substrate on which a thin film transistor array is formed and a color filter array substrate on which a color filter array is formed, with the liquid crystal layer interposed therebetween.

이 액정표시패널(70)의 박막 트랜지스터 어레이 기판에 형성된 데이터라인들(DL)과 게이트라인들(GL)은 상호 직교된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차부에 접속된 TFT는 게이트라인(GL)의 스캔펄스에 응답하여 데이터라인(DL)을 통해 공급된 데이터전압을 액정셀의 화소전극(Ep)에 공급하게 된다.The data lines DL and the gate lines GL formed on the thin film transistor array substrate of the liquid crystal display panel 70 are perpendicular to each other. The TFT connected to the intersection of the data lines DL and the gate lines GL receives the data voltage supplied through the data line DL in response to the scan pulse of the gate line GL. Ep).

액정표시패널(70)은 IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 같은 수평 전계 구동방식의 액정표시패널과 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드 같은 수직 전계 구동방식 액정표시패널로 대별된다.The liquid crystal display panel 70 is a horizontal field driving method such as IPS (In Plane Switching) mode, FFS (Fringe Field Switching) mode, and a vertical field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode. It is roughly classified into a liquid crystal display panel.

액정표시패널(70)이 수평 전계 구동방식인 경우, 박막 트랜지스터 어레이 기판에는 공통전극(Ec)이 더 형성되고, 컬러필터 어레이 기판에는 블랙 매트릭스 및 컬러필터 등이 형성된다. 화소전극(Ep)과 공통전극(Ec) 사이의 액정층에는 액정 캐패시터(Clc)가 형성되며, 화소전극(Ep)에 공급된 데이터전압과 공통전극(Ec)에 공급된 공통전압(Vcom)과의 전위차에 의한 수평 전계를 통해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다.When the liquid crystal display panel 70 is a horizontal electric field driving method, the common electrode Ec is further formed on the thin film transistor array substrate, and a black matrix, a color filter, and the like are formed on the color filter array substrate. The liquid crystal capacitor Clc is formed in the liquid crystal layer between the pixel electrode Ep and the common electrode Ec, and the data voltage supplied to the pixel electrode Ep and the common voltage Vcom supplied to the common electrode Ec. The liquid crystal having dielectric anisotropy rotates through the horizontal electric field due to the potential difference of to adjust the light transmittance.

액정표시패널(70)이 수직 전계 구동방식인 경우, 컬러필터 어레이 기판에는 블랙 매트릭스, 컬러필터 및 공통전극(Ec) 등이 형성된다. 화소전극(Ep)과 공통전극(Ec) 사이의 액정층에는 액정 캐패시터(Clc)가 형성되며, 화소전극(Ep)에 공급되는 데이터전압과 컬러필터 어레이 기판에 위치한 공통전극(Ec)에 공급되는 공통전압(Vcom)과의 전위차에 의한 수직 전계를 통해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다.When the liquid crystal display panel 70 is a vertical electric field driving method, a black matrix, a color filter, a common electrode Ec, and the like are formed on the color filter array substrate. The liquid crystal capacitor Clc is formed in the liquid crystal layer between the pixel electrode Ep and the common electrode Ec, and is supplied to the data voltage supplied to the pixel electrode Ep and the common electrode Ec located on the color filter array substrate. The liquid crystal having dielectric anisotropy rotates through a vertical electric field due to a potential difference from the common voltage Vcom to adjust the light transmittance.

이와 같은 액정표시패널(70)의 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 내측면상에는 액정의 프리틸트각을 결정하는 배향막이 더 형성된다. 또한, 액정셀 각각의 박막 트랜지스터 어레이 기판에는 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)가 더 형성된다. 제1 스토리지 캐패시터(Cst1)는 데이터전압이 공급된 화소전극(Ep)과 공통전압(Vcom)이 공급된 제1 스토리지전극(Est1) 사이에 형성되고, 제2 스토리지 캐패시터(Cst2)는 데이터전압이 공급된 화소전극(Ep)과 스토리지전압 공급부(78)로부터 스토리지전압(Vst)이 공급된 제2 스토리지전극(Est2) 사이에 형성된다. 이러 한 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)는 액정셀에 충전된 데이터전압을 일정하게 유지시킨다.A polarizing plate having an orthogonal optical axis is attached to the thin film transistor array substrate and the color filter array substrate of the liquid crystal display panel 70, and an alignment layer for determining the pretilt angle of the liquid crystal is further formed on the inner surface of the liquid crystal display panel 70. In addition, first and second storage capacitors Cst1 and Cst2 are further formed on the thin film transistor array substrate of each liquid crystal cell. The first storage capacitor Cst1 is formed between the pixel electrode Ep supplied with the data voltage and the first storage electrode Est1 supplied with the common voltage Vcom, and the second storage capacitor Cst2 has a data voltage. The pixel electrode Ep is formed between the supplied pixel electrode Ep and the second storage electrode Est2 supplied with the storage voltage Vst from the storage voltage supply unit 78. The first and second storage capacitors Cst1 and Cst2 maintain a constant data voltage charged in the liquid crystal cell.

데이터 구동회로(72)는 감마 전압을 이용하여 입력된 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하고 이 아날로그 데이터전압을 데이터라인들(DL)에 공급한다.The data driving circuit 72 converts the input digital video data into an analog data voltage using a gamma voltage and supplies the analog data voltage to the data lines DL.

게이트 구동회로(74)는 스캔펄스를 게이트라인들(GL)에 순차적으로 공급하여 데이터전압이 공급될 액정셀의 수평 라인을 선택한다. 다시 말해, 게이트 구동회로(74)는 게이트라인들(GL)에 순차적으로 스캔펄스를 공급함으로써 각 게이트라인들(GL)에 접속된 화소 스위칭소자(TFT)를 턴-온 또는 턴-오프시킨다. 턴-온된 화소 스위칭소자(TFT)는 데이터라인들(DL)과 화소전극(Ep)을 도통시킴으로써 화소전극(Ep)으로 데이터전압이 공급될 수 있도록 한다.The gate driving circuit 74 sequentially supplies scan pulses to the gate lines GL to select a horizontal line of a liquid crystal cell to which a data voltage is supplied. In other words, the gate driving circuit 74 turns on or off the pixel switching element TFT connected to the gate lines GL by sequentially supplying scan pulses to the gate lines GL. The turned-on pixel switching element TFT conducts the data voltages to the pixel electrode Ep by conducting the data lines DL and the pixel electrode Ep.

공통전압 공급부(76)는 공통전압(Vcom)을 발생하여 공통전극(Ec)과 제1 스토리지전극(Est1)에 공급하고, 스토리지전압 공급부(78)는 스토리지전압(Vst)을 발생하여 제2 스토리지전극(Est)에 공급한다. 즉, 본 발명의 제1 실시 예에 따른 액정표시장치는 두 개의 스토리지전극을 형성하여 스토리지 캐패시터의 용량을 증가시켜 액정표시장치가 안정적으로 구동될 수 있도록 한다. 뿐만 아니라 제2 스토리지전극(Est2)에 스토리지전압(Vst)을 공급하는 스토리지전압 공급부(78)를 별도로 형성함으로서, 공통전압(Vcom)과는 관계없이 스토리지전압(Vst)을 조정할 수 있다. 따라서, 본 발명의 제2 실시 예에 따른 액정표시장치는 제2 스토리지 캐패시터(Cst2)를 원하는 크기로 조정함으로써 ΔVp를 조정할 수 있다. 스토리지전 압(Vst)은 별도의 스토리지전압 공급부(78)를 형성하지 않고, 소스 인쇄회로기판에서 게이트 구동회로(74)로 공급되는 게이트 하이전압 또는 게이트 로우전압을 사용할 수도 있다.The common voltage supply unit 76 generates a common voltage Vcom to supply the common electrode Ec and the first storage electrode Est1, and the storage voltage supply unit 78 generates a storage voltage Vst to generate second storage. It supplies to the electrode Est. That is, the liquid crystal display according to the first exemplary embodiment of the present invention forms two storage electrodes to increase the capacity of the storage capacitor so that the liquid crystal display can be stably driven. In addition, the storage voltage supply unit 78 that supplies the storage voltage Vst to the second storage electrode Est2 may be separately formed to adjust the storage voltage Vst regardless of the common voltage Vcom. Therefore, the liquid crystal display according to the second exemplary embodiment of the present invention can adjust ΔVp by adjusting the second storage capacitor Cst2 to a desired size. The storage voltage Vst may use a gate high voltage or a gate low voltage supplied from the source printed circuit board to the gate driving circuit 74 without forming a separate storage voltage supply unit 78.

도 8은 본 발명의 제2 실시 예에 따른 액정표시장치에서 박막 트랜지스터 어레이 기판의 일부를 도시한 평면도이고, 도 9는 도 8의 Ⅲ-Ⅲ'선 및 Ⅳ-Ⅳ'선을 절취하여 도시한 단면도이다. 도 8 및 도 9에서는 수평 전계 구동방식의 박막 트랜지스터 어레이 기판을 예로 하고 있으나, 본 발명의 제2 실시 예는 수직 전계 구동방식에도 적용 가능하다.FIG. 8 is a plan view illustrating a portion of a thin film transistor array substrate in a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 9 is a cut-away view taken along lines III-III 'and IV-IV' of FIG. 8. It is a cross section. 8 and 9 illustrate a thin film transistor array substrate having a horizontal electric field driving method, but the second embodiment of the present invention can be applied to a vertical electric field driving method.

도 8 및 도 9를 통해, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판의 구조를 상세히 설명하도록 한다.8 and 9, the structure of the thin film transistor array substrate according to the second embodiment of the present invention will be described in detail.

도 8 및 도 9를 참조하면, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판은 하부 기판(244) 위에 게이트 절연막(246)을 사이에 두고 교차하게 형성된 게이트라인(202) 및 데이터라인(204)과, 그 교차부마다 형성된 TFT(206)와, 그 교차 구조로 마련된 액정셀에 수평 전계를 형성하도록 형성된 화소전극(214) 및 공통전극(216)과, 화소전극(214)과의 중첩부에 형성되어 제1 스토리지 캐패시터(228)를 형성하는 제1 스토리지전극(226)과, 화소전극(214)과의 중첩부에 형성되어 제2 스토리지 캐패시터(222)를 형성하는 제2 스토리지전극(218)을 구비한다.8 and 9, the thin film transistor array substrate according to the second exemplary embodiment of the present invention may include a gate line 202 and a data line intersecting a gate insulating layer 246 therebetween on a lower substrate 244. 204, the TFT 206 formed at each intersection thereof, the pixel electrode 214 and the common electrode 216 formed so as to form a horizontal electric field in the liquid crystal cell provided in the intersection structure, and the pixel electrode 214 overlapping each other. A second storage electrode 226 formed on the first storage electrode 226 to form a first storage capacitor 228 and an overlapping portion of the pixel electrode 214 to form a second storage capacitor 222. 218).

박막 트랜지스터(206)는 게이트라인(202)의 스캔펄스에 응답하여 데이터라인(204)의 데이터전압이 화소전극(214)에 공급될 수 있도록 한다. 이를 위하여, 박막 트랜지스터(206)는 게이트라인(202)에 접속된 게이트전극(208)과, 데이터라 인(204)에 접속된 드레인전극(210)과 화소전극(214)에 접속된 소스전극(212)을 구비한다. 또한, 박막 트랜지스터(206)는 게이트전극(208)과 게이트 절연막(246)을 사이에 두고 중첩되는 반도체층을 더 구비한다. 반도체층은 활성층(248)과 오믹접촉층(250)을 포함한다. 활성층(248)은 드레인전극(210)과 소스전극(212) 사이에 채널을 형성하며, 데이터라인(204)과도 중첨되게 형성된다. 오믹접촉층(250)은 활성층(248) 위에 형성되어, 데이터라인(204), 드레인전극(210) 및 소스전극(212)을 오믹접촉시킨다.The thin film transistor 206 allows the data voltage of the data line 204 to be supplied to the pixel electrode 214 in response to the scan pulse of the gate line 202. To this end, the thin film transistor 206 includes a gate electrode 208 connected to the gate line 202, a drain electrode 210 connected to the data line 204, and a source electrode connected to the pixel electrode 214. 212). The thin film transistor 206 further includes a semiconductor layer overlapping the gate electrode 208 with the gate insulating layer 246 interposed therebetween. The semiconductor layer includes an active layer 248 and an ohmic contact layer 250. The active layer 248 forms a channel between the drain electrode 210 and the source electrode 212 and is also overlapped with the data line 204. The ohmic contact layer 250 is formed on the active layer 248 to make ohmic contact with the data line 204, the drain electrode 210, and the source electrode 212.

화소전극(214)은 보호막(252)을 관통하는 제1 접촉홀(213)을 통해 박막 트랜지스터(206)의 소스전극(212)과 접속되어 액정셀에 형성된다. The pixel electrode 214 is connected to the source electrode 212 of the thin film transistor 206 through the first contact hole 213 penetrating the passivation layer 252 and is formed in the liquid crystal cell.

제1 및 제2 스토리지전극(226, 218)은 게이트라인(202), 게이트전극(208), 및 공통전극(216)과 동시에 형성되며 화소전극(214)의 일부와 게이트 절연막(246) 및 보호막(252)을 사이에 두고 중첩된다. 이러한 제1 및 제2 스토리지전극(228, 218)은 화소전극(214)과 제1 및 제2 스토리지 캐패시터(228, 222)를 형성한다. 제1 및 제2 스토리지 캐패시터(228, 222)는 화소전극(214)으로 공급되어 충전된 데이터전압이 다음 데이터전압이 공급될 때까지 안정적으로 유지되게 한다.The first and second storage electrodes 226 and 218 are formed at the same time as the gate line 202, the gate electrode 208, and the common electrode 216, and a part of the pixel electrode 214, the gate insulating layer 246, and the passivation layer. Overlaid with 252 in between. The first and second storage electrodes 228 and 218 form the pixel electrode 214 and the first and second storage capacitors 228 and 222. The first and second storage capacitors 228 and 222 are supplied to the pixel electrode 214 so that the charged data voltage is stably maintained until the next data voltage is supplied.

제1 스토리지전극(226)은 공통전극(216)과 접속되어 공통전압을 공급받지만, 제2 스토리지전극(218)은 공통전극(216)과는 개별적으로 스토리지전압을 공급받기 때문에 서로 접속되지 않고 절연된다. 따라서, 제2 스토리지전극(218)이 공통전극(216) 또는 제1 스토리지전극(226)과 교차되는 경우, 절연된 구조를 가진다. 공통전극(216)과 제2 스토리지전극(218)의 교차부(224)에서 공통전극(216)과 제2 스 토리지전극(218) 중 하나는 분리되어 형성된다. 도 8 및 도 9에서는 제2 스토리지전극(218)을 분리 형성한 구조를 도시하고 있다. 먼저, 제2 스토리지전극(218)이 게이트라인(202), 게이트전극(208), 공통전극(216), 및 제1 스토리지전극(226)과 동시에 형성되며, 이때 공통전극(216)과의 교차부(224)에서는 분리되게 형성된다. 이후, 데이터라인(204), 드레인전극(210) 및 소스전극(212)과 함께 보조 스토리지전극(220)이 형성된다. 보조 스토리지전극(220)은 제2 접촉홀들(219)을 통해 제2 스토리지전극(218)에 접속되어 분리된 제2 스토리지전극(218)을 도통시킨다.The first storage electrode 226 is connected to the common electrode 216 to receive a common voltage, but the second storage electrode 218 is not connected to each other because the storage voltage is independently supplied to the common electrode 216. do. Therefore, when the second storage electrode 218 crosses the common electrode 216 or the first storage electrode 226, the second storage electrode 218 has an insulated structure. At the intersection 224 of the common electrode 216 and the second storage electrode 218, one of the common electrode 216 and the second storage electrode 218 is formed separately. 8 and 9 illustrate a structure in which the second storage electrodes 218 are separated from each other. First, the second storage electrode 218 is formed at the same time as the gate line 202, the gate electrode 208, the common electrode 216, and the first storage electrode 226, and intersects with the common electrode 216. In the part 224 is formed to be separated. Thereafter, the auxiliary storage electrode 220 is formed along with the data line 204, the drain electrode 210, and the source electrode 212. The auxiliary storage electrode 220 is connected to the second storage electrode 218 through the second contact holes 219 to conduct the second storage electrode 218 separated therefrom.

도 10은 반도체층(151)이 형성된 스토리지 캐패시터(122)를 도시한 단면도로써, 도 6에 도시된 스토리지 캐패시터(122), 즉 화소전극(114)과 스토리지전극(118) 사이에 반도체층(151)이 형성된 예를 나타내고 있다. 도 10에서 보호막(152)은 화소전극(114)과 스토리지전극(118)이 중첩되는 영역에 개구부를 가지고 있으며, 게이트 절연막(146)도 보호막(152)과 같이 화소전극(114)과 스토리지전극(118)이 중첩되는 영역에 개구부를 가질 수 있다. 이러한 반도체층(151)은 아모퍼스 실리콘 등으로 형성된 활성층을 포함하며, 보호막(152) 및 게이트 절연막(146)에 비해 유전율이 높아 스토리지 캐패시터(122)의 용량을 높여준다. 도 10에서는 본 발명의 제1 실시 예에 따른 액정표시장치를 예로 하여 설명하고 있으나, 반도체층(151)은 본 발명의 제2 실시 예에 따른 액정표시장치의 스토리지 캐패시터에도 적용 가능하다.FIG. 10 is a cross-sectional view illustrating the storage capacitor 122 having the semiconductor layer 151 formed therebetween, and the semiconductor capacitor 151 between the storage capacitor 122 illustrated in FIG. 6, that is, the pixel electrode 114 and the storage electrode 118. ) Is shown. In FIG. 10, the passivation layer 152 has an opening in a region where the pixel electrode 114 and the storage electrode 118 overlap with each other. The gate insulating layer 146 also has the pixel electrode 114 and the storage electrode ( 118 may have an opening in an overlapping area. The semiconductor layer 151 includes an active layer formed of amorphous silicon and the like, and has a higher dielectric constant than the passivation layer 152 and the gate insulating layer 146, thereby increasing the capacity of the storage capacitor 122. 10 illustrates the liquid crystal display according to the first embodiment of the present invention as an example, the semiconductor layer 151 may be applied to the storage capacitor of the liquid crystal display according to the second embodiment of the present invention.

도 11은 노멀리 블랙 모드(Nomally black mode)의 액정표시장치에서 스토리지전압(Vst)에 따른 스토리지 캐패시터(Cst)의 크기를 나타내는 도면으로, 도 3의 그래프에 비해 스토리지전압(Vst)을 높게 설정한 경우를 나타낸다. A' 지점은 화이트계조에 대한 정극성의 데이터전압이 공급되는 지점을, B' 지점은 화이트계조에 대한 부극성의 데이터전압이 공급되는 지점을, C' 지점은 블랙계조에 대한 정극성의 데이터전압이 공급되는 지점을, D' 지점은 블랙계조에 대한 부극성의 데이터전압이 공급되는 지점을 각각 도시하고 있다.FIG. 11 is a diagram illustrating the size of the storage capacitor Cst according to the storage voltage Vst in the liquid crystal display of the normally black mode. The storage voltage Vst is set higher than that of the graph of FIG. 3. One case is shown. Point A 'is the point where the positive data voltage is supplied to the white tone, B' point is the point where the negative data voltage is supplied to the white tone, and C 'point is the positive data voltage for the black tone. The point to be supplied is shown, and the point D 'is a point at which a negative data voltage for black gradation is supplied.

도 11을 참조하면, 블랙계조에서 정극성일 때와, 부극성일 때 모두 스토리지 캐패시터(Cst)의 크기가 커졌음을 알 수 있다. 또한, 블랙계조에서 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때의 평균 스토리지 캐패시터(Cst)의 크기가 화이트계조에서 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때의 평균 스토리지 캐패시터(Cst)의 크기보다 크다. 노멀리 블랙 모드에서는 블랙계조에서보다 화이트계조에서 데이터전압이 크기 때문에 화이트계조에서 액정 캐패시터(Clc)의 크기가 더 크다. 즉, 본 발명에 따르면 스토리지 캐패시터(Cst)의 크기 조정이 가능하기 때문에 블랙계조에서 액정 캐패시터(Clc)의 크기가 작은만큼 스토리지 캐패시터(Cst)의 크기를 크게 조정하여 화이트계조일 때와 블랙계조일 때의 ΔVp를 동일하게 조정할 수 있다. 또한, 스토리지 캐패시터(Cst)의 크기 조정이 가능하기 때문에, ΔVp의 크기를 줄여 화질을 향상시킬 수 있다.Referring to FIG. 11, it can be seen that the size of the storage capacitor Cst is increased both in the positive gray and the negative polarity in the black gradation. In addition, when the positive data voltage is supplied in the black gradation and the average storage capacitor Cst when the negative data voltage is supplied, the positive data voltage is supplied in the white gradation and the negative data voltage is supplied. Is larger than the average storage capacitor (Cst). In the normally black mode, the liquid crystal capacitor Clc is larger in the white gray because the data voltage is larger in the white gray than in the black gray. That is, according to the present invention, since the size of the storage capacitor Cst can be adjusted, the size of the storage capacitor Cst is largely adjusted so that the size of the liquid crystal capacitor Clc is small in the black gradation, and thus the white gradation and the black gradation. Can be adjusted in the same manner. In addition, since the size of the storage capacitor Cst can be adjusted, the image quality can be improved by reducing the size of ΔVp.

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치와 그 구동방법은 스토리지전극에 스토리지전압을 공급하는 스토리지전압 공급부와, 공통전극에 공통전압을 공급하는 공통전압 공급부를 구비하고, 각각 다른 전압을 스토리지전극과 공통전극에 공급함으로써, 스토리지 캐패시터를 조정할 수 있다.As described above, the liquid crystal display and the driving method thereof according to an exemplary embodiment of the present invention include a storage voltage supply unit supplying a storage voltage to the storage electrode, and a common voltage supply unit supplying a common voltage to the common electrode, respectively. By supplying a voltage to the storage electrode and the common electrode, the storage capacitor can be adjusted.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (9)

화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함하는 액정표시패널;A liquid crystal display panel including a liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, and a storage capacitor for maintaining a voltage of the liquid crystal cell; 상기 공통전극에 공통전압을 공급하는 공통전압 공급부; 및A common voltage supply unit supplying a common voltage to the common electrode; And 상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며,A storage voltage supply unit supplying a storage voltage to the storage electrode of the storage capacitor, 상기 스토리지 캐패시터는, The storage capacitor, 상기 화소전극, 상기 화소전극과 대향한 스토리지전극, 및 상기 화소전극과 상기 스토리지전극 사이에 형성된 반도체층을 포함하며,And a semiconductor layer formed between the pixel electrode, the storage electrode facing the pixel electrode, and the pixel electrode and the storage electrode. 상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며,The storage electrode is formed to be separated from the intersection with the common electrode, 상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 하는 액정표시장치.And the storage electrodes separated from each other are connected to each other through an auxiliary storage electrode formed together with the source and drain electrodes of the thin film transistor. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 박막 트랜지스터는 활성층과 오믹접촉층을 포함한 반도체층을 포함하고; The thin film transistor includes a semiconductor layer including an active layer and an ohmic contact layer; 상기 스토리지 캐패시터의 반도체층은 상기 활성층만을 포함하는 것을 특징으로 하는 액정표시장치.And the semiconductor layer of the storage capacitor includes only the active layer. 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 상기 공통전극에 접속되어 상기 액정셀의 전압을 유지시키기 위한 제1 스토리지 캐패시터, 및 상기 공통전극과 분리되어 상기 액정셀의 전압을 유지시키기 위한 제2 스토리지 캐패시터를 포함한 액정표시패널;A liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, a first storage capacitor connected to the common electrode to maintain a voltage of the liquid crystal cell, and separated from the common electrode A liquid crystal display panel including a second storage capacitor to maintain a voltage of the liquid crystal cell; 상기 공통전극과 상기 제1 스토리지 캐패시터에 공통전압을 공급하는 공통전압 공급부; 및A common voltage supply unit supplying a common voltage to the common electrode and the first storage capacitor; And 상기 제2 스토리지 캐패시터에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며, A storage voltage supply unit supplying a storage voltage to the second storage capacitor; 상기 제1 스토리지 캐패시터는, The first storage capacitor, 상기 화소전극, 및 상기 화소전극과 대향한 제1 스토리지전극을 포함하며, The pixel electrode and a first storage electrode facing the pixel electrode; 상기 제2 스토리지 캐패시터는, The second storage capacitor, 상기 화소전극, 상기 화소전극과 대향한 제2 스토리지전극, 및 상기 화소전극과 상기 제2 스토리지전극 사이에 형성된 반도체층을 포함하며,The pixel electrode, a second storage electrode facing the pixel electrode, and a semiconductor layer formed between the pixel electrode and the second storage electrode, 상기 제2 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며,The second storage electrode is formed to be separated from the intersection with the common electrode, 상기 분리되도록 형성된 제2 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 하는 액정표시장치.And the second storage electrodes formed to be separated are connected to each other through an auxiliary storage electrode formed together with the source and drain electrodes of the thin film transistor. 삭제delete 삭제delete 제 4 항에 있어서,5. The method of claim 4, 상기 박막 트랜지스터는 활성층과 오믹접촉층을 포함한 반도체층을 포함하고; The thin film transistor includes a semiconductor layer including an active layer and an ohmic contact layer; 상기 제2 스토리지 캐패시터의 반도체층은 상기 활성층만을 포함하는 것을 특징으로 하는 액정표시장치.The semiconductor layer of the second storage capacitor includes only the active layer. 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함한 액정표시장치의 구동방법에 있어서, A driving method of a liquid crystal display device comprising a liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, and a storage capacitor for maintaining a voltage of the liquid crystal cell. 상기 공통전극에 공통전압을 공급하는 단계; 및Supplying a common voltage to the common electrode; And 상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 단계를 포함하고,Supplying a storage voltage to a storage electrode of the storage capacitor, 상기 공통전압과 상기 스토리지전압은 서로 다르며,The common voltage and the storage voltage are different from each other, 상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며,The storage electrode is formed to be separated from the intersection with the common electrode, 상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 하는 액정표시장치의 구동방법. And the storage electrodes formed to be separated are connected to each other through an auxiliary storage electrode formed together with the source and drain electrodes of the thin film transistor. 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 상기 공통전극에 접속되어 상기 액정셀의 전압을 유지시키기 위한 제1 스토리지 캐패시터를 포함한 액정표시장치의 구동방법에 있어서, Driving a liquid crystal display device including a liquid crystal cell driven by an electric field between a pixel electrode and a common electrode, a thin film transistor connected to the pixel electrode, and a first storage capacitor connected to the common electrode to maintain a voltage of the liquid crystal cell. In the method, 상기 화소전극에 접속되고 상기 공통전극과 분리되어 상기 액정셀의 전압을 유지시키기 위한 제2 스토리지 캐패시터를 포함한 액정표시패널을 형성하는 단계; Forming a liquid crystal display panel connected to the pixel electrode and separated from the common electrode, the liquid crystal display panel including a second storage capacitor to maintain a voltage of the liquid crystal cell; 상기 공통전극과 상기 제1 스토리지 캐패시터에 공통전압을 공급하는 단계; 및Supplying a common voltage to the common electrode and the first storage capacitor; And 상기 제2 스토리지 캐패시터에 스토리지전압을 공급하는 단계를 포함하고;Supplying a storage voltage to the second storage capacitor; 상기 공통전압과 상기 스토리지전압은 서로 다르며,The common voltage and the storage voltage are different from each other, 상기 제1 스토리지 캐패시터는, The first storage capacitor, 상기 화소전극, 및 상기 화소전극과 대향한 제1 스토리지전극을 포함하며, The pixel electrode and a first storage electrode facing the pixel electrode; 상기 제2 스토리지 캐패시터는, The second storage capacitor, 상기 화소전극, 상기 화소전극과 대향한 제2 스토리지전극, 및 상기 화소전극과 상기 제2 스토리지전극 사이에 형성된 반도체층을 포함하며,The pixel electrode, a second storage electrode facing the pixel electrode, and a semiconductor layer formed between the pixel electrode and the second storage electrode, 상기 제2 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며,The second storage electrode is formed to be separated from the intersection with the common electrode, 상기 분리되도록 형성된 제2 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 하는 액정표시장치의 구동방법.And the second storage electrodes formed to be separated are connected to each other through an auxiliary storage electrode formed together with the source and drain electrodes of the thin film transistor.
KR1020070036034A 2007-04-12 2007-04-12 Liquid crystal display device and driving method thereof Active KR101340998B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070036034A KR101340998B1 (en) 2007-04-12 2007-04-12 Liquid crystal display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070036034A KR101340998B1 (en) 2007-04-12 2007-04-12 Liquid crystal display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20080092570A KR20080092570A (en) 2008-10-16
KR101340998B1 true KR101340998B1 (en) 2013-12-13

Family

ID=40153520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036034A Active KR101340998B1 (en) 2007-04-12 2007-04-12 Liquid crystal display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR101340998B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188976B1 (en) 2014-01-09 2020-12-10 삼성디스플레이 주식회사 Display panel and method of driving the same
KR102207037B1 (en) * 2014-09-17 2021-01-26 엘지디스플레이 주식회사 Liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040016185A (en) * 2002-08-16 2004-02-21 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and method of dirving the same
KR20050064368A (en) * 2003-12-23 2005-06-29 엘지.필립스 엘시디 주식회사 Liquid crystal display device and driving method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040016185A (en) * 2002-08-16 2004-02-21 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and method of dirving the same
KR20050064368A (en) * 2003-12-23 2005-06-29 엘지.필립스 엘시디 주식회사 Liquid crystal display device and driving method thereof

Also Published As

Publication number Publication date
KR20080092570A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US7916108B2 (en) Liquid crystal display panel with color washout improvement and applications of same
JP3639830B2 (en) Liquid crystal display
US7812896B2 (en) Liquid crystal display and driving method thereof
US6166714A (en) Displaying device
KR101243789B1 (en) LCD and drive method thereof
KR101497494B1 (en) Liquid crystal display and driving method thereof
KR101623593B1 (en) Liquid crystal display
US8810491B2 (en) Liquid crystal display with color washout improvement and method of driving same
KR20080023015A (en) Array substrate, display device having same and driving method of display device
US20100045884A1 (en) Liquid Crystal Display
KR101752780B1 (en) Liquid crystal display device and method of driving the same
US20070146291A1 (en) Active matrix liquid crystal display and driving method
US6961100B2 (en) Liquid crystal display and driving device thereof
KR101340998B1 (en) Liquid crystal display device and driving method thereof
KR20020022318A (en) Liquid Crystal Display Device
US8766888B2 (en) In plane switching mode liquid crystal display device
US20160035322A1 (en) Liquid crystal display device and driving method thereof
KR20160091528A (en) Display device and driving method for display device using the same
KR101123075B1 (en) Method of compensating kickback voltage and liquid crystal display using the save
US20060145988A1 (en) Active matrix liquid crystal display
US7253870B2 (en) Liquid crystal display having a bimetal layer allowing the first substrate to selectively make contact with the ITO layer
KR20120114108A (en) Array substrate for thin film transistor
KR100922296B1 (en) LCD Display
KR20060029101A (en) Thin film transistor array substrate
KR101420438B1 (en) Liquid Crystal Display

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070412

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120329

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070412

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130531

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131111

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131206

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131209

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171116

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181114

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20211116

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20221115

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20231115

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241118

Start annual number: 12

End annual number: 12