[go: up one dir, main page]

KR101357142B1 - Semiconductor package and method of manufacturing the same - Google Patents

Semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR101357142B1
KR101357142B1 KR1020110122390A KR20110122390A KR101357142B1 KR 101357142 B1 KR101357142 B1 KR 101357142B1 KR 1020110122390 A KR1020110122390 A KR 1020110122390A KR 20110122390 A KR20110122390 A KR 20110122390A KR 101357142 B1 KR101357142 B1 KR 101357142B1
Authority
KR
South Korea
Prior art keywords
lead
frame
substrate
semiconductor package
bending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110122390A
Other languages
Korean (ko)
Other versions
KR20130056667A (en
Inventor
정진욱
김현주
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020110122390A priority Critical patent/KR101357142B1/en
Publication of KR20130056667A publication Critical patent/KR20130056667A/en
Application granted granted Critical
Publication of KR101357142B1 publication Critical patent/KR101357142B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 패키지의 제조 방법은 리드 프레임의 리드를 절곡하는 제1 절곡 단계, 기판에 형성된 홀에 상기 리드의 절곡된 부분을 결합하여 상기 리드의 절곡된 부분이 상기 홀을 관통하도록 결합하는 결합 단계, 및 상기 리드 프레임이 결합된 상기 기판 상에 몰딩부를 형성하여 상기 리드 프레임을 고정시키는 몰딩 단계를 포함한다.A method of manufacturing a semiconductor package includes a first bending step of bending a lead of a lead frame, a joining step of coupling the bent portion of the lead to a hole formed in a substrate so that the bent portion of the lead penetrates the hole, and And forming a molding unit on the substrate to which the lead frame is coupled to fix the lead frame.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}Technical Field [0001] The present invention relates to a semiconductor package,

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 신뢰성을 향상시킬 수 있는 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a semiconductor package and a method for manufacturing the same that can improve the reliability.

최근, 휴대폰 및 태블릿 PC와 같은 모바일 전자기기의 성장에 따라, 전자기기의 소형화가 요구되고 있다. 하나의 반도체 패키지 내에 다수의 반도체 칩을 적층하거나 또는 개별 반도체 패키지들을 적층하여 고 집적도를 구현하고 있으며, 이에 따라, 로직 패키지와 메모리 패키지가 하나의 패키지로 구현되는 적층형 반도체 패키지(package on package: POP)가 제안되고 있다. In recent years, with the growth of mobile electronic devices such as mobile phones and tablet PCs, miniaturization of electronic devices is required. High semiconductor density is achieved by stacking a plurality of semiconductor chips in a single semiconductor package or by stacking individual semiconductor packages. Accordingly, a package on package (POP) in which a logic package and a memory package are implemented as one package ) Is proposed.

일반적으로 적층형 반도체 패키지가 외부 회로와 연결되는데 있어서는, 솔더볼 형식이 사용된다. 이러한 솔더볼 형식의 경우 외부 회로와 연결되는 부분의 접촉 불량에 의해 신뢰성이 낮아지는 문제점을 가지고 있다. 이에 반해, 리드를 이용하여 외부 회로와 연결되는 적층형 반도체 패키지가 존재하는데, 이 경우에는 리드가 기판 하부에 존재하여 제조 공정상 기판 하부에 리드를 부착하는 공정을 필요로 하는 문제가 있었다.In general, when the stacked semiconductor package is connected to an external circuit, a solder ball type is used. In the case of such a solder ball type, there is a problem in that reliability is lowered due to a poor contact of a part connected to an external circuit. On the other hand, there is a stacked semiconductor package that is connected to an external circuit by using a lead. In this case, the lead is present in the lower part of the substrate, which requires a process of attaching the lead to the lower part of the substrate.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 신뢰성이 향상된 반도체 패키지를 제공하는 것이다.Accordingly, the technical problem of the present invention was conceived in this respect, and an object of the present invention is to provide a semiconductor package with improved reliability.

본 발명의 다른 목적은 제조 공정이 단순화된 상기 반도체 패키지의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the semiconductor package, in which the manufacturing process is simplified.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 반도체 패키지의 제조 방법은 리드 프레임의 리드를 절곡하는 제1 절곡 단계, 기판에 형성된 홀에 상기 리드의 절곡된 부분을 결합하여 상기 리드의 절곡된 부분이 상기 홀을 관통하도록 결합하는 결합 단계, 및 상기 리드 프레임이 결합된 상기 기판 상에 몰딩부를 형성하여 상기 리드 프레임을 고정시키는 몰딩 단계를 포함한다.According to an embodiment of the present invention, a method of manufacturing a semiconductor package includes a first bending step of bending a lead of a lead frame, and coupling the bent portion of the lead to a hole formed in a substrate. And a bonding step of coupling the bent portion to penetrate the hole, and a molding step of forming a molding part on the substrate to which the lead frame is coupled to fix the lead frame.

본 발명의 일 실시예에 있어서, 상기 반도체 패키지의 제조 방법은 상기 기판에 결합된 상기 리드를 절곡하는 제2 절곡 단계를 더 포함할 수 있다.In an embodiment, the method of manufacturing the semiconductor package may further include a second bending step of bending the lead coupled to the substrate.

본 발명의 일 실시예에 있어서, 상기 리드 프레임의 상기 프레임은 사각 테 형상을 가지고, 상기 리드는 상기 프레임의 내부 공간으로 돌출되며 복수 개 형성되며, 상기 제1 절곡 단계는 상기 리드를 상기 직각으로 절곡하여 상기 기판과 수직방향이 되도록 하며, 제2 절곡 단계는 상기 리드를 직각으로 절곡하여 상기 기판과 수평을 이루도록 할 수 있다.In one embodiment of the present invention, the frame of the lead frame has a rectangular rim shape, the lead is formed into a plurality of protruding into the inner space of the frame, the first bending step is the lead at the right angle It may be bent so as to be perpendicular to the substrate, and in the second bending step, the lead may be bent at a right angle to be parallel to the substrate.

본 발명의 일 실시예에 있어서, 상기 리드 프레임이 결합되고 상기 몰딩부가 형성된 상기 기판에서, 상기 프레임, 상기 프레임에 대응하는 상기 기판의 일부 및 상기 프레임에 대응하는 상기 몰딩부의 일부를 절단하는 절단 단계를 더 포함할 수 있다.The cutting step of cutting the frame, a part of the substrate corresponding to the frame and a part of the molding part corresponding to the frame, in the substrate in which the lead frame is coupled and the molding part is formed, according to an embodiment of the present invention. It may further include.

본 발명의 일 실시예에 있어서, 상기 리드 프레임의 상기 프레임은 상기 리드의 두께 보다 두껍게 형성되어, 상기 결합 단계에서 상기 리드의 절곡되지 않은 부분이 상기 기판과 이격되고 상기 프레임은 상기 기판과 접촉하며, 상기 몰딩 단계에서 상기 리드의 절곡되지 않은 부분과 상기 기판 사이에 상기 몰딩부가 형성될 수 있다.In one embodiment of the present invention, the frame of the lead frame is formed thicker than the thickness of the lead, so that in the joining step the unbent portion of the lead is spaced apart from the substrate and the frame is in contact with the substrate The molding part may be formed between the unbent portion of the lead and the substrate in the molding step.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 반도체 패키지는 회로가 인쇄되고, 홀이 형성된 기판, 상기 기판상에 적층되고 상기 회로와 전기적으로 연결되는 칩, 상기 홀을 관통하고 상기 회로와 전기적으로 연결되는 리드, 및 상기 기판, 상기 칩 및 상기 리드의 일부를 커버하여 지지하는 몰딩부를 포함한다.A semiconductor package according to an embodiment for realizing the object of the present invention described above is a circuit printed circuit board, a hole formed substrate, a chip stacked on the substrate and electrically connected to the circuit, penetrates the circuit through the hole And a lead electrically connected to the substrate, and a molding part covering and supporting the substrate, the chip, and a portion of the lead.

본 발명의 일 실시예에 있어서, 상기 리드는 상기 리드가 상기 기판을 관통하는 부분 전후로 절곡될 수 있다. In one embodiment of the present invention, the lead may be bent before and after a portion through which the lead penetrates the substrate.

이와 같은 반도체 패키지 및 이의 제조 방법에 따르면, 반도체 패키지와 외부 회로의 연결에 있어서 리드를 사용하여 솔더볼 구조를 이용한 연결에 비해 보다 높은 신뢰성을 가질 수 있다. According to the semiconductor package and the manufacturing method thereof, it is possible to have a higher reliability than the connection using a solder ball structure using a lead in the connection of the semiconductor package and the external circuit.

또한, 반도체 패키지의 기판을 관통하는 리드는, 반도체 패키지를 커버하는 몰딩부에 의해 견고하게 고정될 수 있다. In addition, the lead penetrating the substrate of the semiconductor package may be firmly fixed by a molding part covering the semiconductor package.

도 1은 본 발명의 일 실시예에 따른 리드 프레임의 평면도이다.
도 2는 도 1의 I-I’ 선을 따라 절단한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 제1 절곡 단계를 설명하기 위한 리드 프레임의 평면도이다.
도 4는 도 3의 II-II’ 선을 따라 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 패키지 적층 단계를 설명하기 위한 반도체 패키지의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 결합 단계를 설명하기 위한 반도체 패키지의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 몰딩 단계 및 절단 단계를 설명하기 위한 반도체 패키지의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 제2 절곡 단계를 설명하기 위한 반도체 패키지의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 리드 프레임의 단면도이다.
도 10은 도 9의 리드 프레임을 이용한 몰딩 단계 및 절단 단계를 설명하기 위한 반도체 패키지의 단면도이다.
도 11은 도 9의 리드 프레임을 이용한 제2 절곡 단계를 설명하기 위한 반도체 패키지의 단면도이다.1 is a plan view of a lead frame according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.
3 is a plan view of a lead frame for explaining a first bending step according to an embodiment of the present invention.
4 is a cross-sectional view taken along line II-II 'of FIG.
5 is a cross-sectional view of a semiconductor package for describing a package stacking step according to an embodiment of the present invention.
6 is a cross-sectional view of a semiconductor package for describing a bonding step according to an embodiment of the present invention.
7 is a cross-sectional view of a semiconductor package for describing a molding step and a cutting step according to an embodiment of the present invention.
8 is a cross-sectional view of a semiconductor package for describing a second bending step according to an embodiment of the present invention.
9 is a cross-sectional view of a lead frame according to another embodiment of the present invention.
10 is a cross-sectional view of a semiconductor package for describing a molding step and a cutting step using the lead frame of FIG. 9.
FIG. 11 is a cross-sectional view of a semiconductor package for describing a second bending step using the lead frame of FIG. 9.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다. While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the term "comprises" or "comprising ", etc. is intended to specify that there is a stated feature, figure, step, operation, component, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 리드 프레임의 평면도이다. 도 2는 도 1의 I-I’ 선을 따라 절단한 단면도이다.1 is a plan view of a lead frame according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 1 및 2를 참조하면, 본 실시예에 따른 리드 프레임(100)은 프레임(110) 및 리드(120)를 포함한다. 1 and 2, the lead frame 100 according to the present embodiment includes a frame 110 and a lead 120.

상기 프레임(110)은 사각 테 형상으로 형성된다. 상기 프레임(110)은 반도체 패키지 제조에 필요한 상기 리드(120)가 기판에 결합하는 과정에서 상기 리드(120)의 위치를 고정하고 제조공정을 단순화 하기 위한 부분으로, 반도체 패키지가 완성되는 경우 제거되는 부분이다. 상기 프레임(110)은 금속 재질로 형성될 수 있다.The frame 110 is formed in a rectangular frame shape. The frame 110 is a part for fixing the position of the lead 120 and simplifying a manufacturing process in the process of coupling the lead 120 required for manufacturing the semiconductor package to the substrate, and is removed when the semiconductor package is completed. Part. The frame 110 may be formed of a metal material.

상기 리드(120)은 상기 프레임(110)의 내부 방향으로 형성된다. 사각 테 형상의 상기 프레임(110)의 내부 공간 방향으로 상기 리드(120)가 돌출되어 형성되며, 상기 프레임(110) 상에 복수 개 형성될 수 있다. 상기 리드(120)는 상기 프레임(110)과 같은 재질로 형성될 수 있다. 즉 상기 리드(120)는 금속을 포함할 수 있다. 따라서 반도체 패키지가 완성되는 경우, 상기 반도체 패키지의 내부 회로와 상기 반도체 패키지 외부의 외부 회로를 전기적으로 연결하는 역할을 할 수 있다.The lead 120 is formed in the inner direction of the frame 110. The lead 120 may protrude in an inner space direction of the frame 110 having a rectangular frame shape, and a plurality of leads may be formed on the frame 110. The lead 120 may be formed of the same material as the frame 110. That is, the lead 120 may include a metal. Accordingly, when the semiconductor package is completed, the semiconductor package may serve to electrically connect an internal circuit of the semiconductor package and an external circuit external to the semiconductor package.

도 3은 본 발명의 일 실시예에 따른 제1 절곡 단계를 설명하기 위한 리드 프레임의 평면도이다. 도 4는 도 3의 II-II’ 선을 따라 절단한 단면도이다.3 is a plan view of a lead frame for explaining a first bending step according to an embodiment of the present invention. 4 is a cross-sectional view taken along the line II-II ′ of FIG. 3.

도 3 및 4를 참조하면, 상기 제1 절곡 단계(S1)에서는, 상기 리드(120)가 기판 상의 홀에 삽입될 수 있도록 상기 리드(120)를 상기 리드 프레임(100)이 형성하는 평면에 수직한 방향인 제1 방향(D1)으로 절곡한다. 따라서 상기 리드 (120)는 상기 기판 상의 홀에 대응되는 부분에서 직각으로 접힌 형상이 된다. 3 and 4, in the first bending step S1, the lead 120 is perpendicular to a plane on which the lead frame 100 is formed so that the lead 120 can be inserted into a hole on a substrate. It bends in one direction (D1) which is one direction. Therefore, the lead 120 is folded at a right angle at a portion corresponding to the hole on the substrate.

도 5는 본 발명의 일 실시예에 따른 패키지 적층 단계를 설명하기 위한 반도체 패키지의 단면도이다.5 is a cross-sectional view of a semiconductor package for describing a package stacking step according to an embodiment of the present invention.

도 5를 참조하면, 상기 적층 단계(S2)에서는, 상기 리드 프레임(100)이 결합될 기판(200)에 멀티칩 패키징을 수행한다. Referring to FIG. 5, in the stacking step S2, multichip packaging is performed on the substrate 200 to which the lead frame 100 is to be coupled.

상기 기판(200) 상에는 회로(미도시)가 형성되고, 상기 리드(120)가 결합될 부분에 홀(210)이 형성된다. 예를 들어, 상기 홀(210)은 복수개의 상기 리드들(120)이 결합될 부분에 복수 개 형성될 수 있다. 상기 기판(200)은 회로가 인쇄된 인쇄회로기판일 수 있다. 상기 기판(200) 상에 제1 칩(310), 제2 칩(320), 제3 칩(330), 제4 칩(340)을 순차적으로 적층한다. 상기 제1 내지 4 칩들(310, 320, 330, 340) 사이에는 접착층(350)이 형성되어 상기 제1 내지 4 칩들(310, 320, 330, 340)을 서로 고정 시킬 수 있다. 상기 제1 내지 4 칩들(310, 320, 330, 340)은 상기 기판(200) 상에 형성된 상기 회로와 전기적으로 연결된다. 예를 들면, 상기 제1 내지 4 칩들(310, 320, 330, 340)에는 각각 연결단자(미도시)가 형성되어 와이어(360)에 의해 상기 기판(200)과 전기적으로 연결될 수 있다. 또는 솔더볼을 이용하여 상기1 내지 4 칩들(310, 320, 330, 340) 및 상기 기판(200) 상의 상기 회로가 전기적으로 연결될 수 있다. 상기 적층 단계(S2)는 상기 리드 프레임(100)을 결합하기 위한 상기 기판(200)을 준비하는 단계이다.A circuit (not shown) is formed on the substrate 200, and a hole 210 is formed in a portion to which the lead 120 is coupled. For example, a plurality of holes 210 may be formed at a portion to which the plurality of leads 120 are coupled. The substrate 200 may be a printed circuit board on which a circuit is printed. The first chip 310, the second chip 320, the third chip 330, and the fourth chip 340 are sequentially stacked on the substrate 200. An adhesive layer 350 may be formed between the first to fourth chips 310, 320, 330, and 340 to fix the first to fourth chips 310, 320, 330, and 340. The first to fourth chips 310, 320, 330, and 340 are electrically connected to the circuit formed on the substrate 200. For example, connection terminals (not shown) may be formed on the first to fourth chips 310, 320, 330, and 340, respectively, and may be electrically connected to the substrate 200 by a wire 360. Alternatively, the circuits on the 1 to 4 chips 310, 320, 330, and 340 and the substrate 200 may be electrically connected using solder balls. The stacking step (S2) is a step of preparing the substrate 200 for joining the lead frame 100.

도 6은 본 발명의 일 실시예에 따른 결합 단계를 설명하기 위한 반도체 패키지의 단면도이다.6 is a cross-sectional view of a semiconductor package for describing a bonding step according to an embodiment of the present invention.

도 6을 참조하면, 상기 결합 단계(S3)에서는, 상기 기판(200)의 상기 홀(210)에 상기 리드 프레임(100)의 상기 리드(120)의 구부러진 부분이 관통하여 결합한다. 상기 홀(210)에는 상기 기판(200)의 상기 회로가 연결되는 패턴이 형성되어 상기 리드(120)가 상기 홀(210)을 관통하며 접촉하여 상기 회로에 전기적으로 연결된다. 상기 리드(120)와 상기 회로가 전기적으로 연결되도록 추가적인 납땜(soldering) 또는 와이어링(wiring)이 이루어질 수 있다. Referring to FIG. 6, in the bonding step S3, the bent portion of the lead 120 of the lead frame 100 penetrates through the hole 210 of the substrate 200. A pattern is formed in the hole 210 to which the circuit of the substrate 200 is connected, and the lead 120 penetrates through the hole 210 to be electrically connected to the circuit. Additional soldering or wiring may be made to electrically connect the lead 120 and the circuit.

도 7은 본 발명의 일 실시예에 따른 몰딩 단계 및 절단 단계를 설명하기 위한 반도체 패키지의 단면도이다.7 is a cross-sectional view of a semiconductor package for describing a molding step and a cutting step according to an embodiment of the present invention.

도 7을 참조하면, 상기 몰딩 단계(S4)에서는, 상기 리드(120)가 결합되고 상기 제1 내지 4제 칩들(310, 320, 330, 340)이 적층된 상기 기판(200)을 몰딩부(400)가 커버하도록 몰딩한다.Referring to FIG. 7, in the molding step S4, the lead part 200 is coupled and the substrate 200 on which the first to fourth chip chips 310, 320, 330, and 340 are stacked is molded ( Molded to cover 400.

상기 몰딩부(400)는 상기 제1 내지 4제 칩들(310, 320, 330, 340), 상기 와이어(360) 및 상기 기판(200)을 커버하여 보호하는 역할을 한다. 상기 리드 프레임(110)과 상기 리드(120)의 일부, 즉 상기 기판(200)의 제1 내지 4제 칩들(310, 320, 330, 340)이 적층된 면 상에 위치하는 상기 리드(120)의 일부는 상기 몰딩부(400)에 의해 커버되어 고정된다. 상기 몰딩부(400)가 상기 리드(120)의 일부를 커버하게 되어 상기 리드(120)가 상기 기판(200)에 결합된 상태로 고정될 수 있다. 상기 몰딩부(150)는 몰딩 수지의 경화에 의해 형성될 수 있고, 예를 들면, 상기 몰딩부(150)는 에폭시 몰딩 콤파운드(epoxy molding compound: EMC)일 수 있다The molding part 400 covers and protects the first to fourth chip chips 310, 320, 330, and 340, the wire 360, and the substrate 200. The lead 120 positioned on a surface where the lead frame 110 and a part of the lead 120, that is, the first to fourth chips 310, 320, 330, and 340 of the substrate 200 are stacked. A part of the cover is fixed by the molding part 400. The molding part 400 covers a part of the lead 120 so that the lead 120 is fixed to the substrate 200. The molding part 150 may be formed by curing of a molding resin. For example, the molding part 150 may be an epoxy molding compound (EMC).

상기 절단 단계(S5)에서는, 상기 몰딩부(400)를 형성한 후, 상기 리드 프레임(100)의 상기 프레임(110) 부분을 절단한다. 따라서, 상기 프레임(110)에 대응하는 상기 기판(200)의 일부 및 상기 몰딩부(400)의 일부가 함께 절단된다. 예를 들면, 절단선(C-C’)을 따라 절단될 수 있다. 이에 따라 복수개의 상기 리드(120)는 서로 분리될 수 있다.In the cutting step S5, after the molding part 400 is formed, a portion of the frame 110 of the lead frame 100 is cut. Therefore, a part of the substrate 200 and a part of the molding part 400 corresponding to the frame 110 are cut together. For example, it may be cut along a cutting line C-C '. Accordingly, the plurality of leads 120 may be separated from each other.

도 8은 본 발명의 일 실시예에 따른 제2 절곡 단계를 설명하기 위한 반도체 패키지의 단면도이다. 8 is a cross-sectional view of a semiconductor package for describing a second bending step according to an embodiment of the present invention.

도 8을 참조하면, 상기 제2 절곡 단계(S6)에서는, 상기 제1 방향으로 절곡된 상기 리드(120)의 일부를 상기 기판(200)과 평행하게 다시 절곡한다. 예를 들면, 상기 리드(120)의 단면은 ‘ㄷ’ 형태 일 수 있다. 상기 리드(120)의 다시 절곡된 부분은 반도체 패키지가 외부와 전기적으로 연결되기 위한 단자 역할을 한다. 외부와 상기 리드(120)에 의해 연결되므로, 솔더볼 형태의 연결 구조 보다 안정적으로 연결되어 신뢰성이 향상될 수 있다. Referring to FIG. 8, in the second bending step S6, a part of the lead 120 bent in the first direction is bent again in parallel with the substrate 200. For example, the cross section of the lead 120 may have a form of 'ㄷ'. The bent portion of the lead 120 again serves as a terminal for the semiconductor package to be electrically connected to the outside. Since it is connected by the outside and the lead 120, it is more stable than the solder ball-type connection structure can be improved reliability.

도 9는 본 발명의 다른 실시예에 따른 리드 프레임의 단면도이다.9 is a cross-sectional view of a lead frame according to another embodiment of the present invention.

도 9를 참조하면, 상기 리드 프레임(101)은 프레임(111) 및 리드(121)를 제외하면, 도 1 내지 4에서 설명된 리드 프레임(100)과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.Referring to FIG. 9, the lead frame 101 is substantially the same as the lead frame 100 described with reference to FIGS. 1 to 4 except for the frame 111 and the lead 121. Therefore, redundant description will be omitted.

상기 프레임(111)은 사각 테 형상으로 형성된다. 상기 프레임(111)은 반도체 패키지 제조에 필요한 상기 리드(121)가 기판에 결합하는 과정에서 상기 리드(121)의 위치를 고정하고 제조공정을 단순화하기 위한 부분으로, 반도체 패키지가 완성되는 경우 제거되는 부분이다. 상기 프레임(111)은 금속 재질로 형성될 수 있다.The frame 111 is formed in a rectangular frame shape. The frame 111 is a part for fixing the position of the lead 121 and simplifying a manufacturing process in the process of coupling the lead 121 necessary for manufacturing the semiconductor package to the substrate, and is removed when the semiconductor package is completed. Part. The frame 111 may be formed of a metal material.

상기 리드(121)은 상기 프레임(111)의 내부 방향으로 형성된다. 사각 테 형상의 상기 프레임(111)의 내부 공간 방향으로 상기 리드(121)가 돌출되어 형성되며, 상기 프레임(111) 상에 복수 개 형성될 수 있다. 상기 리드(121)는 상기 프레임(111)과 같은 재질로 형성될 수 있다. 즉 상기 리드(121)는 금속을 포함할 수 있다. 따라서 반도체 패키지가 완성되는 경우, 상기 반도체 패키지의 내부 회로와 상기 반도체 패키지 외부의 외부 회로를 전기적으로 연결하는 역할을 할 수 있다. 상기 프레임(111)은 상기 리드 (121) 보다 두껍게 형성된다. 즉 상기 리드(121)와 상기 프레임(111)이 연결되는 부분은 단면에서 볼 때 단차가 형성된다.The lead 121 is formed in an inner direction of the frame 111. The lead 121 may protrude in an inner space direction of the frame 111 having a rectangular frame shape, and a plurality of leads 121 may be formed on the frame 111. The lead 121 may be formed of the same material as the frame 111. That is, the lead 121 may include a metal. Accordingly, when the semiconductor package is completed, the semiconductor package may serve to electrically connect an internal circuit of the semiconductor package and an external circuit external to the semiconductor package. The frame 111 is formed thicker than the lead 121. That is, the step where the lead 121 is connected to the frame 111 is formed in cross section.

도 10은 도 9의 리드 프레임을 이용한 몰딩 단계 및 절단 단계를 설명하기 위한 반도체 패키지의 단면도이다. 10 is a cross-sectional view of a semiconductor package for describing a molding step and a cutting step using the lead frame of FIG. 9.

도 10을 참조하면, 상기 몰딩 단계(S4’) 및 상기 절단 단계(S5’)에서는 상기 리드 프레임(101)을 이용하는 것을 제외하고는 상기 도 7에서 설명된 몰딩 단계(S4) 및 절단 단계(S5)와 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.Referring to FIG. 10, in the molding step S4 ′ and the cutting step S5 ′, the molding step S4 and the cutting step S5 described in FIG. 7 except for using the lead frame 101 are performed. Is substantially the same as Therefore, redundant description will be omitted.

상기 몰딩 단계(S4’)에서는, 상기 리드(121)가 결합되고 상기 제1 내지 4제 칩들(310, 320, 330, 340)이 적층된 상기 기판(200)을 몰딩부(400)가 커버하도록 몰딩한다. 상기 리드 프레임(101)의 상기 프레임(111)은 상기 리드(121)의 두께보다 두껍기 때문에 상기 프레임(111)은 상기 기판(200)과 접촉하나, 상기 리드(121)는 상기 기판(200) 상의 상기 홀(210)을 관통 하는 부분을 제외하면 상기 기판(200)과 접촉하지 않는다. 따라서 상기 몰딩 단계(S4’)에서 형성된 몰딩부(400)의 일부는 상기 리드(121)와 상기 기판(200) 사이에 형성된다. In the molding step S4 ′, the molding unit 400 covers the substrate 200 on which the leads 121 are coupled and the first to fourth fourth chips 310, 320, 330, and 340 are stacked. Mold. Since the frame 111 of the lead frame 101 is thicker than the thickness of the lead 121, the frame 111 is in contact with the substrate 200, but the lead 121 is on the substrate 200. Except for a portion that penetrates the hole 210, the substrate 200 is not in contact with the substrate 200. Therefore, a part of the molding part 400 formed in the molding step S4 ′ is formed between the lead 121 and the substrate 200.

상기 절단 단계(S5’)에서는 상기 몰딩부(400)를 형성한 후, 상기 리드 프레임(101)의 상기 프레임(111) 부분을 절단한다. 따라서, 상기 프레임(111)에 대응하는 상기 기판(200)의 일부 및 상기 몰딩부(400)의 일부가 함께 절단된다. 예를 들면, 절단선(C-C’)을 따라 절단될 수 있다. 이에 따라 복수개의 상기 리드(120)는 서로 분리될 수 있다. 한편, 상기 리드(121)는 상기 프레임(111) 보다 얇게 형성되므로, 절단면을 기준으로 상기 기판(200)과 접촉하지 않는다. 즉 상기 기판(200)과 상기 리드(121) 사이에 몰딩부(400) 일부가 형성된다. 이에 따라 상기 리드(121)는 상기 몰딩부(400)에 의해 감싸져 보다 견고하게 고정될 수 있다.In the cutting step (S5 ′), after the molding part 400 is formed, a portion of the frame 111 of the lead frame 101 is cut. Therefore, a part of the substrate 200 and a part of the molding part 400 corresponding to the frame 111 are cut together. For example, it may be cut along a cutting line C-C '. Accordingly, the plurality of leads 120 may be separated from each other. On the other hand, since the lead 121 is formed thinner than the frame 111, the lead 121 does not contact the substrate 200 based on the cut surface. That is, a part of the molding part 400 is formed between the substrate 200 and the lead 121. Accordingly, the lead 121 may be wrapped by the molding part 400 to be more firmly fixed.

도 11은 도 9의 리드 프레임을 이용한 제2 절곡 단계를 설명하기 위한 반도체 패키지의 단면도이다.FIG. 11 is a cross-sectional view of a semiconductor package for describing a second bending step using the lead frame of FIG. 9.

도 11을 참조하면, 상기 제2 절곡 단계(S6’)는 상기 리드 프레임(101)을 사용하는 것을 제외하고는 도 7에서 설명한 제2 절곡 단계(S6)과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.Referring to FIG. 11, the second bending step S6 ′ is substantially the same as the second bending step S6 described with reference to FIG. 7 except for using the lead frame 101. Therefore, redundant description will be omitted.

상기 리드 프레임(101)은 도 1 내지 4에서 설명된 리드 프레임(100)과 유사하게, 제1 절곡 단계(S1), 적층 단계(S2), 결합 단계(S3), 몰딩 단계(S4’), 절단 단계(S5’), 제2 절곡 단계(S6’)를 거쳐 반도체 패키지(501)를 생성하는데 이용할 수 있다.Similar to the lead frame 100 described with reference to FIGS. 1 to 4, the lead frame 101 includes a first bending step S1, a stacking step S2, a joining step S3, a molding step S4 ′, The semiconductor package 501 may be used to generate the semiconductor package 501 through a cutting step S5 ′ and a second bending step S6 ′.

본 발명에 따른 반도체 패키지 및 이의 제조 방법은 반도체 패키지와 외부 회로의 연결에 있어서 리드를 사용하여 솔더볼 구조를 이용한 연결에 비해 보다 높은 신뢰성을 가질 수 있다. The semiconductor package according to the present invention and a method of manufacturing the same may have higher reliability than a connection using a solder ball structure by using a lead in connection between the semiconductor package and an external circuit.

또한, 제1 절곡 단계, 결합 단계, 몰딩 단계 및 제2 절곡 단계를 포함하여, 상기 반도체 패키지 제조공정을 단순화 시킬 수 있다.In addition, the semiconductor package manufacturing process may be simplified by including a first bending step, a bonding step, a molding step, and a second bending step.

또한, 반도체 패키지의 기판을 관통하는 리드는, 반도체 패키지를 커버하는 몰딩부에 의해 견고하게 고정될 수 있다. In addition, the lead penetrating the substrate of the semiconductor package may be firmly fixed by a molding part covering the semiconductor package.

100: 리드 프레임 110: 프레임
120: 리드 200: 기판
310: 제1 칩 320: 제2 칩
330: 제3 칩 340: 제4 칩
350: 접착층 360: 와이어
400: 몰딩부 500: 반도체 패키지100: lead frame 110: frame
120: lead 200: substrate
310: first chip 320: second chip
330: third chip 340: fourth chip
350: adhesive layer 360: wire
400: molding part 500: semiconductor package

Claims (7)

리드 프레임의 리드를 절곡하는 제1 절곡 단계;
기판에 형성된 홀에 상기 리드의 절곡된 부분을 결합하여 상기 리드의 절곡된 부분이 상기 홀을 관통하도록 결합하는 결합 단계;
상기 리드 프레임이 결합된 상기 기판 상에 몰딩부를 형성하여 상기 리드 프레임을 고정시키는 몰딩 단계; 및
상기 리드 프레임이 결합되고 상기 몰딩부가 형성된 상기 기판에서, 상기 프레임, 상기 프레임에 대응하는 상기 기판의 일부 및 상기 프레임에 대응하는 상기 몰딩부의 일부를 절단하는 절단 단계를 포함하고,
상기 리드 프레임의 상기 프레임은 상기 리드의 두께 보다 두껍게 형성되어, 상기 결합 단계에서 상기 리드의 절곡되지 않은 부분이 상기 기판과 이격되고 상기 프레임은 상기 기판과 접촉하며,
상기 몰딩 단계에서 상기 리드의 절곡되지 않은 부분과 상기 기판 사이에 상기 몰딩부가 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.A first bending step of bending the lead of the lead frame;
Coupling the bent portions of the leads to the holes formed in the substrate so that the bent portions of the leads penetrate the holes;
A molding step of forming a molding part on the substrate to which the lead frame is coupled to fix the lead frame; And
Cutting the frame, a part of the substrate corresponding to the frame and a part of the molding part corresponding to the frame, from the substrate on which the lead frame is coupled and the molding part is formed,
The frame of the lead frame is formed thicker than the thickness of the lead, so that in the joining step, an unbent portion of the lead is spaced apart from the substrate and the frame is in contact with the substrate,
And the molding part is formed between the unbent portion of the lead and the substrate in the molding step. 제 1항에 있어서, 상기 기판에 결합된 상기 리드를 절곡하는 제2 절곡 단계를 더 포함하는 반도체 패키지의 제조 방법.The method of claim 1, further comprising a second bending step of bending the lead coupled to the substrate. 제 2항에 있어서, 상기 리드 프레임의 상기 프레임은 사각 테 형상을 가지고, 상기 리드는 상기 프레임의 내부 공간으로 돌출되며 복수 개 형성되며, 상기 제1 절곡 단계는 상기 리드를 직각으로 절곡하여 상기 기판과 수직방향이 되도록 하며, 제2 절곡 단계는 상기 리드를 직각으로 절곡하여 상기 기판과 수평을 이루도록 하는 것을 특징으로 하는 반도체 패키지의 제조방법. 3. The method of claim 2, wherein the frame of the lead frame has a rectangular frame shape, the leads protrude into an inner space of the frame, and a plurality of leads are formed, and the first bending step is performed by bending the leads at right angles to the substrate. And a second bending step so that the lead is bent at a right angle to be parallel to the substrate. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110122390A 2011-11-22 2011-11-22 Semiconductor package and method of manufacturing the same Expired - Fee Related KR101357142B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110122390A KR101357142B1 (en) 2011-11-22 2011-11-22 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110122390A KR101357142B1 (en) 2011-11-22 2011-11-22 Semiconductor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130056667A KR20130056667A (en) 2013-05-30
KR101357142B1 true KR101357142B1 (en) 2014-02-04

Family

ID=48664640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110122390A Expired - Fee Related KR101357142B1 (en) 2011-11-22 2011-11-22 Semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101357142B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102851252B1 (en) * 2025-02-04 2025-09-01 (주)쎄미하우 Semiconductor package with top-side base plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031696A (en) * 1998-07-14 2000-01-28 Sharp Corp Mold for mounting metal terminals
US20060192273A1 (en) * 2005-02-25 2006-08-31 Texas Instruments Incorporated Integrated circuit package and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031696A (en) * 1998-07-14 2000-01-28 Sharp Corp Mold for mounting metal terminals
US20060192273A1 (en) * 2005-02-25 2006-08-31 Texas Instruments Incorporated Integrated circuit package and method of manufacture thereof

Also Published As

Publication number Publication date
KR20130056667A (en) 2013-05-30

Similar Documents

Publication Publication Date Title
US7777351B1 (en) Thin stacked interposer package
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
US7902650B2 (en) Semiconductor package and method for manufacturing the same
US8508048B2 (en) Semiconductor device utilizing a package on package structure and manufacturing method thereof
KR20120078390A (en) Stack type semiconductor package and method of fabricating the same
US10504857B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US20090065911A1 (en) Semiconductor package and manufacturing method thereof
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20130008666A (en) Semiconductor package and method of manufacturing the same
KR20130084866A (en) Molded semiconductor package on both sides
KR20120056624A (en) Semiconductor package
KR101450758B1 (en) Integrated circuit package
US20070228542A1 (en) Stacked integrated circuit
KR101357142B1 (en) Semiconductor package and method of manufacturing the same
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20090118159A (en) Mold for manufacturing semiconductor package and manufacturing method of semiconductor package using same
KR101708870B1 (en) Stacked semiconductor package and method for manufacturing the same
CN220774356U (en) Semiconductor device
JP6764661B2 (en) Methods for Manufacturing 3D Electronic Modules with External Interconnect Leads
KR20140115017A (en) Semiconductor package having power integrity metal line structure preventing warpage function and a method for production thereof
KR20140092018A (en) Semiconductor stack package having reverse interposer and a method for production thereof
KR101217126B1 (en) Stack semiconductor package and method of manufacturing the same
KR101384342B1 (en) semiconductor package
KR101259754B1 (en) Stack chip semiconductor package and manufacturing method thereof
KR100818077B1 (en) How to manufacture this laminated package using alignment pins

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170124

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170124