KR101474641B1 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- KR101474641B1 KR101474641B1 KR1020130056471A KR20130056471A KR101474641B1 KR 101474641 B1 KR101474641 B1 KR 101474641B1 KR 1020130056471 A KR1020130056471 A KR 1020130056471A KR 20130056471 A KR20130056471 A KR 20130056471A KR 101474641 B1 KR101474641 B1 KR 101474641B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- damping
- elastic member
- damping portion
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 모듈에 관한 것이다. 본 발명의 실시 예에 따른 반도체 모듈은 반도체 소자가 실장된 기판, 기판의 타측에 형성된 방열 부재 및 기판의 일측에 형성되어 기판과 체결되는 하우징을 포함하며, 하우징은 몸체가 기판과 대향되는 내벽으로부터 연장되도록 형성되며, 몸체의 타단에 탄성 부재가 형성되고, 탄성 부재가 기판의 일측을 압박하는 압박 부재를 포함할 수 있다.The present invention relates to a semiconductor module. A semiconductor module according to an embodiment of the present invention includes a substrate on which a semiconductor device is mounted, a heat radiation member formed on the other side of the substrate, and a housing formed on one side of the substrate and fastened to the substrate. An elastic member may be formed at the other end of the body, and the elastic member may include a pressing member for pressing one side of the substrate.
Description
본 발명은 반도체 모듈에 관한 것이다.
The present invention relates to a semiconductor module.
반도체 기술의 급속한 발전으로 인하여 반도체 소자가 괄목할만한 성장을 이루고 있다. 이와 함께 반도체 소자 등의 전자 소자를 인쇄회로기판에 미리 실장하여 패키지로 구성하는 SIP(System In Package), CSP(Chip Sized Package), FCP(Flip Chip Package) 등의 반도체 패키지에 대한 개발이 활발히 이루어지고 있다. 이와 같은 반도체 패키지는 반도체 소자로부터 발생하는 열의 우수한 방출능력과 고압서의 절연능력이 요구된다. 방열 문제를 해결하기 위해 열전도 특성이 좋은 금속재료를 이용하여 여러 가지 형태의 패키지 기판을 제작하고자 노력하고 있다. 최근에는 양극산화를 이용하여 반도체 소자의 열 방출을 극대화하기 위한 패키지 기판에 대한 연구가 진행되고 있다. 종래의 패키지 기판은 관통홀이 형성된 알루미늄 기판 표면에 양극 산화막을 형성한다. 이때, 관통홀의 내벽에도 양극 산화막이 형성된다.(미국등록특허 제7947906호)Due to the rapid development of semiconductor technology, semiconductor devices have achieved considerable growth. In addition, semiconductor packages such as SIP (System In Package), CSP (Chip Sized Package), and FCP (Flip Chip Package) in which electronic devices such as semiconductor devices are mounted on a printed circuit board in advance are actively developed ought. Such a semiconductor package is required to have excellent ability to discharge heat generated from semiconductor devices and to insulate the high voltage. In order to solve the heat dissipation problem, various attempts have been made to fabricate various types of package substrates by using a metal material having good heat conduction characteristics. Recently, a package substrate for maximizing heat dissipation of a semiconductor device using anodic oxidation is being studied. A conventional package substrate forms an anodic oxide film on the surface of an aluminum substrate having a through-hole formed therein. At this time, an anodic oxide film is also formed on the inner wall of the through hole (US Patent No. 7947906).
이와 같이 형성된 패키지 기판은 하우징과 결합될 때, 하우징과 결합되는 부위에 가해지는 힘에 의해서 기판에 휨이 발생할 수 있다. 또한, 패키지 기판에 실장되는 반도체 소자에서 발생하는 열에 의해서 휨이 발생할 수 있다.
When the package substrate thus formed is engaged with the housing, the substrate may be warped by a force applied to a portion to be coupled with the housing. In addition, warping may occur due to heat generated in the semiconductor device mounted on the package substrate.
본 발명의 일 측면에 따르면, 기판의 휨을 억제하여 기판과 방열 부재의 접촉 면적을 증가시킬 수 있는 반도체 모듈을 제공하는 데 있다.According to an aspect of the present invention, there is provided a semiconductor module capable of increasing a contact area between a substrate and a heat radiation member by suppressing warping of the substrate.
본 발명의 다른 측면에 따르면, 기판에 일정한 압력을 가해 기판과 방열 부재의 접촉 면적을 증가시켜 방열 성능을 향상시킬 수 있는 반도체 모듈을 제공하는 데 있다.
According to another aspect of the present invention, there is provided a semiconductor module capable of increasing a contact area between a substrate and a heat dissipating member by applying a predetermined pressure to the substrate to improve heat dissipation performance.
본 발명의 실시 예에 따르면, 반도체 소자가 실장된 기판, 기판의 타측에 형성된 방열 부재 및 기판의 일측에 형성되어 기판과 체결되는 하우징을 포함하며, 하우징은 몸체가 기판과 대향되는 내벽으로부터 연장되도록 형성되며, 몸체의 타단에 탄성 부재가 형성되고, 탄성 부재가 기판의 일측을 압박하는 압박 부재를 포함하는 반도체 모듈이 제공된다.According to an embodiment of the present invention, there is provided a semiconductor device comprising a substrate on which a semiconductor device is mounted, a heat dissipating member formed on the other side of the substrate, and a housing formed on one side of the substrate and fastened to the substrate such that the body extends from the inner wall facing the substrate And an elastic member is formed at the other end of the body, and the elastic member presses the one side of the substrate.
탄성 부재는 스프링(spring)일 수 있다.The elastic member may be a spring.
압박 부재는 몸체의 타단과 탄성 부재의 일단 사이에 형성된 댐핑 부재를 더 포함할 수 있다.The pressing member may further include a damping member formed between the other end of the body and one end of the elastic member.
댐핑 부재는 몸체의 타단과 연결된 제1 댐핑부, 탄성 부재의 일단과 연결된 제2 댐핑부 및 제1 댐핑부와 제2 댐핑부 사이에 형성되어 절곡된 형태로 형성된 절곡부를 포함할 수 있다.The damping member may include a first damping portion connected to the other end of the body, a second damping portion connected to one end of the elastic member, and a bent portion formed between the first damping portion and the second damping portion and formed in a bent shape.
제1 댐핑부와 제2 댐핑부는 동일 선상에 위치할 수 있다.The first damping portion and the second damping portion may be located on the same line.
제1 댐핑부와 제2 댐핑부는 평행 선상에 위치할 수 있다.The first damping portion and the second damping portion may be located on a parallel line.
압박 부재는 하나 이상 형성될 수 있다.More than one pressing member may be formed.
탄성 부재는 기판의 일측에 삽입될 수 있다.The elastic member can be inserted into one side of the substrate.
압박 부재는 하우징과 일체형으로 형성될 수 있다.The pressing member may be formed integrally with the housing.
방열 부재는 히트싱크(heat sink)일 수 있다.The heat dissipating member may be a heat sink.
상기 기판은 인쇄회로기판, 세라믹 기판 및 금속 기판 중 하나일 수 있다.The substrate may be one of a printed circuit board, a ceramic substrate, and a metal substrate.
상기 반도체 소자는 전력 소자 및 제어 소자 중 적어도 하나를 포함할 수 있다.The semiconductor device may include at least one of a power device and a control device.
기판은 회로 패턴을 포함할 수 있다.The substrate may comprise a circuit pattern.
기판은 압박 부재가 접촉 또는 삽입되는 패드를 더 포함할 수 있다.
The substrate may further include a pad to which the pressing member is contacted or inserted.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor can properly define the concept of a term in order to describe its invention in the best possible way Should be construed in accordance with the principles and meanings and concepts consistent with the technical idea of the present invention.
본 발명의 실시 예에 따른 반도체 모듈은 기판의 휨을 억제하여 기판과 방열 부재의 접촉 면적을 증가시킬 수 있다.The semiconductor module according to the embodiment of the present invention can suppress the warping of the substrate and increase the contact area between the substrate and the heat radiation member.
본 발명의 실시 예에 따른 반도체 모듈은 기판에 일정한 압력을 가해 기판과 방열 부재의 접촉 면적을 증가시켜 방열 성능을 향상시킬 수 있다.
The semiconductor module according to the embodiment of the present invention can increase the contact area between the substrate and the heat dissipating member by applying a certain pressure to the substrate, thereby improving the heat dissipation performance.
도1은 본 발명의 실시 예에 따른 반도체 모듈을 나타낸 예시도이다.
도2는 본 발명의 실시 예에 따른 압박 부재의 댐핑 부재를 나타낸 예시도이다.
도3은 본 발명의 다른 실시 예에 따른 압박 부재의 댐핑 부재를 나타낸 예시도이다.
도4는 본 발명의 실시 예에 따른 압박 부재의 탄성 부재를 나타낸 예시도이다.1 is an exemplary view showing a semiconductor module according to an embodiment of the present invention.
2 is an exemplary view showing a damping member of a pressing member according to an embodiment of the present invention.
3 is an exemplary view showing a damping member of a pressing member according to another embodiment of the present invention.
4 is an exemplary view showing an elastic member of a pressing member according to an embodiment of the present invention.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. It will be further understood that terms such as " first, "" second," " one side, "" other," and the like are used to distinguish one element from another, no. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, detailed description of related arts which may unnecessarily obscure the gist of the present invention will be omitted.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도1은 본 발명의 실시 예에 따른 반도체 모듈을 나타낸 예시도이다.1 is an exemplary view showing a semiconductor module according to an embodiment of the present invention.
도1을 참조하면, 반도체 모듈(100)은 기판(110), 방열 부재(120) 및 하우징(130)을 포함한다.Referring to FIG. 1, a
기판(110)은 일측에 반도체 소자가 실장될 수 있다. 기판(110)은 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속기판 수 있으나, 특별히 이에 한정되는 것은 아니다.The semiconductor element may be mounted on one side of the
기판(110)은 절연층에 1층 이상의 회로가 형성된 인쇄회로기판일 수 있다.The
절연층으로는 수지 절연층이 사용될 수 있다. 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다. 회로는 회로 기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면, 제한 없이 적용 가능할 수 있다. 일반적으로 회로는 구리로 형성될 수 있다.As the insulating layer, a resin insulating layer may be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, for example, a prepreg can be used, And / or photo-curing resin may be used, but the present invention is not limited thereto. The circuit can be applied without limitations as long as it is used as a conductive metal for a circuit in the circuit board field. Generally, the circuit can be formed of copper.
세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있다. 예를 들어, 금속계 질화물은 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있다. 또한, 세라믹 재료는 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있다. 상술한 세라믹 기판의 재료는 예시로, 특별히 이에 한정되는 것은 아니다.The ceramic substrate may be made of a metal-based nitride or a ceramic material. For example, the metal-based nitride may comprise aluminum nitride (AlN) or silicon nitride (SiN). Further, the ceramic material may include aluminum oxide (Al 2 O 3 ) or beryllium oxide (BeO). The material of the above-mentioned ceramic substrate is, for example, not particularly limited to this.
금속 기판으로는 비교적 저가로 손쉽게 얻을 수 있으며, 열전달 특성이 우수한 금속으로 형성될 수 있다. 예를 들어, 금속 기판은 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다.The metal substrate can be easily obtained at a relatively low cost and can be formed of a metal having excellent heat transfer characteristics. For example, the metal substrate may be aluminum (Al) or an aluminum alloy.
양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성될 수 있다. 양극산화층은 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 가질 수 있다. 이와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.The anodic oxide layer can be produced by, for example, immersing a metal substrate made of aluminum or an aluminum alloy in an electrolyte solution such as boric acid, phosphoric acid, sulfuric acid, chromic acid, etc., applying a positive electrode to a metal substrate, and applying a negative electrode to the electrolytic solution. The anodization layer has an insulating performance, but can have a relatively high heat transfer characteristic of about 10 to 30 W / mk. Thus, the anodic oxidation layer produced using aluminum or an aluminum alloy may be an aluminum anodic oxide film (Al 2 O 3 ).
양극산화층은 절연성을 갖기 때문에, 회로층 형성이 가능하다. 또한, 양극산화층은 일반적인 절연층보다 얇은 두께로 형성가능하기 때문에, 방열 성능이 향상됨과 동시에 박형화가 가능하다.Since the anodic oxidation layer has an insulating property, a circuit layer can be formed. Further, since the anodization layer can be formed to have a thickness smaller than that of a general insulating layer, the heat radiation performance can be improved and the thickness can be reduced.
반도체 소자는 전력 반도체 소자와 제어 반도체 소자 중 적어도 하나가 될 수 있다. 예를 들어, 전력 반도체 소자는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등이 될 수 있다. 또한, 제어 반도체 소자는 제어 IC(Control Integrated Circuit)이 될 수 있다. 반도체 소자의 종류와 개수는 이에 한정되지 않으며, 당업자에 의해서 용이하게 변경될 수 있다.The semiconductor device may be at least one of a power semiconductor device and a control semiconductor device. For example, the power semiconductor device may be an insulated gate bipolar transistor (IGBT), a diode, or the like. Further, the control semiconductor element may be a control integrated circuit (IC). The type and number of semiconductor devices are not limited to these, and can be easily changed by those skilled in the art.
또한, 기판(110)은 회로 패턴(111)을 포함할 수 있다. 회로 패턴(111)은 전기 신호 전송을 위한 통상의 회로일 수 있다. In addition, the
또한, 기판(110)은 압박 부재(140)가 접촉 또는 삽입되는 패드(115)를 포함할 수 있다.Further, the
이와 같이 기판(110)에 형성되는 회로 패턴(111) 및 패드(115)의 구성은 당업자에 의해서 용이하게 삭제 또는 추가될 수 있다.The structure of the
기판(110)의 테두리 영역에는 제1 체결부(112)가 형성될 수 있다. 제1 체결부(112)를 통해서 기판(110)이 하우징(130) 또는 방열 부재(120)와 체결될 수 있다. 예를 들어, 제1 체결부(112)는 관통공 형태로 형성될 수 있다.The
방열 부재(120)는 기판(110)의 타측에 형성될 수 있다. 방열 부재(120)는 기판(110) 또는 반도체 소자에서 발생하는 열을 외부로 방출하기 위한 구성부이다. 예를 들어, 방열 부재(120)는 히트싱크(heat sink)가 될 수 있다. 방열 부재(120)는 기판(110)과 접촉 물질로 결합될 수 있다. 그러나 이에 한정되는 것은 아니다.방열 부재(120)는 기판(110)과 나사와 같은 체결 부재로 결합될 수 있다. 또한, 방열 부재(120)는 기판(110) 및 하우징(130)과 동시에 결합될 수 있다.The
하우징(130)은 기판(110)의 일측에 형성될 수 있다. 하우징(130)은 기판(110) 및 반도체 소자 등과 같은 하우징(130) 내부에 위치한 구성부를 보호하기 위해 형성되는 구성부이다. 따라서 하우징(130)은 기판(110)을 둘러싸도록 형성될 수 있다. 하우징(130)의 테두리 영역에는 제2 체결부(132)가 형성될 수 있다. 여기서, 하우징(130)의 테두리는 기판(110)의 일측과 접합하는 부분일 수 있다. 제2 체결부(132)는 기판(110)의 제1 체결부(112)와 동일 선상에 위치하도록 형성될 수 있다. 여기서, 기판(110)의 제1 체결부(112)와 하우징(130)의 제2 체결부(132)에 체결 부재가 동시에 삽입되어 기판(110)과 하우징(130)이 결합될 수 있다. 여기서, 체결 부재는 나사가 될 수 있다. 그러나 체결 부재의 종류는 이에 한정되는 것은 아니다. 또한, 기판(110)의 제1 체결부(112)와 하우징(130)의 제2 체결부(132)의 형태도 이에 한정되는 것은 아니다. 즉, 체결부 및 체결 부재는 기판(110)과 하우징(130)을 결합할 수 있는 것이라면 어느 형태로도 형성 될 수 있다.The
하우징(130)은 압박 부재(140)를 포함한다. 압박 부재(140)는 하나 이상 형성될 수 있다. 압박 부재(140)는 하우징(130)이 기판(110)에 결합될 때, 기판(110)을 압박하여 기판(110)의 휨 발생을 최소화 할 수 있다. 이와 같은 압박 부재(140)에 의해서 기판(110)을 방열 부재(120)쪽으로 가압하여 기판(110)의 들뜸을 방지하고, 기판(110)과 방열 부재(120) 접촉면적을 증가시킬 수 있다. 또한, 압박 부재(140)에 의해서 기판(110)과 방열 부재(120)의 접촉면적을 증가시켜, 방열 성능을 향상시킬 수 있다. 압박 부재(140)는 몸체(141)와 탄성 부재(146)를 포함할 수 있다. The
몸체(141)는 기판(110)과 대향되는 하우징(130)의 내벽으로부터 연장되도록 형성될 수 있다. 몸체(141)의 타단에 탄성 부재(146)가 형성될 수 있다. The
탄성 부재(146)의 일측은 몸체(141)의 타단과 연결되며, 타측은 기판(110)의 일측을 압박하도록 형성될 수 있다. 탄성 부재(146)는 기판(110)의 일측 상에서 기판(110)을 압박할 수 있다. 또는 탄성 부재(146)는 기판(110)의 일측 내부에 삽입되어 기판(110)을 압박할 수 있다. 탄성 부재(146)는 탄성력에 의해서 기판(110)의 휨 정도에 상관없이 적절한 힘으로 기판(110)을 가압할 수 있다. 예를 들어, 탄성 부재(146)는 스프링(spring)이 될 수 있다. 탄성 부재(146)는 스프링뿐만 아니라, 기판(110)의 휨 정도에 따라 압축되는 어느 것도 될 수 있다.One side of the
또한, 압박 부재(140)는 댐핑 부재(145)를 더 포함할 수 있다. 댐핑 부재(145)는 몸체(141)와 탄성 부재(146) 사이에 형성될 수 있다. 댐핑 부재(145)는 일부가 절곡된 형태로 형성될 수 있다. 댐핑 부재(145)의 절곡된 부분이 외부 충격이나 진동을 흡수하는 역할을 할 수 있다.In addition, the pressing
본 발명의 실시 예에 따른 압박 부재(140)는 하우징(130)과 일체형으로 형성될 수 있다. 즉, 압박 부재(140)를 포함하는 하우징(130)은 인서트 사출 성형 공법으로 형성될 수 있다. 따라서, 압박 부재(140)가 하우징(130)과 동시에 형성되어, 하우징(130)과 압박 부재(140)간의 결합 강도를 향상시켜 반도체 모듈(100)의 신뢰성을 향상시킬 수 있다.
The pressing
본 발명의 실시 예에 따른 반도체 모듈(100)은 방열 부재(120)가 형성된 기판(110)에 하우징(130)이 형성될 수 있다. 기판(110)과 하우징(130)을 결합할 때, 체결되는 힘에 의해서 기판(110)에 휨이 발생하여 기판(110)이 방열 부재(120)로부터 들뜨는 형태가 될 수 있다. 또는 기판(110)에 실장된 반도체 소자에서 발생하는 열에 의해서 기판(110)에 휨이 발생할 수 있다. 이때, 하우징(130) 내부에 형성된 압박 부재(140)가 기판(110)을 방열 부재(120) 방향으로 압박을 가함으로써, 기판(110)이 방열 부재(120)로부터 떨어지는 것을 방지할 수 있다. 즉, 하우징(130) 내부의 압박 부재(140)에 이해서 기판(110)과 방열 부재(120)의 접촉 면적이 증가할 수 있다. 따라서, 기판(110)과 방열 부재(120)의 접촉 면적이 증가하여 방열 효율 역시 증가할 수 있다. 또한, 압박 부재(140)는 절곡된 부분을 형성하여, 외부의 충격이나 진동을 흡수하여 반도체 모듈(100)의 신뢰성을 향상시킬 수 있다.
In the
도2는 본 발명의 실시 예에 따른 압박 부재의 댐핑 부재를 나타낸 예시도이다.2 is an exemplary view showing a damping member of a pressing member according to an embodiment of the present invention.
도2를 참조하면, 압박 부재(140)는 몸체(141)의 타단에 댐핑 부재(145)를 포함할 수 있다. 댐핑 부재(145)는 제1 댐핑부(142), 제2 댐핑부(144) 및 절곡부(143)를 포함할 수 있다. 제1 댐핑부(142)는 몸체(141)의 타단과 연결될 수 있다.Referring to FIG. 2, the pressing
제2 댐핑부(144)는 도2에는 미도시 된 탄성 부재(146)의 일측과 연결될 수 있다.The second damping
절곡부(143)는 제1 댐핑부(142)와 제2 댐핑부(144) 사이에 형성될 수 있다. 본 발명의 실시 예에 따르면, 절곡부(143)는 4번 절곡된 구조를 가질 수 있다. 절곡부(143)가 도2에 도시된 바와 같이 4번 절곡된 구조를 가짐에 따라 제1 댐핑부(142)와 제2 댐핑부(144)는 동일 선상에 위치할 수 있다. The bending
이와 같이 절곡된 구조를 갖는 절곡부(143)는 외부의 충격이나 진동을 흡수할 수 있다. 절곡부(143)에서 제1 댐핑부(142) 및 제2 댐핑부(144)와 상이한 방향으로 절곡된 부위에 의해서 외부 충격이나 진동이 흡수되어, 반도체 모듈(100)이 받는 충격을 완화시킬 수 있다. The
이와 같이 절곡된 구조를 갖는 댐핑 부재(145)는 반도체 모듈(100)의 외부 충격이나 진동에 의해서 하우징(130) 또는 기판(110)에 깨짐 등과 같은 불량이 발생하는 것을 방지할 수 있다.
The damping
도3은 본 발명의 다른 실시 예에 따른 압박 부재의 댐핑 부재를 나타낸 예시도이다.3 is an exemplary view showing a damping member of a pressing member according to another embodiment of the present invention.
도3을 참조하면, 압박 부재(140)는 몸체(141)의 타단에 댐핑 부재(145)를 포함할 수 있다. 댐핑 부재(145)는 제1 댐핑부(142), 제2 댐핑부(144) 및 절곡부(143)를 포함할 수 있다. 제1 댐핑부(142)는 몸체(141)의 타단과 연결될 수 있다.Referring to FIG. 3, the pressing
제2 댐핑부(144)는 도3에는 미도시 된 탄성 부재(146)의 일측과 연결될 수 있다.The second damping
절곡부(143)는 제1 댐핑부(142)와 제2 댐핑부(144) 사이에 형성될 수 있다. 본 발명의 실시 예에 따르면, 절곡부(143)는 2번 절곡된 구조를 가질 수 있다. 절곡부(143)가 도3에 도시된 바와 같이 2번 절곡된 구조를 가짐에 따라 제1 댐핑부(142)와 제2 댐핑부(144)는 평행 선상에 위치할 수 있다. The bending
이와 같이 절곡된 구조를 갖는 절곡부(143)는 외부의 충격이나 진동을 흡수할 수 있다. 절곡부(143)에서 제1 댐핑부(142) 및 제2 댐핑부(144)와 상이한 방향으로 절곡된 부위에 의해서 외부 충격이나 진동이 흡수되어, 반도체 모듈(100)이 받는 충격을 완화시킬 수 있다. The
이와 같이 절곡된 구조를 갖는 댐핑 부재(145)는 반도체 모듈(100)의 외부 충격이나 진동에 의해서 하우징(130) 또는 기판(110)에 깨짐 등과 같은 불량이 발생하는 것을 방지할 수 있다.The damping
도2 및 도3을 통해서 압박 부재(140)의 절곡부(143) 구조를 설명하였다. 그러나 절곡부(143)의 구조는 도2 및 도3에 도시된 구조에 한정되지 않는다. 절곡부(143)의 구조는 절곡된 부분에 의해서 외부의 충격 또는 진동을 흡수할 수 있는 구조라면, 당업자에 의해서 용이하게 변경될 수 있다.
2 and 3, the structure of the
도4는 본 발명의 실시 예에 따른 압박 부재의 탄성 부재를 나타낸 예시도이다.4 is an exemplary view showing an elastic member of a pressing member according to an embodiment of the present invention.
도4를 참조하면, 압박 부재(140)는 댐핑 부재(145)의 타단에 형성된 탄성 부재(146)를 포함할 수 있다. 탄성 부재(146)는 탄성력을 갖는 재질 또는 구조로 형성될 수 있다. 탄성 부재(146)는 기판(110)의 일측 상면을 직접 접촉하여 기판(110)을 압박할 수 있다. 또는 탄성 부재(146)는 기판(110)의 일측 내부에 삽입되어 기판(110)을 압박할 수 있다. 탄성 부재(146)는 탄성력을 가지고 있어, 기판(110)의 휨 정도에 상관 없이 기판(110)을 일정하게 압박할 수 있다.Referring to FIG. 4, the pressing
본 발명의 실시 예에 따르면, 탄성 부재(146)는 스프링 일 수 있다. 또한, 도4에 도시된 바와 같이, 댐핑 부재(145)의 일부분이 탄성 부재(146)에 삽입될 수 있다. 이때, 댐핑 부재(145)는 탄성 부재(146)의 중간까지만 삽입될 수 있다. 이는 기판(110)의 휨이 큰 경우, 댐핑 부재(145)가 기판(110)을 직접 압박하여 기판(110)이 손상되는 것을 방지하기 위한 것이다.According to an embodiment of the present invention, the
본 발명의 실시 예에서, 탄성 부재(146)는 스프링이 될 수 있음을 설명하였지만, 탄성 부재(146)의 구조는 이에 한정되지 않는다. 즉, 탄성 부재(146)는 스프링뿐만 아니라, 기판(110)을 일정하게 압박할 수 있는 탄성력을 갖는다면, 당업자에 의해서 용이하게 그 재질 및 구조는 변경될 수 있다.
In the embodiment of the present invention, although the
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
100: 반도체 모듈
110: 기판
111: 회로 패턴
112: 제1 체결부
115: 패드
120: 방열 부재
130: 하우징
132: 제2 체결부
140: 압박 부재
141: 몸체
142: 제1 댐핑부
143: 절곡부
144: 제2 댐핑부
145: 댐핑 부재
146: 탄성 부재100: semiconductor module
110: substrate
111: Circuit pattern
112: first fastening portion
115: Pad
120:
130: housing
132: second fastening portion
140:
141: Body
142: first damping portion
143:
144: second damping portion
145: damping member
146: Elastic member
Claims (14)
상기 기판의 타측에 형성된 방열 부재; 및
상기 기판의 일측에 형성되어 상기 기판과 체결되는 하우징;을 포함하며,
상기 하우징은,
상기 기판과 대향되는 내벽으로부터 연장되도록 형성된 몸체와;
상기 기판을 압박할 수 있게 상기 기판의 일측에 배치된 탄성 부재; 및
상기 몸체의 타단과 상기 탄성부재의 일단 사이에 형성된 댐핑 부재;로 구성된 압박 부재를 포함하는 반도체 모듈.
A substrate on which a semiconductor element is mounted;
A heat dissipating member formed on the other side of the substrate; And
And a housing formed on one side of the substrate and fastened to the substrate,
The housing includes:
A body formed to extend from an inner wall facing the substrate;
An elastic member disposed on one side of the substrate so as to press the substrate; And
And a damping member formed between the other end of the body and one end of the elastic member.
상기 탄성 부재는 스프링(spring)인 반도체 모듈
The method according to claim 1,
The elastic member is a spring,
상기 댐핑 부재는,
상기 몸체의 타단과 연결된 제1 댐핑부;
상기 탄성 부재의 일단과 연결된 제2 댐핑부; 및
상기 제1 댐핑부와 상기 제2 댐핑부 사이에 형성되어 절곡된 형태로 형성된 절곡부;
를 포함하는 반도체 모듈.
The method according to claim 1,
Wherein the damping member comprises:
A first damping portion connected to the other end of the body;
A second damping portion connected to one end of the elastic member; And
A bent portion formed between the first damping portion and the second damping portion and formed in a bent shape;
≪ / RTI >
상기 제1 댐핑부와 상기 제2 댐핑부는 동일 선상에 위치하는 반도체 모듈.
The method of claim 4,
Wherein the first damping portion and the second damping portion are located on the same line.
상기 제1 댐핑부와 상기 제2 댐핑부는 평행 선상에 위치하는 반도체 모듈.
The method of claim 4,
Wherein the first damping portion and the second damping portion are located on a parallel line.
상기 압박 부재는 하나 이상 형성되는 반도체 모듈.
The method according to claim 1,
Wherein at least one of the pressing members is formed.
상기 탄성 부재는 상기 기판의 일측에 삽입되는 반도체 모듈.
The method according to claim 1,
Wherein the elastic member is inserted into one side of the substrate.
상기 압박 부재는 상기 하우징과 일체형으로 형성되는 반도체 모듈.
The method according to claim 1,
Wherein the pressing member is formed integrally with the housing.
상기 방열 부재는 히트싱크(heat sink)인 반도체 모듈.
The method according to claim 1,
Wherein the heat dissipating member is a heat sink.
상기 기판은 인쇄회로기판, 세라믹 기판 및 금속 기판 중 하나인 반도체 모듈.
The method according to claim 1,
Wherein the substrate is one of a printed circuit board, a ceramic substrate, and a metal substrate.
상기 반도체 소자는 전력 소자 및 제어 소자 중 적어도 하나를 포함하는 반도체 모듈.
The method according to claim 1,
Wherein the semiconductor device comprises at least one of a power device and a control device.
상기 기판은 회로 패턴을 더 포함하는 반도체 모듈.
The method according to claim 1,
Wherein the substrate further comprises a circuit pattern.
상기 기판은 상기 압박 부재가 접촉 또는 삽입되는 패드를 더 포함하는 반도체 모듈.The method according to claim 1,
Wherein the substrate further comprises a pad to which the pressing member is contacted or inserted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130056471A KR101474641B1 (en) | 2013-05-20 | 2013-05-20 | Semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130056471A KR101474641B1 (en) | 2013-05-20 | 2013-05-20 | Semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140136227A KR20140136227A (en) | 2014-11-28 |
| KR101474641B1 true KR101474641B1 (en) | 2014-12-17 |
Family
ID=52456542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130056471A Expired - Fee Related KR101474641B1 (en) | 2013-05-20 | 2013-05-20 | Semiconductor module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101474641B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220160494A (en) | 2021-05-27 | 2022-12-06 | 주식회사 아모그린텍 | Ceramic substrate with heat sink and manufacturing method thereof |
| KR20230008479A (en) | 2021-07-07 | 2023-01-16 | 주식회사 아모센스 | Ceramic substrate with heat sink and manufacturing method thereof |
-
2013
- 2013-05-20 KR KR1020130056471A patent/KR101474641B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220160494A (en) | 2021-05-27 | 2022-12-06 | 주식회사 아모그린텍 | Ceramic substrate with heat sink and manufacturing method thereof |
| KR20230008479A (en) | 2021-07-07 | 2023-01-16 | 주식회사 아모센스 | Ceramic substrate with heat sink and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140136227A (en) | 2014-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7847395B2 (en) | Package and package assembly of power device | |
| CN1319422C (en) | Hybrid module and making method thereof and mounting method thereof | |
| US20140029201A1 (en) | Power package module and manufacturing method thereof | |
| US8058722B2 (en) | Power semiconductor module and method of manufacturing the same | |
| KR100632459B1 (en) | Heat-dissipating semiconductor package and manufacturing method | |
| US20100295172A1 (en) | Power semiconductor module | |
| US20230124688A1 (en) | Power semiconductor module arrangement and method for producing a power semiconductor module arrangement | |
| US9524929B2 (en) | Semiconductor module package and method of manufacturing the same | |
| US20140001613A1 (en) | Semiconductor package | |
| US7790510B1 (en) | Metal lid with improved adhesion to package substrate | |
| US20140285973A1 (en) | Housing and power module having the same | |
| KR101443980B1 (en) | Contact pin and power module package having the same | |
| KR102490612B1 (en) | Power semiconductor module | |
| US20150270201A1 (en) | Semiconductor module package and method of manufacturing the same | |
| JP4549171B2 (en) | Hybrid integrated circuit device | |
| KR101474641B1 (en) | Semiconductor module | |
| US11201101B2 (en) | Electronic component | |
| CN113140531B (en) | Semiconductor device and semiconductor module | |
| US9099451B2 (en) | Power module package and method of manufacturing the same | |
| US8810014B2 (en) | Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame | |
| US11856718B2 (en) | Housing for a power semiconductor module arrangement | |
| KR20150078319A (en) | Molding apparatus for manufacturing semi-conductor package | |
| US20160155683A1 (en) | Semiconductor package having heat-dissipation member | |
| US20250105112A1 (en) | Electronic package with integral seal | |
| KR101067138B1 (en) | Power module and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20191213 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20191213 |