[go: up one dir, main page]

KR101489186B1 - Semiconductor test socket and manufacturing method thereof - Google Patents

Semiconductor test socket and manufacturing method thereof Download PDF

Info

Publication number
KR101489186B1
KR101489186B1 KR20130145203A KR20130145203A KR101489186B1 KR 101489186 B1 KR101489186 B1 KR 101489186B1 KR 20130145203 A KR20130145203 A KR 20130145203A KR 20130145203 A KR20130145203 A KR 20130145203A KR 101489186 B1 KR101489186 B1 KR 101489186B1
Authority
KR
South Korea
Prior art keywords
conductive
conductive pads
pad
insulating
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20130145203A
Other languages
Korean (ko)
Inventor
이지형
Original Assignee
주식회사 이노
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노 filed Critical 주식회사 이노
Priority to KR20130145203A priority Critical patent/KR101489186B1/en
Application granted granted Critical
Publication of KR101489186B1 publication Critical patent/KR101489186B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것이다. 탄성을 갖는 절연성 본체와; 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되되, 각각이 상부 영역이 절곡된 상부 절곡부와, 하부 영역이 절곡된 하부 절곡부를 갖는 복수의 절연성 시트와; 각각의 상기 절연성 시트의 상기 상부 절곡부의 상부 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 제1 상부 도전 패드와; 상기 상부 절곡부의 하부 표면에 각각의 상기 제1 상부 도전 패드에 대응하는 위치에 형성되되 각각의 상기 제1 상부 도전 패드와 전기적으로 연결된 복수의 제2 상부 도전 패드와; 각각의 상기 절연성 시트의 상기 하부 절곡부의 하부 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 제1 하부 도전 패드와; 상기 하부 절곡부의 상부 표면에 각각의 상기 제1 하부 도전 패드에 대응하는 위치에 형성되되 각각의 상기 제1 하부 도전 패드와 전기적으로 연결된 복수의 제2 하부 도전 패드와; 상호 대향하는 위치의 상기 제2 상부 도전 패드와 상기 제2 하부 도전 패드가 전기적으로 연결되도록 일측이 상기 제2 상부 도전 패드에 연결되고 타측이 상기 제2 하부 도전 패드에 연결되는 제1 도전 와이어와; 각각의 상기 제1 상부 도전 패드에 전기적으로 연결되도록 상기 제1 상부 도전 패드의 상부에 마련되되 상기 절연성 본체의 상부 표면에 노출되는 상부 접촉부와; 각각의 상기 제1 하부 도전 패드에 전기적으로 연결되도록 상기 제1 하부 도전 패드의 하부에 마련되되 상기 절연성 본체의 하부 표면에 노출되는 하부 접촉부를 포함하는 것을 특징으로 한다. 이에 따라, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있으며, 절연성 시트의 상하부 양측을 절곡하는데 있어, 도전 패드가 아닌 도전 와이어가 절곡됨으로써, 절곡이나 테스트 과정에서 발생하는 스트레스에 의한 단락 등을 최소화할 있게 된다.The present invention relates to a semiconductor test socket and a method of manufacturing the same. An insulating main body having elasticity; A plurality of insulating sheets arranged in the insulating body so as to be spaced apart from each other in the transverse direction and each having an upper bent portion in which an upper region is bent and a lower bent portion in which a lower region is bent; A plurality of first upper conductive pads spaced apart from each other in a depth direction on an upper surface of the upper bent portion of each of the insulating sheets; A plurality of second upper conductive pads formed on the lower surface of the upper bent portion at positions corresponding to the first upper conductive pads and electrically connected to the respective first upper conductive pads; A plurality of first lower conductive pads spaced apart from each other in a depth direction on a lower surface of the lower bent portion of each of the insulating sheets; A plurality of second lower conductive pads formed on the upper surface of the lower bent portion at positions corresponding to the first lower conductive pads and electrically connected to the respective first lower conductive pads; A first conductive wire having one side connected to the second upper conductive pad and the other side connected to the second lower conductive pad so that the second upper conductive pad and the second lower conductive pad in mutually opposing positions are electrically connected; ; An upper contact portion provided on an upper surface of the first upper conductive pad to be electrically connected to each of the first upper conductive pads and exposed on an upper surface of the insulating main body; And a lower contact portion provided below the first lower conductive pad to be electrically connected to each of the first lower conductive pads and exposed to a lower surface of the insulating main body. Accordingly, it is possible to overcome the disadvantages of the pogo-pin type semiconductor test socket and the disadvantage of the PCR socket type semiconductor test socket, thereby enabling the implementation of a fine pattern while overcoming the thickness restriction in the height direction, In bending both the upper and lower sides of the sheet, the conductive wires other than the conductive pads are bent, thereby minimizing a short circuit due to stress occurring during bending or testing.

Description

반도체 테스트 소켓 및 그 제조방법{SEMICONDUCTOR TEST SOCKET AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a semiconductor test socket,

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓 및 그 제조방법에 관한 것이다.
The present invention relates to a semiconductor test socket and a method of manufacturing the same, and more particularly, to a semiconductor test socket and a semiconductor test socket which can overcome the disadvantages of the pogo-pin type semiconductor test socket and the disadvantages of the PCR socket type semiconductor test socket And a manufacturing method thereof.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.The semiconductor device is subjected to a manufacturing process and then an inspection is performed to determine whether the electrical performance is good or not. Inspection is carried out with a semiconductor test socket (or a connector or a connector) formed so as to be in electrical contact with a terminal of a semiconductor element inserted between a semiconductor element and an inspection circuit board. Semiconductor test sockets are used in burn-in testing process of semiconductor devices in addition to final semiconductor testing of semiconductor devices.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.The size and spacing of terminals or leads of semiconductor devices are becoming finer in accordance with the development of technology for integrating semiconductor devices and miniaturization trends and there is a demand for a method of finely forming spaces between conductive patterns of test sockets. Therefore, conventional Pogo-pin type semiconductor test sockets have a limitation in manufacturing semiconductor test sockets for testing integrated semiconductor devices.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.A technique proposed to be compatible with the integration of such semiconductor devices is to form a perforated pattern in a vertical direction on a silicon body made of a silicone material made of an elastic material and then to fill the perforated pattern with a conductive powder to form a conductive pattern PCR socket type is widely used.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.1 is a cross-sectional view of a conventional semiconductor test apparatus 1 of PCR socket type. Referring to FIG. 1, a conventional semiconductor testing apparatus 1 includes a support plate 30 and a semiconductor test socket 10 of PCR socket type.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 때 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.The support plate 30 supports the semiconductor test socket 10 when the semiconductor test socket 10 moves between the semiconductor element 3 and the test circuit board 5. [ Here, a main through hole (not shown) for the advance and retreat guide is formed at the center of the support plate 30, and the through holes for coupling are spaced apart from each other along the edge forming the main through hole . The semiconductor test socket 10 is fixed to the support plate 30 by a peripheral support portion 50 joined to the upper and lower surfaces of the support plate 30.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.The PCR socket type semiconductor test socket 10 has a perforated pattern formed on an insulating silicon body and conductive patterns are formed in the vertical direction by the conductive powder 11 filled in the perforated pattern.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.The PCR socket has the advantage of being capable of realizing fine pitches. However, since the conductive powder 11 filled in the perforation pattern is caused by the pressure generated when the semiconductor element 3 is in contact with the inspection circuit board 5 There is a disadvantage in that it is restricted in the thickness formation in the vertical direction.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.
That is, the conductive powders 11 are brought into contact with each other by the pressure in the vertical direction, so that the conductivity is formed. When the thickness is increased, the pressure to be transmitted to the inside of the conductive powder 11 becomes weak, and conductivity may not be formed. Therefore, the PCR socket has a disadvantage that it is restricted in thickness in the height direction.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조방법을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in order to solve the above problems, and it is an object of the present invention to overcome the disadvantages of the pogo-pin type semiconductor test socket and the disadvantage of the PCR socket type semiconductor test socket, The present invention also provides a method of manufacturing a semiconductor test socket.

상기 목적은 본 발명에 따라, 탄성을 갖는 절연성 본체와; 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되되, 각각이 상부 영역이 절곡된 상부 절곡부와, 하부 영역이 절곡된 하부 절곡부를 갖는 복수의 절연성 시트와; 각각의 상기 절연성 시트의 상기 상부 절곡부의 상부 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 제1 상부 도전 패드와; 상기 상부 절곡부의 하부 표면에 각각의 상기 제1 상부 도전 패드에 대응하는 위치에 형성되되 각각의 상기 제1 상부 도전 패드와 전기적으로 연결된 복수의 제2 상부 도전 패드와; 각각의 상기 절연성 시트의 상기 하부 절곡부의 하부 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 제1 하부 도전 패드와; 상기 하부 절곡부의 상부 표면에 각각의 상기 제1 하부 도전 패드에 대응하는 위치에 형성되되 각각의 상기 제1 하부 도전 패드와 전기적으로 연결된 복수의 제2 하부 도전 패드와; 상호 대향하는 위치의 상기 제2 상부 도전 패드와 상기 제2 하부 도전 패드가 전기적으로 연결되도록 일측이 상기 제2 상부 도전 패드에 연결되고 타측이 상기 제2 하부 도전 패드에 연결되는 제1 도전 와이어와; 각각의 상기 제1 상부 도전 패드에 전기적으로 연결되도록 상기 제1 상부 도전 패드의 상부에 마련되되 상기 절연성 본체의 상부 표면에 노출되는 상부 접촉부와; 각각의 상기 제1 하부 도전 패드에 전기적으로 연결되도록 상기 제1 하부 도전 패드의 하부에 마련되되 상기 절연성 본체의 하부 표면에 노출되는 하부 접촉부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성될 수 있다.According to the present invention, the above objects can be accomplished by providing an insulating main body having elasticity; A plurality of insulating sheets arranged in the insulating body so as to be spaced apart from each other in the transverse direction and each having an upper bent portion in which an upper region is bent and a lower bent portion in which a lower region is bent; A plurality of first upper conductive pads spaced apart from each other in a depth direction on an upper surface of the upper bent portion of each of the insulating sheets; A plurality of second upper conductive pads formed on the lower surface of the upper bent portion at positions corresponding to the first upper conductive pads and electrically connected to the respective first upper conductive pads; A plurality of first lower conductive pads spaced apart from each other in a depth direction on a lower surface of the lower bent portion of each of the insulating sheets; A plurality of second lower conductive pads formed on the upper surface of the lower bent portion at positions corresponding to the first lower conductive pads and electrically connected to the respective first lower conductive pads; A first conductive wire having one side connected to the second upper conductive pad and the other side connected to the second lower conductive pad so that the second upper conductive pad and the second lower conductive pad in mutually opposing positions are electrically connected; ; An upper contact portion provided on an upper surface of the first upper conductive pad to be electrically connected to each of the first upper conductive pads and exposed on an upper surface of the insulating main body; And a lower contact portion provided below the first lower conductive pad to be electrically connected to each of the first lower conductive pads and exposed on a lower surface of the insulating main body. have.

여기서, 상기 절연성 시트는 PI 필름 형태로 마련되고; 상기 복수의 제1 상부 도전 패드, 상기 복수의 제1 하부 도전 패드, 상기 복수의 제2 상부 도전 패드 및 상기 복수의 제2 하부 도전 패드는 상기 PI 필름의 양측 표면에 형성된 도전층의 패터닝을 통해 형성될 수 있다.Here, the insulating sheet is provided in the form of a PI film; The plurality of first upper conductive pads, the plurality of first lower conductive pads, the plurality of second upper conductive pads, and the plurality of second lower conductive pads are patterned by patterning conductive layers formed on both side surfaces of the PI film .

또한, 상기 복수의 제1 상부 도전 패드, 상기 복수의 제1 하부 도전 패드, 상기 복수의 제2 상부 도전 패드 및 상기 복수의 제2 하부 도전 패드는 상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과, 상기 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함할 수 있다.Further, the plurality of first upper conductive pads, the plurality of first lower conductive pads, the plurality of second upper conductive pads, and the plurality of second lower conductive pads may be formed by patterning the conductive layer, And a nickel plating layer and a gold plating layer which are sequentially plated on the conductive layer.

그리고, 상기 제1 도전 와이어는 상기 절연성 본체의 내부에서 휘어진 형상을 갖도록 배치될 수 있다.The first conductive wire may be arranged to have a curved shape inside the insulating body.

그리고, 상기 상부 접촉부 및 상기 하부 접촉부는 도전성 분말의 충진을 통해 형성될 수 있다.The upper contact portion and the lower contact portion may be formed through filling of the conductive powder.

여기서, 각각의 상기 상부 절곡부의 상부에 배치되고, 상기 복수의 제1 상부 도전 패드 각각에 대응하는 패턴의 복수의 상부 도전공이 상하로 관통 형성된 복수의 상부 절연 패드와, 각각의 상기 하부 절곡부의 하부에 배치되고, 상기 복수의 제1 하부 도전 패드 각각에 대응하는 패턴의 복수의 하부 도전공이 상하로 관통 형성된 복수의 하부 절연 패드를 더 포함하며; 상기 상부 접촉부와 상기 하부 접촉부는 각각 상기 상부 도전공 및 상기 하부 도전공에 상기 도전성 분말의 충진을 통해 형성될 수 있다.A plurality of upper insulating pads disposed on upper portions of the respective upper bent portions and having a plurality of upper conductive balls penetrating the upper and lower conductive patterns in a pattern corresponding to each of the plurality of first upper conductive pads; Further comprising a plurality of lower insulating pads which are disposed in the upper and lower conductive pads and in which a plurality of lower conductive pores of a pattern corresponding to each of the plurality of first lower conductive pads penetrate up and down; The upper contact portion and the lower contact portion may be formed through the filling of the conductive powder in the upper conductive hole and the lower conductive hole, respectively.

그리고, 상기 상부 접촉부 및 상기 하부 접촉부는 일측이 각각 상기 제1 상부 도전 패드 및 상기 제1 하부 도전 패드에 접촉되고 타측이 상기 절연성 본체의 상부 및 하부 각각에 노출되도록 배치되되 타측에 크라운부가 형성될 수 있다.The upper contact portion and the lower contact portion are disposed such that one side is in contact with the first upper conductive pad and the first lower conductive pad, respectively, and the other side is exposed in the upper and lower portions of the insulating main body, and a crown portion is formed on the other side .

그리고, 상기 상부 절곡부에는 상기 복수의 제1 상부 도전 패드 사이가 절취된 복수의 상부 절취부가 형성되고; 상기 하부 절곡부에는 상기 복수의 제1 하부 도전 패드 사이가 절취된 복수의 하부 절취부가 형성될 수 있다.A plurality of upper cut-out portions cut between the plurality of first upper conductive pads are formed in the upper bent portion; The lower bent portion may be formed with a plurality of lower cutouts cut between the plurality of first lower conductive pads.

또한, 상호 대향하는 위치의 상기 제1 상부 도전 패드와 상기 제1 하부 도전 패드가 전기적으로 연결되도록 일측이 상기 제1 상부 도전 패드에 연결되고 타측이 상기 제1 하부 도전 패드에 연결되는 제2 도전 와이어를 포함할 수 있다.In addition, a second conductive pad having one side connected to the first upper conductive pad and the other side connected to the first lower conductive pad so that the first upper conductive pad and the first lower conductive pad at mutually opposite positions are electrically connected to each other Wire.

한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓의 제조방법에 있어서, (a) 복수의 절연성 시트를 마련하는 단계; (b) 각각의 상기 절연성 시트의 상부 양측 표면에 각각 깊이 방향을 따라 상호 이격된 복수의 제1 상부 도전 패드 및 복수의 제2 상부 도전 패드를, 하부 양측 표면에 각각 상기 깊이 방향을 따라 상호 이격된 복수의 제1 하부 도전 패드 및 복수의 제2 하부 도전 패드를 형성하는 단계 - 상호 대응하는 위치의 상기 제1 상부 도전 패드와 상기 제2 상부 도전 패드는 상호 전기적으로 연결되고, 상호 대응하는 위치의 상기 제1 하부 도전 패드와 상기 제2 하부 도전 패드는 상호 전기적으로 연결됨; (c) 상호 대향하는 위치의 상기 제2 상부 도전 패드와 상기 제2 하부 도전 패드가 전기적으로 연결되도록 제1 도전 와이어의 일측을 상기 제2 상부 도전 패드에 연결하고, 상기 제1 도전 와이어의 타측을 상기 제2 하부 도전 패드에 연결하는 단계와; (d) 각각의 상기 제1 상부 도전 패드의 표면으로부터 돌출되도록 상부 접촉부를 형성하는 단계와; (e) 각각의 상기 제1 하부 도전 패드의 표면으로부터 돌출되도록 하부 접촉부를 형성하는 단계와; (f) 상기 상부 접촉부가 상부 방향을 향하도록 상기 절연성 시트의 상부를 절곡하는 단계와; (g) 상기 하부 접촉부가 하부 방향을 향하도록 상기 절연성 시트의 하부를 절곡하는 단계와; (h) 상기 복수의 절연성 시트를 가로 방향으로 상호 대향하게 이격시켜 배열하는 단계와; (i) 상기 복수의 절연성 시트가 내부에 배치되되 상기 상부 접촉부 및 상기 하부 접촉부가 각각 상부 표면 및 하부 표면에 노출되도록 절연성 본체를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법에 의해서도 달성될 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor test socket comprising the steps of: (a) providing a plurality of insulating sheets; (b) a plurality of first upper conductive pads and a plurality of second upper conductive pads spaced apart from each other in the depth direction on both upper side surfaces of each of the insulating sheets, Forming a plurality of first lower conductive pads and a plurality of second lower conductive pads, wherein the first upper conductive pads and the second upper conductive pads in mutually corresponding positions are electrically connected to each other, The first lower conductive pad and the second lower conductive pad are electrically connected to each other; (c) connecting one side of the first conductive wire to the second upper conductive pad so that the second upper conductive pad and the second lower conductive pad in mutually opposed positions are electrically connected, and the other side of the first conductive wire To the second lower conductive pad; (d) forming an upper contact portion to protrude from a surface of each of the first upper conductive pads; (e) forming a lower contact portion to protrude from a surface of each of the first lower conductive pads; (f) bending an upper portion of the insulating sheet so that the upper contact portion faces upward; (g) bending the lower portion of the insulating sheet so that the lower contact portion faces downward; (h) arranging the plurality of insulating sheets so as to be spaced apart from each other in the transverse direction; (i) forming the insulating main body so that the plurality of insulating sheets are disposed inside the upper and lower contact portions, respectively, so that the upper and lower contact portions are exposed to the upper surface and the lower surface, respectively, .

여기서, 상기 절연성 시트는 양측 표면에 도전층이 형성된 PI 필름 형태로 마련되며; 상기 (b) 단계는 (b1) 상기 PI 필름의 양측 표면의 상기 도전층을 패터닝 처리하여, 상기 복수의 제1 상부 도전 패드, 상기 복수의 제1 하부 도전 패드, 상기 복수의 제2 상부 도전 패드 및 상기 복수의 제2 하부 도전 패드에 대응하는 베이스 도전층을 형성하는 단계와, (b2) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와, (b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 복수의 제1 상부 도전 패드, 상기 복수의 제1 하부 도전 패드, 상기 복수의 제2 상부 도전 패드 및 상기 복수의 제2 하부 도전 패드를 형성하는 단계를 포함하며; 상호 대응하는 위치의 상기 제1 상부 도전 패드와 상기 제2 상부 도전 패드, 상호 대응하는 위치의 상기 제1 하부 도전 패드와 상기 제2 하부 도전 패드는 상기 (b2) 단계 및 상기 (b3) 단계의 상기 니켈 도금층 및 상기 금 도금층에 의해 상호 전기적으로 연결될 수 있다.Here, the insulating sheet is provided in the form of a PI film having conductive layers formed on both side surfaces thereof; Wherein the step (b) includes the steps of: (b1) patterning the conductive layer on both side surfaces of the PI film to form the plurality of first upper conductive pads, the plurality of first lower conductive pads, (B2) forming a nickel plating layer on the base conductive layer by nickel plating; and (b3) plating the nickel plating layer by gold plating Forming a gold plated layer to form the plurality of first upper conductive pads, the plurality of first lower conductive pads, the plurality of second upper conductive pads, and the plurality of second lower conductive pads; The first lower conductive pads and the second upper conductive pads at mutually corresponding positions are electrically connected to each other in the step (b2) and the step (b3) And may be electrically connected to each other by the nickel plating layer and the gold plating layer.

또한, 상기 제1 도전 와이어는 상기 절연성 본체의 내부에서 휘어진 형상을 갖도록 배치될 수 있다.The first conductive wire may be arranged to have a curved shape inside the insulating body.

그리고, 상기 (d) 단계는 (d1) 상기 복수의 제1 상부 도전 패드 각각에 대응하는 패턴의 복수의 상부 도전공이 상하로 관통 형성된 상부 절연 패드를 상기 절연성 시트에 부착하되, 각각의 상기 상부 도전공이 대응하는 상기 제1 상부 도전 패드에 위치하도록 부착하는 단계와, (d2) 각각의 상기 상부 도전공에 도전성 분말을 충진하여 상기 상부 접촉부를 형성하는 단계를 포함하며; 상기 (e) 단계는 (e1) 상기 복수의 제1 하부 도전 패드 각각에 대응하는 패턴의 복수의 하부 도전공이 상하로 관통 형성된 하부 절연 패드를 상기 절연성 시트에 부착하되, 각각의 상기 하부 도전공이 대응하는 상기 제1 하부 도전 패드에 위치하도록 부착하는 단계와, (e2) 각각의 상기 하부 도전공에 도전성 분말을 충진하여 상기 하부 접촉부를 형성하는 단계를 포함할 수 있다.The step (d) further comprises: (d1) attaching an upper insulating pad, which is formed by vertically passing a plurality of upper conductive balls of a pattern corresponding to each of the plurality of first upper conductive pads, to the insulating sheet, (D2) filling each of the upper conductive balls with conductive powder to form the upper contact; and (d2) filling the upper conductive balls with conductive powder to form the upper contact; Wherein the step (e) includes the steps of: (e1) attaching a lower insulating pad formed by vertically passing a plurality of lower conductive balls having a pattern corresponding to each of the plurality of first lower conductive pads to the insulating sheet, And (e2) filling each of the lower conductive balls with conductive powder to form the lower contact portion.

그리고, 상기 상부 접촉부 및 상기 하부 접촉부는 일측에 크라운부가 형성된 도전 핀 형태로 마련되며; 상기 (d) 단계 및 상기 (e) 단계는 상기 도전 핀의 타측을 상기 제1 상부 도전 패드 및 상기 제1 하부 도전 패드에 부착하는 단계를 포함할 수 있다.
The upper contact portion and the lower contact portion are provided in the form of a conductive pin having a crown portion on one side thereof; The step (d) and the step (e) may include attaching the other side of the conductive pin to the first upper conductive pad and the first lower conductive pad.

상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조방법이 제공된다.According to the present invention, the disadvantages of the pogo-pin type semiconductor test socket and the disadvantages of the PCR socket type semiconductor test socket can be overcome, so that it is possible to realize a fine pattern, A semiconductor test socket capable of overcoming the limitations and a manufacturing method thereof are provided.

또한, 절연성 시트의 상하부 양측을 절곡하는데 있어, 도전 패드가 아닌 도전 와이어가 절곡됨으로써, 절곡이나 테스트 과정에서 발생하는 스트레스에 의한 단락 등을 최소화할 수 있게 된다.
Further, in bending both sides of the upper and lower portions of the insulating sheet, the conductive wires other than the conductive pads are bent, thereby minimizing short circuit due to stress caused during bending or testing.

도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명에 따른 반도체 테스트 소켓의 사시도이고,
도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이고,
도 4는 도 3의 T 영역을 확대한 도면이고,
도 5는 및 도 6은 본 발명에 따른 반도체 테스트 소켓의 절연성 시트의 구성을 나타낸 도면이고,
도 7 및 도 8은 본 발명의 다른 실시예에 따른 반도체 테스트 소켓의 절연성 시트의 구성을 나타낸 도면이고,
도 9는 본 발명의 또 다른 실시시예에 따른 반도체 테스트 소켓의 단면도이다.1 is a cross-sectional view of a semiconductor test apparatus to which a conventional PCR socket is applied,
2 is a perspective view of a semiconductor test socket according to the present invention,
3 is a sectional view taken along the line III-III in Fig. 2,
Fig. 4 is an enlarged view of the area T in Fig. 3,
Fig. 5 and Fig. 6 are views showing the constitution of an insulating sheet of a semiconductor test socket according to the present invention,
7 and 8 are views showing a configuration of an insulating sheet of a semiconductor test socket according to another embodiment of the present invention,
9 is a cross-sectional view of a semiconductor test socket according to another embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Here, in describing the embodiments according to the present invention, the overall configuration of the semiconductor test apparatus will be described with reference to FIG.

본 발명에 따른 반도체 테스트 소켓(100)은, 도 2 내지 도 4에 도시된 바와 같이, 절연성 본체(110), 절연성 시트(120), 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b), 제1 도전 와이어(141a), 상부 접촉부(151) 및 하부 접촉부(152)를 포함한다.2 to 4, the semiconductor test socket 100 according to the present invention includes an insulating body 110, an insulating sheet 120, a first upper conductive pad 131a, a second upper conductive pad (not shown) A lower conductive pad 131b, a first lower conductive pad 132a, a second lower conductive pad 132b, a first conductive wire 141a, an upper contact 151 and a lower contact 152.

절연성 본체(110)는 본 발명에 따른 반도체 테스트 소켓(100)의 전체 외관을 형성하며, 탄성 재질로 마련된다. 본 발명에서는 절연성 본체(110)가 실리콘 재질로 마련되는 것을 예로 한다.The insulating main body 110 forms an overall appearance of the semiconductor test socket 100 according to the present invention and is made of an elastic material. In the present invention, it is assumed that the insulating main body 110 is made of a silicon material.

복수의 절연성 시트(120)는 절연성 본체(110)의 내부에 가로 방햐응로 상호 대향하게 이격되어 배열된다. 그리고, 그리고 절연성 본체(110)에 의해 복수의 절연성 시트(120)가 가로 방향(W)으로 상호 이격된 상태로 유지된다. 여기서, 각각의 절연성 시트(120)는, 도 3에 도시된 바와 같이, 상부 영역이 절곡된 상부 절곡부(121)와, 하부 영역이 절곡된 하부 절곡부(122)를 포함한다.The plurality of insulating sheets 120 are arranged so as to be spaced apart from each other in a lateral direction in the insulating main body 110. Then, a plurality of insulating sheets 120 are held by the insulating main body 110 so as to be spaced apart from each other in the lateral direction (W). Here, each of the insulating sheets 120 includes an upper bent portion 121 bent in an upper region and a lower bent portion 122 bent in a lower region, as shown in FIG.

제1 상부 도전 패드(131a)는 각각의 절연성 시트(120)의 상부 절곡부(121)의 상부 표면에 깊이 방향(D)으로 상호 이격되어 형성된다. 그리고, 제2 상부 도전 패드(131b)는 상부 절곡부(121)의 하부 표면에 각각의 제1 상부 도전 패드(131a)에 대응하는 위치에 형성된다. 여기서, 상호 대응하는 위치의 제1 상부 도전 패드(131a)와 제2 상부 도전 패드(131b)는 전기적으로 연결되도록 형성된다.The first upper conductive pads 131a are spaced apart from each other in the depth direction D on the upper surface of the upper bending portion 121 of each insulating sheet 120. [ The second upper conductive pads 131b are formed on the lower surface of the upper bent portion 121 at positions corresponding to the respective first upper conductive pads 131a. Here, the first upper conductive pad 131a and the second upper conductive pad 131b in mutually corresponding positions are formed to be electrically connected.

마찬가지로, 제1 하부 도전 패드(132a)는 각각의 절연성 시트(120)의 하부 절곡부(122)의 하부부 표면에 깊이 방향(D)으로 상호 이격되어 형성된다. 그리고, 제2 하부 도전 패드(132b)는 하부 절곡부(122)의 상부 표면에 각각의 제1 하부 도전 패드(132a)에 대응하는 위치에 형성된다. 여기서, 상호 대응하는 위치의 제1 하부 도전 패드(132a)와 제2 하부 도전 패드(132b)는 전기적으로 연결되도록 형성된다.Similarly, the first lower conductive pads 132a are formed to be spaced apart from each other in the depth direction D on the lower surface of the lower bent portion 122 of each insulating sheet 120. [ The second lower conductive pad 132b is formed on the upper surface of the lower bent portion 122 at a position corresponding to the first lower conductive pad 132a. Here, the first lower conductive pad 132a and the second lower conductive pad 132b in mutually corresponding positions are formed to be electrically connected to each other.

여기서, 본 발명에 따른 절연성 시트(120)는 PI 필름 형태로 마련되는 것을 예로 한다. 그리고, 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b)는 PI 필름의 양측 표면에 형성된 도전층의 패터닝을 통해 형성되는 것을 예로 한다.Here, the insulating sheet 120 according to the present invention is provided in the form of a PI film. The first upper conductive pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a and the second lower conductive pad 132b are formed by patterning conductive layers formed on both side surfaces of the PI film As shown in FIG.

보다 구체적으로 설명하면, PI 필름은 폴리이미드 소재의 필름 양측에 도전성을 갖는 도전층이 형성되어 있다. 여기서, 도전층은 구리 재질로 마련되는 것이 일반적이다.More specifically, in the PI film, a conductive layer having conductivity is formed on both sides of a polyimide film. Here, the conductive layer is generally made of a copper material.

이와 같은 PI 필름의 양측에 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b)의 형성 패턴에 대응하는 마스크를 설치하고, 에칭을 통해 형성 패턴 이외의 영역을 제거하게 되면, 폴리이미드 소재의 절연성 시트(120)와, 도전성을 갖는 도전층으로 구성된 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b)가 형성될 수 있다.A mask corresponding to the formation pattern of the first upper conductive pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a, and the second lower conductive pad 132b is formed on both sides of the PI film The insulating sheet 120 made of a polyimide material and the first upper conductive pad 131a and the second upper conductive pad 131b made of a conductive conductive layer ), A first lower conductive pad 132a, and a second lower conductive pad 132b may be formed.

여기서, 본 발명에서는 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b)가 상술한 바와 같은 도전층의 패터닝을 통해 형성되는 베이스 도전층과, 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함하는 것을 예로 한다.Here, in the present invention, the first upper conductive pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a, and the second lower conductive pad 132b are used for patterning the conductive layer as described above And a nickel plating layer and a gold plating layer which are sequentially plated on the conductive layer.

즉, PI 필름을 구성하는 도전층의 패터닝을 통해 베이스 도전층을 형성하고, 베이스 도전층에 니켈 도금과 금 도금을 순차적으로 진행하여, 베이스 도전층, 니켈 도금층 및 금 도금층으로 형성된 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b)를 형성하게 된다.That is, the base conductive layer is formed by patterning the conductive layer constituting the PI film, and the base conductive layer is sequentially subjected to nickel plating and gold plating to form a first conductive layer formed of the base conductive layer, the nickel plating layer, The pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a, and the second lower conductive pad 132b.

이 때, 상호 대응하는 위치의 제1 상부 도전 패드(131a)와 제2 상부 도전 패드(131b), 상호 대응하는 위치의 제1 하부 도전 패드(132a)와 제2 하부 도전 패드(132b)는 니켈 도금 및 금 도금 과정에서 상호 전기적으로 연결됨으로써, 제1 도전 와이어(141a)와 함께 상하 방향으로 도전 패턴을 형성할 수 있게 된다.At this time, the first upper conductive pads 131a and the second upper conductive pads 131b at mutually corresponding positions and the first lower conductive pads 132a and the second lower conductive pads 132b at the mutually corresponding positions are made of nickel The first conductive wire 141a and the first conductive wire 141a can be electrically connected to each other in the plating and gold plating process.

한편, 상호 대응하는 위치의 제2 상부 도전 패드(131b)와 제2 하부 도전 패드(132b)는, 도 5 및 도 6에 도시된 바와 같이, 제1 도전 와이어(141a)에 의해 상호 전기적으로 연결된다. 제1 도전 와이어(141a)의 일측은 제2 상부 도전 패드(131b)와 전기적으로 연결되고, 타측은 제2 하부 도전 패드(132b)와 전기적으로 연결된다. 여기서, 본 발명에서는 제1 도전 와이어(141a)의 양측을 각각 제2 상부 도전 패드(131b)와 제2 하부 도전 패드(132b)에 용접(S, 도 3 및 도 4 참조)하여 연결하는 것을 예로 한다.On the other hand, the second upper conductive pads 131b and the second lower conductive pads 132b in mutually corresponding positions are electrically connected to each other by the first conductive wires 141a as shown in Figs. 5 and 6 do. One side of the first conductive wire 141a is electrically connected to the second upper conductive pad 131b and the other side is electrically connected to the second lower conductive pad 132b. Here, in the present invention, it is assumed that both sides of the first conductive wire 141a are welded to the second upper conductive pads 131b and the second lower conductive pads 132b (S, see Figs. 3 and 4) do.

도 5 및 도 6에서는 하나의 제2 상부 도전 패드(131b) 및 제2 하부 도전 패드(132b)가 두 개씩의 제1 도전 와이어(141a)를 통해 상호 전기적으로 연결되는 것을 예로 하고 있으나, 하나 또는 셋 이상의 제1 도전 와이어(141a)가 형성될 수 있음은 물론이다.5 and 6, one second upper conductive pad 131b and a second lower conductive pad 132b are electrically connected to each other through two first conductive wires 141a. However, It is needless to say that at least three first conductive wires 141a may be formed.

상기와 같은 구성을 통해, 절연성 시트(120)에 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b), 그리고 제1 도전 와이어(141a)를 형성하고, 도 5의 A 및 B 선을 중심으로 절연성 시트(120)의 상부 및 하부를 절곡하여 상부 절곡부(121) 및 하부 절곡부(122)를 형성하게 되면, 도 3 및 도 4에 도시된 바와 같은 단면 형상을 갖게 된다.The first upper conductive pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a, the second lower conductive pad 132b, and the second upper conductive pad 132b are formed on the insulating sheet 120, When the first conductive wire 141a is formed and the upper and lower portions of the insulating sheet 120 are bent around the lines A and B of FIG. 5 to form the upper bent portion 121 and the lower bent portion 122 , And have a cross-sectional shape as shown in Figs. 3 and 4.

여기서, 도 3에 도시된 바와 같이, 제1 도전 와이어(141a)는 절연성 본체(110)의 내부에서 휘어진 형상을 갖도록 배치될 수 있으며, 이를 위해 제1 도전 와이어(141a)의 길이를 제2 상부 도전 패드(131b)와 제2 하부 도전 패드(132b) 간의 간격보다 여유있게 형성할 수 있다.As shown in FIG. 3, the first conductive wire 141a may be arranged to have a curved shape in the interior of the insulating body 110, The gap between the conductive pads 131b and the second lower conductive pads 132b can be more marginarily formed.

상기와 같은 구성에 따라, 상호 대응하는 위치의 제1 상부 도전 패드(131a)와 제2 하부 도전 패드(132b)는, 제2 상부 도전 패드(131b), 제1 도전 와이어(141a) 및 제2 하부 도전 패드(132b)에 의해 상호 전기적으로 연결되어 상하 방향으로의 도전 패턴을 형성하게 되는데, 하나의 절연성 시트(120)에 깊이 방향(D)으로 도전 패턴이 형성되고, 복수의 절연성 시트(120)가 가로 방향(W)으로 배열됨으로써, 도 2에 도시된 바와 같은 도전 패턴이 형성 가능하게 된다.The first upper conductive pad 131a and the second lower conductive pad 132b at mutually corresponding positions are electrically connected to each other by the second upper conductive pad 131b, the first conductive wire 141a, The conductive patterns are formed in the depth direction D on one insulating sheet 120 and the plurality of insulating sheets 120 Are arranged in the transverse direction (W), whereby a conductive pattern as shown in Fig. 2 can be formed.

한편, 상부 접촉부(151)는, 도 2에 도시된 바와 같이, 각각의 제1 상부 도전 패드(131a)에 전기적으로 연결되도록 제1 상부 도전 패드(131a)의 상부에 마련된다. 이 때, 상부 접촉부(151)는 절연성 본체(110)의 상부 표면에 노출되도록 형성되어, 테스트 대상인 반도체 소자(3)의 단자와 접촉된다.On the other hand, the upper contact portion 151 is provided on the upper portion of the first upper conductive pad 131a so as to be electrically connected to each first upper conductive pad 131a, as shown in FIG. At this time, the upper contact portion 151 is formed to be exposed on the upper surface of the insulating main body 110, and contacts the terminal of the semiconductor element 3 to be tested.

마찬가지로, 하부 접촉부(152)는 각각의 제1 하부 도전 패드(132a)에 전기적으로 연결되도록 제1 하부 도전 패드(132a)의 하부에 마련된다. 이 때, 하부 접촉부(152)는 절연성 본체(110)의 상부 표면에 노출되도록 형성되어, 검사회로기판(5)의 단자와 접촉한다.Likewise, the lower contact portion 152 is provided under the first lower conductive pad 132a to be electrically connected to each first lower conductive pad 132a. At this time, the lower contact portion 152 is formed so as to be exposed on the upper surface of the insulating main body 110, and contacts the terminal of the inspection circuit board 5.

본 발명에서는 상부 접촉부(151) 및 하부 접촉부(152)가 도전성 분말의 충진을 통해 형성되는 것을 예로 한다. 도전성 분말은 도 6에 도시된 절연성 시트(120)를 가로 방향(W)으로 배열한 상태에서 실리콘 재질로 절연성 본체(110)를 형성한 후, 제1 상부 도전 패드(131a)와 제2 하부 도전 패드(132b)에 대응하는 위치를 타공한 후 충진하여 형성될 수 있다.In the present invention, it is assumed that the upper contact portion 151 and the lower contact portion 152 are formed through filling of the conductive powder. The conductive powder is obtained by forming the insulating main body 110 with a silicone material in a state where the insulating sheet 120 shown in FIG. 6 is arranged in the lateral direction (W), and then the first upper conductive pad 131a and the second lower conductive May be formed by filling the pad 132b at a position corresponding to the pad 132b.

다른 방법으로, 도 3, 도 7 및 도 8을 참조하여 설명하면, 도전성 분말은 상부 절연 패드(160a)의 상부 도전공(161a)과, 하부 절연 패드(160b)의 하부 도전공(161b)에 충진되어 상부 접촉부(151) 및 하부 접촉부(152)를 형성할 수 있다.3, 7, and 8, the conductive powder is electrically connected to the upper conductive hole 161a of the upper insulating pad 160a and the lower conductive hole 161b of the lower insulating pad 160b The upper contact portion 151 and the lower contact portion 152 can be formed.

보다 구체적으로 설명하면, 절연성 시트(120)에 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제2 하부 도전 패드(132b) 및 제1 도전 와이어(141a)가 형성된 상태에서, 도 7에 도시된 바와 같이, 상부 절연 패드(160a)와 하부 절연 패드(160b)를 각각 절연성 시트(120)의 상부와 하부에 부착한다.More specifically, in a state where the first upper conductive pad 131a, the second upper conductive pad 131b, the second lower conductive pad 132b, and the first conductive wire 141a are formed on the insulating sheet 120 The upper insulating pad 160a and the lower insulating pad 160b are attached to the upper and lower portions of the insulating sheet 120, respectively, as shown in FIG.

여기서, 상부 절연 패드(160a)에는 복수의 제1 상부 도전 패드(131a)에 각각 대응하는 패턴의 상부 도전공(161a)이 관통 형성되어 있고, 하부 절연 패드(160b)에는 복수의 제1 하부 도전 패드(132a)에 각각 대응하는 패턴의 하부 도전공(161b)이 관통 형성되어 있다.The upper insulating pad 160a is formed with a plurality of first upper conductive pads 131a through which a corresponding upper conductive hole 161a is formed and the lower insulating pad 160b is provided with a plurality of first lower conductive pads And a lower conductive hole 161b of a pattern corresponding to each of the pads 132a is formed.

그리고, 절연성 시트(120)에 부착된 상부 절연 패드(160a) 및 하부 절연 패드(160b)의 각각의 상부 도전공(161a) 및 하부 도전공(161b)에 도전성 분말을 충진한 후, 도 7의 A' 및 B' 선을 중심으로 절연성 시트(120)의 상부 및 하부를 절곡하게 된다.After the upper conductive pores 161a and the lower conductive pores 161b of the upper insulating pad 160a and the lower insulating pad 160b attached to the insulating sheet 120 are filled with the conductive powder, The upper and lower portions of the insulating sheet 120 are bent around the lines A 'and B'.

여기서, 도 7 및 도 8에서는 상부 절연 패드(160a) 및 하부 절연 패드(160b)가 서로 분리된 띠 형태를 가지며 각각 절연성 시트(120)의 상부 및 하부에 부착되는 것을 예로 하고 있다. 이외에도, 상부 절연 패드(160a) 및 하부 절연 패드(160b)가 절연성 시트(120)의 사이즈에 대응하는 시트 형태로 일체로 형성된 상태에서 절연성 시트(120)에 부착되도록 마련될 수 있다. 이 경우, 시트 형태의 상부 및 하부에 각각 상부 도전공(161a) 및 하부 도전공(161b)이 형성되고 절연성 시트(120)의 절곡과 함께 절곡되면 절곡된 상부 영역 및 하부 영역이 상부 절연 패드(160a) 및 하부 절연 패드(160b)를 형성할 수 있다.7 and 8, the upper insulating pad 160a and the lower insulating pad 160b are separated from each other and are attached to the upper and lower portions of the insulating sheet 120, respectively. The upper insulating pad 160a and the lower insulating pad 160b may be attached to the insulating sheet 120 in a state that they are integrally formed in a sheet shape corresponding to the size of the insulating sheet 120. [ In this case, when the upper conductive hole 161a and the lower conductive hole 161b are formed at the upper and lower portions of the sheet shape and are bent together with the bending of the insulating sheet 120, the bent upper and lower regions are connected to the upper insulating pad 160a and a lower insulating pad 160b.

이와 같은 방법으로 형성된 절연성 시트(120)를 가로 방향(W)으로 배열한 후 절연성 본체(110)를 형성하게 되면, 도 3에 도시된 바와 같이, 상부 절연 패드(160a)가 절연성 시트(120)의 상부 절곡부(121)의 상부에 배치된 상태에서 제1 상부 도전 패드(131a)가 상하로 관통 형성된 상부 도전공(161a)에 충진된 상부 접촉부(151)와 전기적으로 연결된 상태가 되고, 하부 절연 패드(160b)가 절연성 시트(120)의 하부 절곡부(122)의 하부에 배치된 상태에서 제1 하부 도전 패드(132a)가 상하로 관통 형성된 하부 도전공(161b)에 충진된 하부 접촉부(152)와 전기적으로 연결된 상태가 된다.3, when the insulating sheet 120 formed in this manner is arranged in the transverse direction W, the upper insulating pad 160a is electrically connected to the insulating sheet 120, The first upper conductive pad 131a is electrically connected to the upper contact portion 151 filled in the upper conductive hole 161a passing through the upper portion of the upper conductive pad 131a, The lower conductive portion 161b filled in the lower conductive hole 161b formed by vertically penetrating the first lower conductive pad 132a in a state where the insulating pad 160b is disposed below the lower bent portion 122 of the insulating sheet 120 152, respectively.

상기와 같은 구성을 통해, 반도체 소자(3)가 반도체 테스트 소켓(100)의 상부에서 접촉되면 반도체 소자(3)의 단자가 상부 접촉부(151)에 접촉되고, 반도체 테스트 소켓(100)의 하부 접촉부(152)가 검사회로기판(5)의 단자에 접촉되면, 상부 접촉부(151), 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 도전 와이어(141a), 제2 하부 도전 패드(132b), 제1 하부 도전 패드(132a)의 순으로 반도체 소자(3)와 검사회로기판(5)의 전기적으로 연결된다.When the semiconductor element 3 is brought into contact with the upper portion of the semiconductor test socket 100 through the above-described structure, the terminal of the semiconductor element 3 contacts the upper contact portion 151, The first upper conductive pad 131a, the second upper conductive pad 131b, the first conductive wire 141a, the second upper conductive pad 131a, the second upper conductive pad 131b, The lower conductive pad 132b and the first lower conductive pad 132a are electrically connected to the semiconductor element 3 and the inspection circuit board 5 in this order.

전술한 실시예에서는, 도 3에 도시된 바와 같이, 상부 접촉부(151) 및 하부 접촉부(152)가 도전성 분말의 충진에 의해 형성되는 것을 예로 하고 있다. 도 9는 상부 접촉부(151a) 및 하부 접촉부(152a)의 다른 예를 도시한 도면으로, 상부 접촉부(151a) 및 하부 접촉부(152a)가 일측이 각각 제1 상부 도전 패드(131a) 및 제1 하부 도전 패드(132a)에 접촉되고 타측이 절연성 본체(110)의 상부 및 하부 각각에 노출되도록 배치되며, 타측에 크라운부가 형성되는 것을 예로 하고 있다.In the above-described embodiment, as shown in Fig. 3, the upper contact portion 151 and the lower contact portion 152 are formed by filling conductive powder. 9 shows another example of the upper contact portion 151a and the lower contact portion 152a in which one of the upper contact portion 151a and the lower contact portion 152a is connected to the first upper conductive pad 131a and the first lower contact portion 152a, And the other side is exposed to the upper and lower portions of the insulating main body 110 and the crown is formed on the other side.

한편, 본 발명에서는 제1 도전 와이어(141a)가 절연성 시트(120)의 일측에서 제2 상부 도전 패드(131b)와 제2 하부 도전 패드(132b)와 전기적으로 연결되는 것을 예로 하였다. 이에 더하여, 본 발명에 따른 반도체 테스트 소켓(100)은 제1 상부 도전 패드(131a)와 제1 하부 도전 패드(132a)를 전기적으로 연결하는 제2 도전 와이어를 포함할 수 있다.In the present invention, the first conductive wire 141a is electrically connected to the second upper conductive pad 131b and the second lower conductive pad 132b from one side of the insulating sheet 120. In addition, the semiconductor test socket 100 according to the present invention may include a second conductive wire electrically connecting the first upper conductive pad 131a and the first lower conductive pad 132a.

제2 도전 와이어는 제1 도전 와이어(141a)의 반대편에서 상호 대응하는 위치의 제1 상부 도전 패드(131a)와 제1 하부 도전 패드(132a)를 전기적으로 연결하게 되며, 일측이 제1 상부 도전 패드(131a)에 솔더링되고(도 4의 S) 타측이 제1 하부 도전 패드(132a)에 솔더링되어(도 3의 S) 제1 상부 도전 패드(131a)와 제1 하부 도전 패드(132a)를 전기적으로 연결할 수 있다.The second conductive wires electrically connect the first upper conductive pads 131a and the first lower conductive pads 132a at positions corresponding to each other on the opposite side of the first conductive wires 141a, The first upper conductive pad 131a and the first lower conductive pad 132a are soldered to the pad 131a (S in FIG. 4) and the other side is soldered to the first lower conductive pad 132a (S in FIG. 3) Can be electrically connected.

또한, 본 발명에 따른 절연성 시트(120)의 상부 절곡부(121)에는, 도 5 내지 도 7에 도시된 바와 같이, 제1 상부 도전 패드(131a) 사이가 절취된 상부 절취부가 형성될 수 있다. 마찬가지로, 하부 절곡부(122)에는 제1 하부 도전 패드(132a) 사이가 절취된 하부 절취부가 형성될 수 있다.5 to 7, an upper cut-out portion cut between the first upper conductive pads 131a may be formed on the upper bent portion 121 of the insulating sheet 120 according to the present invention . Similarly, the lower bent portion 122 may be formed with a cut-out portion cut between the first lower conductive pads 132a.

상부 절취부 및 하부 절취부는 각각의 제1 상부 도전 패드(131a)와 제1 하부 도전 패드(132a)가 상하 방향으로 상호 독립적으로 움직일 수 있도록 함으로써, 반도체 소자(3)의 단자가 가압할 때 자신이 접촉한 단자 이외의 가압에 영향을 받지 않고 독립적으로 움직일 수 있게 된다.The upper cutout portion and the lower cutout portion allow the respective first upper conductive pads 131a and the first lower conductive pads 132a to move independently in the vertical direction so that when the terminals of the semiconductor element 3 are pressed, It is possible to independently move without being affected by the pressure other than the contacted terminal.

이하에서는, 상기와 같은 구조를 갖는 본 발명에 따른 반도체 테스트 소켓(100)의 제조방법에 대해 상세히 설명한다.Hereinafter, a method of manufacturing the semiconductor test socket 100 according to the present invention will be described in detail.

먼저, 절연성 시트(120), 예를 들어 PI 필름을 마련하고, PI 필름에 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a) 및 제2 하부 도전 패드(132b)를 형성한다. 여기서, 제1 상부 도전 패드(131a) 및 제2 상부 도전 패드(131b)는, 도 5에 도시된 바와 같이, 절연성 시트(120)의 상부 양측 표면에 각각 깊이 방향(D)을 따라 형성되고, 제1 하부 도잰 패드 및 제2 하부 도전 패드(132b)는 절연성 시트(120)의 하부 양측 표면에 각각 깊이 방향(D)을 따라 형성된다.First, an insulating sheet 120, for example, a PI film is provided, and the PI film is coated with a first upper conductive pad 131a, a second upper conductive pad 131b, a first lower conductive pad 132a, Thereby forming conductive pads 132b. 5, the first upper conductive pad 131a and the second upper conductive pad 131b are formed along the depth direction D on both upper surfaces of the insulating sheet 120, The first lower landing pad and the second lower conductive pad 132b are formed along the depth direction D on the lower both side surfaces of the insulating sheet 120, respectively.

제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a) 및 제2 하부 도전 패드(132b)는 PI 플림의 양측 표면의 도전층의 패터닝 처리를 통해 형성될 수 있다. 즉, PI 필름의 양측에 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b)의 형성 패턴에 대응하는 마스크를 설치하고, 에칭을 통해 형성 패턴 이외의 영역을 제거하게 되면, 폴리이미드 소재의 절연성 시트(120)와, 도전성을 갖는 베이스 도전층이 형성되는데, 베이스 도전층이 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b)의 형성 패턴을 갖게 된다.The first upper conductive pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a and the second lower conductive pad 132b are formed by patterning conductive layers on both side surfaces of the PI flip . That is, masks corresponding to the formation patterns of the first upper conductive pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a, and the second lower conductive pad 132b are formed on both sides of the PI film The insulating sheet 120 of polyimide material and the conductive base conductive layer are formed. The base conductive layer is formed on the first upper conductive pads 131a, The second upper conductive pad 131b, the first lower conductive pad 132a, and the second lower conductive pad 132b.

그런 다음, 베이스 도전층에 니켈 도금을 하여 니켈 도금층을 형성하는데, 상호 대응하는 제1 상부 도전 패드(131a)와 제2 상부 도전 패드(131b), 그리고 상호 대응하는 제1 하부 도전 패드(132a)와 제2 하부 도전 패드(132b)는 니켈 도금층의 형성 과정에서 상호 전기적으로 연결된다.The base conductive layer is then plated with nickel to form a nickel plated layer. The first upper conductive pad 131a and the second upper conductive pad 131b and the corresponding first lower conductive pad 132a, which correspond to each other, And the second lower conductive pads 132b are electrically connected to each other in the process of forming the nickel plating layer.

그리고, 니켈 도금층에 금 도금을 하여 금 도금층을 형성함으로써, 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a) 및 제2 하부 도전 패드(132b)가 형성되고, 상호 대응하는 제1 상부 도전 패드(131a)와 제2 상부 도전 패드(131b), 그리고 상호 대응하는 제1 하부 도전 패드(132a)와 제2 하부 도전 패드(132b)가 전기적으로 연결된 상태가 된다.The first upper conductive pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a, and the second lower conductive pad 132b are formed by gold plating on the nickel plating layer to form a gold plating layer. And the first upper conductive pads 131a and the second upper conductive pads 131b corresponding to each other and the first lower conductive pads 132a and the second lower conductive pads 132b corresponding to each other are electrically connected to each other State.

상기와 같이 절연성 시트(120)에 제1 상부 도전 패드(131a), 제2 상부 도전 패드(131b), 제1 하부 도전 패드(132a), 제2 하부 도전 패드(132b)가 형성되면, 제1 도전 와이어(141a)를 상호 대응하는 위치의 제2 상부 도전 패드(131b)와 제2 하부 도전 패드(132b)에 연결한다. 본 발명에서는 제1 도전 와이어(141a)의 양측 각각을 제2 상부 도전 패드(131b)와 제2 하부 도전 패드(132b)의 표면에 솔더링하여 연결하는 것을 예로 한다.When the first upper conductive pad 131a, the second upper conductive pad 131b, the first lower conductive pad 132a and the second lower conductive pad 132b are formed on the insulating sheet 120 as described above, And connects the conductive wires 141a to the second upper conductive pads 131b and the second lower conductive pads 132b at mutually corresponding positions. In the present invention, both sides of the first conductive wire 141a are connected by soldering to the surfaces of the second upper conductive pad 131b and the second lower conductive pad 132b.

그런 다음, 제1 상부 도전 패드(131a)와 제1 하부 도전 패드(132a)에 상부 접촉부(151) 및 하부 접촉부(152)를 형성한다. 본 발명에 따른 상부 접촉부(151a) 및 하부 접촉부(152a)가 도 9에 도시된 도전 핀 형상을 갖는 경우, 해당 도전 핀을 제1 상부 도전 패드(131a) 및 제2 하부 도전 패드(132b)에 솔더링하여 부착할 수 있다.Then, the upper contact portion 151 and the lower contact portion 152 are formed on the first upper conductive pad 131a and the first lower conductive pad 132a. When the upper contact portion 151a and the lower contact portion 152a according to the present invention have the conductive pin shape shown in FIG. 9, the conductive pin is electrically connected to the first upper conductive pad 131a and the second lower conductive pad 132b It can be attached by soldering.

반면, 상부 접촉부(151) 및 하부 접촉부(152)가, 도 7 및 도 8에 도시된 바와 같이, 상부 절연 패드(160a)의 상부 도전공(161a) 및 하부 절연 패드(160b)의 하부 도전공(161b)에 도전성 분말의 충진을 통해 형성되는 경우, 도 7에 도시된 바와 같이, 상부 도전공(161a)이 형성된 상부 절연 패드(160a)를 절연성 시트(120)의 상부 절곡부(121) 영역에 부착시키고, 하부 절연 패드(160b)를 절연성 시트(120)의 하부 절곡부(122) 영역에 부착시킨다.7 and 8, the upper contact portion 151 and the lower contact portion 152 are electrically connected to the lower conductive pads 161a of the upper conductive pads 161a and the lower insulating pads 160b of the upper insulating pads 160a, The upper insulating pad 160a formed with the upper conductive hole 161a is electrically connected to the upper bent portion 121 region of the insulating sheet 120, And the lower insulating pad 160b is attached to the region of the lower bent portion 122 of the insulating sheet 120. [

그런 다름, 상부 절연 패드(160a)에 형성된 각각의 상부 도전공(161a)에 도전성 분말을 충진시켜 상부 접촉부(151)를 형성하고, 하부 절연 패드(160b)에 형성된 각각의 하부 도전공(161b)에 도전성 분말을 충진시켜 하부 접촉부(152)를 형성하게 된다.The upper contact holes 151 formed in the upper insulating pad 160a are filled with conductive powder and the lower contact holes 161b formed in the lower insulating pad 160b are filled with conductive powder, The lower contact portion 152 is formed by filling conductive powder.

그리고, 절연성 시트(120)를, 도 7의 A 및 B 선을 중심으로 각각 절곡시키게 되면, 도 8에 도시된 바와 같이, 상부 접촉부(151)가 상부 방향으로 향하게 되고, 하부 접촉부(152)가 하부 방향을 향하게 된다.When the insulating sheet 120 is bent around the line A and line B in FIG. 7, the upper contact portion 151 is directed upward and the lower contact portion 152 is bent And is directed downward.

상기와 같이 형성된 복수의 절연성 시트(120)를 가로 방향(W)으로 상호 대향하게 이격시켜 배열한 후, 절연성 재질, 예컨대 실리콘을 절연성 시트(120)의 사이사이로 주입시켜 경화시키면 절연성 본체(110)가 형성된다. 이 때, 상부 접촉부(151) 및 하부 접촉부(152)는 절연성 본체(110)의 상부 및 하부에 노출되도록 절연성 본체(110)가 형성된다.When the insulating body 110 is cured by inserting an insulating material such as silicon between the insulating sheets 120 after arranging the plurality of insulating sheets 120 formed as described above so as to face each other in the transverse direction W, . At this time, the insulating body 110 is formed so that the upper contact portion 151 and the lower contact portion 152 are exposed to the upper and lower portions of the insulating body 110.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
Although several embodiments of the present invention have been shown and described, those skilled in the art will appreciate that various modifications may be made without departing from the principles and spirit of the invention . The scope of the invention will be determined by the appended claims and their equivalents.

100 : 반도체 테스트 소켓 110 : 절연성 본체
120 : 절연성 시트 131a : 제1 상부 도전 패드
131b : 제2 상부 도전 패드 132a : 제1 하부 도전 패드
132b : 제2 하부 도전 패드 141a : 제1 도전 와이어
151, 151a : 상부 접촉부 152, 152a : 하부 접촉부
160a : 상부 절연 패드 160b : 하부 절연 패드
161a : 상부 도전공 161b : 하부 도전공100: Semiconductor test socket 110: Insulation body
120: insulating sheet 131a: first upper conductive pad
131b: second upper conductive pad 132a: first lower conductive pad
132b: second lower conductive pad 141a: first conductive wire
151, 151a: upper contact portion 152, 152a:
160a: upper insulating pad 160b: lower insulating pad
161a: upper conductive hole 161b: lower conductive hole

Claims (14)

탄성을 갖는 절연성 본체와;
상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되되, 각각이 상부 영역이 절곡된 상부 절곡부와, 하부 영역이 절곡된 하부 절곡부를 갖는 복수의 절연성 시트와;
각각의 상기 절연성 시트의 상기 상부 절곡부의 상부 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 제1 상부 도전 패드와;
상기 상부 절곡부의 하부 표면에 각각의 상기 제1 상부 도전 패드에 대응하는 위치에 형성되되 각각의 상기 제1 상부 도전 패드와 전기적으로 연결된 복수의 제2 상부 도전 패드와;
각각의 상기 절연성 시트의 상기 하부 절곡부의 하부 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 제1 하부 도전 패드와;
상기 하부 절곡부의 상부 표면에 각각의 상기 제1 하부 도전 패드에 대응하는 위치에 형성되되 각각의 상기 제1 하부 도전 패드와 전기적으로 연결된 복수의 제2 하부 도전 패드와;
상호 대향하는 위치의 상기 제2 상부 도전 패드와 상기 제2 하부 도전 패드가 전기적으로 연결되도록 일측이 상기 제2 상부 도전 패드에 연결되고 타측이 상기 제2 하부 도전 패드에 연결되는 제1 도전 와이어와;
각각의 상기 제1 상부 도전 패드에 전기적으로 연결되도록 상기 제1 상부 도전 패드의 상부에 마련되되 상기 절연성 본체의 상부 표면에 노출되는 상부 접촉부와;
각각의 상기 제1 하부 도전 패드에 전기적으로 연결되도록 상기 제1 하부 도전 패드의 하부에 마련되되 상기 절연성 본체의 하부 표면에 노출되는 하부 접촉부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
An insulating main body having elasticity;
A plurality of insulating sheets arranged in the insulating body so as to be spaced apart from each other in the transverse direction and each having an upper bent portion in which an upper region is bent and a lower bent portion in which a lower region is bent;
A plurality of first upper conductive pads spaced apart from each other in a depth direction on an upper surface of the upper bent portion of each of the insulating sheets;
A plurality of second upper conductive pads formed on the lower surface of the upper bent portion at positions corresponding to the first upper conductive pads and electrically connected to the respective first upper conductive pads;
A plurality of first lower conductive pads spaced apart from each other in a depth direction on a lower surface of the lower bent portion of each of the insulating sheets;
A plurality of second lower conductive pads formed on the upper surface of the lower bent portion at positions corresponding to the first lower conductive pads and electrically connected to the respective first lower conductive pads;
A first conductive wire having one side connected to the second upper conductive pad and the other side connected to the second lower conductive pad so that the second upper conductive pad and the second lower conductive pad in mutually opposing positions are electrically connected; ;
An upper contact portion provided on an upper surface of the first upper conductive pad to be electrically connected to each of the first upper conductive pads and exposed on an upper surface of the insulating main body;
And a lower contact portion provided below the first lower conductive pad to be electrically connected to each of the first lower conductive pads and exposed to a lower surface of the insulating main body.
제1항에 있어서,
상기 절연성 시트는 PI 필름 형태로 마련되고;
상기 복수의 제1 상부 도전 패드, 상기 복수의 제1 하부 도전 패드, 상기 복수의 제2 상부 도전 패드 및 상기 복수의 제2 하부 도전 패드는 상기 PI 필름의 양측 표면에 형성된 도전층의 패터닝을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
The method according to claim 1,
The insulating sheet is provided in the form of a PI film;
The plurality of first upper conductive pads, the plurality of first lower conductive pads, the plurality of second upper conductive pads, and the plurality of second lower conductive pads are patterned by patterning conductive layers formed on both side surfaces of the PI film Wherein the semiconductor test socket is formed of a conductive material.
제2항에 있어서,
상기 복수의 제1 상부 도전 패드, 상기 복수의 제1 하부 도전 패드, 상기 복수의 제2 상부 도전 패드 및 상기 복수의 제2 하부 도전 패드는
상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과,
상기 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
3. The method of claim 2,
The plurality of first upper conductive pads, the plurality of first lower conductive pads, the plurality of second upper conductive pads, and the plurality of second lower conductive pads
A base conductive layer formed through patterning of the conductive layer;
And a nickel plating layer and a gold plating layer which are sequentially plated on the conductive layer.
제1항에 있어서,
상기 제1 도전 와이어는 상기 절연성 본체의 내부에서 휘어진 형상을 갖도록 배치되는 것을 특징으로 하는 반도체 테스트 소켓.
The method according to claim 1,
Wherein the first conductive wire is arranged to have a bent shape inside the insulating body.
제1항에 있어서,
상기 상부 접촉부 및 상기 하부 접촉부는 도전성 분말의 충진을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
The method according to claim 1,
Wherein the upper contact portion and the lower contact portion are formed through filling of the conductive powder.
제5항에 있어서,
각각의 상기 상부 절곡부의 상부에 배치되고, 상기 복수의 제1 상부 도전 패드 각각에 대응하는 패턴의 복수의 상부 도전공이 상하로 관통 형성된 복수의 상부 절연 패드와,
각각의 상기 하부 절곡부의 하부에 배치되고, 상기 복수의 제1 하부 도전 패드 각각에 대응하는 패턴의 복수의 하부 도전공이 상하로 관통 형성된 복수의 하부 절연 패드를 더 포함하며;
상기 상부 접촉부와 상기 하부 접촉부는 각각 상기 상부 도전공 및 상기 하부 도전공에 상기 도전성 분말의 충진을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
6. The method of claim 5,
A plurality of upper insulating pads disposed on upper portions of the respective upper bent portions and having a plurality of upper conductive balls penetrating through the upper conductive pads in a pattern corresponding to each of the plurality of first upper conductive pads,
Further comprising a plurality of lower insulating pads disposed at a lower portion of each of the lower bent portions and having a plurality of lower conductive balls penetrating the upper and lower conductive patterns in a pattern corresponding to each of the plurality of first lower conductive pads,
Wherein the upper contact portion and the lower contact portion are formed through the filling of the conductive powder in the upper conductive hole and the lower conductive hole, respectively.
제1항에 있어서,
상기 상부 접촉부 및 상기 하부 접촉부는 일측이 각각 상기 제1 상부 도전 패드 및 상기 제1 하부 도전 패드에 접촉되고 타측이 상기 절연성 본체의 상부 및 하부 각각에 노출되도록 배치되되 타측에 크라운부가 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
The method according to claim 1,
The upper contact portion and the lower contact portion are disposed so that one side is in contact with the first upper conductive pad and the first lower conductive pad respectively and the other side is exposed in the upper and lower portions of the insulating main body while a crown portion is formed on the other side A semiconductor test socket.
제1항에 있어서,
상기 상부 절곡부에는 상기 복수의 제1 상부 도전 패드 사이가 절취된 복수의 상부 절취부가 형성되고;
상기 하부 절곡부에는 상기 복수의 제1 하부 도전 패드 사이가 절취된 복수의 하부 절취부가 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
The method according to claim 1,
A plurality of upper cut-out portions formed between the plurality of first upper conductive pads are formed in the upper bent portion;
And a plurality of lower cutouts formed between the plurality of first lower conductive pads are formed in the lower bent portion.
제1항 내지 제8항 중 어느 한 항에 있어서,
상호 대향하는 위치의 상기 제1 상부 도전 패드와 상기 제1 하부 도전 패드가 전기적으로 연결되도록 일측이 상기 제1 상부 도전 패드에 연결되고 타측이 상기 제1 하부 도전 패드에 연결되는 제2 도전 와이어를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
9. The method according to any one of claims 1 to 8,
A second conductive wire having one side connected to the first upper conductive pad and the other side connected to the first lower conductive pad so that the first upper conductive pad and the first lower conductive pad in mutually opposing positions are electrically connected, Wherein the semiconductor test socket comprises:
반도체 테스트 소켓의 제조방법에 있어서,
(a) 복수의 절연성 시트를 마련하는 단계;
(b) 각각의 상기 절연성 시트의 상부 양측 표면에 각각 깊이 방향을 따라 상호 이격된 복수의 제1 상부 도전 패드 및 복수의 제2 상부 도전 패드를, 하부 양측 표면에 각각 상기 깊이 방향을 따라 상호 이격된 복수의 제1 하부 도전 패드 및 복수의 제2 하부 도전 패드를 형성하는 단계 - 상호 대응하는 위치의 상기 제1 상부 도전 패드와 상기 제2 상부 도전 패드는 상호 전기적으로 연결되고, 상호 대응하는 위치의 상기 제1 하부 도전 패드와 상기 제2 하부 도전 패드는 상호 전기적으로 연결됨;
(c) 상호 대향하는 위치의 상기 제2 상부 도전 패드와 상기 제2 하부 도전 패드가 전기적으로 연결되도록 제1 도전 와이어의 일측을 상기 제2 상부 도전 패드에 연결하고, 상기 제1 도전 와이어의 타측을 상기 제2 하부 도전 패드에 연결하는 단계와;
(d) 각각의 상기 제1 상부 도전 패드의 표면으로부터 돌출되도록 상부 접촉부를 형성하는 단계와;
(e) 각각의 상기 제1 하부 도전 패드의 표면으로부터 돌출되도록 하부 접촉부를 형성하는 단계와;
(f) 상기 상부 접촉부가 상부 방향을 향하도록 상기 절연성 시트의 상부를 절곡하는 단계와;
(g) 상기 하부 접촉부가 하부 방향을 향하도록 상기 절연성 시트의 하부를 절곡하는 단계와;
(h) 상기 복수의 절연성 시트를 가로 방향으로 상호 대향하게 이격시켜 배열하는 단계와;
(i) 상기 복수의 절연성 시트가 내부에 배치되되 상기 상부 접촉부 및 상기 하부 접촉부가 각각 상부 표면 및 하부 표면에 노출되도록 절연성 본체를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
A method of manufacturing a semiconductor test socket,
(a) providing a plurality of insulating sheets;
(b) a plurality of first upper conductive pads and a plurality of second upper conductive pads spaced apart from each other in the depth direction on both upper side surfaces of each of the insulating sheets, Forming a plurality of first lower conductive pads and a plurality of second lower conductive pads, wherein the first upper conductive pads and the second upper conductive pads in mutually corresponding positions are electrically connected to each other, The first lower conductive pad and the second lower conductive pad are electrically connected to each other;
(c) connecting one side of the first conductive wire to the second upper conductive pad so that the second upper conductive pad and the second lower conductive pad in mutually opposed positions are electrically connected, and the other side of the first conductive wire To the second lower conductive pad;
(d) forming an upper contact portion to protrude from a surface of each of the first upper conductive pads;
(e) forming a lower contact portion to protrude from a surface of each of the first lower conductive pads;
(f) bending an upper portion of the insulating sheet so that the upper contact portion faces upward;
(g) bending the lower portion of the insulating sheet so that the lower contact portion faces downward;
(h) arranging the plurality of insulating sheets so as to be spaced apart from each other in the transverse direction;
(i) forming the insulating main body so that the plurality of insulating sheets are disposed inside the upper and lower contact portions, respectively, so that the upper and lower contact portions are exposed to the upper surface and the lower surface, respectively.
제10항에 있어서,
상기 절연성 시트는 양측 표면에 도전층이 형성된 PI 필름 형태로 마련되며;
상기 (b) 단계는
(b1) 상기 PI 필름의 양측 표면의 상기 도전층을 패터닝 처리하여, 상기 복수의 제1 상부 도전 패드, 상기 복수의 제1 하부 도전 패드, 상기 복수의 제2 상부 도전 패드 및 상기 복수의 제2 하부 도전 패드에 대응하는 베이스 도전층을 형성하는 단계와,
(b2) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와,
(b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 복수의 제1 상부 도전 패드, 상기 복수의 제1 하부 도전 패드, 상기 복수의 제2 상부 도전 패드 및 상기 복수의 제2 하부 도전 패드를 형성하는 단계를 포함하며;
상호 대응하는 위치의 상기 제1 상부 도전 패드와 상기 제2 상부 도전 패드, 상호 대응하는 위치의 상기 제1 하부 도전 패드와 상기 제2 하부 도전 패드는 상기 (b2) 단계 및 상기 (b3) 단계의 상기 니켈 도금층 및 상기 금 도금층에 의해 상호 전기적으로 연결되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
11. The method of claim 10,
Wherein the insulating sheet is provided in the form of a PI film having conductive layers on both side surfaces thereof;
The step (b)
(b1) patterning the conductive layer on both side surfaces of the PI film to form the plurality of first upper conductive pads, the plurality of first lower conductive pads, the plurality of second upper conductive pads, and the plurality of second Forming a base conductive layer corresponding to the lower conductive pad;
(b2) nickel plating the base conductive layer to form a nickel plating layer,
(b3) gold plating is applied to the nickel plating layer to form a gold plating layer, and the plurality of first upper conductive pads, the plurality of first lower conductive pads, the plurality of second upper conductive pads, Forming a pad;
The first lower conductive pads and the second upper conductive pads at mutually corresponding positions are electrically connected to each other in the step (b2) and the step (b3) Wherein the nickel plating layer and the gold plating layer are electrically connected to each other by the nickel plating layer and the gold plating layer.
제10항에 있어서,
상기 제1 도전 와이어는 상기 절연성 본체의 내부에서 휘어진 형상을 갖도록 배치되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
11. The method of claim 10,
Wherein the first conductive wire is disposed to have a curved shape inside the insulating body.
제10항에 있어서,
상기 (d) 단계는
(d1) 상기 복수의 제1 상부 도전 패드 각각에 대응하는 패턴의 복수의 상부 도전공이 상하로 관통 형성된 상부 절연 패드를 상기 절연성 시트에 부착하되, 각각의 상기 상부 도전공이 대응하는 상기 제1 상부 도전 패드에 위치하도록 부착하는 단계와,
(d2) 각각의 상기 상부 도전공에 도전성 분말을 충진하여 상기 상부 접촉부를 형성하는 단계를 포함하며;
상기 (e) 단계는
(e1) 상기 복수의 제1 하부 도전 패드 각각에 대응하는 패턴의 복수의 하부 도전공이 상하로 관통 형성된 하부 절연 패드를 상기 절연성 시트에 부착하되, 각각의 상기 하부 도전공이 대응하는 상기 제1 하부 도전 패드에 위치하도록 부착하는 단계와,
(e2) 각각의 상기 하부 도전공에 도전성 분말을 충진하여 상기 하부 접촉부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
11. The method of claim 10,
The step (d)
(d1) attaching, to the insulating sheet, an upper insulating pad formed by vertically penetrating a plurality of upper conductive balls of a pattern corresponding to each of the plurality of first upper conductive pads, wherein each of the upper conductive pads Pad to be positioned on the pad,
(d2) filling each of the upper conductive balls with conductive powder to form the upper contact;
The step (e)
(e1) attaching, to the insulating sheet, a lower insulating pad formed by vertically penetrating a plurality of lower conductive balls of a pattern corresponding to each of the plurality of first lower conductive pads, wherein each of the lower conductive pads Pad to be positioned on the pad,
(e2) filling each of the lower conductive balls with conductive powder to form the lower contact portion.
제10항에 있어서,
상기 상부 접촉부 및 상기 하부 접촉부는 일측에 크라운부가 형성된 도전 핀 형태로 마련되며;
상기 (d) 단계 및 상기 (e) 단계는 상기 도전 핀의 타측을 상기 제1 상부 도전 패드 및 상기 제1 하부 도전 패드에 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.11. The method of claim 10,
Wherein the upper contact portion and the lower contact portion are provided in the form of a conductive pin having a crown portion on one side thereof;
Wherein the step (d) and the step (e) comprise attaching the other side of the conductive pin to the first upper conductive pad and the first lower conductive pad.
KR20130145203A 2013-11-27 2013-11-27 Semiconductor test socket and manufacturing method thereof Active KR101489186B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130145203A KR101489186B1 (en) 2013-11-27 2013-11-27 Semiconductor test socket and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130145203A KR101489186B1 (en) 2013-11-27 2013-11-27 Semiconductor test socket and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR101489186B1 true KR101489186B1 (en) 2015-02-11

Family

ID=52591266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130145203A Active KR101489186B1 (en) 2013-11-27 2013-11-27 Semiconductor test socket and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101489186B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101650134B1 (en) * 2015-02-27 2016-08-24 주식회사 오킨스전자 Comtact member and semiconductor package test socket comprising the same
KR20160116185A (en) * 2015-03-26 2016-10-07 주식회사 이노글로벌 Semiconductor test socket and manufacturing method thereof
KR20170035372A (en) * 2015-09-22 2017-03-31 주식회사 이노글로벌 Semiconductor test socket and manufacturing method thereof
WO2017061656A1 (en) * 2015-10-08 2017-04-13 주식회사 이노 Kelvin test probe, kelvin test probe module, and manufacturing method therefor
KR101735520B1 (en) 2016-03-17 2017-05-24 주식회사 오킨스전자 Test socket having top metal plate bump and method for manufacturing thereof
KR101801524B1 (en) * 2016-01-12 2017-11-28 주식회사 이노글로벌 By-directional electrically conductive pattern module and semiconductor test socket using the same
KR101793962B1 (en) 2016-03-15 2017-12-04 주식회사 이노글로벌 Semiconductor test socket and menufacturing method thereof
KR101852864B1 (en) 2015-12-21 2018-04-30 주식회사 이노글로벌 Semiconductor Inspection Device
KR20230019610A (en) * 2021-08-02 2023-02-09 주식회사 아이에스시 Testor socket and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448414B1 (en) 2001-04-12 2004-09-13 주식회사 아이에스시테크놀러지 An integrated silicon contactor and a device and method for manufacturing same
KR100721587B1 (en) 2006-03-09 2007-05-23 주식회사 아이에스시테크놀러지 Contactor for inspection of electronic parts
KR101004296B1 (en) 2008-07-07 2010-12-28 주식회사 아이에스시테크놀러지 Test socket with conductive wire
KR101037786B1 (en) 2008-08-21 2011-05-27 주식회사 아이에스시테크놀러지 Test socket with conductive wire inserted inside the spring and manufacturing method of the test socket

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448414B1 (en) 2001-04-12 2004-09-13 주식회사 아이에스시테크놀러지 An integrated silicon contactor and a device and method for manufacturing same
KR100721587B1 (en) 2006-03-09 2007-05-23 주식회사 아이에스시테크놀러지 Contactor for inspection of electronic parts
KR101004296B1 (en) 2008-07-07 2010-12-28 주식회사 아이에스시테크놀러지 Test socket with conductive wire
KR101037786B1 (en) 2008-08-21 2011-05-27 주식회사 아이에스시테크놀러지 Test socket with conductive wire inserted inside the spring and manufacturing method of the test socket

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101650134B1 (en) * 2015-02-27 2016-08-24 주식회사 오킨스전자 Comtact member and semiconductor package test socket comprising the same
KR20160116185A (en) * 2015-03-26 2016-10-07 주식회사 이노글로벌 Semiconductor test socket and manufacturing method thereof
KR101694768B1 (en) 2015-03-26 2017-01-11 주식회사 이노글로벌 Semiconductor test socket and manufacturing method thereof
KR20170035372A (en) * 2015-09-22 2017-03-31 주식회사 이노글로벌 Semiconductor test socket and manufacturing method thereof
KR101721945B1 (en) 2015-09-22 2017-04-04 주식회사 이노글로벌 Semiconductor test socket and manufacturing method thereof
KR101728399B1 (en) 2015-10-08 2017-04-20 주식회사 이노글로벌 Kelvin test probe, kelvin test probe module and manufacturing method thereof
WO2017061656A1 (en) * 2015-10-08 2017-04-13 주식회사 이노 Kelvin test probe, kelvin test probe module, and manufacturing method therefor
EP3364194A4 (en) * 2015-10-08 2019-10-23 Inno Inc. KELVIN TEST PROBE, KELVIN TEST PROBE MODULE, AND METHOD FOR MANUFACTURING THE SAME
KR101852864B1 (en) 2015-12-21 2018-04-30 주식회사 이노글로벌 Semiconductor Inspection Device
KR101801524B1 (en) * 2016-01-12 2017-11-28 주식회사 이노글로벌 By-directional electrically conductive pattern module and semiconductor test socket using the same
KR101793962B1 (en) 2016-03-15 2017-12-04 주식회사 이노글로벌 Semiconductor test socket and menufacturing method thereof
KR101735520B1 (en) 2016-03-17 2017-05-24 주식회사 오킨스전자 Test socket having top metal plate bump and method for manufacturing thereof
KR20230019610A (en) * 2021-08-02 2023-02-09 주식회사 아이에스시 Testor socket and manufacturing method thereof
KR102582793B1 (en) 2021-08-02 2023-09-26 주식회사 아이에스시 Testor socket and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR101489186B1 (en) Semiconductor test socket and manufacturing method thereof
KR101517409B1 (en) Semiconductor test socket and manufacturing method thereof
KR101582956B1 (en) Semiconductor test socket and manufacturing method thereof
TW201809681A (en) Vertical probe, manufacturing method thereof and probe head and probe card using the same comprising a structural member, an insulating layer and a conductive member
KR101566173B1 (en) Semiconductor test socket and manufacturing method thereof
KR101921931B1 (en) Open cell type FPCB film, test socket having thereof, and method for manufacturing thereof
US20130256005A1 (en) Mounting adapter, printed board, and manufacturing method thereof
KR101162175B1 (en) Semiconductor test socket
KR101462968B1 (en) Semiconductor test socket
KR101919881B1 (en) By-directional electrically conductive pattern module
KR20170104905A (en) Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof
KR101694768B1 (en) Semiconductor test socket and manufacturing method thereof
KR101556216B1 (en) Semiconductor test socket and manufacturing method thereof
KR101745884B1 (en) Socket using high accuracy laser and manufacturing method thereof
KR101311752B1 (en) Contactor for testing semiconductor and manufacturing method thereof
KR101339124B1 (en) Semiconductor test socket and manufacturing method thereof
KR101728399B1 (en) Kelvin test probe, kelvin test probe module and manufacturing method thereof
KR101708487B1 (en) Test socket having double wire in silicon rubber and method for manufacturing thereof
KR101190174B1 (en) Semiconductor test socket
KR101391799B1 (en) Conductive contactor for testing semiconductor
KR101747652B1 (en) By-directional electric conductive sheet and semiconductor test socket, manufacturing method of by-directional electric conductive sheet
KR101846303B1 (en) Bi-directional conductive module, semiconductor test socket and manufacturing method thereof
KR101726399B1 (en) Test socket having bottom metal plate bump and method for manufacturing thereof
JP2017517863A (en) Bidirectional conductive socket for high-frequency device test, bidirectional conductive module for high-frequency device test, and manufacturing method thereof
KR102007261B1 (en) By-directional electrically conductive module

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20220129

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

K11-X000 Ip right revival requested

St.27 status event code: A-6-4-K10-K11-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20220129

PR0401 Registration of restoration

St.27 status event code: A-6-4-K10-K13-oth-PR0401

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11