KR101482837B1 - 스텝 유닛셀을 포함하는 단차를 갖는 전극 조립체 - Google Patents

Abstract

본 발명은 서로 동일한 면적을 가지며, 적어도 하나의 양극과 적어도 하나의 음극이 평면에 대하여 수직 방향으로 분리막을 경계로 교대로 적층된 제1 유닛셀을 하나 또는 2 이상 포함하는 제1 전극 적층체; 및 적어도 하나의 양극과 적어도 하나의 음극이 평면에 대하여 수직 방향으로 분리막을 경계로 교대로 적층되며, 상기 제1 전극 적층체의 일면에 분리막을 경계로 적층된 제2 유닛셀을 포함하고, 상기 제2 유닛셀은 상기 제1 전극 적층체의 전극 면적과 동일한 제1 면적 전극 및 제1 전극 적층체의 전극 면적과 상이한 제2 면적 전극으로 구성되며, 상기 제1 및 제2 면적 전극간의 면적차에 의한 단차를 갖는 스텝 유닛셀인 단차를 갖는 전극 조립체를 제공한다.
본 발명에 따르면, 전극 조립체의 두께 방향으로의 형상 자유도를 현저히 향상시킬 수 있어, 다양한 디바이스 형상에 따른 이차 전지를 제공할 수 있다.

Description

스텝 유닛셀을 포함하는 단차를 갖는 전극 조립체{Stepwise Cell Assembly}

본 발명은 단차를 갖는 전극 조립체에 관한 것으로서, 보다 구체적으로는 전극 조립체의 적층 두께 방향으로 디자인 자유도가 높은 전극 조립체에 관한 것이다.

종래의 전극 조립체로서는 양면에 동일한 전극이 배치되고, 상기 동일한 전극 사이에 극성이 상이한 전극이 배치된 C 타입 바이셀 또는 A 타입 바이셀을 복수개 적층하여 조립되어 왔다.

특히, 도 1에 나타낸 바와 같은 단차를 갖는 전극 조립체(1)를 조립함에 있어서, 예를 들어, 도 2에 나타낸 바와 같은 동일한 면적을 갖는 A 타입 바이셀(13) 및 C 타입 바이셀(11)을 복수개 교대로 적층하여 제1 전극 적층체(41)를 조립하고, 상기 제1 적극 적층체(41) 상에 상기 제1 전극 적층체(41)를 구성하는 전극의 면적보다 작으면서 서로 동일한 면적을 갖는 바이셀(11, 13)을 적층하여 제2 전극 적층체(43)를 적층함으로써 도 1에 나타낸 바와 같이 평면에 대하여 수직인 방향으로 갈수록 면적이 작아지는 형상의 단차를 갖는 전극 조립체(1)를 조립하여 왔다.

이때, 상기 제1 전극 적층체(41)와 제2 전극 적층체(43) 및 제2 전극 적층체(43)와 제3 전극 적층체(45)가 상호 대면함으로써 단차를 형성하는 경계면에서는 상대적으로 대면적 전극인 제1 전극 적층체(41) 및 제2 전극 적층체(43)의 전극을 음극으로, 그리고, 상대적으로 소면적 전극인 제2 전극 적층체(43) 및 제3 전극 적층체(45)의 전극을 양극으로 배치하여 서로 다른 극성의 전극이 대면하도록 조립되었다.

이로 인해, 도 3에 나타낸 바와 같이, 최하단인 제1 전극 적층체(41) 상에 적층되는 제2층 이상의 전극 적층체(43, 45)는 필연적으로 짝수개(2×n, n은 1 이상의 정수임)의 바이셀(11, 13)이 적층되어야 하는 제한이 있었다. 따라서, 디바이스 형상에 따라 최하단 전극 적층체 상에 적층되는 제2층 이상의 전극 적층체(43, 45)를 짝수개의 바이셀(11, 13)을 사용하여 형성할 수 없는 경우에는 적절하게 대응할 수 없는 한계가 있었다.

최근 새로운 형태의 디바이스가 출현하고, 또 디바이스의 디자인이 다양해짐에 따라 새로운 형태의 배터리 디자인이 요구되고 있다. 이에 따라 다양한 요구에 부합하는 배터리 디자인을 구현할 필요성이 증대되고 있는 실정이다.

이에, 본 발명은 종래의 바이셀을 사용하여 조립된 전극 조립체에 비하여 두께 방향으로의 형상 자유도가 향상된 전극 조립체를 제공하고자 한다.

본 발명은 전극 조립체의 두께 방향으로의 형상 자유도가 향상된 전극 조립체를 제공하고자 하는 것으로서, 본 발명의 전극 조립체는 서로 동일한 면적을 가지며, 적어도 하나의 양극과 적어도 하나의 음극이 평면에 대하여 수직 방향으로 분리막을 경계로 교대로 적층되, 최외곽의 전극이 동일한 전극으로 구성되는 바이셀 구조인 제1 유닛셀을 하나 또는 2 이상 포함하는 제1 전극 적층체; 및 적어도 하나의 양극과 적어도 하나의 음극이 평면에 대하여 수직 방향으로 분리막을 경계로 교대로 적층되며, 상기 제1 전극 적층체의 일면에 분리막을 경계로 적층된 제2 유닛셀을 포함하고, 상기 제2 유닛셀은 상기 제1 전극 적층체의 전극 면적과 동일한 제1 면적 전극 및 제1 전극 적층체의 전극 면적과 상이한 제2 면적 전극으로 구성되며, 상기 제1 및 제2 면적 전극간의 면적차에 의한 단차를 갖는 스텝 유닛셀로서, 스택앤 폴딩 타입으로 조립되되, 제 1면적 전극과 제 2면적 전극이 대면하는 전극 중 면적이 더 큰 전극이 음극으로 구성되며, 상기 스텝 유닛셀은 양면에 양극이 배치되고 중간에 음극이 배치되어 적층된 A 타입 바이셀 또는 양면에 음극이 배치되고 중간에 양극이 배치되는 것을 특징으로 하는 전극 조립체를 제공한다.

삭제

삭제

상기 전극 조립체는 상기 스텝 유닛셀 표면의 제2 면적 전극 상에 분리막을 경계로 제2 전극 적층체가 적층되되, 상기 제2 전극 적층체는 서로 동일한 면적을 가지며, 상기 제2 면적 전극과는 면적이 동일한 면적을 갖는 전극으로 구성되며, 상기 제2 면적 전극과 상기 제2 전극 적층체는 상이한 극성의 전극이 대면하는 것일 수 있다.

또, 상기 전극 조립체는 상기 스텝 유닛셀 표면의 제2 면적 전극 상에 분리막을 경계로 제2 전극 적층체가 적층되되, 상기 제2 전극 적층체는 서로 동일한 면적을 가지며, 상기 제2 면적 전극과는 면적이 상이한 면적을 갖는 전극으로 구성되며, 상기 제2 면적 전극과 상기 제2 전극 적층체는 상이한 극성의 전극이 대면하는 것일 수 있으며, 이때, 상기 제2 면적 전극과 제2 전극 적층체 중 대면적 전극은 음극인 것이 바람직하다.

또한, 상기 전극 조립체는 상기 스텝 유닛셀 표면의 제2 면적 전극 상에 분리막을 경계로 제2 스텝 유닛셀이 적층되며, 상기 제2 스텝 유닛셀은 상기 스텝 유닛셀 표면의 상기 제2 면적 전극과 면적이 동일하며, 극성이 상이한 전극이 대면하도록 적층된 것일 수 있으며, 이때, 상기 제2 스텝 유닛셀은 대면적 전극이 음극인 것이 바람직하다.

나아가, 상기 전극 조립체는 상기 스텝 유닛셀 표면의 제2 면적 전극 상에 분리막을 경계로 제2 스텝 유닛셀이 적층되며, 상기 제2 스텝 유닛셀은 상기 스텝 유닛셀 표면의 상기 제2 면적 전극과 면적이 상이하며, 극성이 상이한 전극이 대면하도록 적층된 것일 수 있으며, 이때, 상기 제2 면적 전극과 대면하는 제2 스텝 유닛셀 및 상기 제2 면적 전극 중 대면적 전극, 및 상기 제2 스텝 유닛셀의 대면적 전극은 음극인 것이 바람직하다.

한편, 본 발명의 전극 조립체는 스택 타입 또는 스택앤 폴딩 타입으로 조립된 것일 수 있으며, 또한, 상기 전극 조립체는 양면의 최외각 전극이 각각 독립적으로 음극 또는 양극일 수 있고, 이때, 상기 최외각 전극의 적어도 하나는 편면 코팅 전극일 수 있다.

본 발명은 또한, 상기와 같은 전극 조립체를 포함하는 이차 전지를 제공한다. 상기 전극 조립체는 전지 케이스에 내장되어 있는 것일 수 있으며, 이때, 상기 전지 케이스는 파우치형 케이스일 수 있다. 또한, 상기 이차 전지는 리튬이온 이차 전지 또는 리튬이온 폴리머 이차 전지일 수 있다.

나아가, 본 발명은 상기 이차 전지를 2 이상 포함하는 전지팩을 제공한다.

한편, 본 발명은 상기 이차 전지를 하나 이상 포함하는 디바이스를 제공하며, 상기 디바이스는 휴대폰, 휴대용 컴퓨터, 스마트폰, 스마트 패드, 넷북, LEV(Light Electronic Vehicle), 전기자동차, 하이브리드 전기자동차, 플러그-인 하이브리드 전기자동차, 또는 전력저장장치일 수 있다.

본 발명에 따르면, 단차를 갖는 전극 조립체를 제공함에 있어서, 유닛셀 자체에 단차가 형성된 스텝 바이셀을 사용함으로써 두께 방향으로의 형상 자유도를 향상시킬 수 있다.

특히, 바이셀을 사용하여 단차를 갖는 전극 조립체 조립시, 대면적 전극 및 최외각 전극이 음극이 배치되도록 하기 위해 바이셀을 짝수개 사용해야 하는 제약을 해소할 수 있어, 두께 방향으로의 형상 자유도를 현저히 향상시킬 수 있다.

또한, 형상 자유도 향상을 위해 모노셀을 사용할 필요가 감소되어, 유닛셀 피딩 공정 중 그리핑 과정에서 모노셀 사용시 초래되는 유닛셀 벤딩에 의한 공정 불량을 해소할 수 있다.

도 1은 단차를 갖는 전극 조립체를 개략적으로 나타내는 사시도이다.
도 2는 전극 조립체를 조립함에 있어서 사용되는 일반적인 바이셀을 개략적으로 나타내는 사시도로서, (a)는 A 타입 바이셀이며, (b)는 C 타입 바이셀이다.
도 3은 도 2에 나타낸 일반적인 바이셀을 사용하여 조립된 전극 조립체의 단면 구조를 개략적으로 나타내는 단면도이다.
도 4는 전극 조립체의 조립에 사용되는 모노셀을 개략적으로 나타내는 사시도이다.
도 5는 두께 방향으로의 형상 자유도가 향상된 비교예로서 도 2의 바이셀 및 도 4의 모노셀을 사용하여 조립된 전극 조립체의 단면을 개략적으로 나타내는 단면도이다.
도 6은 본 발명에 따른 전극 조립체의 조립에 사용되는 스텝 바이셀을 개략적으로 나타내는 사시도로서, (a)는 A 타입 바이셀이며, (b)는 C 타입 바이셀이다.
도 7은 본 발명에 따른 전극 조립체 조립에 사용되는 스텝 바이셀의 단면을 개략적으로 나타낸 단면도로서, (a)는 A 타입 바이셀이며, (b)는 C 타입 바이셀이다.
도 8은 본 발명의 스텝 바이셀을 사용하여 조립된 전극 조립체의 단면을 개략적으로 나타낸 단면도이다.
도 9는 피딩 공정 중의 바이셀 및 모노셀의 그리핑에 따른 벤딩 형태의 개념을 개략적으로 나타낸 도면으로서, (a) 및 (b)는 각각 바이셀을 피딩한 경우 및 모노셀을 피딩한 경우의 벤딩 형태를 나타낸다.

본 발명자들은 두께 방향으로의 형상 자유도를 갖는 전극 조립체를 제공하고자 연구를 거듭한 결과, 종래 바이셀을 사용하여 전극 조립체를 조립함에 있어서, 상기 바이셀로서 단차가 형성된 바이셀을 사용함으로써 디바이스에서 요구되는 바에 따라 평면에 대하여 수직인 방향으로 다양한 두께를 갖는 전극 조립체를 보다 용이하게 형성할 수 있음을 발견하고 본 발명을 완성하게 되었다.

본 발명에서 제공하는 전극 조립체는 적어도 하나의 양극과 적어도 하나의 음극이 평면에 대하여 수직 방향으로 분리막을 경계로 교대로 적층된 유닛셀을 하나 또는 2 이상 포함하는 전극 조립체로서, 도 1에 나타낸 바와 같은 단차를 갖는 전극 조립체를 제공하고자 하며, 이때, 특히 두께 방향으로의 형상 자유도가 향상된 전극 조립체를 제공하고자 한다.

본 발명의 단차를 갖는 전극 조립체(1)는 유닛셀의 적층에 의해 형성될 수 있다. 상기 유닛셀은 적어도 하나의 음극(5)과 적어도 하나의 양극(3)이 분리막(7)을 경계로 교대로 적층된 것으로서, 이와 같은 유닛셀을 복수개 적층함으로써 전극 조립체(1)가 얻어진다.

본 발명에서 사용되는 유닛셀은 특별히 한정하는 것은 아니지만, 도 2에 나타낸 바와 같이 양면에 양극(3)이 배치되고 중간에 음극(5)이 배치되어 적층된 A 타입 바이셀(13) 또는 양면에 음극(5)이 배치되고 중간에 양극(3)이 배치된 C 타입 바이셀(11)을 사용할 수 있다. 도 4에 나타낸 바와 같이 하나의 음극(5)과 하나의 양극(3)이 분리막(7)에 의해 적층된 모노셀(15)을 사용할 수 있다.

유닛셀의 적층 공정 중의 공정불량 해소를 위해 바이셀(11, 13)을 사용하는 것이 보다 바람직하다. 즉, 모노셀(15)을 사용하는 경우, 상기 모노셀(15)은 분리막(7)을 경계로 하나의 음극(5)과 하나의 양극(3)으로 구성되는 것에 반해, 바이셀(11, 13)은 3개의 전극과 2개의 분리막(7)으로 구성되어 있으므로, 스티프니스가 높다. 이로 인해, 도 9에 나타낸 바와 같이 모노셀(15)을 사용하는 경우에는 전극 조립체(1)의 제조를 위한 조립 공정 중 유닛셀의 적층 또는 배열을 위해 유닛셀을 그리핑하여 공급하는 피딩 공정에 있어서 유닛셀이 벤딩되어 공정 불량을 초래할 우려가 있다. 따라서, 모노셀(15)에 비하여 스티프니스가 높은 바이셀(11, 13)을 사용하는 것이 공정불량 해소를 위해 바람직하다.

본 발명의 전극 조립체(1)는 상기와 같은 유닛셀을 사용함으로써 평면에 대하여 수직 방향으로 양극(3)과 음극(5)이 분리막(7)을 경계로 교대로 적층되어 형성되되, 단차를 갖는 전극 조립체(1)를 제공한다. 상기 단차는 서로 다른 면적을 갖는 2 종류 이상의 전극(3, 5)을 사용함으로써 각 전극(3, 5) 간의 면적 차에 의해 2개의 층이 제공되어 단차가 형성된다. 이때, 본 발명의 단차는 제1 전극 적층체(41) 상에 제1 면적을 갖는 적어도 하나의 제1 면적 전극(35)과 상기 제1 면적 전극(35) 상에 상기 제1 면적과는 상이한 면적을 갖는 제2 면적을 갖는 적어도 하나의 제2 면적 전극(37)으로 구성되는 스텝 유닛셀(31, 33)을 사용함으로써 2개의 층 또는 3개의 층이 형성된다.

본 발명에서 사용되는 스텝 유닛셀(31, 33)로서, 바이셀 형태의 스텝 유닛셀(31, 33)의 예를 도 6 및 도 7에 나타내었다. 도 6은 본 발명의 스텝 바이셀(31, 33)의 사시도를 나타낸 것이며, 도 7은 상기 스텝 바이셀(31, 33)의 단면을 나타낸 것이다. 도 6 및 도 7에 있어서, 각 (a)는 양면에 음극(5)이 배치되고, 중간에 양극(3)이 배치된 C 타입 바이셀(11)이며, (b)는 양면에 양극(3)이 배치되고, 중간에 음극(5)이 배치된 A 타입 바이셀(13)을 나타낸다.

한편, 도 6 및 도 7에 있어서, 음극(5)이 대면적 전극으로 배치되며, 상기 대면적의 음극(5) 상에 면적이 작은 양극(3)이 배치되어 단차를 형성하는 형태의 스텝 바이셀(31, 33)을 도시하고 있다. 이와 같이 상기 스텝 유닛셀(31, 33)에서의 단차가 형성되는 경계면에서는 대면적 전극이 음극(5)이 되도록 배치되는 것이 바람직하다. 이와 같이 음극(5)이 대면적 전극으로 배치됨으로써 전지의 충방전 중에 양극(3) 활물질로부터 리튬이 석출되는 것을 방지할 수 있어, 리튬 석출로 인한 전지 안전성 문제를 방지할 수 있어 바람직하다.

본 발명에 있어서, 상기 스텝 유닛셀은 상기와 같이 바이셀(31, 33)일 수 있음은 물론, 모노셀(15)일 수도 있다. 그러나, 상기한 바와 같이, 피딩 공정 중의 불량을 해소하는 측면에서 상기 스텝 유닛셀은 바이셀(31, 33)을 사용하는 것이 보다 바람직하다.

도 4와 같은 종래의 스텝을 갖지 않는 모노셀(15)을 사용하는 경우에는 도 5에 나타낸 바와 같은 형태의 전극 조립체(1)를 얻을 수 있으며, 이 경우, 도 3의 바이셀(11, 13)을 사용하여 조립된 전극 조립체(1)에 비하여 형상 자유도를 높일 수 있다. 그러나, 본 발명에 따라 도 6 및 도 7에 나타낸 바와 같은 스텝 바이셀(31, 33)을 사용하여 전극 조립체(1)를 제조하는 경우에는 예를 들어, 도 8에 나타낸 바와 같은 전극 조립체(1)를 얻을 수 있다. 도 5 및 도 8의 전극 조립체(1)를 비교하면, 본 발명에 따른 스텝 바이셀(31, 33)을 사용하여 조립된 전극 조립체(1)는 모노셀(15)을 사용하여 얻어진 전극 조립체(1)에 비하여 두께 방향으로 적층된 전극 수를 줄일 수 있어 형상 자유도를 보다 높일 수 있다.

상기 스텝 유닛셀(31, 33)은 상기 제1 면적 전극(35) 또는 제2 면적 전극(37)이 상기 제1 전극 적층체와 대면할 수 있으며, 상기 제1 면적 전극(35) 또는 제2 면적 전극(37)의 면적은 도 8에 나타낸 바와 같이 대면하는 제1 전극 적층체(41)의 전극(3, 5)과 면적이 동일할 수 있다.

예를 들어, 도 8에 나타낸 바와 같이, 제1 면적 전극(35)이 제2 면적 전극(37)에 비하여 면적이 큰 대면적 전극인 경우, 상기 제1 면적 전극(35)이 상기 제1 전극 적층체(41)와 대면하여 적층되며, 상기 제1 면적 전극(35)은 제1 전극 적층체(41)의 전극과 면적이 동일할 수 있다. 이에 의해 수평에 대하여 높이 방향으로 적층됨에 있어서 면적이 점차 감소하는 형태의 2개의 층이 형성되어, 하나의 단차를 갖는 전극 조립체(1)를 얻을 수 있다. 또한, 제2 면적 전극(37)이 상기 제1 전극 적층체(41)와 대면하여 적층되며, 상기 제2 면적 전극(37)은 제1 전극 적층체(41)의 전극과 면적이 동일할 수 있다. 이와 같이 함으로써, 수평에 대하여 높이 방향으로 적층됨에 있어서 면적이 점차 증대하는 형태의 2개의 층이 형성되어, 하나의 단차를 갖는 전극 조립체(1)를 얻을 수 있다.

한편, 도면으로 나타내지 않았으나, 제1 전극 적층체(41)와 대면하는 스텝 유닛셀(31, 33)의 제1 또는 제2 면적 전극(37)은 상기 제1 전극 적층체(41)의 전극 면적보다 작거나 클 수 있다. 예를 들어, 제1 면적 전극(35)이 제2 면적 전극(37)에 비하여 면적이 큰 대면적 전극인 경우, 상기 제1 면적 전극(35)이 상기 제1 전극 적층체(41)와 대면하여 적층되되, 상기 제1 면적 전극(35)은 제1 전극 적층체(41)의 전극보다 면적이 작을 수 있다. 또한, 상기 제2 면적 전극(37)이 상기 제1 전극 적층체(41)와 대면하여 적층되되, 상기 제2 면적 전극(37)은 제1 전극 적층체(41)의 전극보다 면적이 클 수 있다. 이와 같이 함으로써 제1 전극 적층체(41)의 전극(3, 5)과 스텝 유닛셀(31, 33) 간에도 단차가 형성되어, 수평에 대하여 높이 방향으로 면적이 점차 증대하거나, 또는 감소하는 형태의 3개의 층이 형성되어, 2개의 단차를 갖는 전극 조립체(1)를 얻을 수 있다.

이때 역시, 상기한 바와 같이 스텝 유닛셀(31, 33)에서의 단차가 형성되는 경계면에서는 대면적 전극이 음극(5)이 배치되는 것이 바람직하며, 또한, 동일하게 상기 제1 전극 적층체(41)의 전극(3, 5)과 스텝 유닛셀(31, 33) 간에 단차가 형성되는 경계면에 있어서도 대면적 전극이 음극(5)으로 배치되는 것이 바람직하다.

상기 제1 전극 적층체(41)와 스텝 유닛셀(31, 33)은 서로 상이한 극성의 전극이 대면하도록 적층되는 것이 바람직하다. 이와 같이 음극(5)과 양극(3)을 교대로 배치함으로써 전극 조립체(1)의 전 영역에 걸쳐 전지 반응을 일으킬 수 있으므로, 전지 용량 증대에 기여할 수 있다.

본 발명의 전극 조립체(1)는 구체적으로 예를 들면, 상기 제1 전극 적층체(41) 상에 적층된 제1 스텝 유닛셀(31) 표면의 제2 면적 전극(37) 상에 분리막(7)을 경계로 서로 동일한 면적의 전극이 적층된 제2 전극 적층체(43)가 적층될 수 있다. 이때, 상기 제1 스텝 유닛셀(31)의 표면 전극과 제2 전극 적층체(43)는 서로 상이한 극성의 전극(3, 5)이 대면하도록 적층되는 것이 바람직하며, 상기 제2 전극 적층체(43)를 구성하는 전극(3, 5)은 상기 제2 면적 전극(37)과 동일한 면적을 갖는 전극(3, 5)일 수 있으며, 상이한 면적을 갖는 전극(3, 5)일 수 있다. 상기 제2 전극 적층체(43)가 상기 제1 스텝 유닛셀(31) 표면의 제2 면적 전극(37)과 상이한 면적을 갖는 전극(3, 5)으로 구성되는 경우, 상기 제1 스텝 유닛셀(31)과 제2 전극 적층체(43)가 대면하여 단차를 형성하는 경계면에서는 대면적 전극이 음극(5)인 것이 바람직하다.

이에 의해 제1 전극 적층체(41)와 제1 스텝 유닛셀(31)의 제1 면적 전극(35)에 의한 제1층(51), 제1 스텝 유닛셀(31)의 제2 면적 전극(37)과 제2 전극 적층체(43)에 의한 제2층(53)을 갖는 전극 조립체(1) 또는 제1 전극 적층체(41)와 제1 스텝 유닛셀(31)의 제1 면적 전극(35)에 의한 제1층(51), 제1 스텝 유닛셀(31)의 제2 면적 전극(37)에 의한 제2층(53) 및 제2 전극 적층체(43)에 의한 제3층(55)을 갖는 전극 조립체(1)를 얻을 수 있다.

또한, 본 발명의 전극 조립체(1)는 상기 제1 스텝 유닛셀(31) 표면의 제2 면적 전극(37) 상에 분리막(7)을 경계로 제2 스텝 유닛셀(33)이 적층될 수 있다. 이때, 상기 제2 스텝 유닛셀(33)은 대면적 전극이 음극(5)인 것이 바람직하며, 상기 제1 스텝 유닛셀(31)과 상기 제2 스텝 유닛셀(33)은 서로 상이한 극성의 전극(3, 5)이 대면하도록 적층되는 것이 바람직하다. 또한, 상기 제1 스텝 유닛셀(31) 표면의 상기 제2 면적 전극(37)과 대면하는 제2 스텝 유닛셀(33)의 전극(3, 5)은 서로 면적이 동일할 수 있고, 또 상이할 수 있다. 이 경우, 상기 제1 스텝 유닛셀(31)의 제2 면적 전극(37)과 제2 스텝 유닛셀(33)의 제1 면적 전극(35)의 면적이 상이함으로써 제1 스텝 유닛셀(31)과 제2 스텝 유닛셀(33) 간에 단차를 형성하는 경우에도 단차가 형성되는 경계면에서는 대면적 전극이 음극(5)인 것이 바람직하다.

이에 의해 제1 전극 적층체(41)와 제1 스텝 유닛셀(31)의 제1 면적 전극(35)에 의한 제1층(51), 제1 스텝 유닛셀(31)의 제2 면적 전극(37)과 제2 스텝 유닛셀(33)의 제1 면적 전극(35)에 의한 제2층(53) 및 제2 스텝 유닛셀(33)의 제2 면적 전극(37)에 의한 제3층(55)을 갖는 전극 조립체(1) 또는 제1 전극 적층체(41)와 제1 스텝 유닛셀(31)의 제1 면적 전극(35)에 의한 제1층(51), 제1 스텝 유닛셀(31)의 제2 면적 전극(37)에 의한 제2층(53) 및 제2 스텝 유닛셀(33)의 제1 면적 전극(35)에 의한 제3층(55) 및 제2 스텝 유닛셀(33)의 제2 면적 전극(37)에 의한 제4층(미도시)을 갖는 전극 조립체(1)가 형성될 수 있다.

본 발명에 따른 전극 조립체(1)의 일 예를 도 8에 개략적으로 나타내었다. 도 8은 제1 전극 적층체(41) 상에 제1 스텝 유닛셀(31)을 적층하고, 상기 제1 스텝 유닛셀(31) 상에 제2 스텝 유닛셀(33)을 적층함으로써 수평면에 대하여 높이 방향으로 점차 작아지며 2개의 단차를 갖는 전극 조립체(1)를 예시하고 있다. 이때, 상기 제1 전극 적층체(41)는 동일한 면적을 갖는 음극(5)과 양극(3)이 분리막(7)을 경계로 복수개 교대로 적층된 것이다.

상기 제1 스텝 유닛셀(31) 및 제2 스텝 유닛셀(33)은 각각 A 타입 바이셀(13)과 C 타입 바이셀(11) 형태의 스텝 바이셀이 적층되어 음극(5)과 양극(3)이 교대로 배치된 전극 조립체(1)를 제공하고 있다. 이때, 각 스텝 바이셀(31, 33)은 대면적 전극인 제1 면적 전극(35)이 제2 면적 전극(37)과 대면함에 있어서, 음극(5)이 대면적의 제1 면적 전극(35)으로 배치되어 있다.

본 발명의 전극 조립체(1)를 상기와 같이 예를 들어 설명하였으나, 이에 한정하지 않으며, 제1 전극 적층체(41), 스텝 유닛셀(31, 33), 제2 전극 적층체(43), 제2 스텝 유닛셀(33)은 다양한 조합으로 조립되어 다양한 형태의 전극 조립체(1)를 가질 수 있음을 이해할 것이다.

본 발명에 있어서 각 전극 적층체(41, 43, 45)를 조립하는데 사용되는 유닛셀(11, 13, 31, 33)은 스택 타입 또는 스택 앤 폴딩 타입(와인딩 타입, Z-폴딩 타입)일 수 있으며, 이들 중 어느 하나의 타입을 사용할 수 있음은 물론, 이들을 조합하여 사용할 수도 있는 것으로서, 특별히 한정하지 않는다. 또한, 본 발명의 전극 조립체(1)는 각각의 유닛셀(11, 13, 31, 33)을 스택 타입 또는 스택 앤 폴딩 타입으로 적층함으로써 조립될 수 있으며, 이들 중 어느 하나의 타입을 사용할 수 있음은 물론, 이들을 조합하여 사용할 수도 있는 것으로서, 특별히 한정하지 않는다.

본 발명에 의해 제공되는 전극 조립체(1)는 양면의 최외각 전극이 음극(5) 또는 양극(3)일 수 있으며, 또한, 일면이 음극(5)이고 다른 면이 양극(3)일 수 있다. 나아가, 상기 전극 조립체(1)의 최외각 전극은 집전체의 일면만이 전극 활물질이 도포되고, 다른 면에는 전극 활물질이 도포되지 않은 편면 전극일 수 있다. 따라서, 전극 조립체(1)의 최외각 전극은 전극 활물질이 도포된 면은 인접하는 다른 극성과 대면하도록 배치하여 전지의 충방전 반응에 관여하도록 하고, 전지 반응이 일어나지 않는 최외각 면을 전극 활물질이 도포되지 않은 무지부가 전극 조립체(1)의 외부를 향하도록 배치될 수 있다.

특히 양극(3)이 최외각 전극으로 배치되는 경우에는 이와 같은 편면 양극을 사용함으로써 전지 반응 중의 리튬 석출을 방지하여 전지안전성을 도모할 수 있어 바람직하다. 또한, 음극(5)이 최외각 전극으로 배치되는 경우에도 편면 음극(5)을 사용할 수 있으며, 이에 의해 음극 활물질을 일면에 도포하지 않음으로써 음극 활물질의 사용량을 줄일 수 있어, 비용 절감을 도모할 수 있으며, 또한, 음극 활물질의 도포로 인한 두께만큼의 전극 조립체(1) 두께를 줄일 수 있어, 두께 방향으로의 형상 자유도 향상에 기여할 수 있다.

본 발명에서 제공하는 전극 조립체(1)를 사용함으로써 리튬이온 이차 전지 또는 리튬이온 폴리머 이차 전지의 전지 셀을 제조할 수 있다. 이때, 상기 전극 조립체(1)는 전지 케이스에 내장될 수 있으며, 상기 전지 케이스는 파우치형일 수 있다.

나아가, 본 발명의 전극 조립체(1)를 포함하는 전지셀을 2 이상 포함하는 전지팩을 얻을 수 있으며, 또한, 상기 전지셀을 하나 이상 포함하는 디바이스를 얻을 수 있다. 상기 디바이스는 휴대폰, 휴대용 컴퓨터, 스마트폰, 스마트 패드, 넷북, LEV(Light Electronic Vehicle), 전기자동차, 하이브리드 전기자동차, 플러그-인 하이브리드 전기자동차, 또는 전력저장장치일 수 있다.

1: 전극 조립체
3: 양극 5: 음극
7: 분리막
11: C 타입 바이셀 13: A 타입 바이셀
15: 모노셀
21: C 타입 스텝 바이셀 23: A 타입 스텝 바이셀
31: 제1 스텝 유닛셀(제1 스텝 바이셀)
33: 제2 스텝 유닛셀(제2 스텝 바이셀)
35: 제1 면적 전극 37: 제2 면적 전극
41: 제1 전극 적층체 43: 제2 전극 적층체
45: 제3 전극 적층체
51: 제1층 53: 제2층
55: 제3층

Claims (21)

1. 서로 동일한 면적을 가지며, 적어도 하나의 양극과 적어도 하나의 음극이 평면에 대하여 수직 방향으로 분리막을 경계로 교대로 적층되, 최외곽의 전극이 동일한 전극으로 구성되는 바이셀 구조인 제1 유닛셀을 하나 또는 2 이상 포함하는 제1 전극 적층체; 및
   적어도 하나의 양극과 적어도 하나의 음극이 평면에 대하여 수직 방향으로 분리막을 경계로 교대로 적층되며, 상기 제1 전극 적층체의 일면에 분리막을 경계로 적층된 제2 유닛셀을 포함하고,
   상기 제2 유닛셀은 상기 제1 전극 적층체의 전극 면적과 동일한 제1 면적 전극 및 제1 전극 적층체의 전극 면적과 상이한 제2 면적 전극으로 구성되며, 상기 제1 및 제2 면적 전극간의 면적차에 의한 단차를 갖는 스텝 유닛셀로서, 스택앤 폴딩 타입으로 조립되되, 제 1면적 전극과 제 2면적 전극이 대면하는 전극 중 면적이 더 큰 전극이 음극으로 구성되며,
   상기 스텝 유닛셀은 양면에 양극이 배치되고 중간에 음극이 배치되어 적층된 A 타입 바이셀 또는 양면에 음극이 배치되고 중간에 양극이 배치되는 것을 특징으로 하는 전극 조립체.
   
2. 제1항에 있어서, 상기 전극 조립체는 상기 스텝 유닛셀 표면의 제2 면적 전극 상에 분리막을 경계로 제2 전극 적층체가 적층되되, 상기 제2 전극 적층체는 서로 동일한 면적을 가지며, 상기 제2 면적 전극과는 면적이 동일한 면적을 갖는 전극으로 구성되며, 상기 제2 면적 전극과 상기 제2 전극 적층체는 상이한 극성의 전극이 대면하는 전극 조립체.
   
3. 제1항에 있어서, 상기 전극 조립체는 상기 스텝 유닛셀 표면의 제2 면적 전극 상에 분리막을 경계로 제2 전극 적층체가 적층되되, 상기 제2 전극 적층체는 서로 동일한 면적을 가지며, 상기 제2 면적 전극과는 상이한 면적을 갖는 전극으로 구성되며, 상기 제2 면적 전극과 상기 제2 전극 적층체는 상이한 극성의 전극이 대면하는 전극 조립체.
   
4. 제3항에 있어서, 상기 제2 면적 전극과 제2 전극 적층체 중 대면적 전극은 음극인 전극 조립체.
   
5. 제1항에 있어서, 상기 전극 조립체는 상기 스텝 유닛셀 표면의 제2 면적 전극 상에 분리막을 경계로 스택앤 폴딩 타입으로 조립된 제2 스텝 유닛셀이 적층되며, 상기 제2 스텝 유닛셀은 상기 스텝 유닛셀 표면의 상기 제2 면적 전극과 면적이 동일하며, 극성이 상이한 전극이 대면하도록 적층된 전극 조립체.
   
6. 제5항에 있어서, 상기 제2 스텝 유닛셀은 대면적 전극이 음극인 전극 조립체.
   
7. 제1항에 있어서, 상기 전극 조립체는 상기 스텝 유닛셀 표면의 제2 면적 전극 상에 분리막을 경계로 스택앤 폴딩 타입으로 조립된 제2 스텝 유닛셀이 적층되며, 상기 제2 스텝 유닛셀은 상기 스텝 유닛셀 표면의 상기 제2 면적 전극과 면적이 상이하며, 극성이 상이한 전극이 대면하도록 적층된 전극 조립체.
   
8. 제7항에 있어서, 상기 제2 면적 전극과 대면하는 제2 스텝 유닛셀 및 상기 제2 면적 전극 중 대면적 전극, 및 상기 제2 스텝 유닛셀의 대면적 전극은 음극인 전극 조립체.
   
9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 전극 조립체는 양면의 최외각 전극이 각각 독립적으로 음극 또는 양극인 전극 조립체.
   
10. 제9항에 있어서, 상기 최외각 전극의 적어도 하나는 편면 코팅 전극인 전극 조립체.
    
11. 제1항 내지 제8항 중 어느 한 항의 전극 조립체를 포함하는 이차 전지.
    
12. 제11항에 있어서, 상기 전극 조립체는 전지 케이스에 내장되어 있는 이차 전지.
    
13. 제12항에 있어서, 상기 전지 케이스는 파우치형 케이스인 이차 전지.
    
14. 제11항에 있어서, 상기 이차 전지는 리튬이온 이차 전지 또는 리튬이온 폴리머 이차 전지인 이차 전지.
    
15. 제11항의 이차 전지를 2 이상 포함하는 전지팩.
    
16. 제11항의 이차 전지를 하나 이상 포함하는 디바이스.
    
17. 제 16항에 있어서, 상기 디바이스는 휴대폰, 휴대용 컴퓨터, 스마트폰, 스마트 패드, 넷북, LEV(Light Electronic Vehicle), 전기자동차, 하이브리드 전기자동차, 플러그-인 하이브리드 전기자동차, 또는 전력저장장치인 디바이스.
18. 삭제
19. 삭제
20. 삭제
21. 삭제

Images