[go: up one dir, main page]

KR101553639B1 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR101553639B1
KR101553639B1 KR1020130123235A KR20130123235A KR101553639B1 KR 101553639 B1 KR101553639 B1 KR 101553639B1 KR 1020130123235 A KR1020130123235 A KR 1020130123235A KR 20130123235 A KR20130123235 A KR 20130123235A KR 101553639 B1 KR101553639 B1 KR 101553639B1
Authority
KR
South Korea
Prior art keywords
connection electrode
openings
opening
electrode
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130123235A
Other languages
Korean (ko)
Other versions
KR20150044180A (en
Inventor
전수근
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020130123235A priority Critical patent/KR101553639B1/en
Priority to PCT/KR2014/009591 priority patent/WO2015053600A1/en
Publication of KR20150044180A publication Critical patent/KR20150044180A/en
Application granted granted Critical
Publication of KR101553639B1 publication Critical patent/KR101553639B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors

Landscapes

  • Led Devices (AREA)

Abstract

본 개시는 제1 반도체층, 2 반도체층 및 활성층을 가지는 복수의 반도체층; 활성층으로부터의 빛을 복수의 반도체층 측으로 반사하며, 복수의 제1 개구 및 복수의 제2 개구를 가지는 비도전성 반사막; 비도전성 반사막 위에서 복수의 제1 개구를 연결하며 복수의 제1 개구를 통해 제1 반도체층과 전기적으로 연결되는 제1 연결 전극; 비도전성 반사막 위에서 복수의 제2 개구를 통해 제2 반도체층과 전기적으로 연결되는 제2 연결 전극;으로서, 제1 연결 전극의 외측에 위치하며, 복수의 제2 개구가 적어도 제1 개구의 양측에 구비되며, 양측 중 일측에서 제2 연결 전극에 의해 연결된 복수의 제2 개구는 제1 개구와 순차로 인접한 제1 열 및 제2 열에 배열되며, 제1 열과 제2 열 사이에는 제1 개구가 없는 제2 연결 전극; 제1 연결 전극과 전기적으로 연결되어 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 그리고 제2 연결 전극과 전기적으로 연결되어 제2 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.The present disclosure relates to a semiconductor light emitting device comprising: a plurality of semiconductor layers having a first semiconductor layer, a second semiconductor layer, and an active layer; A non-conductive reflective film having a plurality of first openings and a plurality of second openings for reflecting light from the active layer toward the plurality of semiconductor layers; A first connection electrode which connects the plurality of first openings on the non-conductive reflective film and is electrically connected to the first semiconductor layer through the plurality of first openings; A second connection electrode electrically connected to the second semiconductor layer through the plurality of second openings on the nonconductive reflective film, the second connection electrode being located outside the first connection electrode, and the plurality of second openings are formed on both sides of at least the first opening And a plurality of second openings connected at one side of the two sides by the second connection electrode are arranged in the first and second columns which are sequentially adjacent to the first opening and in which a first opening is not provided between the first and second rows A second connection electrode; A first electrode electrically connected to the first connection electrode to supply one of electrons and holes to the first semiconductor layer; And a second electrode electrically connected to the second connection electrode to supply the remaining one of electrons and holes to the second semiconductor layer.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 전류 분포의 균일성이 향상된 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having improved uniformity of current distribution.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.1 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436.

반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.The semiconductor light emitting device includes a substrate 100, an n-type semiconductor layer 300 grown on the substrate 100, an active layer 400 grown on the n-type semiconductor layer 300, p An n-side bonding pad 800 formed on the n-type semiconductor layer 300 exposed by etching, electrodes 901, 902, and 903 functioning as a reflective film formed on the n-type semiconductor layer 500, the p-type semiconductor layer 500, .

이러한 구조의 칩, 즉 기판(100)의 일측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.A chip having such a structure, that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on one side of the substrate 100 and the electrodes 901, 902, 903 function as a reflection film, is called a flip chip. Electrodes 901,902 and 903 may be formed of a highly reflective electrode 901 (e.g., Ag), an electrode 903 (e.g., Au) for bonding, and an electrode 902 (not shown) to prevent diffusion between the electrode 901 material and the electrode 903 material. For example, Ni). Such a metal reflection film structure has a high reflectance and an advantage of current diffusion, but has a disadvantage of light absorption by a metal.

도 2는 일본 공개특허공보 제2006-120913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Patent Application Laid-Open No. 2006-120913.

반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.The semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, an n-type semiconductor layer 300 grown on the buffer layer 200, an active layer 400 grown on the n-type semiconductor layer 300, A p-type semiconductor layer 500 formed on the active layer 400 and a p-type semiconductor layer 500 formed on the p-type semiconductor layer 500 and formed on the transparent conductive film 600, A bonding pad 700 and an n-side bonding pad 800 formed on the n-type semiconductor layer 300 exposed by etching. A DBR (Distributed Bragg Reflector) 900 and a metal reflection film 904 are provided on the transmissive conductive film 600. According to this structure, although the absorption of light by the metal reflection film 904 is reduced, the current diffusion is less smooth than that using the electrodes 901, 902, and 903.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층으로부터의 빛을 복수의 반도체층 측으로 반사하며, 복수의 제1 개구 및 복수의 제2 개구를 가지는 비도전성 반사막; 비도전성 반사막 위에서 복수의 제1 개구를 연결하며 복수의 제1 개구를 통해 제1 반도체층과 전기적으로 연결되는 제1 연결 전극; 비도전성 반사막 위에서 복수의 제2 개구를 통해 제2 반도체층과 전기적으로 연결되는 제2 연결 전극;으로서, 제1 연결 전극의 외측에 위치하며, 복수의 제2 개구가 적어도 제1 개구의 양측에 구비되며, 양측 중 일측에서 제2 연결 전극에 의해 연결된 복수의 제2 개구는 제1 개구와 순차로 인접한 제1 열 및 제2 열에 배열되며, 제1 열과 제2 열 사이에는 제1 개구가 없는 제2 연결 전극; 제1 연결 전극과 전기적으로 연결되어 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 그리고 제2 연결 전극과 전기적으로 연결되어 제2 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, there is provided a semiconductor device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; A plurality of semiconductor layers interposed between the two semiconductor layers and having an active layer that generates light through recombination of electrons and holes; A non-conductive reflective film having a plurality of first openings and a plurality of second openings for reflecting light from the active layer toward the plurality of semiconductor layers; A first connection electrode which connects the plurality of first openings on the non-conductive reflective film and is electrically connected to the first semiconductor layer through the plurality of first openings; A second connection electrode electrically connected to the second semiconductor layer through the plurality of second openings on the nonconductive reflective film, the second connection electrode being located outside the first connection electrode, and the plurality of second openings are formed on both sides of at least the first opening And a plurality of second openings connected at one side of the two sides by the second connection electrode are arranged in the first and second columns which are sequentially adjacent to the first opening and in which a first opening is not provided between the first and second rows A second connection electrode; A first electrode electrically connected to the first connection electrode to supply one of electrons and holes to the first semiconductor layer; And a second electrode electrically connected to the second connection electrode to supply the remaining one of electrons and holes to the second semiconductor layer.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 4 내지 도 8은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 9는 복수의 제2 개구가 배열되는 방법의 예들을 설명하는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.1 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436,
2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-120913,
3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure,
4 to 8 are views for explaining an example of a method for manufacturing a semiconductor light emitting device according to the present disclosure,
9 is a diagram illustrating examples of how a plurality of second openings are arranged,
10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
11 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
13 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면이다. 3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.

반도체 발광소자는 기판(10), 복수의 반도체층, 반사층(91), 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75), 제1 전극(81) 및 제2 전극(85)을 포함한다. 도 3은 도 8의 A-A 선을 따라 절단한 단면을 설명하는 도면이다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.The semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a reflective layer 91, a first connecting electrode 71, a second connecting electrode 73, a third connecting electrode 75, a first electrode 81, And a second electrode (85). Fig. 3 is a view for explaining a section cut along the line A-A in Fig. 8; Fig. Hereinafter, a group III nitride semiconductor light emitting device will be described as an example.

기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.The substrate 10 is mainly made of sapphire, SiC, Si, GaN or the like, and the substrate 10 can be finally removed.

복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다. The plurality of semiconductor layers includes a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (e.g., Si-doped GaN) 30, a second semiconductor layer 30 having a second conductivity different from the first conductivity, (For example, Mg-doped GaN) 50 and an active layer 40 (e.g., InGaN / (GaN)) interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generating light through recombination of electrons and holes In) GaN multiple quantum well structure). Each of the plurality of semiconductor layers 30, 40, and 50 may have a multi-layer structure, and the buffer layer 20 may be omitted.

반사층(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 반사층(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 반사막으로 형성된다. 반사층(91)은, 예를 들어, 분포 브래그 리플렉터(91a; Distributed Bragg Reflector), 유전체 막(91b) 및 클래드 막(91c)을 포함한다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)가 비도전성인 경우, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c) 전체가 비도전성 반사막(91)으로 기능한다.The reflective layer 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50. In this example, the reflective layer 91 is formed as a non-conductive reflective film for reducing light absorption by the metal reflective film. The reflective layer 91 includes, for example, a distributed Bragg reflector 91a, a dielectric film 91b, and a clad film 91c. The dielectric film 91b or the clad film 91c may be omitted. When the distributed Bragg reflector 91a is non-conductive, the dielectric film 91b, the distributed Bragg reflector 91a, and the entire clad film 91c function as the non-conductive reflective film 91. [

분포 브래그 리플렉터(91a)는 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예: SiO2/TiO2)로 형성되는 것이 바람직하다.The distribution Bragg reflector 91a reflects the light from the active layer 40 to the substrate 10 side. Distributed Bragg reflector (91a) is a light-transmitting material to prevent absorption of light: preferably formed of a (for example, SiO 2 / TiO 2).

유전체 막(91b)은 복수의 반도체층(30,40,50)과 분포 브래그 리플렉터(91a)의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 유전체 막(91b)은 빛의 반사에도 도움을 줄 수 있으며, 제2 반도체층(50) 및 활성층(40)으로부터 제1 연결 전극(71)을 전기적으로 차단하는 절연막으로도 기능할 수 있다.A dielectric film (91b) is located between the plurality of semiconductor layers (30,40,50) and distributed Bragg reflector (91a), the refractive index is smaller than the effective refractive index of the dielectric distributed Bragg reflector (91a) (Example: SiO 2) ≪ / RTI > Here, the effective refractive index means an equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices. The dielectric film 91b can also function as an insulating film for electrically shielding the first connecting electrode 71 from the second semiconductor layer 50 and the active layer 40. [

클래드 막(91c)은 분포 브래그 리플렉터(91a) 위에 형성되며, 클래드 막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3 , SiO2, SiON, MgF, CaF)로 이루어질 수 있다.A clad layer (91c) is formed on the distributed Bragg reflector (91a), a clad layer (91c) also distributed low material than the effective refraction index of the Bragg reflector (91a) (Example: Al 2 O 3, SiO 2 , SiON, MgF, CaF ).

활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 의해 제1 반도체층(30) 측으로 반사된다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)의 관계가 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.A large amount of light generated in the active layer 40 is reflected toward the first semiconductor layer 30 side by the dielectric film 91b and the distributed Bragg reflector 91a. The relationship between the dielectric film 91b, the distributed Bragg reflector 91a and the clad film 91c can be described in terms of an optical waveguide. The optical waveguide is a structure for guiding light by surrounding the propagating portion of the light with a material having a lower refractive index than that of the light guiding portion. From this viewpoint, the dielectric film 91b and the clad film 91c can be seen as a part of the optical waveguide as a configuration surrounding the propagating portion, when the distributed Bragg reflector 91a is regarded as a propagation portion.

반사층(91)에는 전기적 연결 통로로 사용되는 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성되어 있다(도 7 및 도 8 참조). 본 예에서는 복수의 제1 개구(63)가 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30)의 일부까지 형성되며, 복수의 제2 개구(65)가 반사층(91)을 관통하여 형성된다. The reflective layer 91 is formed with a plurality of first openings 63 and a plurality of second openings 65 which are used as electrical connecting passages (see FIGS. 7 and 8). In this example, a plurality of first openings 63 are formed up to a part of the reflective layer 91, the second semiconductor layer 50, the active layer 40 and the first semiconductor layer 30, and a plurality of second openings 65 Is formed through the reflective layer 91. [

제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)은 반사층(91) 위에, 예를 들어, 클래드 막(91c) 위에 형성된다. The first connection electrode 71, the second connection electrode 73 and the third connection electrode 75 are formed on the reflection layer 91, for example, on the clad film 91c.

본 예에서 제1 연결 전극(71)은 복수의 제1 개구(63)를 연결하며, 복수의 제1 개구(63)를 통해 제1 반도체층(30)에 전자를 공급한다. 제2 연결 전극(73)은 제1 연결 전극(71)의 외측에서 복수의 제2 개구(65)를 연결하며, 복수의 제2 개구(65)를 통해 제2 반도체층(50)에 정공을 공급한다. 제3 연결 전극(75)은 제1 연결 전극(71)의 내측에서 복수의 제2 개구(65)를 연결하며, 복수의 제2 개구(65)를 통해 제2 반도체층(50)에 정공을 공급한다. 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)는 전류확산 향상 및 전류분포의 균일성 향상을 위해 복수의 열(array)로 배열되어 있다. 본 예에서, 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)는 제1 열(AR1) 및 제2 열(AR2)에 배열되어 있다(도 7 참조). 여기서 복수의 제2 개구(65)가 배열되는 열(array)은 복수의 제2 개구(65)가 배열된 형태를 설명하기 위한 가상의 라인이다. 제2 개구(65)의 배열에 대해서는 더 후술된다.In this example, the first connection electrode 71 connects the plurality of first openings 63 and supplies electrons to the first semiconductor layer 30 through the plurality of first openings 63. The second connection electrode 73 connects the plurality of second openings 65 from the outside of the first connection electrode 71 and connects the second semiconductor layer 50 with the second semiconductor layer 50 through the plurality of second openings 65 Supply. The third connection electrode 75 connects the plurality of second openings 65 from the inside of the first connection electrode 71 and connects holes to the second semiconductor layer 50 through the plurality of second openings 65 Supply. The plurality of second openings 65 connected by the second connection electrode 73 are arranged in a plurality of arrays for improving the current diffusion and improving the uniformity of the current distribution. In this example, a plurality of second openings 65 connected by the second connection electrode 73 are arranged in the first column AR1 and the second column AR2 (see FIG. 7). Here, an array in which the plurality of second openings 65 are arranged is a virtual line for explaining a configuration in which the plurality of second openings 65 are arranged. The arrangement of the second openings 65 will be further described later.

반도체 발광소자는 복수의 반도체층(30,40,50)과 반사층(91) 사이, 예를 들어, 제2 반도체층(50)과 유전체 막(91b)의 사이에 도전막(60)을 포함할 수 있다. 도전막(60)은 전류 확산 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 도전막(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다. 제2 연결 전극(73) 및 제3 연결 전극(75)은 복수의 제2 개구(65)로 이어져 도전막(60)과 전기적으로 연결된다. 본 예에서 유전체 막(91b)은 도전막(60)과 분포 브래그 리플렉터(91a)의 사이로부터 제1 개구(63)의 내측면으로 이어져, 제1 연결 전극(71)을 제2 반도체층(50), 활성층(40)으로부터 절연한다. 이와 다르게 유전체 막(91b)과 도전막(60) 사이에 다른 별도의 절연막이 형성될 수도 있다.The semiconductor light emitting element includes a conductive film 60 between a plurality of semiconductor layers 30, 40 and 50 and a reflective layer 91, for example, between the second semiconductor layer 50 and the dielectric film 91b . The conductive film 60 may be formed of a current diffusion electrode (ITO or the like), an ohmic metal layer (Cr, Ti or the like), a reflective metal layer (Al, Ag or the like), or a combination thereof. In order to reduce light absorption by the metal layer, the conductive film 60 is preferably made of a light transmitting conductive material (e.g., ITO). The second connection electrode 73 and the third connection electrode 75 are electrically connected to the conductive film 60 by being connected to the plurality of second openings 65. The dielectric film 91b extends from between the conductive film 60 and the distributed Bragg reflector 91a to the inner surface of the first opening 63 so that the first connecting electrode 71 is electrically connected to the second semiconductor layer 50 ), And is isolated from the active layer 40. Alternatively, another separate insulating film may be formed between the dielectric film 91b and the conductive film 60. [

복수의 제1 개구(63) 및 복수의 제2 개구(65)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 제1 개구(63) 및 제2 개구(65)에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.Current is supplied through the plurality of first openings 63 and the plurality of second openings 65. If the current is non-uniform, current may be concentrated in some of the first opening 63 and the second opening 65 , Which may result in deterioration at a location where current is biased in the long run.

전류확산의 관점에서 제1 반도체층(30)의 전류확산이 제2 반도체층(50)보다 좋은 것이 일반적이므로, 제2 반도체층(50)에서 전류확산을 고려하여 복수의 제2 개구(65)와, 복수의 제2 개구(65)를 연결하는 제2 연결 전극(73) 및 제3 연결 전극(75)이 설계될 수 있다. 예를 들어 본 예에서와 같이, 정공 공급을 위한 제3 연결 전극(75)이 가장 내측에 위치하고, 가장 바깥에도 정공 공급을 위한 제2 연결 전극(73)을 배치하여 제2 반도체층(50)으로의 정공 공급을 위한 통로를 발광면 전체적으로 내측과 외측에 고르게 분포시키는 것이 좋을 것이다. 그러나, 가장 내측에 전자 공급을 위한 제1 연결 전극(71)을 배치하는 구성도 배제될 필요는 없다.The current spreading in the first semiconductor layer 30 is generally better than that in the second semiconductor layer 50 from the viewpoint of current diffusion and the second openings 65 are formed in consideration of current diffusion in the second semiconductor layer 50, And the second connection electrode 73 and the third connection electrode 75 that connect the plurality of second openings 65 can be designed. For example, as in the present example, the third connection electrode 75 for supplying the holes is located at the innermost position, and the second connection electrode 73 for supplying holes is disposed at the outermost position, It is preferable that the passages for supplying the holes to the light emitting surface are distributed evenly on the inside and the outside of the light emitting surface as a whole. However, it is not necessary to exclude the arrangement in which the first connecting electrode 71 for supplying electrons to the innermost side is disposed.

본 예에서는 전류 분포의 균일성 향상을 위해 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75), 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 대칭적으로(symmetrically) 배치되어 있다. 대칭적인 배치를 위해 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75) 중 적어도 하나는 패루프 형상을 가지는 것이 바람직하다. 본 예에서 제1 연결 전극(71) 및 제2 연결 전극(73)이 폐루프 형상을 가지며, 제3 연결 전극(75)은 도 8에 도시된 것과 같이 사각 판 형상을 가진다. 제2 연결 전극(73)은 제1 연결 전극(71)의 외측에 위치하고, 제3 연결 전극(75)은 제1 연결 전극(71)의 내측에 위치한다.In this example, the first connection electrode 71, the second connection electrode 73, the third connection electrode 75, the plurality of first openings 63, and the plurality of second openings 65 are arranged symmetrically. It is preferable that at least one of the first connecting electrode 71, the second connecting electrode 73 and the third connecting electrode 75 has a loop shape for symmetrical arrangement. In this example, the first connection electrode 71 and the second connection electrode 73 have a closed loop shape, and the third connection electrode 75 has a rectangular plate shape as shown in FIG. The second connection electrode 73 is located outside the first connection electrode 71 and the third connection electrode 75 is located inside the first connection electrode 71.

여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끈어진 폐루프 형상도 포함한다. 이와 같이 연결 전극들 및 개구들을 통해 균등한 전류를 공급하면서, 기하학적으로 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다. 폐루프 형상이 반도체 발광소자의 발광면의 외곽 형상을 따른 형상을 가지는 것이 전류 분포의 균일성 향상을 위해 더 좋을 것이다.Here, the closed loop shape is not limited to the complete closed loop shape but also includes a partially closed loop shape. Since the current is uniformly supplied through the connecting electrodes and the openings, the current is geometrically symmetrical, which is very advantageous for improving the uniformity of the current supply and consequently the uniformity of the current density on the light emitting surface. It is preferable that the closed loop shape has a shape along the outer shape of the light emitting surface of the semiconductor light emitting element in order to improve the uniformity of the current distribution.

제1 개구(63)는 폐루프 형상의 제1 연결 전극(71)을 따라 균일한 간격으로 배열될 수 있다. 제3 연결 전극(75)에 의해 연결되는 복수의 제2 개구(65)는 내부 개구(5; internal opening)와 내부 개구(5) 주변의 복수의 주변 개구(7; peripheral openings)를 포함한다. 평면상으로 관찰할 때, 내부 개구(5)는 대략 반도체 발광소자의 가운데에 위치하며, 제1 전극(81)과 제2 전극(85)의 사이에 위치한다. 복수의 주변 개구(7)는 복수의 제1 개구(63)의 사이에 각각 대응하도록 배치될 수 있다. 이와 다르게 내부 개구(5)가 삭제될 수도 있다. 본 예에서 내부 개구(5)를 기준으로 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75), 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 대칭적으로(symmetrically) 배치되어 있다.The first openings 63 may be arranged at uniform intervals along the first connection electrodes 71 in the form of a closed loop. The plurality of second openings 65 connected by the third connecting electrode 75 includes an internal opening 5 and a plurality of peripheral openings 7 around the internal opening 5. [ When viewed in a plan view, the inner opening 5 is located approximately at the center of the semiconductor light emitting element, and is located between the first electrode 81 and the second electrode 85. The plurality of peripheral openings 7 may be arranged to correspond to the plurality of first openings 63, respectively. Alternatively, the inner opening 5 may be eliminated. In this example, the first connection electrode 71, the second connection electrode 73, the third connection electrode 75, the plurality of first openings 63, and the plurality of second openings 65 are arranged symmetrically.

본 예에서 정공의 확산과 균일한 분포를 위해 제2 연결 전극(73)에 연결되는 복수의 제2 개구(65)는 전술된 것과 같이 제1 열(AR1) 및 제2 열(AR2)에 배열되어 있다(도 7 및 도 8 참조). 이와 같이, 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)의 개수와 분포 면적을 증가시키되, 복수의 제2 개구(65)가 대칭적으로 배열되는 것이 균일성 향상에 바람직하다. 본 예에서, 제1 열(AR1) 및 제2 열(AR2)은 제1 개구(63)로부터 순차로 인접하게 위치하며, 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)는 제1 열(AR1) 및 제2 열(AR2)에 일정한 간격으로 배열될 수 있다. 예를 들어, 제1 열(AR1)에 위치한 복수의 제2 개구(65)는 복수의 제1 개구(63)의 사이에 각각 대응하게 위치하며, 제2 열(AR2)에 위치한 복수의 제2 개구(65)는 복수의 제1 개구(63)에 각각 대응하게 위치한다(도 7 및 도 8 참조). 제1 개구(63)와, 제1 열(AR1)에 위치한 연속한 2개의 제2 개구(65)와, 제2 열(AR2)에 위치한 제2 개구(65)가 사각형의 꼭지점을 이루며, 사각형의 내부에는 제1 개구(63) 및 제2 개구(65)가 위치하지 않는다. 또한, 이러한 사각형 패턴이 제1 연결 전극(71)과 제3 연결 전극(75) 간에도 형성되며, 폐루프 형상의 제1 연결 전극(71)을 따라 대칭적으로 배열되어 있다. 이렇게 제2 개구(65)의 개수 및 분포 면적을 증가시키면 정공의 전류확산을 더 향상시키면서 기하학적인 대칭성을 가지므로 전류 밀도의 균일성을 향상하는 데 더 유리하다. A plurality of second openings 65 connected to the second connection electrode 73 are arranged in the first column AR1 and the second column AR2 as described above for the diffusion and uniform distribution of holes in this example (See Figs. 7 and 8). As described above, the number and the distribution area of the plurality of second openings 65 connected by the second connection electrode 73 are increased, but the plurality of second openings 65 are arranged symmetrically, desirable. In the present example, the first row AR1 and the second column AR2 are sequentially adjacent from the first opening 63 and have a plurality of second openings 65 May be arranged at regular intervals in the first column AR1 and the second column AR2. For example, a plurality of second openings 65 located in the first column AR1 are positioned correspondingly between the plurality of first openings 63, respectively, and a plurality of second The openings 65 are positioned corresponding to the plurality of first openings 63 (see Figs. 7 and 8). The first opening 63 and the two successive second openings 65 located in the first column AR1 and the second opening 65 located in the second column AR2 form the vertices of a rectangle, The first opening 63 and the second opening 65 are not located in the interior of the housing. This rectangular pattern is also formed between the first connection electrode 71 and the third connection electrode 75 and symmetrically arranged along the first connection electrode 71 in the form of a closed loop. If the number of the second openings 65 and the area of the second openings 65 are increased, the uniformity of the current density is more improved because the current diffusion of the holes is further improved and the geometrical symmetry is improved.

복수의 제1 개구(63) 및 복수의 제2 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다. 예를 들어, 상기 사각형 패턴은 마름모 형상일 수도 있지만, 마름모 이외의 사각형 형상일 수도 있다. 예를 들어, 도 9(a)에 도시된 것과 같이, 마름모 형상에 비해 제2 열(AR2)의 제2 개구(65)가 제1 열(AR1)에 더 근접하거나, 도 9(b)에 도시된 것과 같이, 제2열이 제1 열(AR1)보다 제1 개구(63)에 더 가깝게 배열되거나, 도 9(c)와 같이 사각형 패턴 내에 제2 개구(65)가 추가로 위치하는 경우도 고려할 수 있다. 도 9(a), 도 9(b) 및 도 9(c)의 경우에도 대칭성이 깨지지 않으며, 폐루프 형상의 제1 연결 전극(71) 둘레에 균등하게 또는 대칭적으로 복수의 열의 복수의 제2 개구(65)가 배열될 수 있다. 이외에도 복수의 제2 개구(65)의 다양한 배열 패턴을 생각할 수 있을 것이다.The number, spacing, and arrangement of the plurality of first openings 63 and the plurality of second openings 65 can be appropriately adjusted for the size of the semiconductor light emitting device, current diffusion, uniform current supply, and uniformity of light emission . For example, the quadrangular pattern may be in the form of a rhombus, but it may be a quadrangle other than rhombus. For example, as shown in Fig. 9 (a), the second opening 65 of the second row AR2 is closer to the first row AR1 than the rhombus shape, As shown, when the second row is arranged closer to the first opening 63 than the first row AR1, or when the second opening 65 is further located in the rectangular pattern as in Fig. 9 (c) Can be considered. In the case of Figs. 9 (a), 9 (b) and 9 (c), symmetry is not broken, and a plurality of rows of plural rows of first connection electrodes 71 are formed uniformly or symmetrically around the closed- Two openings 65 may be arranged. In addition, various arrangements of the plurality of second openings 65 may be considered.

이와 같이, 정공 공급 통로인 복수의 제2 개구(65)가 제1 연결 전극(71)의 외측에 복수의 열로 다수가 위치하고, 제1 연결 전극(71)의 내측에 내부 개구(5) 및 주변 개구(7)로 배열되어 반도체 발광소자의 내측에서 외측까지 대칭적으로 제2 개구(65)의 분포 면적을 증가시킬 수 있다. 따라서 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)를 단일 열로 배열하는 경우에 비하여 정공의 확산과 균일성을 더 증가시킬 수 있으며, 제1 개구(63)로 공급되는 전자 밀도와의 양적인 균형 또는 확산 정도의 균형도 더 좋아질 수 있다.As described above, a plurality of second openings 65, which are the hole supply passages, are located on the outside of the first connection electrode 71 in a plurality of rows, and the inner opening 5 and the periphery It is possible to increase the distribution area of the second opening 65 symmetrically from the inside to the outside of the semiconductor light emitting device by arranging the opening 7. The diffusion and homogeneity of the holes can be further increased as compared with the case where the plurality of second openings 65 connected by the second connection electrode 73 are arranged in a single row, A balance of the quantitative balance with the electron density or the degree of diffusion can also be improved.

한편, 제3 연결 전극(75)에 의해 덮인 내부 개구(5)는 주변 개구(7)와 동일하게 정공을 공급한다. 내부 개구(5)가 복수의 주변 개구(7)와 다른 극성의 전류 통로가 되는 경우 내부 개구(5)로의 전기적 연결이 곤란하거나 다른 복잡한 설계를 고려해야할 수 있기 때문에 본 예에서는 내부 개구(5) 및 복수의 주변 개구(7)는 모두 동일 극성의 전류, 즉 정공 공급 통로가 된다. 이와 다르게 가장 내측에 전자 공급을 위한 연결 전극이 위치하는 경우 내부 개구 및 주변 개구가 전자 공급 통로가 될 수 있다.On the other hand, the inner opening 5 covered by the third connection electrode 75 supplies holes in the same manner as the peripheral opening 7. In this example, since the internal opening 5 may have difficulty in electrical connection to the internal opening 5 or consideration of other complicated designs when the internal opening 5 becomes a current path of different polarity from the surrounding opening 7, And the plurality of peripheral openings 7 are currents of the same polarity, that is, the hole supply passages. Alternatively, when the connection electrode for supplying electrons is located innermost, the inner opening and the peripheral opening may be the electron supply path.

복수의 제1 개구(63) 및 복수의 제2 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다. The number, spacing, and arrangement of the plurality of first openings 63 and the plurality of second openings 65 can be appropriately adjusted for the size of the semiconductor light emitting device, current diffusion, uniform current supply, and uniformity of light emission .

본 예에서, 반도체 발과소자는 반사층(91) 위에서 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)을 덮는 절연층(95)을 포함한다. 절연층(95)에는 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성되어 있다. 절연층(95)은 SiO2로 이루어질 수 있다.In this example, the semiconductor foot and element include an insulating layer 95 covering the first connecting electrode 71, the second connecting electrode 73, and the third connecting electrode 75 on the reflective layer 91. At least one fourth opening 67, at least one fifth opening 68 and at least one sixth opening 69 are formed in the insulating layer 95. The insulating layer 95 may be made of SiO 2 .

제1 전극(81) 및 제2 전극(85)은 절연층(95) 위에 형성된다. 제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급한다. 제2 전극(85)은 제5 개구(68)를 통해 제3 연결 전극(75)과 전기적으로 연결되고, 제6 개구(69)를 통해 제2 연결 전극(73)와 전기적으로 연결되어 제2 반도체층(50)에 정공을 공급한다. 제1 전극(81) 및 제2 전극(85)은 유테틱 본딩용 전극일 수 있다.The first electrode (81) and the second electrode (85) are formed on the insulating layer (95). The first electrode 81 is electrically connected to the first connection electrode 71 through at least one fourth opening 67 to supply electrons to the first semiconductor layer 30. The second electrode 85 is electrically connected to the third connection electrode 75 through the fifth opening 68 and is electrically connected to the second connection electrode 73 through the sixth opening 69, And holes are supplied to the semiconductor layer 50. The first electrode 81 and the second electrode 85 may be electrodes for eutectic bonding.

반도체 발광소자는 금속 반사막 대신 분포 브래그 리플렉터(91a)를 포함하는 비도전성 반사막을 사용하여 빛흡수를 감소시킨다. 또한, 복수의 제1 개구(63), 복수의 제2 개구(65)를 대칭적으로 형성하고, 복수의 제2 개구(65)를 복수의 열로 배열하여 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 또한, 폐루프 형상의 제1 연결 전극(71) 또는 제2 연결 전극(73)을 사용하여 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다.The semiconductor light emitting element reduces light absorption by using a nonconductive reflective film including a distributed Bragg reflector 91a instead of a metal reflective film. A plurality of first openings 63 and a plurality of second openings 65 are formed symmetrically and a plurality of second openings 65 are arranged in a plurality of rows to form a plurality of semiconductor layers 30, Lt; RTI ID = 0.0 > current < / RTI > Further, current is supplied more evenly by using the first connecting electrode 71 or the second connecting electrode 73 in the form of a closed loop to prevent deterioration due to current bias.

도 4 내지 도 8은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면이다.4 to 8 are views for explaining an example of a method of manufacturing the semiconductor light emitting device according to the present disclosure.

먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 도 4에 도시된 것과 같이, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다.First, a plurality of semiconductor layers 30, 40, 50 are grown on a substrate 10. For example, as illustrated in Figure 4, the substrate, the semiconductor layer is not doped with: (AlN or GaN buffer layer for example) (for example, (10 Yes Al 2 O 3, Si, SiC) buffer layer on the un-doped GaN An active layer 40 (InGaN / (In) GaN multiple quantum well structure) that generates light through recombination of electrons and holes, a first semiconductor layer 30 (e.g., Si-doped GaN) A second semiconductor layer 50 (e.g., Mg-doped GaN) having a second conductivity different from the first conductivity is grown.

버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다. The buffer layer 20 may be omitted, and each of the plurality of semiconductor layers 30, 40, and 50 may have a multi-layer structure. Although the first semiconductor layer 30 and the second semiconductor layer 50 can be formed by reversing the conductivity, it is not preferable in the case of the III-nitride semiconductor light emitting device.

이후, 제2 반도체층(50) 위에, 도전막(60)이 형성된다. 도전막(60)은 빛흡수 감소를 위해 투광성 도전체(예: ITO)로 형성될 수 있다. 도전막(60)은 생략될 수 있지만, 제2 반도체층(50)으로의 전류확산을 위해 구비되는 것이 일반적이다.Thereafter, a conductive film 60 is formed on the second semiconductor layer 50. The conductive film 60 may be formed of a light-transmitting conductor (e.g., ITO) for reducing light absorption. The conductive film 60 may be omitted, but is generally provided for current diffusion into the second semiconductor layer 50.

다음으로, 도전막(60) 위에 반사층(91)이 형성된다. 예를 들어, 도전막(60)을 덮는 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)이 형성된다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다.Next, a reflective layer 91 is formed on the conductive film 60. For example, a dielectric film 91b covering the conductive film 60, a distributed Bragg reflector 91a, and a clad film 91c are formed. The dielectric film 91b or the clad film 91c may be omitted.

분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4의 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. Distributed Bragg reflector (91a) is, for example, pairs of SiO 2 and TiO 2 are laminated is made a plurality of times. In addition, distributed Bragg reflector (91a) can be configured with a combination, such as Ta 2 O 5, HfO, ZrO , SiN , such as high refractive index material than the low dielectric thin film (typically, SiO 2) refractive index. When the distribution Bragg reflector 91a is made of TiO 2 / SiO 2 , it is preferable to go through an optimization process in consideration of the incident angle and the reflectance depending on the wavelength based on the optical thickness of 1/4 of the wavelength of light emitted from the active layer , The thickness of each layer does not necessarily have to satisfy the optical thickness of 1/4 of the wavelength. The number of combinations is 4 to 20 pairs.

빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체 막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉턴의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체 막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.It is preferable that the effective refractive index of the distributed Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for light reflection and guidance. In the case where the distribution Bragg reflector 91a is made of SiO 2 / TiO 2 , the refractive index of SiO 2 is 1.46 and the refractive index of TiO 2 is 2.4, so that the effective refractive index of the distributed Bragg reflection is between 1.46 and 2.4 . Therefore, the dielectric film 91b may be made of SiO 2 , and the thickness thereof is suitably from 0.2 탆 to 1.0 탆. By forming the dielectric film 91b having a certain thickness prior to the deposition of the distribution Bragg reflector 91a requiring precision, the distributed Bragg reflector 91a can be stably manufactured and can also assist in reflection of light .

클래드 막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체 막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드 막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드 막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.A clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3. The clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 which is smaller than the effective refractive index of the distributed Bragg reflector 91a. It is preferable that the clad film 91c has a thickness of lambda / 4n to 3.0 um. Where lambda is the wavelength of the light generated in the active layer 40 and n is the refractive index of the material forming the clad film 91c. and 4500/4 * 1.46 = 771A or more when? is 450 nm (4500 A).

다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 복수의 제1 개구(63) 및 복수의 제2 개구(65) 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드 막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 후속될 복수의 제1 개구(63), 복수의 제2 개구(65) 및 복수의 제3 개구 형성공정에 부담을 주지 않기 위해, 클래드 막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.Considering that the uppermost layer of the distributed Bragg reflector 91a made of a large number of pairs of SiO 2 / TiO 2 can be made of an SiO 2 layer having a thickness of? / 4n, the clad film 91c has a distribution Is preferably thicker than? / 4n so as to be differentiated from the uppermost layer of the Bragg reflector 91a. However, since it is not only burdensome to the subsequent steps of forming the plurality of first openings 63 and the plurality of second openings 65 but also increases the thickness, the efficiency of the cladding film 91c can not be improved, It is not preferable that the thickness is too thick as 3.0 μm or more. The maximum thickness of the clad film 91c is set to be within the range of 1 to 3 μm in order to avoid burdening the plurality of first openings 63, the plurality of second openings 65 and the plurality of third openings forming steps to be succeeded It will be appropriate. However, in some cases it is not impossible to form more than 3.0 μm.

분포 브래그 리플렉터(91a)와 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)에 의해 흡수가 일어날 수 있다. 따라서, 전술된 것과 같이 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91c) 및 유전체 막(91b)을 도입하면 빛흡수량을 많이 감소할 수 있다.When the distribution Bragg reflector 91a directly contacts the first connection electrode 71, the second connection electrode 73 and the third connection electrode 75, a part of light traveling through the distribution Bragg reflector 91a Absorption may occur by the first connecting electrode 71, the second connecting electrode 73 and the third connecting electrode 75. Therefore, when the clad film 91c and the dielectric film 91b having a refractive index lower than that of the distributed Bragg reflector 91a are introduced as described above, the light absorption amount can be greatly reduced.

유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. The dielectric film 91b may be omitted and it is not preferable from the viewpoint of the optical waveguide. However, from the viewpoint of the entire technical idea of the present disclosure, the configuration including the distributed Bragg reflector 91a and the clad film 91c There is no reason to exclude. The dielectric Bragg reflector 91a may be replaced with a dielectric film 91b made of TiO 2 which is a dielectric material. It is also conceivable to omit the clad film 91c when the distributed Bragg reflector 91a has the SiO 2 layer as the uppermost layer.

이와 같이, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)은 비도전성 반사막으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.Thus, the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as a non-conductive reflective film as a waveguide, and preferably have a total thickness of 1 to 8 um.

계속해서, 도 5 및 도 6에 도시된 것과 같이, 예를 들어, 건식 식각 또는 습식 식각 또는 이들의 조합에 의해 반사층(91)에 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성된다. 제1 개구(63)는 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30) 일부까지 형성된다. 제2 개구(65)는 반사층(91)을 관통하여 도전막(60)의 일부를 노출하도록 형성된다. 제1 개구(63) 및 제2 개구(65)는 반사층(91) 형성 후에 형성될 수도 있지만, 이와 다르게, 도전막(60) 형성 전에 또는 도전막(60) 형성 후에 복수의 반도체층(30,40,50)에 제1 개구(63)가 일부 형성되고, 반사층(91)이 제1 개구(63)를 덮도록 형성된 후에, 반사층(91)을 관통하는 추가의 공정을 통해 제1 개구(63)가 형성되고, 추가의 공정과 동시에 또는 다른 공정으로 제2 개구(65)가 형성될 수 있다.5 and 6, a plurality of first openings 63 and a plurality of second openings 65 (not shown) are formed in the reflective layer 91 by, for example, dry etching or wet etching or a combination thereof, Is formed. The first opening 63 is formed up to a part of the reflective layer 91, the second semiconductor layer 50, the active layer 40 and the first semiconductor layer 30. The second opening 65 is formed through the reflective layer 91 to expose a part of the conductive film 60. The first opening 63 and the second opening 65 may be formed after the formation of the reflective layer 91. Alternatively, the conductive layer 60 may be formed before or after the conductive layer 60 is formed, The first opening 63 is partially formed in the first opening 63 and the reflective layer 91 is formed to cover the first opening 63 and then the first opening 63 And a second opening 65 may be formed at the same time as or after the additional step.

계속해서, 도 7에 도시된 것과 같이, 반사층(91) 위에 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)이 형성된다. 예를 들어, 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착될 수 있다. 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다. 제1 연결 전극(71)은 복수의 제1 개구(63)를 통해 제1 반도체층(30)과 접촉하도록 형성될 수 있고, 제2 연결 전극(73) 및 제3 연결 전극(75)은 복수의 제2 개구(65)를 통해 투광성 도전막(60)에 접하도록 형성될 수 있다.7, a first connection electrode 71, a second connection electrode 73, and a third connection electrode 75 are formed on the reflection layer 91. In addition, For example, the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 may be deposited using a sputtering equipment, an E-beam equipment, or the like. The first connection electrode 71, the second connection electrode 73 and the third connection electrode 75 may be formed using Cr, Ti, Ni or their combination for stable electrical contact, And may include the same reflective metal layer. The first connection electrode 71 may be formed to be in contact with the first semiconductor layer 30 through the plurality of first openings 63 and the second connection electrode 73 and the third connection electrode 75 may be formed in a plurality The second opening 65 of the light-transmissive conductive film 60 may be formed.

다음으로, 도 8에 도시된 바와 같이, 제1 연결 전극(71) 및 제2 연결 전극(73) 및 제3 연결 전극(75)을 덮는 절연층(95)이 형성된다. 절연층(95)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다. 이후, 절연층(95)에 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성된다. 8, an insulating layer 95 covering the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 is formed. The representative material of the insulating layer 95 is SiO 2 , and SiN, TiO 2 , Al 2 O 3 , Su-8, and the like may be used. Thereafter, at least one fourth opening 67, at least one fifth opening 68, and at least one sixth opening 69 are formed in the insulating layer 95.

다음으로, 도 8에 도시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연층(95) 위에 제1 전극(81) 및 제2 전극(85)이 증착될 수 있다. 제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)에 연결되며, 제2 전극(85)은 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)를 통해 제3 연결 전극(75) 및 제2 연결 전극(73)에 연결된다.Next, as shown in FIG. 8, a first electrode 81 and a second electrode 85 may be deposited on the insulating layer 95 using, for example, a sputtering equipment, an E- . The first electrode 81 is connected to the first connecting electrode 71 through at least one fourth opening 67 and the second electrode 85 is connected to the at least one fifth opening 68 and the at least one And is connected to the third connection electrode 75 and the second connection electrode 73 through the sixth opening 69.

제1 전극(81) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 전극(81) 및 제2 전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 전극(81) 및 제2 전극(85)이 절연층(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 전극(81) 및 제2 전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.The first electrode 81 and the second electrode 85 may be electrically connected to an electrode provided on the outside (package, COB, submount, etc.) by a method such as a stud bump, a conductive paste, or an eutectic bonding. In the case of eutectic bonding, it is important that the height difference between the first electrode 81 and the second electrode 85 is not large. According to the semiconductor light emitting device of this example, since the first electrode 81 and the second electrode 85 can be formed on the insulating layer 95 by the same process, there is almost no height difference between both electrodes. Therefore, it has an advantage in the case of eutectic bonding. The uppermost portion of the first electrode 81 and the second electrode 85 may be formed by Au / Sn alloy, eutectic bonding such as Au / Sn / Cu alloy, or the like, / RTI > material.

도 10은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면이다.10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자는 복수의 제1 개구(63)를 폐루프 형상으로 연결하는 제4 연결 전극(77)과, 복수의 제2 개구(65)를 폐루프 형상으로 연결하는 제5 연결 전극(79)을 포함하는 점과, 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)가 제1 열(AR1), 제2 열(AR2) 및 제3 열(AR3)에 배열된 것을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다. 도 10에서 제1 전극 및 제2 전극은 도시되지 않았다.The semiconductor light emitting device includes a fourth connecting electrode 77 connecting the plurality of first openings 63 in a closed loop shape and a fifth connecting electrode 79 connecting the plurality of second openings 65 in a closed loop shape, And a plurality of second openings 65 connected by the second connection electrode 73 are arranged in the first column AR1, the second column AR2 and the third column AR3 Is substantially the same as the semiconductor light emitting device described in Figs. Therefore, redundant description is omitted. In Fig. 10, the first electrode and the second electrode are not shown.

반도체 발광소자는 대면적, 고전력(high-power) 발광소자와 같이 사이즈가 증가하는 경우, 폐루프 형상의 연결 전극(77, 79)을 더 포함시켜 전류분포의 균일성을 얻을 수 있다. When the size of the semiconductor light emitting device increases with a large-area, high-power light emitting device, the current distribution uniformity can be obtained by further including closed-loop connecting electrodes 77 and 79.

제1 연결 전극(71)에 위치한 하나의 제1 개구(63)와, 제2 연결 전극(73)의 제1 열(AR1)에 위치한 두 개의 제2 개구(65)와, 제2 열(AR2)에 위치한 하나의 제2 개구(65)가 제1의 사각형(RT1)의 꼭지점을 이루고, 제4 연결 전극(77)에 위치한 제1 개구(63)와, 제2 연결 전극(73)의 제3 열(AR3)에 위치한 두 개의 제2 개구(65)와, 제2 열(AR2)에 위치한 하나의 제1 개구(63)가 제2의 사각형(RT2)의 꼭지점을 이룬다. 제1 열(AR1)에 위치한 하나의 제2 개구(65)와, 제2 열(AR2)에 위치한 두 개의 제2 개구(65)와, 제3 열(AR3)에 위치한 하나의 제2 개구(65)가 제3의 사각형(RT3)의 꼭지점을 이룬다. 본 예에서 제1의 사각형(RT1), 제2의 사각형(RT2) 및 제3의 사각형(RT3)은 크기와 형상이 실질적으로 동일하다. 본 예에서, 제5 연결 전극(79)에 의해 연결되는 복수의 제2 개구(65)는 제4 열(AR4) 및 제5열(AR5)에 배열되어 있다. 상기 제1 내지 제3 사각형(RT1, RT2, RT3)과 같은 사각형 패턴은 개구(63, 65)의 배열을 설명하는 가상의 선을 설명하는 것이며, 본 예에서 이러한 사각형 패턴은, 도 10에 도시된 것과 같이, 발광면 전체적으로 균등하게 구성되어 있다. 이렇게 발광면 전체적으로 균등한 패턴을 단위 패턴(unit pattern)으로 부를 수 있고, 단위 패턴은 사각 패턴에 제한되지 않고, 다양한 다각형으로 구성이 가능하다. 발광면의 영역에 따라 단위 패턴의 크기 및 형상 중 적어도 하나가 달라질 수 있다. 단위 패턴의 크기를 증감시키거나 단위 패턴의 형상을 변경하면 발광면의 단위 면적당 제1 개구(63) 및 제2 개구(65)의 밀도가 증감된다. 상기 단위 패턴(본 예에서는 사각형 패턴)에서 한 개의 제1 개구(63) 당 3개의 제2 개구(65)의 비율로 분포한다. 이러한 비율은 전술된 것과 같이, 단위 패턴의 형상이 변경되면 상기 비율도 변경될 수 있다. 따라서 상대적으로 전류확산이 약한 정공의 전류확산을 강화하여 전자의 확산과의 균형을 더 좋게 할 수 있고, 결과적으로 전류분포의 균일성 향상 및 장기적 성능 유지에 좋은 효과를 준다.Two first openings 63 located in the first connecting electrode 71 and two second openings 65 located in the first column AR1 of the second connecting electrode 73 and two second openings 65 located in the second column AR2 The first opening 63 positioned at the fourth connecting electrode 77 and the second opening 63 positioned at the other end of the second connecting electrode 73 constitute the apexes of the first rectangle RT1, Two second openings 65 located in the third column AR3 and one first opening 63 located in the second column AR2 form the vertices of the second rectangle RT2. One second opening 65 located in the first column AR1 and two second openings 65 located in the second column AR2 and one second opening 65 located in the third column AR3 65 form the vertices of the third rectangle RT3. In this example, the first rectangle RT1, the second rectangle RT2 and the third rectangle RT3 are substantially the same in size and shape. In this example, the plurality of second openings 65 connected by the fifth connection electrode 79 are arranged in the fourth column AR4 and the fifth column AR5. The rectangular patterns such as the first to third rectangles RT1, RT2 and RT3 are used to describe virtual lines that describe the arrangement of the openings 63 and 65. In this example, The light emitting surface is uniformly formed over the entire surface. Thus, a uniform pattern over the entire light emitting surface can be called a unit pattern, and the unit pattern is not limited to a square pattern, and can be formed of various polygons. At least one of the size and the shape of the unit pattern may vary depending on the region of the light emitting surface. The density of the first opening 63 and the second opening 65 per unit area of the light emitting surface is increased or decreased by increasing or decreasing the size of the unit pattern or changing the shape of the unit pattern. And is distributed at a ratio of three second openings 65 per one first opening 63 in the unit pattern (a square pattern in this example). As described above, the ratio can also be changed when the shape of the unit pattern is changed. Therefore, it is possible to enhance the balance of the electron diffusion by enhancing the current diffusion of the holes having relatively weak current diffusion, and consequently to improve the uniformity of the current distribution and maintain the long-term performance.

이와 같이, 제2 개구(65)를 2열 또는 3열 또는 그 이상으로 배열할 수 있으며, 대칭성 및 균등성을 유지하면서 정공 공급이 부족한 영역에 열 개수를 더 많이 형성할 수 있다.  As described above, the second openings 65 can be arranged in two or three or more rows, and the number of columns can be increased in a region where the supply of holes is insufficient while maintaining symmetry and uniformity.

도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.11 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자는 제2 연결 전극(73)이 연속된 사각형 형상으로 패터닝된 점과, 제1 연결 전극(71) 및 제4 연결 전극(77)이 제2 연결 전극(73)을 따라 패터닝된 점과, 제1 개구(63)가 제1 열(AR1) 및 제3 열(AR3)에 더 근접한 것을 제외하고는 도 10에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.The semiconductor light emitting device is formed by patterning the second connecting electrode 73 in a continuous rectangular pattern and connecting the first connecting electrode 71 and the fourth connecting electrode 77 along the second connecting electrode 73 And the first opening 63 are closer to the first column AR1 and the third column AR3 than the semiconductor light emitting device shown in Fig. Therefore, redundant description is omitted.

본 예에서, 제1 열(AR1)에 위치한 하나의 제2 개구(65)와, 제2 열(AR2)에 위치한 두 개의 제2 개구(65)와, 제3 열(AR3)에 위치한 하나의 제2 개구(65)가 제3의 사각형(RT3)의 꼭지점을 이루며(도 10 참조), 제2 연결 전극(73)은 제3의 사각형(RT3)의 형상을 따라 패터닝되어 있다.In this example, one second opening 65 located in the first column AR1, two second openings 65 located in the second column AR2, and one second opening 65 located in the third column AR3, The second opening 65 forms the apex of the third rectangle RT3 (see FIG. 10), and the second connection electrode 73 is patterned along the shape of the third rectangle RT3.

제1 연결 전극(71) 및 제4 연결 전극(77)도 제2 연결 전극(73)과 마주하는 변이 제3의 사각형(RT3)의 형상을 따라 패터닝되어 있다.The first connecting electrode 71 and the fourth connecting electrode 77 are also patterned along the shape of the third rectangle RT3 facing the second connecting electrode 73. [

본 예에 의하면 발광면에 효율적으로 연결 전극을 배치할 수 있고, 제1 개구와 복수의 열에 배열된 제2 개구의 배열을 도 8에 도시된 것과 다르게 할 수 있다.According to this example, the connecting electrodes can be efficiently disposed on the light emitting surface, and the arrangement of the first openings and the second openings arranged in the plurality of columns can be made different from that shown in Fig.

도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자는 연결 전극이 개수가 감소된 점과, 가장 내측에 내측 영역을 덮는 제1 연결 전극(71)이 위치하는 점과, 제1 연결 전극(71) 외측에 폐루프 형상의 제2 연결 전극(73)이 위치하는 점을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다. 도 12에서 제1 전극 및 제2 전극은 도시되지 않았다.The semiconductor light emitting device has a structure in which the number of connecting electrodes is reduced, a point where the first connecting electrode 71 covering the inner region is located at the innermost position, and a second connecting electrode 71 located outside the first connecting electrode 71, Is substantially the same as the semiconductor light emitting device described in Figs. 3 to 8 except that the electrode 73 is located. Therefore, redundant description is omitted. 12, the first electrode and the second electrode are not shown.

반도체 발광소자의 사이즈가 작은 경우, 2개의 연결 전극(71, 73)만으로 전류분포의 균등성을 달성할 수 있다. 예를 들어, 내측에 제1 연결 전극(71)을 두고, 그 외측에 폐루프 형상의 제2 연결 전극(73)이 위치하는 구성이 가능하다. 이와 다르게, 내측에 제2 연결 전극(73)이 위치하고, 외측에 폐루프 형상의 제1 연결 전극(71)이 위치하는 것도 가능하다.When the size of the semiconductor light emitting element is small, the uniformity of the current distribution can be achieved by only the two connecting electrodes 71 and 73. For example, it is possible to arrange the first connecting electrode 71 on the inner side and the second connecting electrode 73 on the outer side thereof in the form of a closed loop. Alternatively, the second connection electrode 73 may be positioned on the inner side and the first connection electrode 71 may be located on the outer side of the closed connection structure.

제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)는 도 10에서 설명된 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)와 실질적으로 동일한 패턴으로 배열되어 있다. 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)가 4열 이상으로 대칭적으로 배열되도록 형성할 수도 있다. 이 경우, 제1 연결 전극(71)의 면적을 줄이고, 제2 연결 전극(73)의 면적을 증가시키는 것을 고려할 수 있다.The plurality of second openings 65 connected by the second connecting electrode 73 are formed in substantially the same pattern as the plurality of second openings 65 connected by the second connecting electrode 73 described in FIG. Respectively. The plurality of second openings 65 connected by the second connection electrode 73 may be formed symmetrically with four or more rows. In this case, it may be considered that the area of the first connecting electrode 71 is reduced and the area of the second connecting electrode 73 is increased.

도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.13 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자는 투광성 도전막(60) 위에 제2 개구(65) 대응하여 오믹 접촉층(52)이 추가된 점과, 제1 연결 전극(71)과 제1 반도체층(30) 사이에 오믹 접촉층(56)이 추가된 점을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다.The semiconductor light emitting device is characterized in that the ohmic contact layer 52 is added to correspond to the second opening 65 on the transmissive conductive film 60 and the ohmic contact layer 52 is formed between the first connection electrode 71 and the first semiconductor layer 30, Is substantially the same as the semiconductor light emitting device described in Figs. 3 to 8 except that a layer 56 is added.

제1 연결 전극(71)은 제1 개구(63)로 이어져 오믹 접촉층(56)에 접촉하며, 제2 연결 전극 및 제3 연결 전극(75)는 제2 개구(65)로 이어져 오믹 접촉층(52)에 접촉된다. 오믹 접촉층(52, 56)으로는 오믹 금속(Cr, Ti 등)이 사용될 수 있고, 반사 금속(Al, Ag) 등으로 형성될 수도 있으며, 이들의 조합으로 이루어져도 좋다. 오믹 접촉층(52, 56)으로 인해 반도체 발광소자의 동작전압이 낮아진다.The first connecting electrode 71 is connected to the first opening 63 to contact the ohmic contact layer 56 and the second connecting electrode and the third connecting electrode 75 are connected to the second opening 65, (Not shown). As the ohmic contact layers 52 and 56, ohmic metals (Cr, Ti, etc.) may be used. The ohmic contact layers 52 and 56 may be formed of a reflective metal (Al, Ag) or the like. The ohmic contact layers 52 and 56 lower the operating voltage of the semiconductor light emitting device.

제2 반도체층(50)과 투광성 도전막(60) 사이에 오믹 접촉층(52)에 대응하여 빛흡수 방지막 또는 전류차단층(current block layer)을 추가할 수도 있다.A light absorption barrier layer or a current blocking layer may be added between the second semiconductor layer 50 and the light transmissive conductive layer 60 in correspondence to the ohmic contact layer 52.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 제1 전극 및 제2 전극과 제1 연결 전극 및 제2 연결 전극의 사이에 개재된 절연층;을 포함하는 것을 특징으로 하는 반도체 발광소자.(1) An insulating layer interposed between a first electrode and a second electrode and a first connection electrode and a second connection electrode.

(2) 제1 개구와, 제1 열에 위치한 연속한 2개의 제2 개구와, 제2 열에 위치한 제2 개구가 제1의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.(2) The semiconductor light emitting device according to (1), wherein the first opening, two consecutive second openings located in the first column, and a second opening located in the second column form a vertex of the first rectangle.

(3) 제1 개구와, 제2 열에 위치한 연속한 2개의 제2 개구와, 제1 열에 위치한 제2 개구가 제1의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.(3) The semiconductor light emitting device according to any one of (1) to (3), wherein the first opening, the second two openings located in the second column, and the second opening located in the first column form a vertex of the first rectangle.

(4) 제1 연결 전극 및 제2 연결 전극 중 적어도 하나는 폐루프 형상을 이루는 것을 특징으로 하는 반도체 발광소자.(4) At least one of the first connection electrode and the second connection electrode has a closed loop shape.

(5) 제2 연결 전극은 제1 연결 전극의 외측에 위치하며, 제1 연결 전극의 내측에 위치하며, 복수의 제2 개구를 연결하는 제3 연결 전극;을 포함하며, 제3 연결 전극에 의해 연결되는 3개의 제2 개구와 제1 연결 전극 위치한 제1 개구가 제2의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.(5) The second connection electrode includes a third connection electrode located on the outer side of the first connection electrode and located on the inner side of the first connection electrode and connecting the plurality of second openings, And the first opening located at the first connecting electrode form a vertex of the second rectangle.

(6) 제2 연결 전극은 제1 연결 전극의 외측에 위치하며, 제2 연결 전극의 외측에 위치하며, 복수의 제1 개구를 연결하는 제3 연결 전극;을 포함하며, 제2 연결 전극은 제1 연결 전극에 순차로 인접하는 제1 열, 제2 열 및 제3 열에 배열된 복수의 제2 개구를 연결하며, 제1 연결 전극에 위치한 하나의 제1 개구와, 제1 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 제2 개구가 제1의 사각형의 꼭지점을 이루고, 제3 연결 전극에 위치한 제1 개구와, 제3 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 제1 개구가 제2의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.(6) The second connection electrode includes a third connection electrode located outside the first connection electrode and located outside the second connection electrode, the third connection electrode connecting the plurality of first openings, A first connection electrode connecting a plurality of second openings arranged in a first column, a second column and a third column sequentially adjacent to the first connection electrode and having a first opening located in the first connection electrode and a second opening in the first column, And a second opening located in the second row forms a vertex of the first rectangle and has a first opening located at the third connecting electrode, two second openings located in the third row, And one of the first openings forms a vertex of the second rectangle.

(7) 제1의 사각형 및 제2의 사각형이 동일한 형상 및 크기를 가지는 것을 특징으로 하는 반도체 발광소자.(7) The semiconductor light emitting device according to any one of (1) to (4), wherein the first and second rectangles have the same shape and size.

(8) 제1 열에 위치한 하나의 제2 개구와, 제2 열에 위치한 두 개의 제2 개구와, 제3 열에 위치한 하나의 제2 개구가 제3의 사각형의 꼭지점을 이루며, 제2 연결 전극은 제3의 사각형의 형상을 따라 패터닝된 것을 특징으로 하는 반도체 발광소자.(8) the second opening located in the first row, the two second openings located in the second row, and the one second opening located in the third row form the apexes of the third rectangle, 3. The semiconductor light emitting device according to claim 1,

(9) 반사층은: 활성층으로부터의 빛을 반사하는 분포 브래그 리플렉터(Distributed Bragg Reflector); 그리고 분포 브래그 리플렉터의 상측 및 하측 중 적어도 하나에 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 유전체 막;을 포함하며, 제2 연결 전극은 제1 연결 전극의 외측에 위치하며, 제1 연결 전극의 내측에 위치하며 복수의 제2 개구를 연결하는 제3 연결 전극;을 포함하며, 제1 개구와, 제1 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 제2 개구가 사각형의 꼭지점을 이루며, 제1 연결전극 및 제2 연결 전극 중 적어도 하나의 폐루프 형상을 이루는 것을 특징으로 하는 반도체 발광소자.(9) The reflective layer includes: a distributed Bragg reflector that reflects light from the active layer; And a dielectric film having a refractive index smaller than an effective refractive index of the distributed Bragg reflector on at least one of an upper side and a lower side of the distributed Bragg reflector, wherein the second connecting electrode is located outside the first connecting electrode, And a third connecting electrode located at the second row and located at the second row and having a first opening, two second openings located in the first row, and one second opening located in the second row, Wherein at least one of the first connection electrode and the second connection electrode has a closed loop shape.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 제2 연결 전극에 의해 연결되는 복수의 제2 개구를 단일 열로 배열하는 경우에 비하여 정공의 확산과 균일성을 더 증가시킬 수 있으며, 정공과 제1 개구로 공급되는 전자 밀도와의 양적인 균형 또는 확산 정도의 균형도 더 좋아질 수 있다.According to one semiconductor light emitting device according to the present disclosure, diffusion and uniformity of holes can be further increased compared with the case where a plurality of second openings connected by the second connection electrode are arranged in a single row, A balance of the quantitative balance or the degree of diffusion with the electron density supplied to the opening can be improved.

본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 폐루프 형상의 연결 전극을 통해 전류 공급의 균일성이 향상되어 발광의 균일성이 향상되고, 전류 집중에 의한 소자의 열화가 방지된다.According to another semiconductor light emitting device according to the present disclosure, the uniformity of the current supply is improved through the closed loop-shaped connection electrode, the uniformity of light emission is improved, and the deterioration of the device due to current concentration is prevented.

본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 플립칩 타입 소자에서 전류 공급의 균일성이 향상되고, 금속 반사막에 의한 빛흡수가 감소된다.According to another semiconductor light emitting device according to the present disclosure, the uniformity of current supply in the flip chip type device is improved and the light absorption by the metal reflection film is reduced.

본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 복수의 제1 개구 및 제2 개구를 형성하여 복수의 반도체층으로의 전류 확산을 용이하게 한다.According to another semiconductor light emitting device according to the present disclosure, a plurality of first openings and second openings are formed to facilitate current diffusion into a plurality of semiconductor layers.

Claims (10)

제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
활성층으로부터의 빛을 복수의 반도체층 측으로 반사하며, 복수의 제1 개구 및 복수의 제2 개구를 가지는 비도전성 반사막;
비도전성 반사막 위에서 복수의 제1 개구를 연결하며 복수의 제1 개구를 통해 제1 반도체층과 전기적으로 연결되는 제1 연결 전극;
비도전성 반사막 위에서 복수의 제2 개구를 통해 제2 반도체층과 전기적으로 연결되는 제2 연결 전극;으로서, 제1 연결 전극의 외측에 위치하며, 복수의 제2 개구가 적어도 제1 개구의 양측에 구비되며, 양측 중 일측에서 제2 연결 전극에 의해 연결된 복수의 제2 개구는 제1 개구와 순차로 인접한 제1 열 및 제2 열에 배열되며, 제1 열과 제2 열 사이에는 제1 개구가 없는 제2 연결 전극;
제1 연결 전극과 전기적으로 연결되어 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 그리고
제2 연결 전극과 전기적으로 연결되어 제2 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and an active layer disposed between the first and second semiconductor layers and generating light through recombination of electrons and holes, A plurality of semiconductor layers;
A non-conductive reflective film having a plurality of first openings and a plurality of second openings for reflecting light from the active layer toward the plurality of semiconductor layers;
A first connection electrode which connects the plurality of first openings on the non-conductive reflective film and is electrically connected to the first semiconductor layer through the plurality of first openings;
A second connection electrode electrically connected to the second semiconductor layer through the plurality of second openings on the nonconductive reflective film, the second connection electrode being located outside the first connection electrode, and the plurality of second openings are formed on both sides of at least the first opening And a plurality of second openings connected at one side of the two sides by the second connection electrode are arranged in the first and second columns which are sequentially adjacent to the first opening and in which a first opening is not provided between the first and second rows A second connection electrode;
A first electrode electrically connected to the first connection electrode to supply one of electrons and holes to the first semiconductor layer; And
And a second electrode electrically connected to the second connection electrode to supply the remaining one of electrons and holes to the second semiconductor layer. 청구항 1에 있어서,
제1 전극 및 제2 전극과 제1 연결 전극 및 제2 연결 전극의 사이에 개재된 절연층;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And an insulating layer interposed between the first electrode and the second electrode and the first connection electrode and the second connection electrode. 청구항 1에 있어서,
제1 개구와, 제1 열에 위치한 연속한 2개의 제2 개구와, 제2 열에 위치한 제2 개구가 제1의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein the first opening, two consecutive second openings located in the first column, and a second opening located in the second column form the vertices of the first rectangle. 청구항 1에 있어서,
제1 개구와, 제2 열에 위치한 연속한 2개의 제2 개구와, 제1 열에 위치한 제2 개구가 가상의 제1의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A first opening, two successive second openings located in the second column, and a second opening located in the first column form a vertex of a virtual first rectangle. 청구항 1에 있어서,
제1 연결 전극 및 제2 연결 전극 중 적어도 하나는 폐루프 형상을 이루는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein at least one of the first connection electrode and the second connection electrode has a closed loop shape. 청구항 3에 있어서,
제1 연결 전극의 내측에 위치하며, 복수의 제2 개구를 연결하는 제3 연결 전극;을 포함하며,
제3 연결 전극에 의해 연결되는 3개의 제2 개구와 제1 연결 전극 위치한 제1 개구가 제2의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.The method of claim 3,
And a third connection electrode located inside the first connection electrode and connecting the plurality of second openings,
And the third opening located at the third connecting electrode and the first opening positioned at the first connecting electrode form a vertex of the second rectangle. 청구항 3에 있어서,
제2 연결 전극의 외측에 위치하며, 복수의 제1 개구를 연결하는 제3 연결 전극;을 포함하며,
제2 연결 전극은 제1 연결 전극에 순차로 인접하는 제1 열, 제2 열 및 제3 열에 배열된 복수의 제2 개구를 연결하며,
제1 연결 전극에 위치한 하나의 제1 개구와, 제1 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 제2 개구가 제1의 사각형의 꼭지점을 이루고,
제3 연결 전극에 위치한 제1 개구와, 제3 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 제1 개구가 제2의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.The method of claim 3,
And a third connection electrode located outside the second connection electrode and connecting the plurality of first openings,
The second connection electrode connects the plurality of second openings arranged in the first column, the second column and the third column sequentially adjacent to the first connection electrode,
A first opening located at the first connecting electrode, two second openings located in the first column, and one second opening located in the second column form the vertices of the first rectangle,
A first opening located in the third connection electrode, two second openings located in the third column, and one first opening located in the second column form a vertex of the second rectangle. 청구항 7에 있어서,
제1의 사각형 및 제2의 사각형이 동일한 형상 및 크기를 가지는 것을 특징으로 하는 반도체 발광소자.The method of claim 7,
Wherein the first rectangle and the second rectangle have the same shape and size. 청구항 7에 있어서,
제1 열에 위치한 하나의 제2 개구와, 제2 열에 위치한 두 개의 제2 개구와, 제3 열에 위치한 하나의 제2 개구가 제3의 사각형의 꼭지점을 이루며,
제2 연결 전극은 제3의 사각형의 형상을 따라 패터닝된 것을 특징으로 하는 반도체 발광소자.The method of claim 7,
One second aperture located in the first column, two second apertures located in the second column, and one second aperture located in the third column form the vertices of the third rectangle,
And the second connection electrode is patterned along a third rectangular shape. 청구항 1에 있어서,
비도전성 반사막은:
활성층으로부터의 빛을 반사하는 분포 브래그 리플렉터(Distributed Bragg Reflector); 그리고
분포 브래그 리플렉터의 상측 및 하측 중 적어도 하나에 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 유전체 막;을 포함하며,
제1 연결 전극의 내측에 위치하며 복수의 제2 개구를 연결하는 제3 연결 전극;을 포함하며,
제1 개구와, 제1 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 개의 제2 개구가 사각형의 꼭지점을 이루며,
제1 연결전극 및 제2 연결 전극 중 적어도 하나의 폐루프 형상을 이루는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The non-conductive reflective film is:
A distributed Bragg reflector that reflects light from the active layer; And
And at least one of the upper and lower sides of the distributed Bragg reflector has a refractive index smaller than an effective refractive index of the distributed Bragg reflector,
And a third connection electrode located inside the first connection electrode and connecting the plurality of second openings,
The first opening, the two second openings located in the first column, and the one second opening located in the second column form the vertices of a rectangle,
Wherein at least one of the first connection electrode and the second connection electrode has a closed loop shape.
KR1020130123235A 2013-10-11 2013-10-16 Semiconductor light emitting device Active KR101553639B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130123235A KR101553639B1 (en) 2013-10-16 2013-10-16 Semiconductor light emitting device
PCT/KR2014/009591 WO2015053600A1 (en) 2013-10-11 2014-10-13 Semiconductor light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130123235A KR101553639B1 (en) 2013-10-16 2013-10-16 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20150044180A KR20150044180A (en) 2015-04-24
KR101553639B1 true KR101553639B1 (en) 2015-09-16

Family

ID=53036527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130123235A Active KR101553639B1 (en) 2013-10-11 2013-10-16 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101553639B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344900A1 (en) * 2021-04-26 2022-10-27 Fujifilm Business Innovation Corp. Light-emitting component, light-emitting element array chip, and optical measurement apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101678063B1 (en) * 2015-06-18 2016-11-22 주식회사 세미콘라이트 Semiconductor light emitting device and method of manufacturing the same
KR102509144B1 (en) * 2015-12-28 2023-03-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010146783A1 (en) 2009-06-15 2010-12-23 パナソニック株式会社 Semiconductor light-emitting device, light-emitting module, and illumination device
JP2012138499A (en) 2010-12-27 2012-07-19 Rohm Co Ltd Light-emitting element, light-emitting element unit, and light-emitting element package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010146783A1 (en) 2009-06-15 2010-12-23 パナソニック株式会社 Semiconductor light-emitting device, light-emitting module, and illumination device
JP2012138499A (en) 2010-12-27 2012-07-19 Rohm Co Ltd Light-emitting element, light-emitting element unit, and light-emitting element package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344900A1 (en) * 2021-04-26 2022-10-27 Fujifilm Business Innovation Corp. Light-emitting component, light-emitting element array chip, and optical measurement apparatus

Also Published As

Publication number Publication date
KR20150044180A (en) 2015-04-24

Similar Documents

Publication Publication Date Title
CN108475715B (en) Semiconductor light emitting element
US10008635B2 (en) Semiconductor light-emitting element
KR101226706B1 (en) Semiconductor light emimitting device
KR20150055390A (en) Semiconductor light emitting device
KR101553639B1 (en) Semiconductor light emitting device
US10396248B2 (en) Semiconductor light emitting diode
KR101609763B1 (en) Semiconductor light emitting device
KR101928309B1 (en) Semiconductor light emitting device manufacturing method
KR101403632B1 (en) Semiconductor light emimitting device
KR20150141198A (en) Semiconductor light emitting device
KR101762259B1 (en) Semiconductor light emitting device
KR20160073366A (en) Semiconductor light emitting device
KR101604092B1 (en) Semiconductor light emitting device
KR101544128B1 (en) Semiconductor light emitting device
KR101591969B1 (en) Semiconductor light emitting device
KR101578484B1 (en) Semiconductor light emitting device
KR101405449B1 (en) Semiconductor light emimitting device
KR101543728B1 (en) Semiconductor light emitting device
KR20160035102A (en) Semiconductor light emitting device
KR101928313B1 (en) Semiconductor light emitting device
KR102101446B1 (en) Semiconductor light emitting device
KR101766329B1 (en) Semiconductor light emitting device
KR20180096546A (en) Semiconductor light emitting device
KR101628241B1 (en) Semiconductor light emitting device
KR101378950B1 (en) Semiconductor light emimitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131016

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140822

Patent event code: PE09021S01D

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150226

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150910

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150911

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200731

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220630

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230824

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240614

Start annual number: 10

End annual number: 10