[go: up one dir, main page]

KR101603971B1 - Substrate treating apparatus and Substrate treating method - Google Patents

Substrate treating apparatus and Substrate treating method Download PDF

Info

Publication number
KR101603971B1
KR101603971B1 KR1020140097244A KR20140097244A KR101603971B1 KR 101603971 B1 KR101603971 B1 KR 101603971B1 KR 1020140097244 A KR1020140097244 A KR 1020140097244A KR 20140097244 A KR20140097244 A KR 20140097244A KR 101603971 B1 KR101603971 B1 KR 101603971B1
Authority
KR
South Korea
Prior art keywords
process gas
substrate
gas
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140097244A
Other languages
Korean (ko)
Other versions
KR20160015454A (en
Inventor
신평수
Original Assignee
피에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사 filed Critical 피에스케이 주식회사
Priority to KR1020140097244A priority Critical patent/KR101603971B1/en
Priority to JP2014164897A priority patent/JP5972324B2/en
Priority to CN201410413061.0A priority patent/CN105321846B/en
Priority to TW103129201A priority patent/TWI559398B/en
Publication of KR20160015454A publication Critical patent/KR20160015454A/en
Application granted granted Critical
Publication of KR101603971B1 publication Critical patent/KR101603971B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 기판 기판 처리 장치 및 기판 처리 방법에 관한 것이다. 본 발명의 일 실시 예에 따른 기판 처리 방법은 폴리실리콘의 상부에 층간 절연층과 희생층이 교대로 적층 되고, 상기 층간 절연층과 상기 희생층에 홀이 형성된 기판을 제공하는 단계; 상기 기판에 플라즈마 상태로 여기 된 제 1 공정 가스를 공급하여, 상기 홀의 측면 및 저면과 상기 기판의 상면에 보호층을 형성하는 단계; 상기 기판에 플라즈마 상태로 여기 된 제 2 공정 가스를 공급하여, 상기 홀의 측면에 형성된 상기 보호층을 제거하는 단계; 상기 기판에 플라즈마 상태로 여기 된 제 3 공정 가스를 공급하여, 상기 홀의 측면으로 노출된 상기 희생층을 제거하는 단계; 및 상기 기판에 플라즈마 상태로 여기 된 제 4 공정 가스를 공급하여, 상기 기판의 상면 및 상기 홀의 저면에서 상기 보호층을 제거하는 단계를 포함한다.The present invention relates to a substrate substrate processing apparatus and a substrate processing method. According to an embodiment of the present invention, there is provided a method of processing a substrate, comprising: providing a substrate on which an interlayer insulating layer and a sacrificial layer are alternately stacked on top of polysilicon, and a hole is formed in the interlayer insulating layer and the sacrificial layer; Supplying a first process gas excited to a plasma state to the substrate to form a protective layer on a side surface and a bottom surface of the hole and on an upper surface of the substrate; Supplying a second process gas excited to a plasma state to the substrate to remove the protective layer formed on a side surface of the hole; Supplying a third process gas excited to a plasma state to the substrate to remove the sacrificial layer exposed to the side of the hole; And supplying a fourth process gas excited in a plasma state to the substrate to remove the protective layer from the upper surface of the substrate and the bottom surface of the hole.

Description

기판 처리 장치 및 기판 처리 방법{Substrate treating apparatus and Substrate treating method}[0001] DESCRIPTION [0002] Substrate processing apparatus and substrate treating method [

본 발명은 기판 처리 장치 및 기판 처리 방법에 관한 것이다.The present invention relates to a substrate processing apparatus and a substrate processing method.

전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 메모리 장치의 집적도를 향상시킬 필요가 있다. 반도체 메모리 장치의 집적도를 향상시키기 위한 방법들 중 하나로서, 기존의 평면 트랜지스터 구조 대신 수직 트랜지스터 구조를 가지는 메모리 장치가 제안되고 있다.Electronic products require a large amount of data processing while getting smaller in volume. Accordingly, it is necessary to improve the degree of integration of semiconductor memory devices used in such electronic products. As one of methods for improving the integration degree of a semiconductor memory device, a memory device having a vertical transistor structure instead of a conventional planar transistor structure has been proposed.

이와 같은 적층 메모리는 폴리실리콘에 층간 절연층과 희생층이 교대로 적층되는 공정, 층간 절연층과 희생층에 홀을 형성하는 공정, 홀을 통해 희생층을 제거하는 공정을 포함한다. 이 가운데, 희생층을 제거하는 공정은 습식 식각의 방법으로 수행됨에 따라 효율이 낮고 고 비용이 소요된다.Such a laminated memory includes a step of alternately laminating an interlayer insulating layer and a sacrificial layer on polysilicon, a step of forming holes in the interlayer insulating layer and the sacrificial layer, and a step of removing the sacrificial layer through holes. Among them, the step of removing the sacrificial layer is performed by the wet etching method, which results in low efficiency and high cost.

본 발명은 플라즈마를 이용하여 기판을 처리 하는 기판 처리 장치 및 기판 처리 방법을 제공하기 위한 것이다.The present invention provides a substrate processing apparatus and a substrate processing method for processing a substrate using a plasma.

또한, 본 발명은 적층 메모리 장치의 제고에 제공되는 기판에서 희생층을 건식 공정으로 제거 할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공하기 위한 것이다.The present invention also provides a substrate processing apparatus and a substrate processing method capable of removing a sacrificial layer by a dry process in a substrate provided in a stacked memory device.

본 발명의 일 측면에 따르면, 폴리실리콘의 상부에 층간 절연층과 희생층이 교대로 적층 되고, 상기 층간 절연층과 상기 희생층에 홀이 형성된 기판을 제공하는 단계; 상기 기판에 플라즈마 상태로 여기 된 제 1 공정 가스를 공급하여, 상기 홀의 측면 및 저면과 상기 기판의 상면에 보호층을 형성하는 단계; 상기 기판에 플라즈마 상태로 여기 된 제 2 공정 가스를 공급하여, 상기 홀의 측면에 형성된 상기 보호층을 제거하는 단계; 상기 기판에 플라즈마 상태로 여기 된 제 3 공정 가스를 공급하여, 상기 홀의 측면으로 노출된 상기 희생층을 제거하는 단계; 및 상기 기판에 플라즈마 상태로 여기 된 제 4 공정 가스를 공급하여, 상기 기판의 상면 및 상기 홀의 저면에서 상기 보호층을 제거하는 단계를 포함하는 기판 처리 방법이 제공될 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: providing a substrate on which an interlayer insulating layer and a sacrificial layer are alternately stacked on top of polysilicon, and a hole is formed in the interlayer insulating layer and the sacrificial layer; Supplying a first process gas excited to a plasma state to the substrate to form a protective layer on a side surface and a bottom surface of the hole and on an upper surface of the substrate; Supplying a second process gas excited to a plasma state to the substrate to remove the protective layer formed on a side surface of the hole; Supplying a third process gas excited to a plasma state to the substrate to remove the sacrificial layer exposed to the side of the hole; And supplying a fourth process gas excited to a plasma state to the substrate to remove the protective layer from the upper surface of the substrate and the bottom surface of the hole.

또한, 상기 층간 절연층들은 산화물이고, 상기 희생층들은 질화물일 수 있다.Further, the interlayer insulating layers may be oxides, and the sacrificial layers may be nitrides.

또한, 상기 제 1 공정 가스는 산소 가스로 제공되고, 상기 보호층은 이산화규소 층일 수 있다.Also, the first process gas may be provided as an oxygen gas, and the protective layer may be a silicon dioxide layer.

또한, 상기 제 2 공정 가스는 수소 가스로 제공되고, 상기 보호층은 상기 제 2 공정 가스와 반응하여 실란으로 분해될 수 있다.Also, the second process gas may be provided as a hydrogen gas, and the protective layer may be decomposed into silane by reacting with the second process gas.

또한, 상기 제 3 공정 가스는 삼불화 질소 가스 및 산소 가스를 포함할 수 있다.In addition, the third process gas may include nitrogen trifluoride gas and oxygen gas.

또한, 상기 제 3 공정 가스는 질소 가스를 더 포함할 수 있다.In addition, the third process gas may further include nitrogen gas.

또한, 상기 제 4 공정 가스는 수소 가스일 수 있다.Further, the fourth process gas may be hydrogen gas.

또한, 상기 제 4 공정 가스는 질소 가스, 수소 가스 및 삼불화 질소 가스가 혼합된 상태일 수 있다.The fourth process gas may be a mixture of nitrogen gas, hydrogen gas, and nitrogen trifluoride gas.

또한, 상기 제 4 공정 가스를 공급하여 상기 보호층과 반응 시킨 후, 상기 기판을 설정 온도로 가열하는 단계를 더 포함할 수 있다.The method may further include supplying the fourth process gas and reacting the fourth process gas with the protective layer, and then heating the substrate to a set temperature.

또한, 상기 기판은 적층 메모리 장치의 제조에 제공될 수 있다.In addition, the substrate can be provided for manufacturing a stacked memory device.

본 발명의 다른 측면에 따르면, 챔버; 상기 챔버의 내부에 위치되는 서셉터; 상기 챔버의 상부로 제 1 공정 가스, 제 2 공정 가스, 제 3 공정 가스 및 제 4 공정 가스를 순차적으로 공급하는 공정 가스 공급부; 및 상기 제 1 공정 가스 내지 제 4 공정 가스를 플라즈마 상태로 여기 하는 플라스마 여기부를 포함하는 기판 처리 장치가 제공될 수 있다.According to another aspect of the present invention, A susceptor positioned within the chamber; A process gas supply unit for sequentially supplying the first process gas, the second process gas, the third process gas, and the fourth process gas to an upper portion of the chamber; And a plasma excitation unit for exciting the first process gas to the fourth process gas into a plasma state.

또한, 상기 제 1 공정 가스는 산소 가스로 제공될 수 있다.Also, the first process gas may be provided as oxygen gas.

또한, 상기 제 2 공정 가스는 수소 가스로 제공될 수 있다.Also, the second process gas may be provided as hydrogen gas.

또한, 상기 제 3 공정 가스는 삼불화 질소 가스 및 산소 가스를 포함할 수 있다.In addition, the third process gas may include nitrogen trifluoride gas and oxygen gas.

또한, 상기 제 3 공정 가스는 질소 가스를 더 포함할 수 있다.In addition, the third process gas may further include nitrogen gas.

또한, 상기 제 4 공정 가스는 수소 가스일 수 있다.Further, the fourth process gas may be hydrogen gas.

또한, 상기 제 4 공정 가스는 질소 가스, 수소 가스 및 삼불화 질소 가스가 혼합된 상태일 수 있다.The fourth process gas may be a mixture of nitrogen gas, hydrogen gas, and nitrogen trifluoride gas.

본 발명의 일 실시 예에 의하면, 플라즈마를 이용하여 기판을 효율적ㅇ르ㅗ 처리 하는 기판 처리 장치 및 기판 처리 방법을 제공할 수 있다.According to an embodiment of the present invention, a substrate processing apparatus and a substrate processing method that efficiently process substrates using plasma can be provided.

또한, 본 발명의 일 실시 예에 의하면, 적층 메모리 장치의 제고에 제공되는 기판에서 희생층을 건식 공정으로 제거 할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공할 수 있다.Further, according to an embodiment of the present invention, there can be provided a substrate processing apparatus and a substrate processing method capable of removing a sacrifice layer in a dry process in a substrate provided in a stacked memory device.

도 1은 본 발명의 실시 예에 따른 기판 처리 장치를 나타내는 평면도이다.
도 2는 도 1의 공정 모듈에 제공될 수 있는 플라즈마 모듈을 나타내는 도면이다.
도 3은 공정 모듈에서 처리될 기판을 나타내는 도면이다.
도 4 내지 도 7은 본 발명의 일 실시 예에 따른 기판 처리 장치에 의해 기판에서 희생층들이 제거되는 과정을 나타낸 도면이다.1 is a plan view showing a substrate processing apparatus according to an embodiment of the present invention.
2 is a diagram illustrating a plasma module that may be provided in the process module of FIG.
Figure 3 is a view of a substrate to be processed in a process module.
4 to 7 are views illustrating a process of removing sacrificial layers from a substrate by a substrate processing apparatus according to an embodiment of the present invention.

이하, 본 발명의 실시 예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시 예는 여러 가지 형태로 변형할 수 있으며, 본 발명의 범위가 아래의 실시 예들로 한정되는 것으로 해석되어서는 안 된다. 본 실시 예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해 과장되었다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention can be modified in various forms, and the scope of the present invention should not be construed as being limited to the following embodiments. This embodiment is provided to more fully describe the present invention to those skilled in the art. Thus, the shape of the elements in the figures has been exaggerated to emphasize a clearer description.

도 1은 본 발명의 실시 예에 따른 기판 처리 장치를 나타내는 평면도이다.1 is a plan view showing a substrate processing apparatus according to an embodiment of the present invention.

도 1을 참조하면, 기판 처리 장치(1)는 설비 전방 단부 모듈(equipment front end module, EFEM)(20) 및 공정 처리부(30)를 가진다. 설비 전방 단부 모듈(20)과 공정 처리부(30)는 일 방향으로 배치된다. 이하, 설비 전방 단부 모듈(20)과 공정 처리부(30)가 배열된 방향을 제 1 방향(X)이라하고, 상부에서 바라볼 때 제 1 방향(X)에 수직인 방향을 제 2 방향(Y)이라 한다.Referring to FIG. 1, the substrate processing apparatus 1 has an equipment front end module (EFEM) 20 and a process processing section 30. The facility front end module 20 and the process processing section 30 are arranged in one direction. The direction in which the facility front end module 20 and the process processing section 30 are arranged is referred to as a first direction X and a direction perpendicular to the first direction X as viewed from the top is referred to as a second direction Y ).

설비 전방 단부 모듈(20)은 로드 포트(load port, 10) 및 이송프레임(21)을 가진다. 로드 포트(10)는 제1방향(11)으로 설비 전방 단부 모듈(20)의 전방에 배치된다. 로드 포트(10)는 복수 개의 지지부(6)를 가진다. 각각의 지지부(6)는 제 2 방향(Y)으로 일렬로 배치되며, 공정에 제공될 기판(W) 및 공정처리가 완료된 기판(W)이 수납된 캐리어(4)(예를 틀어, 카세트, FOUP등)가 위치된다. 캐리어(4)에는 공정에 제공될 기판(W) 및 공정처리가 완료된 기판(W)이 수납된다. 이송프레임(21)은 로드 포트(10)와 공정 처리실(30) 사이에 배치된다. 이송프레임(21)은 그 내부에 배치되고 로드 포트(10)와 공정 처리부(30)간에 기판(W)을 이송하는 제 1 이송로봇(25)을 포함한다. 제 1 이송로봇(25)은 제 2 방향(Y)으로 구비된 이송 레일(27)을 따라 이동하여 캐리어(4)와 공정 처리실(30)간에 기판(W)을 이송한다.The apparatus front end module 20 has a load port 10 and a transfer frame 21. [ The load port 10 is disposed in front of the facility front end module 20 in a first direction 11. The load port (10) has a plurality of support portions (6). Each of the supports 6 is arranged in a line in the second direction Y and includes a carrier 4 (e.g., a cassette, a cassette, or the like) FOUP, etc.) are located. In the carrier 4, a substrate W to be supplied to the process and a substrate W to which the process is completed are accommodated. The transfer frame 21 is disposed between the load port 10 and the processing chamber 30. The transfer frame 21 includes a first transfer robot 25 disposed therein and transferring the substrate W between the load port 10 and the processing unit 30. [ The first transfer robot 25 moves along the transfer rail 27 provided in the second direction Y to transfer the substrate W between the carrier 4 and the process chamber 30.

공정 처리실(30)은 로드락 챔버(40), 트랜스퍼 챔버(50), 그리고 공정 모듈(60)를 포함한다.The process chamber 30 includes a load lock chamber 40, a transfer chamber 50, and a process module 60.

로드락 챔버(40)는 이송프레임(21)에 인접하게 배치된다. 일 예로, 로드락 챔버(40)는 트랜스퍼 챔버(50)와 설비 전방 단부 모듈(20)사이에 배치될 수 있다. 로드락 챔버(40)는 공정에 제공될 기판(W)이 공정 모듈(60)로 이송되기 전, 또는 공정 처리가 완료된 기판(W)이 설비 전방 단부 모듈(20)로 이송되기 전 대기하는 공간을 제공한다.The load lock chamber 40 is disposed adjacent to the transfer frame 21. [ In one example, the load lock chamber 40 may be disposed between the transfer chamber 50 and the equipment front end module 20. The load lock chamber 40 is a space that waits before the substrate W to be supplied to the process is transferred to the process module 60 or before the processed substrate W is transferred to the equipment front end module 20 .

트랜스퍼 챔버(50)는 로드락 챔버(40)에 인접하게 배치된다. 트랜스퍼 챔버(50)는 상부에서 바라볼 때, 다각형의 몸체를 갖는다. 도 1을 참조하면, 트랜스퍼 챔버(50)는 상부에서 바라볼 때, 오각형의 몸체를 갖는다. 몸체의 외측에는 로드락 챔버(40)와 복수개의 공정 모듈(60)들이 몸체의 둘레를 따라 배치된다. 몸체의 각 측벽에는 기판(W)이 출입하는 통로(미도시)가 형성되며, 통로는 트랜스퍼 챔버(50)와 로드락 챔버(40) 또는 공정 모듈(60)들을 연결한다. 각 통로에는 통로를 개폐하여 내부를 밀폐시키는 도어(미도시)가 제공된다. 트랜스퍼 챔버(50)의 내부공간에는 로드락 챔버(40)와 공정 모듈(60)들간에 기판(W)을 이송하는 제 2 이송 로봇(53)이 배치된다. 제 2 이송 로봇(53)은 로드락 챔버(40)에서 대기하는 미처리된 기판(W)을 공정 모듈(60)로 이송하거나, 공정처리가 완료된 기판(W)을 로드락 챔버(40)로 이송한다. 그리고, 복수개의 공정 모듈(60)에 기판(W)을 순차적으로 제공하기 위하여 공정 모듈(60)간에 기판(W)을 이송한다. 도 1과 같이, 트랜스퍼 챔버(50)가 오각형의 몸체를 가질 때, 설비 전방 단부 모듈(20)과 인접한 측벽에는 로드락 챔버(40)가 각각 배치되며, 나머지 측벽에는 공정 모듈(60)들이 연속하여 배치된다. 트랜스퍼 챔버(50)는 상기 형상뿐만 아니라, 요구되는 공정모듈에 따라 다양한 형태로 제공될 수 있다.The transfer chamber 50 is disposed adjacent to the load lock chamber 40. The transfer chamber 50 has a polygonal body when viewed from the top. Referring to Figure 1, the transfer chamber 50 has a pentagonal body when viewed from the top. On the outside of the body, a load lock chamber 40 and a plurality of process modules 60 are arranged along the circumference of the body. Each side wall of the body is provided with a passage (not shown) through which the substrate W enters and exits, and the passage connects the transfer chamber 50 to the load lock chamber 40 or the process module 60. Each passage is provided with a door (not shown) for opening and closing the passage to seal the inside thereof. The transfer chamber 50 is provided with a load lock chamber 40 and a second transfer robot 53 for transferring the substrate W between the process modules 60. The second transfer robot 53 transfers the unprocessed substrate W waiting in the load lock chamber 40 to the process module 60 or transfers the processed substrate W to the load lock chamber 40 do. Then, the substrate W is transferred between the process modules 60 in order to sequentially provide the substrates W to the plurality of process modules 60. 1, when the transfer chamber 50 has a pentagonal body, load lock chambers 40 are respectively disposed on the side walls adjacent to the facility front end module 20, and on the remaining side walls, . The transfer chamber 50 may be provided in various forms depending on the shape, as well as the required process module.

공정 모듈(60)는 트랜스퍼 챔버(50)의 둘레를 따라 배치된다. 공정 모듈(60)는 복수개 제공될 수 있다. 각각의 공정 모듈(60)내에서는 기판(W)에 대한 공정처리가 진행된다. 공정 모듈(60)는 제 2 이송 로봇(53)으로부터 기판(W)을 이송 받아 공정처리를 하고, 공정처리가 완료된 기판(W)을 제 2 이송 로봇(53)으로 제공한다. 각각의 공정 모듈(60)에서 진행되는 공정처리는 서로 상이할 수 있다. 공정 모듈(60)가 수행하는 공정은 기판(W)을 이용해 반도체 소자 또는 디스플레이 패널을 생산하는 과정 가운데 일 공정일 수 있다. 공정 모듈(60)가운데 하나 이상을 플라즈마를 이용하여 기판(W)을 처리하는 공정 모듈(100)(도 2의 100)을 포함한다.The process module 60 is disposed along the periphery of the transfer chamber 50. A plurality of process modules 60 may be provided. In each process module 60, the processing of the substrate W is proceeded. The process module 60 transfers the substrate W from the second transfer robot 53 to process the substrate W and provides the processed substrate W to the second transfer robot 53. The process processes in each process module 60 may be different from each other. The process performed by the process module 60 may be a process of producing a semiconductor device or a display panel using the substrate W. [ And a process module 100 (100 in FIG. 2) for processing the substrate W using plasma using at least one of the process modules 60.

도 2는 도 1의 공정 모듈에 제공될 수 있는 플라즈마 모듈을 나타내는 도면이다.2 is a diagram illustrating a plasma module that may be provided in the process module of FIG.

도 3을 참조하면, 플라즈마 모듈(200a)은 챔버(2100), 서셉터(2200), 샤워 헤드(2300) 및 플라스마 여기부(2400)를 포함한다.Referring to FIG. 3, the plasma module 200a includes a chamber 2100, a susceptor 2200, a showerhead 2300, and a plasma excitation portion 2400.

챔버(2100)는 공정 처리가 수행되는 공간을 제공한다. 챔버(2100)는 바디(2110)와 밀폐 커버(2120)를 가진다. 바디(2110)는 상면이 개방되며 내부에 공간이 형성된다. 바디(2110)의 측벽에는 상부에 트레이(400)가 위치된 지그(700)가 출입하는 개구(미도시)가 형성되며, 개구는 슬릿 도어(slit door)(미도시)와 같은 개폐 부재에 의해 개폐될 수 있다. 개폐 부재는 챔버(2100) 내에서 트레이(400)에 위치된 기판(W) 처리가 수행되는 동안 개구를 폐쇄하고, 기판(W)이 챔버(2100) 내부로 반입될 때와 챔버(2100) 외부로 반출될 때 개구를 개방한다. 개구가 개방된 상태에서 로봇(500b)의 핸드부가 챔버(2100) 내부로 출입한다. The chamber 2100 provides a space in which process processing is performed. The chamber 2100 has a body 2110 and a sealing cover 2120. The upper surface of the body 2110 is opened and a space is formed therein. The side wall of the body 2110 is provided with an opening (not shown) through which the jig 700 with the tray 400 positioned thereon enters and exits and the opening is closed by an opening / closing member such as a slit door Can be opened and closed. The opening and closing member closes the opening while performing the processing of the substrate W placed on the tray 400 in the chamber 2100 and closes the opening when the substrate W is brought into the chamber 2100 and outside the chamber 2100 The opening is opened. The hand of the robot 500b goes into and out of the chamber 2100 with the opening being opened.

바디(2110)의 하부벽에는 배기홀(2111)이 형성된다. 배기홀(2111)은 배기 라인(2112)과 연결된다. 배기 라인(2112)을 통해 챔버(2100)의 내부 압력이 조절되고, 공정에서 발생된 반응 부산물이 챔버(2100) 외부로 배출된다.An exhaust hole 2111 is formed in the lower wall of the body 2110. The exhaust hole 2111 is connected to the exhaust line 2112. The internal pressure of the chamber 2100 is controlled through the exhaust line 2112, and the reaction by-products generated in the process are discharged to the outside of the chamber 2100.

밀폐 커버(2120)는 바디(2110)의 상부벽과 결합하며, 바디(2110)의 개방된 상면을 덮어 바디(2110) 내부를 밀폐시킨다. 밀폐 커버(2120)의 상단은 플라스마 여기부(2400)와 연결된다. 밀폐 커버(2120)에는 확산공간(2121)이 형성된다. 확산공간(2121)은 샤워 헤드(2300)에 가까워질수록 너비가 점차 넓어진다. 예를 들어, 확산공간(2121)은 역 깔때기 형상을 가질 수 있다.The sealing cover 2120 engages with the upper wall of the body 2110 and covers the open upper surface of the body 2110 to seal the inside of the body 2110. The upper end of the sealing cover 2120 is connected to the plasma excitation portion 2400. A diffusion space 2121 is formed in the sealing cover 2120. The diffusion space 2121 gradually gets wider as it gets closer to the shower head 2300. For example, the diffusion space 2121 may have an inverted funnel shape.

서셉터(2200)는 챔버(2100) 내부에 위치된다. 서셉터의 상면에는 상부에 트레이(400)가 위치된 지그(700)가 놓여진다. 서셉터(2200)의 내부에는 냉각 유체가 순환하는 냉각 유로(미도시)가 형성될 수 있다. 냉각 유체는 냉각 유로를 따라 순환하며 서셉터(2200)와 지그(700)를 냉각한다. 서셉터(2200)에는 플라즈마에 의한 기판(W) 처리 정도를 조절하기 위해 바이어스 전원(2210)으로부터 전력이 인가될 수 있다. 바이어스 전원(2210)이 인가하는 전력은 라디오 주파수(radio frequency, RF) 전원일 수 있다. 서셉터(2200)는 바이어스 전원(2210)이 공급하는 전력에 의해 쉬즈를 형성하고, 그 영역에서 고밀도의 플라즈마를 형성하여 공정 능력을 향상시킬 수 있다.The susceptor 2200 is located inside the chamber 2100. On the upper surface of the susceptor, a jig 700 with a tray 400 positioned thereon is placed. A cooling passage (not shown) through which the cooling fluid circulates may be formed inside the susceptor 2200. The cooling fluid circulates along the cooling passage and cools the susceptor 2200 and the jig 700. Power may be applied to the susceptor 2200 from the bias power supply 2210 to control the degree of processing of the substrate W by the plasma. The power applied by the bias power supply 2210 may be a radio frequency (RF) power source. The susceptor 2200 forms sheath by the electric power supplied by the bias power source 2210, and high-density plasma is formed in the region to improve the process capability.

서셉터(2200)의 내부에는 가열 부재(2220)가 제공될 수 있다. 일 예에 의하면, 가열 부재(222)는 열선으로 제공될 수 있다. 가열 부재(222)는 기판(W)을 기 설정된 온도로 가열한다.A heating member 2220 may be provided inside the susceptor 2200. According to one example, the heating member 222 may be provided as a hot wire. The heating member 222 heats the substrate W to a predetermined temperature.

샤워 헤드(2300)는 바디(2110)의 상부벽에 결합된다. 샤워 헤드(2300)는 원판 형상으로, 서셉터(2200)의 상면과 나란하게 배치될 수 있다. 샤워 헤드(2300)는 표면이 산화 처리된 알루미늄 재질로 제공될 수 있다. 샤워 헤드(2300)에는 분배홀(2310)들이 형성된다. 분배홀(2310)들은 균일한 라디칼 공급을 위해 동심의 원주상에 일정 간격으로 형성될 수 있다. 확산공간(2121)에서 확산된 플라스마는 분배홀(2310)들에 유입된다. 이때 전자 또는 이온 등과 같은 하전 입자는 샤워 헤드(2300)에 갇히고, 산소 라디칼 등과 같이 전하를 띄지 않는 중성 입자들은 분배홀(2310)들을 통과하여 기판(W)으로 공급된다. 또한, 샤워 헤드는 접지되어 전자 또는 이온이 이동되는 통로를 형성할 수 있다.The shower head 2300 is coupled to the upper wall of the body 2110. The showerhead 2300 may have a disk shape and may be disposed in parallel to the upper surface of the susceptor 2200. The shower head 2300 may be provided with an aluminum material whose surface is oxidized. Discharge holes 2310 are formed in the shower head 2300. The distribution holes 2310 may be formed at regular intervals on the circumference of the concentric circle for uniform radical supply. The plasma diffused in the diffusion space 2121 flows into the distribution holes 2310. At this time, charged particles such as electrons or ions are confined in the showerhead 2300, and neutral particles, such as oxygen radicals, which are not charged, are supplied to the substrate W through the distribution holes 2310. Further, the showerhead may be grounded to form a passage through which electrons or ions move.

플라스마 여기부(2400)는 플라스마를 생성하여, 챔버(2100)로 공급한다. 플라스마 여기부(2400)는 챔버(2100)의 상부에 제공될 수 있다. 플라스마 여기부(2400)는 발진기(2410), 도파관(2420), 유전체 관(2430) 및 공정 가스 공급부(2440)를 포함한다.The plasma excitation portion 2400 generates a plasma and supplies it to the chamber 2100. [ The plasma excitation part 2400 may be provided on the upper part of the chamber 2100. The plasma excitation section 2400 includes an oscillator 2410, a waveguide 2420, a dielectric tube 2430, and a process gas supply section 2440.

발진기(2410)는 전자기파를 발생시킨다. 도파관(2420)은 발진기(2410)와 유전체 관(2430)을 연결하며, 발진기(2410)에서 발생된 전자기파가 유전체 관(2430) 내부로 전달되는 통로를 제공한다. 공정 가스 공급부(2440)는 챔버(2100)의 상부로 공정 가스를 공급한다. 공정 가스는 공정 진행 과정에 따라 제 1 공정 가스 내지 제 4 공정 가스가 공급될 수 있다. 공정 가스는 산소 및 질소를 포함할 수 있다. 또한 공정 가스는 불소계열의 가스를 포함할 수 있다. 유전체 관(2430) 내부로 공급된 공정 가스는 전자기파에 의해 플라스마 상태로 여기된다. 플라스마는 유전체 관(2430)을 거쳐 확산공간(2121)으로 유입된다.The oscillator 2410 generates an electromagnetic wave. The waveguide 2420 connects the oscillator 2410 and the dielectric tube 2430 and provides a path through which electromagnetic waves generated from the oscillator 2410 are transmitted into the dielectric tube 2430. A process gas supply 2440 supplies process gas to the top of the chamber 2100. The process gas may be supplied from the first process gas to the fourth process gas according to the progress of the process. The process gas may include oxygen and nitrogen. The process gas may also include a fluorine-based gas. The process gas supplied into the dielectric tube 2430 is excited into a plasma state by electromagnetic waves. The plasma is introduced into the diffusion space 2121 through the dielectric tube 2430.

상술한 플라즈마 여기부는 저자기파를 이용하는 경우를 예로 들었으나, 또 다른 실시 예로, 플라즈마 여기부는 유도결합 플라즈마 여기부, 용량 결합 플라즈마 여기부로 제공될 수 도 있다.Although the above-described plasma excitation unit is exemplified by using the authors' wave, in another embodiment, the plasma excitation unit may be provided as an inductively coupled plasma excitation unit and a capacitively coupled plasma excitation unit.

도 3은 공정 모듈에서 처리될 기판을 나타내는 도면이다.Figure 3 is a view of a substrate to be processed in a process module.

도 3을 참조하면, 기판(W)에는 복수의 층이 형성되어 있다. 먼저, 폴리실리콘(3100)의 상부에 불순물들을 주입하여 불순물 영역(3110)이 형성되어 있다. 이어서, 불순물 영역(3110) 상에 층간 절연층(3210)들 및 희생층(3220)들을 교대로 적층되어 있다. 여기서, 희생층(3220)들은 층간 절연층(3210)들에 대해 식각 선택비를 가질 수 있다. 예를 들어, 층간 절연층(3210)들은 산화물이고, 희생층(3220)들은 질화물일 수 있다. 이와 같이 층간 절연층(3210)들 및 희생층(3220)들이 교대로 적층된 구조의 기판(W)은 적층 메모리 장치의 제조에 사용된다.Referring to FIG. 3, a plurality of layers are formed on the substrate W. First, an impurity region 3110 is formed by implanting impurities into the upper portion of the polysilicon 3100. Then, an interlayer insulating layer 3210 and a sacrificial layer 3220 are alternately stacked on the impurity region 3110. Here, the sacrificial layers 3220 may have an etch selectivity with respect to the interlayer insulating layers 3210. For example, the interlayer dielectric layers 3210 may be oxides and the sacrificial layers 3220 may be nitrides. The substrate W having such a structure in which the interlayer insulating layers 3210 and the sacrificial layers 3220 are alternately stacked is used for manufacturing a stacked memory device.

또한, 층간 절연층(3210)들 및 희생층(3220)들에는 홀(H)이 형성되어 있다. 홀(H)은 포토리소그래피 및 식각 기술을 이용하여 형성될 수 있다.In addition, a hole H is formed in the interlayer insulating layers 3210 and the sacrificial layer 3220. The holes H may be formed using photolithography and etching techniques.

적층 메모리 장치의 제조를 위해서는 층간 절연층(3210)들 사이에 위치된 희생층(3220)들이 제거 되어야 한다. 이 후, 홀(H)과 희생층(3220)들이 제거된 공간에 스토리지 매체들 및 도전층이 형성된다.For the fabrication of the stacked memory device, the sacrificial layers 3220 located between the interlayer insulating layers 3210 must be removed. Thereafter, the storage medium and the conductive layer are formed in the space where the holes H and the sacrificial layer 3220 are removed.

도 4 내지 도 7은 본 발명의 일 실시 예에 따른 기판 처리 장치에 의해 기판에서 희생층들이 제거되는 과정을 나타낸 도면이다.4 to 7 are views illustrating a process of removing sacrificial layers from a substrate by a substrate processing apparatus according to an embodiment of the present invention.

희생층(3220)들은 건식 식각 방법을 통해 제거될 수 있다.The sacrificial layers 3220 can be removed by a dry etching method.

도 4를 참조하면, 기판의 상면 및 홀에는 보호층(3300)이 형성된다. 보호층(3300)은 이산화규소 층으로 형성될 수 있다. 보호층(3300) 형성을 위해 공정 가스 공급부(2440)는 챔버(2100)의 내부로 제 1 공정 가스를 공급한다. 제 1 공정 가스는 산소 가스로 제공될 수 있다. 제 1 공정 가스는 플라즈마 상태로 여기된 후 기판(W)의 상부로 공급된다. 제 1 공정 가스는 최상단의 층간 절연층(3210)들에 작용하여, 최상단의 층간 절연층(3210)들 상면에 이산화규소(silicon dioxide)층을 형성한다. 또한, 제 1 공정 가스는 홀(H)들 통해 공급되어, 홀(H)을 측벽을 이루는 층간 절연층(3210)들 및 희생층(3220)에 이산화규소 층을 형성한다. 또한, 홀(H)의 저면에도 제 1 공정 가스에 의해 이산화규소 층이 형성된다.Referring to FIG. 4, a protective layer 3300 is formed on the upper surface and the hole of the substrate. The protective layer 3300 may be formed of a silicon dioxide layer. A process gas supply 2440 supplies a first process gas into the chamber 2100 to form the passivation layer 3300. The first process gas may be provided as an oxygen gas. The first process gas is excited into a plasma state and then supplied to an upper portion of the substrate W. The first process gas acts on the uppermost interlayer insulating layers 3210 to form a silicon dioxide layer on top of the uppermost interlayer insulating layers 3210. In addition, the first process gas is supplied through the holes H to form a silicon dioxide layer in the interlayer insulating layer 3210 and the sacrificial layer 3220, which form the sidewall of the hole H. The silicon dioxide layer is also formed on the bottom surface of the hole H by the first process gas.

보호층(3300)은 영역별로 두께가 상이하게 형성된다. 구체적으로 제 1 공정 가스는 하부에 공간이 형성된 경우 하부로 이동될 수 있다. 즉, 제 1 공정 가스는 홀(H)로 공급된 후 하부로 유동하면서, 홀(H)의 측벽을 이루는 층간 절연층(3210)들 및 희생층(3220)과 반응한다. 반면, 제 1 공정 가스는 최상단의 층간 절연층(3210)들 및 홀(H)의 저면과 반응할 때, 정지 상태이거나 느린 속도로 유동하는 상태이다. 이산화규소 층이 형성되는 반응은 제 1 공정 가스와의 접촉시간 또는 제 1 공정 가스의 이동 여부에 크게 영향을 받는다. 따라서, 기판(W)의 상면 및 홀(H)의 저면에 형성된 이산화규소 층은 홀(H)을 측벽에 형성된 이산화규소 층 보다 두껍게 형성된다.The protective layer 3300 is formed to have a different thickness in each region. Specifically, the first process gas can be moved downward when a space is formed in the lower portion. That is, the first process gas is supplied to the hole (H) and then flows downward, and reacts with the interlayer insulating layer (3210) and the sacrificial layer (3220) constituting the side wall of the hole (H). On the other hand, when the first process gas reacts with the uppermost interlayer insulating layer 3210 and the bottom surface of the hole H, it is in a state of being stopped or flowing at a slow rate. The reaction in which the silicon dioxide layer is formed is greatly influenced by the contact time with the first process gas or the movement of the first process gas. Therefore, the silicon dioxide layer formed on the upper surface of the substrate W and the lower surface of the hole H is formed to be thicker than the silicon dioxide layer having the hole H formed on the sidewall.

도 5를 참조하면, 홀의 측벽에 형성된 보호층(3300)이 제거된다.Referring to FIG. 5, the protective layer 3300 formed on the sidewall of the hole is removed.

보호층(3300)이 형성되면, 공정 가스 공급부(2440)는 챔버(2100)의 내부로 제 2 공정 가스를 공급한다. 제 2 공정 가스는 수소 가스로 제공될 수 있다. 제 2 공정 가스는 기판(W)의 상부로 공급되어, 이산화규소 층과 아래 화학식 1 내지 화학식 3과 같이 순차적으로 반응한다. When the protective layer 3300 is formed, the process gas supply unit 2440 supplies the second process gas into the chamber 2100. The second process gas may be provided as hydrogen gas. The second process gas is supplied to the upper portion of the substrate W, and reacts with the silicon dioxide layer sequentially in accordance with the following chemical formulas (1) to (3).

Figure 112014072251477-pat00001
Figure 112014072251477-pat00001

Figure 112014072251477-pat00002
Figure 112014072251477-pat00002

Figure 112014072251477-pat00003
Figure 112014072251477-pat00003

그리고, 최종 반응물인 실란은 기상으로 챔버(2100)에서 외부로 배출될 수 있다. 이 때, 제 2 공정 가스에 의한 공정 시간은, 홀(H)의 측벽에 형성된 이산화규소 층은 모두 식각 되면서, 기판(W)의 상면 및 홀(H)의 저면에 형성된 이산화규소 층은 일부 남도록 조절된다.Then, the final reactant, silane, may be discharged from the chamber 2100 to the outside in the gas phase. The silicon dioxide layer formed on the sidewall of the hole H is entirely etched so that the silicon dioxide layer formed on the upper surface of the substrate W and the bottom surface of the hole H is partially left in the process time by the second process gas. .

도 6을 참조하면, 희생층들이 선택적으로 건식 식각된다.Referring to Figure 6, the sacrificial layers are selectively dry etched.

홀의 측벽에 형성된 보호층(3300)이 제거되면, 공정 가스 공급부(2440)는 챔버(2100)의 내부로 제 3 공정 가스를 공급한다. 제 3 공정 가스는 삼불화 질소 가스 및 산소 가스를 포함한다. 희생층(3220)들은 층간 절연층(3210)들에 대해 식각 선택비를 가짐에 따라, 제 3 공정 가스는 플라즈마 상태로 여기 된 후, 희생층(3220)과 아래 화학식 4와 같이 선택적으로 반응된다.When the protective layer 3300 formed on the side wall of the hole is removed, the process gas supply unit 2440 supplies the third process gas into the chamber 2100. The third process gas includes a nitrogen trifluoride gas and an oxygen gas. As the sacrificial layer 3220 has an etch selectivity to the interlayer dielectric layers 3210, the third process gas is selectively excited to the plasma state and then selectively reacted with the sacrificial layer 3220 as shown below in Chemical Formula 4 .

Figure 112014072251477-pat00004
Figure 112014072251477-pat00004

제 3 공정 가스가 희생층(3220)을 식각하여 생성된 물질들은 기상으로 챔버(2100) 밖으로 배출될 수 있다.The materials produced by etching the sacrificial layer 3220 by the third process gas may be discharged out of the chamber 2100 in a gas phase.

폴리실리콘(3100)과 불순물 영역(3110)은 제 3 공정 가스에 대해 희생층(3220)과 식각 선택비를 갖지 않는다. 따라서, 홀(H)의 저면에 형성된 보호층(3300)은 그 아래쪽에 위치된 폴리실리콘(3100)과 불순물 영역(3110)이 제 3 공정 가스와 접촉되는 것을 차단한다.Polysilicon 3100 and impurity region 3110 have no etch selectivity with sacrificial layer 3220 for the third process gas. The protective layer 3300 formed on the bottom surface of the hole H blocks the polysilicon 3100 and the impurity region 3110 located under the hole H from being in contact with the third process gas.

또한, 제 3 공정 가스는 질소 가스를 더 포함할 수 있다. 질소 가스는 위 반응 과정에서 식각 선택비를 조절 할 수 있다.Further, the third process gas may further include nitrogen gas. Nitrogen gas can control the etch selectivity in the above reaction.

도 7을 참조하면, 희생층들의 선택적 식각 후, 보호층이 제거된다.Referring to FIG. 7, after selective etching of the sacrificial layers, the protective layer is removed.

공정 가스 공급부(2440)는 챔버(2100)의 내부로 제 4 공정 가스를 공급한다. 제 4 공정 가스는 수소 가스로 제공될 수 있다. 제 4 공정 가스는 기판(W)의 상부로 공급되어, 기판(W)에 잔존하는 보호층(3300)과 상술한 화학식 1 내지 화학식 3과 같이 순차적으로 반응한다. 기판(W)의 상면 및 홀(H)의 저면에서 이산화규소 층이 식각 되면, 층간 절연층(3210)들 사이에 위치된 희생층(3220)들이 제거 공정이 완료된다.The process gas supply unit 2440 supplies the fourth process gas into the chamber 2100. The fourth process gas may be provided as hydrogen gas. The fourth process gas is supplied to the upper portion of the substrate W and sequentially reacts with the protective layer 3300 remaining on the substrate W as shown in the above Chemical Formulas 1 to 3. When the silicon dioxide layer is etched on the upper surface of the substrate W and the lower surface of the hole H, the sacrificial layer 3220 located between the interlayer insulating layers 3210 is completed.

도 8은 다른 실시 예에 따라 보호층이 제거되는 과정을 나타낸 도면이다.8 is a view illustrating a process of removing a protective layer according to another embodiment.

도 8을 참조하면, 보호층은 부산물층(3400)으로의 변화 과정을 거쳐 제거된다. 공정 가스 공급부(2440)는 제 4 공정 가스로 질소 가스, 수소 가스 및 삼불화 질소 가스를 챔버(2100)로 공급할 수 있다. 위 제 4 공정 가스는 기판(W)의 상면 및 홀(H)의 저면에 있는 이산화규소 층과 반응하여, 육불화규산 암모늄(Ammonium hexafluorosilicate)와 물이 된다. 육불화규산 암모늄은 기판의 상면 및 홀의 저면에 부산물층(3400)을 형성한다. 부산물층(3400)은 기판(W)을 설정 온도 이상으로 가열처리 하여 제거될 수 있다. 이때, 기판(W)의 가열 온도는 100도씨 이상 일 수 있다. 기판(W)은 서셉터(2200)에 제공되는 가열 부재(2220)에 의해 가열되어, 육불화규산 암모늄(Ammonium hexafluorosilicate)이 제거 될 수 있다. 또 다른 예로, 기판(W)은 플라즈마 모듈(200a)에서 반출 된 후 별도의 챔버에서 가열 처리 될 수 도 있다.Referring to FIG. 8, the protective layer is removed through a process of changing to a by-product layer 3400. The process gas supply unit 2440 can supply nitrogen gas, hydrogen gas, and nitrogen trifluoride gas into the chamber 2100 with the fourth process gas. The fourth process gas reacts with the silicon dioxide layer on the upper surface of the substrate W and the lower surface of the hole H to become ammonium hexafluorosilicate and water. The ammonium hexafluorosilicate forms a by-product layer 3400 on the upper surface of the substrate and the lower surface of the hole. The by-product layer 3400 can be removed by heat treating the substrate W above a set temperature. At this time, the heating temperature of the substrate W may be 100 degrees or more. The substrate W may be heated by a heating member 2220 provided in the susceptor 2200 to remove ammonia hexafluorosilicate. As another example, the substrate W may be taken out of the plasma module 200a and then heat-treated in a separate chamber.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 저술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description is illustrative of the present invention. In addition, the foregoing is intended to illustrate and explain the preferred embodiments of the present invention, and the present invention may be used in various other combinations, modifications, and environments. That is, it is possible to make changes or modifications within the scope of the concept of the invention disclosed in this specification, within the scope of the disclosure, and / or within the skill and knowledge of the art. The embodiments described herein are intended to illustrate the best mode for implementing the technical idea of the present invention and various modifications required for specific applications and uses of the present invention are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. It is also to be understood that the appended claims are intended to cover such other embodiments.

10: 로드 포트 20: 설비 전방 단부 모듈
21: 이송프레임 25: 제 1 이송로봇
27: 이송 레일 40: 로드락 챔버
50: 트랜스퍼 챔버 60: 공정 모듈
2100: 챔버 2110: 바디
2200: 서셉터 2400: 플라스마 여기부
3100: 폴리실리콘 3110: 불순물 영역
3210: 층간 절연층 3220: 희생층10: load port 20: equipment front end module
21: transfer frame 25: first transfer robot
27: Feed rail 40: Load lock chamber
50: Transfer chamber 60: Process module
2100: chamber 2110: body
2200: susceptor 2400: plasma excitation part
3100: Polysilicon 3110: Impurity region
3210: interlayer insulating layer 3220: sacrificial layer

Claims (17)

폴리실리콘의 상부에 층간 절연층과 희생층이 교대로 적층 되고, 상기 층간 절연층과 상기 희생층에 홀이 형성된 기판을 제공하는 단계;
상기 기판에 플라즈마 상태로 여기 된 제 1 공정 가스를 공급하여, 상기 홀의 측면 및 저면과 상기 기판의 상면에 보호층을 형성하는 단계;
상기 기판에 플라즈마 상태로 여기 된 제 2 공정 가스를 공급하여, 상기 홀의 측면에 형성된 상기 보호층을 제거하는 단계;
상기 기판에 플라즈마 상태로 여기 된 제 3 공정 가스를 공급하여, 상기 홀의 측면으로 노출된 상기 희생층을 제거하는 단계; 및
상기 기판에 플라즈마 상태로 여기 된 제 4 공정 가스를 공급하여, 상기 기판의 상면 및 상기 홀의 저면에서 상기 보호층을 제거하는 단계를 포함하는 기판 처리 방법.Providing a substrate on which an interlayer insulating layer and a sacrificial layer are alternately stacked on top of the polysilicon and holes are formed in the interlayer insulating layer and the sacrificial layer;
Supplying a first process gas excited to a plasma state to the substrate to form a protective layer on a side surface and a bottom surface of the hole and on an upper surface of the substrate;
Supplying a second process gas excited to a plasma state to the substrate to remove the protective layer formed on a side surface of the hole;
Supplying a third process gas excited to a plasma state to the substrate to remove the sacrificial layer exposed to the side of the hole; And
Supplying a fourth process gas excited to a plasma state to the substrate to remove the protective layer from an upper surface of the substrate and a bottom surface of the hole. 제 1 항에 있어서,
상기 층간 절연층들은 산화물이고, 상기 희생층들은 질화물인 기판 처리 방법.The method according to claim 1,
Wherein the interlayer dielectric layers are oxides and the sacrificial layers are nitrides. 제 2 항에 있어서,
상기 제 1 공정 가스는 산소 가스로 제공되고, 상기 보호층은 이산화규소 층인 기판 처리 방법.3. The method of claim 2,
Wherein the first process gas is provided as an oxygen gas and the protective layer is a silicon dioxide layer. 제 2 항에 있어서,
상기 제 2 공정 가스는 수소 가스로 제공되고, 상기 보호층은 상기 제 2 공정 가스와 반응하여 실란으로 분해되는 기판 처리 방법.3. The method of claim 2,
Wherein the second process gas is provided as hydrogen gas and the protective layer is decomposed into silane by reaction with the second process gas. 제 2 항에 있어서,
상기 제 3 공정 가스는 삼불화 질소 가스 및 산소 가스를 포함하는 기판 처리 방법.3. The method of claim 2,
Wherein the third process gas comprises nitrogen trifluoride gas and oxygen gas. 제 5 항에 있어서,
상기 제 3 공정 가스는 질소 가스를 더 포함하는 기판 처리 방법.6. The method of claim 5,
Wherein the third process gas further comprises nitrogen gas. 제 2 항에 있어서,
상기 제 4 공정 가스는 수소 가스인 기판 처리 방법.3. The method of claim 2,
Wherein the fourth process gas is a hydrogen gas. 제 2 항에 있어서,
상기 제 4 공정 가스는 질소 가스, 수소 가스 및 삼불화 질소 가스가 혼합된 상태인 기판 처리 방법.3. The method of claim 2,
Wherein the fourth process gas is a mixture of nitrogen gas, hydrogen gas, and nitrogen trifluoride gas. 제 8 항에 있어서,
상기 제 4 공정 가스를 공급하여 상기 보호층과 반응 시킨 후, 상기 기판을 설정 온도로 가열하는 단계를 더 포함하는 기판 처리 방법.9. The method of claim 8,
Further comprising the step of supplying the fourth process gas to react with the protective layer, and then heating the substrate to a set temperature. 제 1 항에 있어서,
상기 기판은 적층 메모리 장치의 제조에 제공되는 기판 처리 방법.The method according to claim 1,
Wherein the substrate is provided for manufacturing a stacked memory device. 챔버;
상기 챔버의 내부에 위치되고, 폴리실리콘의 상부에 층간 절연층과 희생층이 교대로 적층 되고, 상기 층간 절연층과 상기 희생층에 홀이 형성된 기판을 지지하는 서셉터;
상기 챔버의 상부로 상기 홀의 측면 및 저면과 상기 기판의 상면에 보호층을 형성하는데 사용되는 제 1 공정 가스, 상기 홀의 측면에 형성된 상기 보호층을 제거하는데 사용되는 제 2 공정 가스, 상기 홀의 측면으로 노출된 상기 희생층을 제거하는데 사용되는 제 3 공정 가스 및 상기 기판의 상면 및 상기 홀의 저면에서 상기 보호층을 제거하는데 사용되는 제 4 공정 가스를 순차적으로 공급하는 공정 가스 공급부; 및
상기 제 1 공정 가스 내지 제 4 공정 가스를 플라즈마 상태로 여기 하는 플라스마 여기부를 포함하는 기판 처리 장치.chamber;
A susceptor located inside the chamber, the susceptor supporting an interlayer insulating layer and a sacrificial layer alternately stacked on top of the polysilicon, and a substrate on which the interlayer insulating layer and a hole are formed in the sacrificial layer;
A first process gas used to form a protective layer on the side and bottom of the hole and above the substrate to the top of the chamber, a second process gas used to remove the protective layer formed on the side of the hole, A third process gas used to remove the exposed sacrificial layer, and a fourth process gas used to remove the protective layer from an upper surface of the substrate and a bottom surface of the hole; And
And a plasma excitation unit for exciting the first process gas to the fourth process gas into a plasma state. 제 11 항에 있어서,
상기 제 1 공정 가스는 산소 가스로 제공되는 기판 처리 장치.12. The method of claim 11,
Wherein the first process gas is provided as an oxygen gas. 제 11 항에 있어서,
상기 제 2 공정 가스는 수소 가스로 제공되는 기판 처리 장치.12. The method of claim 11,
Wherein the second process gas is provided as a hydrogen gas. 제 11 항에 있어서,
상기 제 3 공정 가스는 삼불화 질소 가스 및 산소 가스를 포함하는 기판 처리 장치.12. The method of claim 11,
Wherein the third process gas comprises nitrogen trifluoride gas and oxygen gas. 제 14 항에 있어서,
상기 제 3 공정 가스는 질소 가스를 더 포함하는 기판 처리 장치.15. The method of claim 14,
Wherein the third process gas further comprises nitrogen gas. 제 11 항에 있어서,
상기 제 4 공정 가스는 수소 가스인 기판 처리 장치.12. The method of claim 11,
And the fourth process gas is hydrogen gas. 제 11 항에 있어서,
상기 제 4 공정 가스는 질소 가스, 수소 가스 및 삼불화 질소 가스가 혼합된 상태인 기판 처리 장치.12. The method of claim 11,
Wherein the fourth process gas is a mixture of nitrogen gas, hydrogen gas, and nitrogen trifluoride gas.
KR1020140097244A 2014-07-30 2014-07-30 Substrate treating apparatus and Substrate treating method Active KR101603971B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140097244A KR101603971B1 (en) 2014-07-30 2014-07-30 Substrate treating apparatus and Substrate treating method
JP2014164897A JP5972324B2 (en) 2014-07-30 2014-08-13 Substrate processing apparatus and substrate processing method
CN201410413061.0A CN105321846B (en) 2014-07-30 2014-08-20 Substrate board treatment and substrate processing method using same
TW103129201A TWI559398B (en) 2014-07-30 2014-08-25 Substrate processing apparatus and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140097244A KR101603971B1 (en) 2014-07-30 2014-07-30 Substrate treating apparatus and Substrate treating method

Publications (2)

Publication Number Publication Date
KR20160015454A KR20160015454A (en) 2016-02-15
KR101603971B1 true KR101603971B1 (en) 2016-03-17

Family

ID=55248970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140097244A Active KR101603971B1 (en) 2014-07-30 2014-07-30 Substrate treating apparatus and Substrate treating method

Country Status (4)

Country Link
JP (1) JP5972324B2 (en)
KR (1) KR101603971B1 (en)
CN (1) CN105321846B (en)
TW (1) TWI559398B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111115561B (en) * 2019-12-05 2023-05-12 中国科学院微电子研究所 Preparation method of micro-nano through hole and structure with micro-nano through hole
KR102540773B1 (en) * 2021-01-19 2023-06-12 피에스케이 주식회사 Faraday shield and apparatus for treating substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558922B1 (en) * 2004-12-16 2006-03-10 (주)퓨전에이드 Thin film deposition apparatus and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793366B2 (en) * 1984-10-08 1995-10-09 日本電信電話株式会社 Semiconductor memory and manufacturing method thereof
US5413670A (en) * 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
KR100807223B1 (en) * 2006-07-12 2008-02-28 삼성전자주식회사 Phase change material layer, phase change material layer formation method and manufacturing method of phase change memory device using same
JP2010177652A (en) * 2009-02-02 2010-08-12 Toshiba Corp Method for manufacturing semiconductor device
KR101573697B1 (en) * 2009-02-11 2015-12-02 삼성전자주식회사 Nonvolatile memory device having vertical folding structure and method of fabricating the same
KR101603731B1 (en) * 2009-09-29 2016-03-16 삼성전자주식회사 Vertical nand charge trap flash memory device and method for manufacturing same
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101209003B1 (en) * 2010-10-14 2012-12-06 주식회사 유진테크 Method and apparatus for manufacturing memory device having 3 dimensional structure
US9318341B2 (en) * 2010-12-20 2016-04-19 Applied Materials, Inc. Methods for etching a substrate
KR102010928B1 (en) * 2012-06-07 2019-10-21 삼성전자주식회사 Resistive random-access memory device, methods of operating and fabricating the same
TWI496249B (en) * 2013-01-09 2015-08-11 Macronix Int Co Ltd 3d nand flash memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558922B1 (en) * 2004-12-16 2006-03-10 (주)퓨전에이드 Thin film deposition apparatus and method

Also Published As

Publication number Publication date
JP2016034009A (en) 2016-03-10
KR20160015454A (en) 2016-02-15
CN105321846B (en) 2018-02-06
TW201604952A (en) 2016-02-01
JP5972324B2 (en) 2016-08-17
CN105321846A (en) 2016-02-10
TWI559398B (en) 2016-11-21

Similar Documents

Publication Publication Date Title
JP7048575B2 (en) Gap filling methods and equipment
CN110890263B (en) Dry cleaning apparatus and dry cleaning method
US8119530B2 (en) Pattern forming method and semiconductor device manufacturing method
KR101661021B1 (en) Method for forming nitride film
US11631591B2 (en) Methods for depositing dielectric material
US20210098232A1 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
WO2016133673A1 (en) Gate electrode material residual removal process
US10128337B2 (en) Methods for forming fin structures with desired profile for 3D structure semiconductor applications
JP2022100339A (en) Substrate processing apparatus and substrate processing method
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
CN108091589A (en) Substrate board treatment and substrate processing method using same
KR101603971B1 (en) Substrate treating apparatus and Substrate treating method
KR20210015710A (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
KR20160113410A (en) Substrate treating apparatus and Substrate treating method
KR102052337B1 (en) Substrate treating apparatus and substrate treating method
KR101559874B1 (en) Substrate treating apparatus and chamber producing method
KR101909110B1 (en) Substrate treating method
KR102095983B1 (en) Substrate treating apparatus and substrate treating method
KR102095982B1 (en) Substrate treating apparatus and substrate treating method
KR20230063745A (en) Upper electrode unit and substrate processing apparatus including same
US9214357B1 (en) Substrate treating apparatus and method
CN102549756A (en) Semiconductor device, its manufacturing method and its manufacturing device
KR20080090024A (en) Substrate support member, and substrate processing apparatus including same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140730

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151217

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160222

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160310

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160311

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190102

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201214

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20211215

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20221207

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20231211

Start annual number: 9

End annual number: 9