[go: up one dir, main page]

KR101615636B1 - 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치 - Google Patents

트랜지스터 및 상기 트랜지스터를 포함한 전자 장치 Download PDF

Info

Publication number
KR101615636B1
KR101615636B1 KR1020090121407A KR20090121407A KR101615636B1 KR 101615636 B1 KR101615636 B1 KR 101615636B1 KR 1020090121407 A KR1020090121407 A KR 1020090121407A KR 20090121407 A KR20090121407 A KR 20090121407A KR 101615636 B1 KR101615636 B1 KR 101615636B1
Authority
KR
South Korea
Prior art keywords
channel layer
fluorine
layer
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090121407A
Other languages
English (en)
Other versions
KR20110064701A (ko
Inventor
이재철
이창승
오세정
아나스 베나야드
정재관
이은하
김상욱
Original Assignee
삼성전자주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 서울대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020090121407A priority Critical patent/KR101615636B1/ko
Priority to US12/923,089 priority patent/US8426852B2/en
Publication of KR20110064701A publication Critical patent/KR20110064701A/ko
Application granted granted Critical
Publication of KR101615636B1 publication Critical patent/KR101615636B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

트랜지스터 및 상기 트랜지스터를 포함한 전자 장치가 개시된다. 상기 트랜지스터는 불소계 물질을 포함하는 채널층-보호 영역을 포함한다.
트랜지스터

Description

트랜지스터 및 상기 트랜지스터를 포함한 전자 장치{Transistor and electronic device comprising the transistor}
트랜지스터 및 트랜지스터를 포함하는 전자 장치에 관한 것이다.
트랜지스터는 전자 장치 분야에서 스위칭 소자(switching device)나 구동 소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(Thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 액정 표시 장치 또는 유기 발광 표시 장치 등과 같은 전자 장치 분야에서 유용하게 사용된다.
트랜지스터의 동작 특성을 향상시키기 위해, 캐리어 이동도(carrier mobility)가 높은 산화물층을 채널층으로 적용하는 방법이 시도되고 있다. 상기 산화물층은 외부 환경, 예를 들면, 수분, 산소 및/또는 수소 등에 의하여 열화될 수 있는 바, 이의 개선이 필요하다.
수분, 산소 및/또는 수소 등과 같은 외부 환경에 의한 채널층의 열화가 방지될 수 있는 트랜지스터를 제공한다.
상기 트랜지스터를 포함한 전자 장치를 제공한다.
기판; Zn-함유 산화물을 포함한 채널층; 상기 채널층의 양단에 각각 접촉된 소오스 및 드레인; 상기 채널층에 대응하는 게이트; 및 상기 채널층과 상기 게이트를 절연시키는 게이트 절연층;을 포함하고, 상기 채널층은 상기 기판과 인접한 제1면 및 상기 제1면에 대향되는 제2면을 포함하고, 상기 제2면 상에 불소계 물질을 포함하는 채널층-보호 영역이 존재하는 트랜지스터가 제공된다.
상기 트랜지스터 중, 상기 불소계 물질을 포함하는 채널층-보호 영역은 하기 화학식 1로 표시되는 그룹을 포함한 제1영역을 포함할 수 있다:
<화학식 1>
Figure 112009075825617-pat00001
상기 화학식 1 중, X1은 수소; -F; 및 하나 이상의 F로 치환된 C1-C30알킬기;로 이루어진 군으로부터 선택되고, *는 상기 제2면과의 결합 사이트이다.
상기 화학식 1로 표시되는 그룹에 의하여 상기 제2면 상의 친수성 작용기가 치환될 수 있다.
상기 화학식 1 중, 상기 X1은 -F, -CH3, 및 -CF3로 이루어진 군으로부터 선택될 수 있다.
또는, 상기 불소계 물질을 포함하는 채널층-보호 영역은 불소계 물질-함유층을 포함할 수 있다.
상기 불소계 물질-함유층 중 불소계 물질은 폴리플루오로비닐리덴, 플루오로올레핀, 폴리테트라플루오로에틸렌, 폴리헥사플루오로에틸렌, 플루오로에틸렌프로필렌, 퍼플루오로폴리에테르, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프탈렌, 폴리비닐플루오로신나메이트, 및 이들 중 2 이상의 조합으로 이루어진 군으로부터 선택될 수 있다.
상기 트랜지스터의 채널층 중 상기 Zn-함유 산화물은 제1성분을 더 포함하고, 상기 제1성분은 Hf, Y, Ta, Zr, Ga, Al, In, Fe, Sc, Lu, Yb, Tm, Er, Ho, Y, Mn, Co, Ni, Ti, Ge, Cu, Mo, 및 이들 중 2 이상의 조합으로 이루어진 군으로부터 선택될 수 있다.
상술한 바와 같은 트랜지스터를 포함한 전자 장치가 제공된다.
상기 전자 장치는 유기 발광 장치 또는 액정 표시 장치일 수 있다.
상기 트랜지스터는 수분, 산소 및/또는 수소와 같은 외부 환경에 노출되어도 채널층의 열화가 방지될 수 있다. 따라서, 상기 트랜지스터를 구비한 전자 장치는 우수한 신뢰성을 갖출 수 있다.
상기 트랜지스터는, 기판; Zn-함유 산화물을 포함한 채널층; 상기 채널층의 양단에 각각 접촉된 소오스 및 드레인; 상기 채널층에 대응하는 게이트; 및 상기 채널층과 상기 게이트를 절연시키는 게이트 절연층;을 포함하고, 상기 채널층은 상기 기판과 인접한 제1면 및 상기 제1면에 대향되는 제2면을 포함하고, 상기 제2면 상에 불소계 물질을 포함하는 채널층-보호 영역이 존재할 수 있다.
상기 트랜지스터는 상기 게이트의 위치에 따라 버텀-게이트(bottom gate) 구조 또는 탑-게이트(top gate) 구조를 가질 수 있다.
상기 트랜지스터 중 채널층은 채널층-보호 영역을 갖되, 상기 채널층-보호 영역은 불소계 물질을 포함할 수 있다. 상기 불소계 물질을 포함하는 채널층-보호 영역은 예를 들면, 수분, 산소 및/또는 수소 등이 채널층에 침투 및/또는 흡수되는 것을 방지하여, 상기 채널층이 외부 환경에 의하여 열화되는 것을 방지하는 역할을 한다. 상기 불소계 물질을 포함하는 채널층-보호 영역은, 예를 들면, 후술하는 바와 같은 화학식 1로 표시되는 그룹을 포함한 제1영역, 또는 불소계 물질-함유층 등을 포함할 수 있다.
이하, 상기 트랜지스터, 트랜지스터의 제조방법 및 트랜지스터를 포함하는 전자 장치를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1a는 일 구현예에 따른 트랜지스터를 도시한 것이다. 도 1a의 트랜지스 터는 기판(SUB1), 게이트(G1), 게이트 절연층(GI1), 채널층(C1), 소오스(S1)/드레인(D1) 및 보호층(P1)이 차례로 적층된 구조를 갖는다. 즉, 도 1a의 트랜지스터 중 게이트(G1)는 채널층(C1)과 기판(SUB1) 사이에 개재되어 있어, 도 1a의 트랜지스터는 버텀 게이트 구조를 갖는다.
도 1a을 참조하면, 기판(SUB1) 상에 게이트(G1)가 형성될 수 있다. 기판(SUB1)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체 소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다.
게이트(G1)는 일반적인 전극 물질(예를 들면, 금속 등)로 형성될 수 있다. 예를 들어, 상기 게이트(G1)는 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스턴(W), 코발트(Co), 금(Au), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 티타늄(Ti), 탄탈(Ta), 니켈(Ni), 은(Ag), 몰리브덴(Mo), 구리(Cu), 팔라듐(Pd), 인듐(In), 주석(Sn), 이들 중 2 이상의 조합, 이들 중 1 이상의 원소를 포함하는 산화물(예를 들면, 인듐 틴 옥사이드(ITO), 인듐 아연 옥사이드(IZO) 등) 등일 수 있으나, 이에 한정되는 것은 아니다.
기판(SUB1) 상에는 게이트(G1)를 덮어 게이트(G1)를 소오스(S1) 및 드레인(D1)과 절연시키는 게이트 절연층(GI1)이 형성될 수 있다. 게이트 절연층(GI1)은 실리콘 산화물층이나 실리콘 질화물층일 수 있으나, 그 밖의 다른 물질층, 예컨대, 실리콘 질화물층보다 유전상수가 큰 고유전물질층일 수 있다. 게이트 절연층(GI1)은 실리콘 산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이 상이 적층된 구조를 가질 수도 있다.
게이트 절연층(GI1) 상에 채널층(C1)이 구비될 수 있다. 상기 채널층(C1)은 아연(Zn)-함유 산화물을 포함할 수 있다. 채널층(C1)은 게이트(G1)에 대응되도록 형성될 수 있다. 상기 채널층(C1)은 기판(SUB1)에 인접한 제1면(A)과 상기 제1면에 대향되는 제2면(B)을 갖는다. 상기 제2면(A) 상에는 불소계 물질을 포함하는 채널층-보호 영역으로서, 하기 화학식 1로 표시되는 그룹을 포함한 제1영역(1a)(이하, "제1영역(1a)"이라 함)이 존재할 수 있다:
<화학식 1>
Figure 112009075825617-pat00002
상기 화학식 1 중, X1은 수소; -F; 및 하나 이상의 F로 치환된 C1-C30알킬기;로 이루어진 군으로부터 선택되고, *는 상기 제2면과의 결합 사이트이다.
상기 제1영역(1a) 중 복수 개의 X1은 서로 동일하거나 상이할 수 있다. 단, 상기 제1영역(1a) 중 모든 X1이 수소인 경우는 제외된다.
상기 제1영역(1a)은 채널층(C1)의 제2면(B) 상에 존재하여 수분, 산소 및/또는 수소와 같은 외부 환경에 의한 채널층(C1)의 열화를 방지하는 역할을 할 수 있다.
예를 들어, 상기 X1은 -F, -CH3, 및 -CF3로 이루어진 군으로부터 선택될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 X1은 -F일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1영역(1a)에 포함된 상기 화학식 1로 표시되는 그룹에 의하여 상기 채널층(C1)의 제2면(B) 상에 존재할 수 있는 친수성 작용기(hydrophilic group)(예를 들면, -OH)가 치환될 수 있다. 즉, 상기 제1영역(1a)에 의하여, 상기 제2면(B) 상의 친수성 작용기가 감소되거나 실질적으로 제거될 수 있다.
한편, 도 1a는 미도시되어 있으나, 상기 제1영역(1a)의 하부에는, 선택적으로, 불소 이온-도핑 영역이 추가로 구비될 수 있다. 예를 들어, 상기 제1영역(1a)을 플라즈마 처리법, 이온 플레이팅법 등을 이용하여 형성할 경우, 사용된 에너지의 세기, 제1영역(1a) 형성용 물질의 유량, 등의 공정 조건에 따라, 상기 제2면(B) 상에 상기 제1영역(1a)이 형성되는 것 외에, 상기 제2면(B) 하부에, 추가로, 불소 이온이 도핑되어, 상기 제2면(B) 하부에 불소 이온-도핑 영역이, 추가로, 형성될 수도 있다.
상기 채널층(C1)은 아연-함유 산화물을 포함하는 바, 상기 제2면(B) 상에 존재할 수 있는 친수성 작용기가 존재할 수 있는데, 상기 친수성 작용기에 의하여, 수분, 산소 및/또는 수소 등이 상기 채널층(C1)의 제2면(B)을 통하여 채널층(C1) 내로 용이하게 흡수될 수 있고, 이로써 채널층(C1)의 열화가 촉진될 수 있다. 그러나, 상술한 바와 같은 제1영역(1a)에 의하여 상기 제2면(B) 상부의 친수성 작용기가 감소되거나 실질적으로 제거될 수 있으므로, 상기 제2면(B)을 통한 수분, 산소 및/또는 수소의 흡수가 감소되거나 실질적으로 방지될 수 있어, 채널층(C1)의 열화가 방지될 수 있다.
상기 채널층(C1)은 아연(Zn)-함유 산화물을 포함할 수 있다. 상기 아연-함유 산화물은 제1성분을 더 포함할 수 있는데, 상기 제1성분은 하프늄(Hf), 이트륨(Y), 탄탈(Ta), 지르코늄(Zr), 갈륨(Ga), 알루미늄(Al), 인듐(In), 철(Fe), 스칸듐(Sc), 류테늄(Lu), 이테르븀(Yb), 톨륨(Tm), 에르늄(Er), 홀뮴(Ho), 이트륨(Y), 망간(Mn), 코발트(Co), 니켈(Ni), 티탄(Ti), 게르마늄(Ge), 구리(Cu), 몰리브덴(Mo), 및 이들 중 2 이상의 조합으로 이루어진 군으로부터 선택될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1성분은 Hf 및 In으로 이루어진 군으로부터 선택된 하나 이상일 수 있으나, 이에 한정되는 것은 아니다.
상기 채널층(C1)의 두께는 1nm 내지 300nm, 예를 들면, 10nm 내지 200nm일 수 있으나, 이에 한정되는 것은 아니며, 구현하고자 하는 트랜지스터의 구조, 채널층(C1)에 포함된 산화물의 조성 등에 따라 다양하게 변형될 수 있다.
게이트 절연층(GI1) 상에 채널층(C1)의 양단에 각각 접촉되는 소오스(S1) 및 드레인(D1)이 구비될 수 있다. 소오스(S1) 및 드레인(D1)은 단일 금속층 또는 다중 금속층일 수 있다. 소오스(S1) 및 및 드레인(D1)은 게이트(G1)과 동일한 금속층일 수 있으나, 다른 금속층일 수도 있다.
게이트 절연층(GI1) 상에 채널층(C1), 소오스(S1) 및 드레인(D1)을 덮는 보호층(passivation layer)(P1)이 형성될 수 있다. 보호층(P1)은 실리콘 산화물층, 실리콘 질화물층 또는 유기층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다. 게이트(G1), 게이트 절연층(GI1), 소오스(S1) 및 드레인(D1)의 두께는 각각 50nm 내지 300nm, 50nm 내지 400nm, 10nm 내지 200nm 및 10nm 내지 200nm일 수 있으나, 이에 한정되는 것은 아니며, 구현하고자 하는 트랜지스터의 특성 등을 고려하여, 당업자가 용이하게 선택 및 변형할 수 있는 것이다.
상기 도 1a의 트랜지스터의 제조 방법의 일 예를 설명하면, 먼저, 기판(SUB1) 상에 게이트(G1)를 형성하고, 게이트(G1)를 덮는 게이트 절연층(GI1)을 형성할 수 있다. 그 다음으로, 채널층(C1)을 형성한다. 상기 채널층(C1)은 아연 산화물 타겟을 이용한 증착법 등을 이용하여 형성할 수 있다. 상기 채널층(C1)이 상술한 바와 같은 제1성분을 더 포함할 경우, 상기 제1성분의 산화물 타겟을 상기 아연 산화물 타겟과 함께 증착하거나, 상기 제1성분이 포함된 아연-함유 산화물 타겟을 준비하여 이를 증착하는 등의 다양한 방법이 이용될 수 있다.
이 후, 불소계 물질을 포함하는 채널층-보호 영역으로서 상기 제1영역(1a)을 상기 채널층(C1)의 제2면(B) 상부에 형성할 수 있다. 상기 제1영역(1a)은 상기 채널층(C1)의 제2면(B)에 대하여 예를 들면, 플라즈마 처리법, 이온 플레이팅법(ion plating), 용액 처리법 등을 수행함으로써 형성될 수 있다.
상기 플라즈마 처리법에서 사용될 수 있는 상기 제1영역(1a) 형성용 물질의 예로는, 수소 가스, HF 가스, F2 가스, NF3가스, NHF2가스, NH2F 가스, C1-C30탄화수소 가스(예를 들면, CH4, CH3CH3 가스 등), 하나 이상의 -F로 치환된 C1-C30탄화수소 가스(예를 들면, CF4, CHF3, CH2F3, CH3F, C2F6, CHF2CHF2 등) 등이 이용될 수 있으나, 이에 한정되는 것은 아니다. 이들 중 2 이상의 조합이 사용될 수도 있다. 상기 제1영역(1a) 형성용 물질과 함께, 아르곤, 질소 등의 불활성 기체가 함께 사용될 수 있다.
상기 이온 플레이팅법은 진공 챔버 내에 아르곤 등의 가스를 주입하여 고진공 상태(예를 들면, 약 10torr)를 만든 후 플라즈마를 일으켜, 제1영역(1a) 형성용 물질(이온 플레이팅법에서 사용가능한 제1영역(1a) 형성용 물질의 예는 상기 플라즈마 처리법에서 예시된 제1영역(1a) 형성용 물질 참조)을 이온화시킨 후, 이온화된 상기 제1영역(1a) 형성용 물질이 상기 제2면(B) 상에 고에너지에 의하여 증착되도록 하는 진공증착 방법의 일종이다. 여기서, 진공 챔버 내 압력, 플라즈마 에너지, 상기 제1영역(1a) 형성용 물질의 농도 등을 조절함으로써, 상술한 바와 같은 제1영역(1a)이 형성될 수 있다. 상기 이온 플레이팅법을 이용할 경우, 이온화된 제1영역(1a) 형성용 물질의 일부는 고에너지에 의하여 상기 제2면(B)의 하부에까지 매우 얇은 두께로서 침투할 수도 있다.
상기 용액 처리법에서 사용될 수 있는 제1영역(1a) 형성용 물질의 예로는 알코올계 물질(예를 들면, CH3OH, CH2CH5OH, CF3OH 등), 불산(HF) 등을 들 수 있는데, 상기 알코올계 물질, 불산 등으로 채널층(C1)의 제2면(B) 상부를 처리(예를 들면, 워싱, 순간 침지, 스프레잉 등)함으로써, 상술한 바와 같은 제1영역(1a)이 형성되도록 하는 방법이다.
이어서, 게이트 절연층(GI1) 상에 채널층(C1)의 양단에 각각 접촉하고 채널층(C1)의 상부면 일부를 노출시키는 소오스(S1) 및 드레인(D1)을 형성할 수 있다.
이로써, 소오스(S1)와 드레인(D1) 사이에 노출된 채널층(C1) 표면에는 불소 계 물질을 포함하는 채널층-보호 영역으로서 제1영역(1a)이 형성되어, 채널층(C1)이 외부 환경, 예를 들면, 수분, 산소 및/또는 수소에 의하여 열화되는 방지할 수 있다.
그 다음으로, 기판(SUB1) 상에 채널층(C1)의 상기 노출된 부분과, 소오스(S1) 및 드레인(D1)을 덮는 보호층(P1)을 형성할 수 있다. 보호층(P1)은 실리콘 산화물층, 실리콘 질화물층 또는 유기층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다.
상술한 바와 같은 제1영역(1a)의 형성에 의하여 상기 제2면(B)의 친수성이 감소됨은 상기 제1영역(1a)의 형성 전후의 산화물층의 접촉각을 평가함으로써 확인할 수 있다.
예를 들어, 아연 산화물층을 마련한 후, 표준 정적 접촉각 측정법에 따라 물에 대한 접촉각을 평가한 결과, 약 35°의 접촉각 수치를 얻었다. 이 후, 상기 아연 산화물층 표면에 대하여 CF4 플라즈마 처리를 수행하여 상기 아연 산화물층 표면에 X1은 -F인 화학식 1로 표시되는 그룹을 포함한 제1영역을 형성한 후, 상술한 바와 같이 표준 정적 접촉각 측정법에 따라 물에 대한 접촉각을 평가한 결과, 약 95°의 접촉각 수치를 얻었다. 이로부터 상술한 바와 같은 X1은 -F인 화학식 1로 표시되는 그룹을 포함한 제1영역에 의하여 아연 산화물층 표면의 친수성은 크게 감소하여 실질적으로 소수성으로 변함을 확인할 수 있다.
또한, Hf-In-Zn-0 조성의 산화물층을 마련한 다음, 상기 Hf-In-Zn-0 조성의 산화물층 표면에 대하여 CF4 플라즈마 처리를 수행하여 상기 아연 산화물층 표면에 X1은 -F인 화학식 1로 표시되는 그룹을 포함한 제1영역을 형성한 후, 상술한 바와 같이 표준 정적 접촉각 측정법에 따라 물에 대한 접촉각을 평가한 결과, 약 104°의 접촉각 수치를 얻었다. 이로부터, 상술한 바와 같은 X1은 -F인 화학식 1로 표시되는 그룹을 포함한 제1영역에 의하여 Hf-In-Zn-0 조성의 산화물층 표면은 실질적으로 소수성일 수 있음을 확인할 수 있다.
도 1b는 다른 일 구현예에 따른 트랜지스터를 도시한 것이다. 도 1b의 트랜지스터는 도 1a에 도시된 트랜지스터와 동일한 구조를 갖되, 불소계 물질을 포함하는 채널층-보호 영역으로서, 불소계 물질-함유층(1b)이 채널층(C1)의 제2면(B) 상에 구비되어 있다.
상기 불소계 물질-함유층(1b)에 의하여, 채널층(C1)에 대한 수분, 산소 및/또는 수소의 침투 및/또는 흡수가 방지될 수 있는 바, 상기 불소계 물질-함유층(1b)에 의하여 채널층(C1)의 열화는 실질적으로 방지될 수 있다.
상기 불소계 물질-함유층(1b)에 포함되는 불소계 물질은 불소를 함유하여 수분, 산소 및/또는 수소가 채널층(C1) 내부로 침투하는 것 방지할 수 있으면서, 트랜지스터의 특성을 저하시키지 않는 임의의 물질 중에서 선택될 수 있다.
예를 들어, 상기 불소계 물질은 폴리플루오로비닐리덴, 플루오로올레핀, 폴리테트라플루오로에틸렌(예를 들면, Teflon®), 폴리헥사플루오로에틸렌, 플루오로에틸렌프로필렌, 퍼플루오로폴리에테르, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프탈렌, 폴리비닐플루오로신나메이트, 및 이들 중 2 이상의 조합으로 이루어진 군으로부터 선택될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 불소계 물질은 폴리테트라플루오로에틸렌일 수 있다.
상기 불소계 물질-함유층(1b) 중 최대 두께는 10nm 내지 1000nm, 예를 들면, 100nm 내지 700nm일 수 있으나, 이에 한정되는 것은 아니며, 선택된 불소계 물질의 종류, 불소계 물질-함유층 형성 방법 등에 따라 다양하게 변형가능하다.
한편, 소오스(S1) 및 드레인(D1)일 수 있는 금속 등은 상술한 바와 같은 불소계 물질과의 표면 에너지 차가 커서 불소계 물질-함유층(1b)에 대한 소오스(S1) 및 드레인(D1)의 접착성은 상대적으로 낮을 수 있다. 이 점을 고려하여, 상기 불소계 물질-함유층(1b)은 도 1b에 도시된 바와 같이 소오스(S1) 및 드레인(D1)의 하부에는 형성되지 않도록 패터닝될 수 있다.
상기 불소계 물질-함유층(1b)은 불소계 물질-함유 혼합물 또는 불소계 물질전구체-함유 혼합물을 채널층(C1)의 제2면(B) 상부에 제공한 후, 열처리함으로써 형성할 수 있다.
상기 불소계 물질의 전구체로는 예를 들면, 상기 불소계 물질의 형성을 위한 모노머, 올리고머 등일 수 있으나, 이에 한정되는 것은 아니다.
상기 불소계 물질-함유 혼합물 또는 불소계 물질 전구체-함유 혼합물은 흐름성을 증가시키기 위하여 용매를 더 포함할 수 있다. 상기 용매는 상기 불소계 물질 및/또는 상기 불소계 물질 전구체와 혼화성이 있고 제거가 용이한 통상의 용매 중에서 선택될 수 있다.
상기 불소계 물질-함유 혼합물 또는 불소계 물질 전구체-함유 혼합물을 상기 채널층(C1)의 제2면(B) 상부에 제공하는 단계는, 스핀 코팅법, 스프레잉법, 잉크젯 프린팅법, 디핑법, 캐스팅, 그라비아 코팅, 바코팅, 롤코팅, 와이어 바 코팅, 스크린 코팅, 플렉소 코팅, 오프셋 코팅 등과 같은 공지된 다양한 방법을 이용하여 수행될 수 있다.
상기 열처리 단계는 불소계 물질-함유 혼합물 또는 불소계 물질 전구체-함유혼합물 중 용매를 제거시킬 수 있고, 상기 불소계 물질의 전구체를 불소계 물질로 전환(예를 들면, 라디칼 중합, 이온 반응성 중합, 축합 반응 등에 의하여)시킬 수 있는 온도 및 시간 범위 내에서 수행될 수 있다. 상기 온도 및 시간 범위는 사용된 용매의 끓는점과 사용량, 선택된 불소계 물질 및/또는 불소계 물질 전구체의 화학식, 사용량 등에 따라 상이할 수 있다.
한편, 상기 불소계 물질-함유층(1b)은 상기 불소계 물질의 증착법을 이용하여 수행될 수 있다. 증착이 가능한 불소계 물질은 당업계에 공지되어 있으며, 이는 당업자가 용이하게 선택할 수 있다.
도 2a는 또 다른 구현예에 따른 트랜지스터를 도시한 것이다. 도 2a의 트랜지스터는 기판(SUB2), 소오스(S2)/드레인(D2), 채널층(C2), 게이트 절연층(GI2), 게이트(G2) 및 보호층(P2)이 차례로 적층된 구조를 갖는다. 즉, 게이트(G2)와 기판(SUB2) 사이에 채널층(C2)가 개재되어 있는 탑 게이트형 구조를 갖는다. 기판(SUB2), 소오스(S2)/드레인(D2), 채널층(C2), 게이트 절연층(GI2), 게이트(G2) 및 보호층(P2)에 대한 상세한 설명은 상기 도 1a에 대한 설명을 참조한다.
채널층(C2) 중 기판(SUB2)과 인접한 제1면(A)에 대향된 제2면(B)의 상부에는 불소계 물질을 포함하는 채널층-보호 영역으로서 상술한 바와 같은 화학식 1로 표시되는 그룹을 포함한 제1영역(2a)(이하, "제1영역(2a)"라 함)이 존재한다. 상기 제1영역(2a) 및 이의 형성 방법에 대한 상세한 설명은 도 1a에 대한 설명 중 제1영역(1a) 및 이의 형성 방법에 대한 설명을 참조한다.
도 2b는 또 다른 구현예에 따른 트랜지스터를 도시한 것으로서, 도 2a에 도시된 트랜지스터와 동일한 구조를 갖되, 불소계 물질을 포함하는 채널층-보호 영역으로서, 불소계 물질-함유층(2b)이 채널층(C1)의 제2면(B) 상에 구비되어 있다. 상기 불소계 물질-함유층(2b) 및 이의 형성 방법에 대한 상세한 설명은 도 1b에 대한 설명 중 불소계 물질-함유층(1a) 및 이의 형성 방법에 대한 상세한 설명을 참조한다.
상술한 바와 같은 트랜지스터는 우수한 전기적 특성을 가질 뿐만 아니라, 외부 환경, 예를 들면, 수분, 산소 및/또는 수소에 의한 채널층 열화가 실질적으로 방지되므로, 우수한 신뢰성을 갖출 수 있는 바, 각종 전자 장치의 스위칭 소자 및/또는 구동 소자로서 사용될 수 있다. 상기 전자 장치의 예로는 유기 발광 장치, 액정 표시 장치 등을 들 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 전자 장치가 유기 발광 장치일 경우, 상기 유기 발광 장치는 상기 트랜지스터 및 유기 발광 소자를 포함할 수 있고, 상기 트랜지스터의 소오스 또는 드레인은 상기 유기 발광 소자의 화소 전극와 전기적으로 연결될 수 있다.
도 3은, 실리콘 기판/게이트 절연층으로서 실리콘 산화물층/채널층으로서Hf- In-Zn-O 단일층(두께 : 약 50nm)/보호층으로서 실리콘 산화물층이 차례로 적층된 샘플(이하, "샘플 1(Sample 1)"이라 함)의 이차 이온 질량 분석기(Secondary Ion Mass Spectrometer : 이하, "SIMS"라고 함) 분석 결과이다. 샘플 1 중, 상기 보호층 형성 전 채널층 표면에 대하여 CF4 플라즈마 처리를 하여, 불소계 물질을 포함하는 채널층-보호 영역으로서 X1이 -F인 화학식 1로 표시되는 그룹을 포함한 제1영역이 형성되도록 하였다.
상기 샘플 1의 대기 노출을 최소화하기 위하여, 퍼지 시스템(purge system)안에 상기 샘플 1을 넣고, 상기 샘플 1의 일부분을 채취하여 SIMS 분석용 샘플 홀더(sample holder)에 장착한다. 퍼지(purge) 상태를 유지하면서, 상기 샘플 홀더를 SIMS 장치의 준비 챔버(preparation chamber)에 넣은 다음, 상기 준비 챔버를 펌핑(pumping)하여 실험 챔버(experimental chamber)에 넣은 후, 산소 이온 건(oxygen ion gun)을 이용하여 샘플 1의 깊이 프로파일 그래프(depth profile graph)를 얻을 수 있다.
도 3에 따르면, 보호층과 채널층 사이에서의 불소 함량 피크가 최대치를 가지며, 보호층과 채널층 사이의 계면을 벗어나면 불소 함량이 급격이 감소하는 것을 알 수 있다. 이로서, CF4 플라즈마 처리에 의하여 채널층 표면(즉, 도 1a를 참조하면 채널층(C1)의 제2면(B)에 대응)에 X1이 -F인 화학식 1로 표시되는 그룹을 포함한 제1영역이 형성됨을 확인할 수 있다.
도 4는, 도 1a의 구조를 갖되, 채널층으로서 Hf-In-Zn-O 단일층(두께 : 약 50nm)을 포함하고, 채널층(C1) 형성 후 소오스(S1) 및 드레인(D1) 형성 전에, 채널층(C1)의 제2면(B)에 대하여 NF3 플라즈마 처리를 수행하여, 채널층(C1)의 제2면(B)의 상부에 불소계 물질을 포함하는 채널층-보호 영역으로서 X1이 -F인 화학식 1로 표시되는 그룹을 포함한 제1영역(1a)이 형성된 트랜지스터(이하, "트랜지스터 1(Transistor 1)"이라 함)의 전압(VGS)-전류(IDS) 특성을 나타낸 도면이다.
도 4에 따르면, X1이 -F인 화학식 1로 표시되는 그룹을 포함한 제1영역(1a)은 트랜지스터의 전기적 특성에 실질적인 영향을 미치지 않음을 확인할 수 있다.
도 5a 및 5b는, 상기 트랜지스터 1과 동일한 구조를 갖되, 채널층(C1)에 대하여 NF3 플라즈마 처리를 수행하지 않아 불소계 물질을 포함하는 채널층-보호 영역을 구비하지 않은 트랜지스터(이하, "트랜지스터 A(Transistor A)"라 함) 및 상기 트랜지스터 1과 동일한 구조를 갖되, 채널층(C1)에 대하여 NF3 플라즈마 처리 대신 CF4 플라즈마 처리를 수행하여 제1영역(1a)을 형성한 트랜지스터(이하, "트랜지스터 2(Transistor 2)"라 함) 각각에 20000 nit 정도의 광을 조사하고, 동시에 게이트, 드레인 및 소오스에 각각 -20V, 10V 및 OV 의 전압을 인가하였을 때의 트랜지스터 특성을 광조사 시간에 따라 측정한 것이다.
도 5a 및 도 5b를 참조하면, 광조사 시간이 증가함에 따라 그래프가 왼쪽으로 이동하였다. 이는 광조사에 의해 트랜지스터의 특성(문턱전압 등)이 변화됨을 의미한다. 도 5a(트랜지스터 A)에서 그래프의 변화 폭은 도 5b(트랜지스터 2)에서 의 그래프 폭보다 크게 나타났는데, 이로부터, 불소계 물질을 포함하는 채널층-보호 영역이 형성된 트랜지스터 2는 불소계 물질을 포함하는 채널층-보호 영역이 구비되지 않은 트랜지스터 A에 비하여 광조사 시간에 따른 트랜지스터의 특성 변화가 작음을 확인할 수 있다.
도 6a 및 6b는 상기 트랜지스터 A 및 트랜지스터 2 각각의 시간-문턱 전압 특성을 나타낸 그래프이다. 여기서, 전류 조건은 1nA로 조절하였다.
도 6a로부터 10800초 동안의 트랜지스터 A의 문턱 전압 변화치, 즉 ΔVth_1nA는 약 4.3V로 평가될 수 있으며, 도 6b로부터 10800초 동안의 트랜지스터 2의 문턱 전압 변화치는 약 1.5V로 평가될 수 있는 바, 불소계 물질을 포함하는 채널층-보호 영역을 구비한 트랜지스터 2가 불소계 물질을 포함하는 채널층-보호 영역을 구비하지 않은 트랜지스터 A에 비하여 낮은 문턱 전압 변화치를 가짐을 확인할 수 있다.
상기 도 5a, 5b, 6a 및 6b로부터 불소계 물질을 포함하는 채널층-보호 영역을 구비한 트랜지스터 2가 불소계 물질을 포함하는 채널층-보호 영역을 구비하지 않은 트랜지스터 A에 비하여 향상된 신뢰성을 가짐을 확인할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 당업자는 도 1a, 1b, 2a 및 2b의 트랜지스터의 구성요소 및 구조는 각각 다양화 및 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 1a, 1b, 2a 및 2b의 트랜지스터는 더블 게이트 구조를 가질 수 있고, 채널층은 굴곡진 형태가 아닌 평탄한 구조를 가질 수 있는 등 다양한 변형이 가능하다.
도 1a, 1b, 2a 및 2b는 일 구현예에 따른 트랜지스터들의 단면도이다.
도 3은 샘플 1(Sample 1)의 이차 이온 질량 분석기(SIMS) 프로파일 그래프를 도시한 것이다.
도 4는 트랜지스터 1(Transistor 1)의 전류-전압 특성을 나타낸 그래프이다.
도 5a 및 5b는 트랜지스터 A(Transistor A) 및 트랜지스터 2(Transistor 2)의 광조사에 의한 게이트 전압(VGS)-드레인 전류(IDS) 특성의 변화를 나타낸 그래프이다.
도 6a 및 6b는 트랜지스터 A 및 트랜지스터 2의 시간-문턱 전압(Vth) 특성을 나타낸 그래프이다.
* 도면의 주요 부분에 대한 부호설명 *
C1, C2 : 채널층 D1, D2 : 드레인
G1, G2 : 게이트 GI1, GI2 : 게이트 절연층
P1, P2 : 보호층 S1, S2 : 소오스
SUB1, SUB2 : 기판 1a, 2a : 제1영역
1b, 2b : 불소계 물질-함유층

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판;
    Zn-함유 산화물을 포함한 채널층;
    상기 채널층의 양단에 각각 접촉된 소오스 및 드레인;
    상기 채널층에 대응하는 게이트; 및
    상기 채널층과 상기 게이트를 절연시키는 게이트 절연층;을 포함하고,
    상기 채널층은 상기 기판과 인접한 제1면 및 상기 제1면에 대향되는 제2면을 포함하고, 상기 제2면 상에 불소계 물질을 포함하는 채널층-보호 영역이 존재하고,
    상기 불소계 물질을 포함하는 채널층-보호 영역이 불소계 물질-함유층을 포함하고,
    상기 불소계 물질-함유층 중 불소계 물질이 폴리플루오로비닐리덴, 플루오로올레핀, 폴리테트라플루오로에틸렌, 폴리헥사플루오로에틸렌, 플루오로에틸렌프로필렌, 퍼플루오로폴리에테르, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프탈렌 및 이들 중 2 이상의 조합으로 이루어진 군으로부터 선택된 트랜지스터.
  16. 제15항에 있어서,
    상기 불소계 물질-함유층 중 불소계 물질이 폴리테트라플루오로에틸렌인 트랜지스터.
  17. 제15항에 있어서,
    상기 Zn-함유 산화물이 제1성분을 더 포함하고, 상기 제1성분은 Hf, Y, Ta, Zr, Ga, Al, In, Fe, Sc, Lu, Yb, Tm, Er, Ho, Y, Mn, Co, Ni, Ti, Ge, Cu, Mo, 및 이들 중 2 이상의 조합으로 이루어진 군으로부터 선택된 트랜지스터.
  18. 삭제
  19. 제15항에 있어서,
    상기 기판과 상기 채널층 사이에 상기 게이트가 개재되어 있는 트랜지스터.
  20. 제15항에 있어서,
    상기 기판과 상기 게이트 사이에 상기 채널층이 개재되어 있는 트랜지스터.
  21. 제15항 내지 제17항, 제19항 및 제20항 중 어느 한 항의 트랜지스터를 포함한 전자 장치.
KR1020090121407A 2009-12-08 2009-12-08 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치 Active KR101615636B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090121407A KR101615636B1 (ko) 2009-12-08 2009-12-08 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
US12/923,089 US8426852B2 (en) 2009-12-08 2010-09-01 Transistors and electronic apparatuses including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121407A KR101615636B1 (ko) 2009-12-08 2009-12-08 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치

Publications (2)

Publication Number Publication Date
KR20110064701A KR20110064701A (ko) 2011-06-15
KR101615636B1 true KR101615636B1 (ko) 2016-04-27

Family

ID=44081144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121407A Active KR101615636B1 (ko) 2009-12-08 2009-12-08 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치

Country Status (2)

Country Link
US (1) US8426852B2 (ko)
KR (1) KR101615636B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8312486B1 (en) 2008-01-30 2012-11-13 Cinsay, Inc. Interactive product placement system and method therefor
US20110191809A1 (en) 2008-01-30 2011-08-04 Cinsay, Llc Viral Syndicated Interactive Product System and Method Therefor
US11227315B2 (en) 2008-01-30 2022-01-18 Aibuy, Inc. Interactive product placement system and method therefor
WO2009137368A2 (en) 2008-05-03 2009-11-12 Mobile Media Now, Inc. Method and system for generation and playback of supplemented videos
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CA2847262C (en) 2011-08-29 2021-09-07 Cinsay, Inc. Containerized software for virally copying from one endpoint to another
US10789631B2 (en) 2012-06-21 2020-09-29 Aibuy, Inc. Apparatus and method for peer-assisted e-commerce shopping
US9607330B2 (en) 2012-06-21 2017-03-28 Cinsay, Inc. Peer-assisted shopping
DE102012107959A1 (de) * 2012-08-29 2014-03-20 Jacobs University Bremen Ggmbh Halbleiterbauelement mit geschützter Funktionsschicht
DE112013004302B4 (de) * 2012-08-29 2022-07-07 Jacobs University Bremen Ggmbh Elektronisches bauelement, insbesondere halbleiterbauelement, mit geschützter funktionsschicht sowie verfahren zur herstellung eines elektronischen bauelements, insbesondere eines halbleiterbauelements
KR101465114B1 (ko) * 2013-07-04 2014-12-05 연세대학교 산학협력단 채널 도핑과 패시베이션을 동시에 수행하는 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법
KR20150007000A (ko) 2013-07-10 2015-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR102361213B1 (ko) 2013-09-11 2022-02-10 에이아이바이, 인크. 라이브 비디오 콘텐츠의 동적 바인딩
KR102344237B1 (ko) 2013-09-27 2021-12-27 에이아이바이, 인크. 콘텐츠 제공과 연관되는 관계성들을 지원하기 위한 장치 및 방법
EP3049954A4 (en) 2013-09-27 2017-04-05 Cinsay, Inc. N-level replication of supplemental content
KR101512726B1 (ko) * 2013-10-15 2015-04-20 연세대학교 산학협력단 패시베이션층 조성물, 패시베이션 방법, 박막 트랜지스터 및 박막 트랜지스터 제조 방법
JP6440457B2 (ja) * 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
KR102172972B1 (ko) 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
JP6179912B2 (ja) * 2016-06-10 2017-08-16 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス及びその製造方法
CN110010695B (zh) 2018-01-05 2021-09-17 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示面板
WO2021045759A1 (en) * 2019-09-05 2021-03-11 Hewlett-Packard Development Company, L.P. Semiconductor composite layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073698A (ja) 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP2009076886A (ja) 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076613B2 (ja) 1991-03-07 2000-08-14 科学技術振興事業団 金属酸化物薄膜の製造方法
JPH10324505A (ja) 1996-12-19 1998-12-08 Showa Denko Kk 表面フッ素化粒子状酸化金属、その製造方法及び用途
JPH11292520A (ja) 1998-04-14 1999-10-26 Showa Denko Kk 表面フッ素化金属酸化物ゾル及びその製造方法
US7062145B2 (en) * 2002-05-17 2006-06-13 Silecs Oy Hydrophobic materials for waveguides, optical devices, and other applications
KR101039450B1 (ko) 2003-06-19 2011-06-07 엘지디스플레이 주식회사 액정표시패널과 그의 제조방법 및 장치
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
JP4502632B2 (ja) 2003-11-27 2010-07-14 京セラ株式会社 薄膜コンデンサ
EP1616713B1 (de) * 2004-07-16 2007-11-14 Heidelberger Druckmaschinen Aktiengesellschaft Wiederverwendbare Druckform
US7151276B2 (en) * 2005-03-09 2006-12-19 3M Innovative Properties Company Semiconductors containing perfluoroether acyl oligothiophene compounds
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100708720B1 (ko) * 2005-10-19 2007-04-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP4289385B2 (ja) * 2006-05-18 2009-07-01 ソニー株式会社 有機電子デバイス及びその製造方法
JP4379450B2 (ja) * 2006-08-22 2009-12-09 ソニー株式会社 電子デバイス及びその製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101379616B1 (ko) * 2007-07-31 2014-03-31 삼성전자주식회사 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073698A (ja) 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP2009076886A (ja) 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US20110133176A1 (en) 2011-06-09
KR20110064701A (ko) 2011-06-15
US8426852B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
KR101615636B1 (ko) 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
JP5291928B2 (ja) 酸化物半導体装置およびその製造方法
EP2339633B1 (en) Method of manufacturing transistor, and of electronic device including transistor
KR101757022B1 (ko) 박막 트랜지스터
US20150357480A1 (en) Stable metal-oxide thin film transistor and method of making
US8680526B2 (en) Electronic device, method of producing the same, and display device
US20100084655A1 (en) Field effect transistor and process for production thereof
KR101372734B1 (ko) 액상공정을 이용한 박막 트랜지스터 및 그 제조방법
KR100477394B1 (ko) 저 동작 전압을 요하는 유기-무기 하이브리드 반도체를갖춘 박막 전계 효과 트랜지스터
JPWO2005091376A1 (ja) 有機縦形トランジスタおよびその製造方法
KR20180136324A (ko) 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법
TWI508171B (zh) 半導體元件結構及其製造方法
US8324625B2 (en) Electronic device and method for producing the same
KR20180031979A (ko) 산화물 박막트랜지스터 및 그 제조방법
EP2157629A2 (en) Electronic device and process involving pinhole undercut area
EP1648040A2 (en) Thin-layer chemical transistors and their manufacture
US7932177B2 (en) Field-effect transistor
KR102145518B1 (ko) 유기 반도체 트랜지스터 제조 방법
Chou et al. Gate field induced ordered electric dipoles in a polymer dielectric for low-voltage operating organic thin-film transistors
KR100678771B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법
KR20170093065A (ko) 산화물 박막트랜지스터 및 그 제조방법
US20200194596A1 (en) Thin film transistor comprising two dimensional material, display comprising the same and manufacturing method for the same
JP2019021917A (ja) 半導体装置の製造方法
KR102252709B1 (ko) 유기 반도체 트랜지스터
Yun et al. Effect of self assembled monolayer on the energy structure of pentacene and Ru/Ti semiconductor–metal contact measured with in situ ultraviolet photoemission spectroscopy

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091208

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20100817

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140529

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20091208

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150713

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160112

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150713

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160112

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20150909

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20160204

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20160125

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160112

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20150909

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160420

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160421

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190320

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190320

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210317

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230321

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240319

Start annual number: 9

End annual number: 9