[go: up one dir, main page]

KR101659627B1 - Audio system with a power source control circuit for reducing stanby power in sleep mode - Google Patents

Audio system with a power source control circuit for reducing stanby power in sleep mode Download PDF

Info

Publication number
KR101659627B1
KR101659627B1 KR1020100081302A KR20100081302A KR101659627B1 KR 101659627 B1 KR101659627 B1 KR 101659627B1 KR 1020100081302 A KR1020100081302 A KR 1020100081302A KR 20100081302 A KR20100081302 A KR 20100081302A KR 101659627 B1 KR101659627 B1 KR 101659627B1
Authority
KR
South Korea
Prior art keywords
signal
microcomputer
wake
control signal
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100081302A
Other languages
Korean (ko)
Other versions
KR20120021928A (en
Inventor
여상길
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020100081302A priority Critical patent/KR101659627B1/en
Publication of KR20120021928A publication Critical patent/KR20120021928A/en
Application granted granted Critical
Publication of KR101659627B1 publication Critical patent/KR101659627B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 슬립 모드 시 대기 전력을 줄이기 위한 전원 제어 회로를 포함하는 오디오 시스템에 관한 것으로서, 본 발명에 따른 오디오 시스템은, 전원 제어 회로, 마이컴, 플래시 메모리, 및 전원부를 포함한다. 전원 제어 회로는 적어도 하나의 웨이크-업 신호에 응답하여, 설정된 시간 동안 제1 제어 신호를 출력한다. 마이컴은 슬립 모드(sleep) 시 동작을 정지하고, 웨이크-업 신호 검출회로를 통하여, 적어도 하나의 웨이크-업 신호의 로직 레벨을 인식하고, 그 인식 결과에 따라 활성화되어, 제2 제어 신호를 출력한다. 메모리는 마이컴의 제어에 의해 데이터의 독출 또는 기입 동작을 실행하고, 마이컴의 동작과 관련한 데이터를 저장한다. 전원부는 슬립 모드 시 동작을 정지하고, 제1 또는 제2 제어 신호에 응답하여 활성화되어, 배터리 전압에 기초하여 내부 전압을 생성하고, 내부 전압을 마이컴 및 플래시 메모리에 동작 전원으로서 공급한다. 본 발명에 따르면, 슬립 모드 시, 마이컴이 전원부의 동작을 정지시키고, 전원 제어 회로가 웨이크-업 신호에 응답하여 마이컴이 부팅될 때까지 전원부를 동작시키므로, 슬립 모드 시 누설 전류가 대폭적으로 감소될 수 있다.The present invention relates to an audio system including a power control circuit for reducing standby power in a sleep mode. The audio system includes a power control circuit, a microcomputer, a flash memory, and a power supply. The power supply control circuit outputs a first control signal in response to at least one wake-up signal for a set time. The microcomputer stops operation in a sleep mode, recognizes a logic level of at least one wake-up signal through a wake-up signal detection circuit, activates according to the recognition result, and outputs a second control signal do. The memory executes data reading or writing operation under the control of the microcomputer and stores data related to the operation of the microcomputer. The power supply unit stops operation in the sleep mode and is activated in response to the first or second control signal to generate an internal voltage based on the battery voltage and supplies the internal voltage to the microcomputer and the flash memory as operating power. According to the present invention, in the sleep mode, the microcomputer stops the operation of the power source unit and the power source control circuit operates the power source unit until the microcomputer is booted in response to the wake-up signal, so that the leakage current in the sleep mode is greatly reduced .

Description

슬립 모드 시 대기 전력을 줄이기 위한 전원 제어 회로를 포함하는 오디오 시스템{Audio system with a power source control circuit for reducing stanby power in sleep mode}[0001] The present invention relates to an audio system including a power control circuit for reducing standby power in a sleep mode,

본 발명은 오디오 시스템에 관한 것으로서, 더욱 상세하게는, 차량용 오디오 시스템에 관한 것이다.The present invention relates to an audio system, and more particularly, to a car audio system.

최근 차량용 멀티미디어(multimedia) 장치에 의해 소비되는 전력을 줄이기 위한 연구가 이루어지고 있다. 멀티미디어 장치에 의해 소비되는 전력을 줄이기 위해서는, 멀티미디어 장치의 슬립 모드(sleep mode) 시 멀티미디어 장치 내에 흐르는 전류량을 줄이는 것이 매우 중요하다.Recently, research is being conducted to reduce the power consumed by multimedia devices in vehicles. In order to reduce the power consumed by the multimedia device, it is very important to reduce the amount of current flowing in the multimedia device in the sleep mode of the multimedia device.

도 1은 종래의 차량용 오디오 시스템의 일부 구성을 나타내는 블록도이다. 도 1에 도시된 것과 같이, 차량용 오디오 시스템에는 하나의 마이컴(micom)이 포함된다. 배터리(battery)(10)의 전압(VB)은 다이오드(diode)(D1)를 통하여 레귤레이터(regulator)(20)에 입력된다. 레귤레이터(20)는 전압(VB)에 기초하여, 내부 전압(VDD)을 생성한다. 레귤레이터(20)는 내부 전압(VDD)을 마이컴(30)과 SDRAM(Synchronous Dynamic Random Access Memory)(40)에 동작 전원으로서 공급한다. 슬립 모드 시 마이컴(30)은 동작을 정지하고 대기한다. 하지만, 마이컴(30)이 슬립 모드에 진입하더라도, 레귤레이터(20)가 여전히 동작하므로, 내부 전압(VDD)이 마이컴(30)과 SDRAM(40)에 계속 공급된다. 따라서 종래의 차량용 오디오 시스템에서는, 마이컴(30)이 슬립 모드 상태로 되어도 레귤레이터(20) 및 SDRAM(40)에 흐르는 누설(leakage) 전류로 인하여, 대기 전력을 감소시키는 데에 어려움이 있다.1 is a block diagram showing a part of a configuration of a conventional car audio system. As shown in Fig. 1, a car audio system includes one micom. The voltage VB of the battery 10 is input to a regulator 20 through a diode D1. The regulator 20 generates the internal voltage VDD based on the voltage VB. The regulator 20 supplies the internal voltage VDD to the microcomputer 30 and the SDRAM (Synchronous Dynamic Random Access Memory) 40 as operating power. In the sleep mode, the microcomputer 30 stops operating and waits. However, even if the microcomputer 30 enters the sleep mode, since the regulator 20 still operates, the internal voltage VDD is continuously supplied to the microcomputer 30 and the SDRAM 40. [ Therefore, in the conventional automotive audio system, even when the microcomputer 30 enters the sleep mode, there is a difficulty in reducing standby power due to the leakage current flowing in the regulator 20 and the SDRAM 40. [

OEM(Original Equipment Manufacturer) 방식의 차량 생산 과정에서, 0.1㎃ 이하의 누설 전류가 요구되고 있지만, 상술한 종래의 차량용 오디오 시스템은 레귤레이터(20) 및 SDRAM(40)에 의한 누설 전류로 인하여 기본적으로 1㎃ 이상의 누설 전류가 발생한다.The leakage current of 0.1 mA or less is required in the process of producing an original equipment manufacturer (OEM) type vehicle. However, in the above-described conventional vehicle audio system, the leakage current caused by the regulator 20 and the SDRAM 40, Leakage current of ㎃ or more occurs.

따라서, 본 발명이 이루고자 하는 기술적 과제는 슬립 모드 시, 마이컴이 전원부의 동작을 정지시키고 웨이크-업(wake-up) 신호에 응답하여 마이컴이 부팅될 때까지 전원부를 동작시키는 전원 제어 회로를 포함함으로써, 슬립 모드 시 누설 전류를 줄일 수 있는 오디오 시스템을 제공하는 데 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above problems, and it is an object of the present invention to provide a power supply control circuit for a microcomputer which stops operation of a power supply unit and operates a power supply unit until a microcomputer boots up in response to a wake- , And an audio system capable of reducing a leakage current in a sleep mode.

상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 오디오 시스템은, 전원 제어 회로, 마이컴, 플래시 메모리, 및 전원부를 포함한다. 전원 제어 회로는 적어도 하나의 웨이크-업 신호에 응답하여, 설정된 시간 동안 제1 제어 신호를 출력한다. 마이컴은 슬립 모드(sleep) 시 동작을 정지하고, 웨이크-업 신호 검출회로를 통하여, 적어도 하나의 웨이크-업 신호의 로직 레벨을 인식하고, 그 인식 결과에 따라 활성화되어, 제2 제어 신호를 출력한다. 메모리는 마이컴의 제어에 의해 데이터의 독출 또는 기입 동작을 실행하고, 마이컴의 동작과 관련한 데이터를 저장한다. 전원부는 슬립 모드 시 동작을 정지하고, 제1 또는 제2 제어 신호에 응답하여 활성화되어, 배터리 전압에 기초하여 내부 전압을 생성하고, 내부 전압을 마이컴 및 플래시 메모리에 동작 전원으로서 공급한다.According to an aspect of the present invention, there is provided an audio system including a power control circuit, a microcomputer, a flash memory, and a power source. The power supply control circuit outputs a first control signal in response to at least one wake-up signal for a set time. The microcomputer stops operation in a sleep mode, recognizes a logic level of at least one wake-up signal through a wake-up signal detection circuit, activates according to the recognition result, and outputs a second control signal do. The memory executes data reading or writing operation under the control of the microcomputer and stores data related to the operation of the microcomputer. The power supply unit stops operation in the sleep mode and is activated in response to the first or second control signal to generate an internal voltage based on the battery voltage and supplies the internal voltage to the microcomputer and the flash memory as operating power.

상기한 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 오디오 시스템은, 전원 제어 회로, 마이컴, 플래시 메모리, 및 전원부를 포함한다. 전원 제어 회로는 적어도 하나의 웨이크-업 신호에 응답하여 제1 제어 신호를 출력하고, 정지 신호에 응답하여 제1 제어 신호의 출력을 정지한다. 마이컴은 슬립 모드 시 동작을 정지하고, 웨이크-업 신호 검출회로를 통하여, 적어도 하나의 웨이크-업 신호의 로직 레벨을 인식하고, 그 인식 결과에 따라 활성화되어, 제2 제어 신호 및 정지 신호를 출력한다. 플래시 메모리는 마이컴의 제어에 의해 데이터의 독출 또는 기입 동작을 실행하고, 마이컴의 동작과 관련한 데이터를 저장한다. 전원부는 슬립 모드 시 동작을 정지하고, 제1 또는 제2 제어 신호에 응답하여 활성화되어, 배터리 전압에 기초하여 내부 전압을 생성하고, 내부 전압을 마이컴 및 플래시 메모리에 동작 전원으로서 공급한다.According to another aspect of the present invention, there is provided an audio system including a power control circuit, a microcomputer, a flash memory, and a power source. The power supply control circuit outputs the first control signal in response to at least one wake-up signal, and stops outputting the first control signal in response to the stop signal. The microcomputer stops the operation in the sleep mode, recognizes the logic level of at least one wake-up signal through the wake-up signal detection circuit, activates according to the recognition result, and outputs the second control signal and the stop signal do. The flash memory executes data read or write operation under the control of the microcomputer and stores data related to the operation of the microcomputer. The power supply unit stops operation in the sleep mode and is activated in response to the first or second control signal to generate an internal voltage based on the battery voltage and supplies the internal voltage to the microcomputer and the flash memory as operating power.

상술한 것과 같이, 본 발명에 따른 오디오 시스템은 슬립 모드 시, 마이컴이 전원부의 동작을 정지시키고 웨이크-업 신호에 응답하여 마이컴이 부팅될 때까지 전원부를 동작시키는 전원 제어 회로를 포함하므로, 슬립 모드 시 누설 전류가 대폭적으로 감소될 수 있다.As described above, since the audio system according to the present invention includes the power control circuit that operates the power unit until the microcomputer boots up in response to the wake-up signal and stops the operation of the power source unit in the sleep mode, The leakage current can be greatly reduced.

도 1은 종래의 차량용 오디오 시스템의 일부 구성을 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 오디오 시스템의 개략적인 블록 구성도이다.
도 3은 도 2에 도시된 오디오 시스템의 일부 구성 요소들을 좀 더 상세히 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 오디오 시스템의 개략적인 블록 구성도이다.
도 5는 도 4에 도시된 오디오 시스템의 일부 구성 요소들을 좀 더 상세히 나타낸 도면이다.1 is a block diagram showing a part of a configuration of a conventional car audio system.
2 is a schematic block diagram of an audio system according to an embodiment of the present invention.
Figure 3 is a more detailed view of some of the components of the audio system shown in Figure 2;
4 is a schematic block diagram of an audio system according to another embodiment of the present invention.
Figure 5 is a more detailed view of some of the components of the audio system shown in Figure 4;

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limiting the scope of the invention to those skilled in the art It is provided to let you know completely.

도 2는 본 발명의 일실시예에 따른 오디오 시스템의 개략적인 블록 구성도이다. 도면의 간략화를 위해, 도 2에는 본 발명과 관련된 부분들만이 도시되고, 각 구성 요소들 간의 송수신 신호의 도시가 생략된다.2 is a schematic block diagram of an audio system according to an embodiment of the present invention. For the sake of simplicity, only the parts related to the present invention are shown in Fig. 2, and the illustration of the transmission / reception signals between the respective components is omitted.

오디오 시스템(100)은 전원부(102), 마이컴(micom)(103), 플래시(flash) 메모리(104), 전원 제어 회로(105), 웨이크-업(wake-up) 신호 검출 회로(106), 입력부(107), 오디오 재생부(108), 표시부(109), 튜너(tuner)부(110), 오디오 처리부(111), 및 스피커(112)를 포함한다.The audio system 100 includes a power supply 102, a micom 103, a flash memory 104, a power control circuit 105, a wake-up signal detection circuit 106, And includes an input unit 107, an audio playback unit 108, a display unit 109, a tuner unit 110, an audio processing unit 111, and a speaker 112.

전원부(102)는 다이오드(diode)(D11)를 통하여 차량의 배터리(101)로부터 수신되는 배터리 전압(VB)에 기초하여 내부 전압(VDD)을 생성한다. 전원부(102)는 내부 전압(VDD)을 마이컴(103) 및 플래시 메모리(104)에 동작 전원으로서 공급한다.The power supply unit 102 generates the internal voltage VDD based on the battery voltage VB received from the battery 101 of the vehicle through the diode D11. The power supply unit 102 supplies the internal voltage VDD to the microcomputer 103 and the flash memory 104 as operating power.

전원부(102)는 다이오드(D12)를 통하여 마이컴(103)으로부터 수신되는 제어 신호(CTL3)에 응답하여 슬립 모드(sleep mode)로 진입한다. 전원부(102)는 슬립 모드 시 동작을 정지한다. 그 결과, 마이컴(103) 및 플래시 메모리(104)에 내부 전압(VDD)이 공급되지 않는다.The power supply unit 102 enters the sleep mode in response to the control signal CTL3 received from the microcomputer 103 through the diode D12. The power supply unit 102 stops operation in the sleep mode. As a result, the internal voltage VDD is not supplied to the microcomputer 103 and the flash memory 104.

전원부(102)는 전원 제어 회로(105)로부터 수신되는 제어 신호(CTL1), 또는 마이컴(103)으로부터 수신되는 제어 신호(CTL2)에 응답하여 활성화되어, 내부 전압(VDD)의 생성 동작을 재실행한다.The power supply unit 102 is activated in response to the control signal CTL1 received from the power supply control circuit 105 or the control signal CTL2 received from the microcomputer 103 to re-execute the generation operation of the internal voltage VDD .

마이컴(103)은 슬립 모드에 진입할 때, 제어 신호(CTL3)를 다이오드(D12)를 통하여 전원부(102)에 출력한다. 마이컴(103)은 슬립 모드 시 동작을 정지한다. 마이컴(103)이 슬림 모드로 진입한 후, 전원부(102)가 다시 웨이크-업 되는 것을 방지하기 위해, 다이오드(D12)의 캐소드(cathode) 단자와 그라운드(ground) 사이에 다이오드(D12)에 병렬로 저항(R11)이 연결된다.When the microcomputer 103 enters the sleep mode, the microcomputer 103 outputs the control signal CTL3 to the power supply unit 102 via the diode D12. The microcomputer 103 stops its operation in the sleep mode. In order to prevent the power supply unit 102 from being woken up again after the microcomputer 103 enters the slim mode, the diode D12 is connected in parallel to the cathode terminal of the diode D12 and the ground. The resistor R11 is connected.

마이컴(103)은 웨이크-업 신호 검출회로(106)를 통하여, 적어도 하나의 웨이크-업 신호(WU1∼WUK 중 하나)(K는 자연수)의 로직 레벨을 인식하고, 그 인식 결과에 따라 활성화되어, 제어 신호(CTL2)를 다이오드(D12)를 통하여 전원부(102)에 출력한다. 마이컴(103)은 튜너부(110), 오디오 재생부(108), 오디오 처리부(111) 및 표시부(109)의 동작을 제어한다.The microcomputer 103 recognizes the logic level of at least one wake-up signal (one of WU1 to WUK) (K is a natural number) through the wake-up signal detection circuit 106 and is activated , And outputs the control signal CTL2 to the power supply unit 102 via the diode D12. The microcomputer 103 controls operations of the tuner unit 110, the audio playback unit 108, the audio processing unit 111, and the display unit 109. [

플래시 메모리(104)는 마이컴(103)의 제어에 의해 데이터의 독출 또는 기입 동작을 실행하고, 마이컴(103)의 동작과 관련한 데이터를 저장한다.The flash memory 104 executes data reading or writing operation under the control of the microcomputer 103 and stores data related to the operation of the microcomputer 103. [

전원 제어 회로(105)는 적어도 하나의 웨이크-업 신호(IGN 또는 WU1∼WUK 중 하나)에 응답하여, 다이오드(D13)를 통하여 설정된 시간 동안 제어 신호(CTL1)를 전원부(102)에 출력한다. 여기에서, 웨이크-업 신호(IGN)은 차량의 점화 스위치가 온 될 때 일시적으로 발생하는 펄스(pulse) 신호 형태의 점화 신호일 수 있다.The power supply control circuit 105 outputs the control signal CTL1 to the power supply unit 102 for a predetermined time through the diode D13 in response to at least one of the wake-up signals IGN or WU1 to WUK. Here, the wake-up signal IGN may be an ignition signal in the form of a pulse signal which is generated temporarily when the ignition switch of the vehicle is turned on.

전원 제어 회로(105)가 제어 신호(CTL1)를 설정된 시간 동안 출력하는 이유는, 마이컴(103)이 웨이크-업(즉, 활성화)되어 부팅(booting)되는데 시간이 걸리기 때문이다. 즉, 마이컴(103)이 부팅되어 제어 신호(CTL2)를 출력할 때까지의 시간 동안, 전원 제어 회로(105)가 제어 신호(CTL1)를 전원부(102)에 출력하여, 전원부(102)가 마이컴(103)에 내부 전압(VDD)을 공급할 수 있도록 한다.The reason why the power supply control circuit 105 outputs the control signal CTL1 for a predetermined time is because the microcomputer 103 takes time to wake up (i.e., activate) and boot. The power supply control circuit 105 outputs the control signal CTL1 to the power supply section 102 for a period of time until the microcomputer 103 is booted and outputs the control signal CTL2, (VDD) to the power supply line (103).

마이컴(103)의 부팅이 완료된 후에는 마이컴(103)이 하이 레벨의 제어 신호(CTL2)를 전원부(102)에 출력하여 전원부(102)의 동작을 제어하므로, 전원 제어 회로(105)는 제어 신호(CTL1)를 전원부(102)에 출력할 필요가 없다.After the microcomputer 103 completes booting, the microcomputer 103 outputs a high-level control signal CTL2 to the power supply unit 102 to control the operation of the power supply unit 102, (CTL1) need not be output to the power supply unit 102. [

마이컴(103)은 부팅 시, 포트(port)(즉, 웨이크-업 신호 입력 단자) 검사를 최우선으로 실행하여, 웨이크-업 신호의 소스(source)를 구별한다. 노이즈(noise)에 의한 오동작을 방지하기 위해, 마이컴(103)은 부팅 시 정상적인 웨이크-업 신호(WU1∼WUK 중 하나)를 감지하지 못할 경우 다시 로우 레벨의 제어 신호(CTL3)를 출력하여, 전원부(102)가 슬립 모드로 진입하도록 제어한다.The microcomputer 103 prioritizes checking of the port (i.e., wake-up signal input terminal) at boot time to distinguish the source of the wake-up signal. In order to prevent a malfunction due to noise, when the microcomputer 103 can not sense normal wake-up signals (one of WU1 to WUK) at boot-up, it outputs a low level control signal CTL3 again, (102) enters the sleep mode.

마이컴(103)은 부팅 시 정상적인 웨이크-업 신호(WU1∼WUK 중 하나)를 감지할 경우, 플래시 메모리(104)에 마지막으로 저장된 데이터(즉, 슬립 모드로 진입하기 직전의 마이컴(103)의 동작과 관련한 데이터)를 독출하여, 해당 데이터와 관련된 동작을 실행한다.When the microcomputer 103 detects a normal wake-up signal (one of WU1 to WUK) at the time of booting, the microcomputer 103 controls the operation of the microcomputer 103 immediately before entering the sleep mode , And executes an operation related to the data.

웨이크업 신호 검출회로(106)는 마이컴(103)의 웨이크-업 신호 입력 단자들과, 스위치들(SW1∼SWK)의 한쪽 단자들 사이에 연결되고, 스위치들(SW1∼SWK)의 다른 쪽 단자들은 그라운드(ground)에 접지된다.The wakeup signal detection circuit 106 is connected between the wake-up signal input terminals of the microcomputer 103 and one terminals of the switches SW1 to SWK, and the other terminals of the switches SW1 to SWK Are grounded to ground.

스위치들(SW1∼SWK)은 물리적인 스위치들로서, 입력부(107)에 포함되는 입력키들과 오디오 재생부(108)의 오디오 데크(deck)에 각각 결합된다. 스위치들(SW1∼SWK)은 입력키들 중 어느 하나가 눌리거나, 또는 오디오 데크에 기록 매체가 삽입될 때, 일시적으로 온된다. 스위치들(SW1∼SWK) 중 어느 하나가 온 될 때, 스위치들(SW1∼SWK) 중 어느 하나로부터 로우(low) 레벨의 펄스 신호 형태의 웨이크-업 신호(WU1∼WUK 중 하나)가 출력된다.The switches SW1 to SWK are physical switches and are respectively coupled to the input keys included in the input unit 107 and the audio decks of the audio playback unit 108, respectively. The switches SW1 to SWK are temporarily turned on when one of the input keys is pressed or the recording medium is inserted into the audio deck. Up signal (one of WU1 to WUK) in the form of a low-level pulse signal is outputted from any one of the switches SW1 to SWK when any one of the switches SW1 to SWK is turned on .

도 3은 도 2에 도시된 오디오 시스템의 일부 구성 요소들을 좀 더 상세히 나타낸 도면이다. 도 3에는 전원부(102), 전원 제어 회로(105), 및 웨이크-업 신호 검출회로(106)의 구성이 좀 더 상세히 도시된다.Figure 3 is a more detailed view of some of the components of the audio system shown in Figure 2; 3, the configurations of the power supply unit 102, the power supply control circuit 105, and the wake-up signal detection circuit 106 are shown in more detail.

전원부(102)는 제1 레귤레이터(regulator)(113)와 제2 레귤레이터(114)를 포함한다. 제1 레귤레이터(113)는 마이컴(103)으로부터 수신되는 제어 신호(CTL3)에 응답하여 슬립 모드로 진입한다. 제1 레귤레이터(113)는 제어 신호(CTL1 또는 CTL2)에 응답하여 활성화되어, 배터리 전압(VB)에 기초하여 제1 전압(VD)을 생성한다. 제2 레귤레이터(114)는 제1 전압(VD)에 기초하여 내부 전압(VDD)을 생성한다. 제1 전압(VD)은 예를 들어, 5V일 수 있고, 내부 전압(VDD)은 예를 들어, 3.3V일 수 있다.The power supply unit 102 includes a first regulator 113 and a second regulator 114. The first regulator 113 enters the sleep mode in response to the control signal CTL3 received from the microcomputer 103. [ The first regulator 113 is activated in response to the control signal CTL1 or CTL2 to generate the first voltage VD based on the battery voltage VB. The second regulator 114 generates the internal voltage VDD based on the first voltage VD. The first voltage VD may be, for example, 5V and the internal voltage VDD may be, for example, 3.3V.

전원 제어 회로(105)는 스위칭 제어부(115)와 스위칭 회로(Q1)를 포함한다.The power supply control circuit 105 includes a switching control unit 115 and a switching circuit Q1.

스위칭 제어부(115)는 적어도 하나의 웨이크-업 신호(IGN 또는 WU1∼WUK 중 하나)에 응답하여, 설정된 시간 동안 제1 로직 레벨의 스위칭 제어 신호(SCTL1)를 출력한 후, 제2 로직 레벨의 스위칭 제어 신호(SCTL2)를 출력한다. 스위칭 회로(Q1)는 스위칭 제어 신호(SCTL1)에 응답하여 턴 온되어, 배터리 전압 레벨의 제어 신호(CTL1)를 다이오드(D13)를 통하여 제1 레귤레이터(113)에 출력한다. 또, 스위칭 회로(Q1)는 스위칭 제어 신호(SCTL2)에 응답하여 턴 오프된다.The switching control unit 115 outputs the switching control signal SCTL1 of the first logic level for a set time in response to at least one of the wake-up signals IGN or WU1 to WUK, And outputs the switching control signal SCTL2. The switching circuit Q1 is turned on in response to the switching control signal SCTL1 and outputs the control signal CTL1 of the battery voltage level to the first regulator 113 via the diode D13. In addition, the switching circuit Q1 is turned off in response to the switching control signal SCTL2.

스위칭 회로(Q1)는 예를 들어, PNP 타입의 바이폴라(bipolar) 트랜지스터(Q1)로서 구현될 수 있다. PNP 트랜지스터(Q1)의 컬렉터(collector)는 노드(N1)에 연결되고, PNP 트랜지스터(Q1)의 베이스(base)는 노드(N2)에 연결된다. PNP 트랜지스터(Q1)의 이미터(emitter)는 다이오드(D13)의 에노드(anode)에 연결된다.The switching circuit Q1 may be implemented as, for example, a bipolar transistor Q1 of the PNP type. The collector of the PNP transistor Q1 is connected to the node N1 and the base of the PNP transistor Q1 is connected to the node N2. The emitter of the PNP transistor Q1 is connected to the anode of the diode D13.

스위칭 제어부(115)는 저항(R12, R13), NPN 타입의 바이폴라 트랜지스터(Q2), 캐패시터(C), 및 다이오드(DF1∼DFK)를 포함할 수 있다. 저항(R12)은 노드(N1)와 노드(N2) 사이에 연결된다. 저항(R13)은 노드(N2)와 노드(N3) 사이에 연결된다.The switching control unit 115 may include resistors R12 and R13, a bipolar transistor Q2 of an NPN type, a capacitor C, and diodes DF1 to DFK. The resistor R12 is connected between the node N1 and the node N2. The resistor R13 is connected between the node N2 and the node N3.

NPN 트랜지스터(Q2)의 이미터는 노드(N3)에 연결되고, 그 컬렉터는 그라운드에 접지되고, 그 베이스에는 웨이크-업 신호(IGN)(즉, 점화 신호)가 입력된다.The emitter of the NPN transistor Q2 is connected to the node N3 and the collector of the NPN transistor Q2 is grounded and the base thereof is input with the wake-up signal IGN (i.e., the ignition signal).

캐패시터(C)는 노드(N3)와 그라운드 사이에 연결되고, 다이오드(DF1∼DFK)는 노드(N3)와 스위치들(SW1∼SWK)의 한쪽 단자들 사이에 각각 연결된다.The capacitor C is connected between the node N3 and the ground and the diodes DF1 to DFK are connected between the node N3 and one terminals of the switches SW1 to SWK respectively.

웨이크-업 신호(IGN)가 하이(high) 레벨의 펄스 신호 형태로 NPN 트랜지스터(Q2)의 베이스에 입력될 때, NPN 트랜지스터(Q2)가 일시적으로 턴 온되어, 캐패시터(C)의 방전 루프(loop)를 형성한다. 캐패시터(C)가 방전 루프를 통하여 방전됨에 따라, 노드(N2)에는 로우 레벨의 스위칭 제어 신호(SCTL1)가 출력되고, 스위칭 제어 신호(SCTL1)에 응답하여, PNP 트랜지스터(Q1)가 턴 온되어, PNP 트랜지스터(Q1)의 이미터로부터 배터리 전압(VB) 레벨의 제어 신호(CTL1)가 출력된다.When the wake-up signal IGN is input to the base of the NPN transistor Q2 in the form of a pulse signal of a high level, the NPN transistor Q2 is temporarily turned on and the discharging loop of the capacitor C loop. As the capacitor C is discharged through the discharge loop, a low level switching control signal SCTL1 is outputted to the node N2, and the PNP transistor Q1 is turned on in response to the switching control signal SCTL1 , And the control signal CTL1 of the battery voltage (VB) level is outputted from the emitter of the PNP transistor (Q1).

또, 입력키들 중 어느 하나가 눌리거나, 또는 오디오 데크에 기록 매체가 삽입될 때, 스위치들(SW1∼SWK) 중 어느 하나가 온 된다. 그 결과, 다이오드(DF1∼DFK 중 하나)가 스위치(SW1∼SWK 중 하나)에 의해 일시적으로 그라운드에 연결되어, 캐패시터(C)의 방전 루프를 형성한다. 이때, 스위치(SW1∼SWK 중 하나)의 한쪽 단자에서는 로우 레벨의 펄스 신호 형태의 웨이크-업 신호(WU1∼WUK 중 하나)가 출력되는 것과 같은 결과가 초래된다. 캐패시터(C)가 방전 루프를 통하여 방전됨에 따라, 상술한 것과 유사하게, PNP 트랜지스터(Q1)의 이미터로부터 배터리 전압(VB) 레벨의 제어 신호(CTL1)가 출력된다.When either one of the input keys is pressed or the recording medium is inserted into the audio deck, any one of the switches SW1 to SWK is turned on. As a result, the diodes (one of DF1 to DFK) are temporarily connected to the ground by the switches SW1 to SWK to form a discharge loop of the capacitor C. At this time, one of the switches SW1 to SWK has the same result as that of the wake-up signal (one of WU1 to WUK) in the form of a low-level pulse signal. As the capacitor C is discharged through the discharge loop, a control signal CTL1 of the battery voltage (VB) level is outputted from the emitter of the PNP transistor Q1 similarly to the above.

결국, 웨이크-업 신호(IGN, 또는 WU1∼WUK 중 하나)가 전원 제어 회로(105)에 입력될 때, 캐패시터(C)가 방전하여, PNP 트랜지스터(Q1)가 턴 온된다.As a result, when the wake-up signal IGN or WU1 to WUK is input to the power supply control circuit 105, the capacitor C is discharged and the PNP transistor Q1 is turned on.

캐패시터(C)는 방전된 후, 저항(R12, R13)을 통하여 수신되는 배터리 전압(VB)에 의해 충전된다. 이때, 전류 제한용 저항(R13)에 의해, 캐패시터(C)의 충전 속도가 지연된다. 예를 들어, 저항(R13)과 캐패시터(C)에 의한 시정수(τ) 값에 기초하여 캐패시터(C)의 충전 지연 시간이 대략 200㎳로 설정될 수 있다.After the capacitor C is discharged, it is charged by the battery voltage VB received through the resistors R12 and R13. At this time, the charging speed of the capacitor C is delayed by the current limiting resistor R13. For example, the charge delay time of the capacitor C may be set to approximately 200 ms based on the time constant? By the resistor R13 and the capacitor C. [

캐패시터(C)의 충전 속도가 지연됨에 따라, 하이 레벨의 스위칭 제어 신호(SCTL2)가 노드(N2)에 출력되는 시간도 지연된다. 그 결과, PNP 트랜지스터(Q1)가 스위칭 제어 신호(SCTL2)에 응답하여 턴 오프되는 시점도 지연된다.As the charging speed of the capacitor C is delayed, the time at which the switching control signal SCTL2 of high level is outputted to the node N2 is also delayed. As a result, the timing at which the PNP transistor Q1 is turned off in response to the switching control signal SCTL2 is also delayed.

웨이크-업 신호 검출회로(106)는 저항들(RS1∼RSK)과 다이오드들(DS1∼DSK)을 포함한다. 저항들(RS1∼RSK)은 제2 레귤레이터(114)의 출력과 마이컴(103)의 웨이크-업 신호 입력 단자들 사이에 병렬로 연결된다. 다이오드들(DS1∼DSK)은 마이컴(103)의 웨이크-업 신호 입력 단자들과 스위치들(SW1∼SWK)의 한쪽 단자들 사이에 각각 연결된다. 스위치들(SW1∼SWK) 중 어느 하나가 온 될 때, 다이오드(DF1∼DFK 중 하나)가 스위치(SW1∼SWK 중 하나)에 의해 일시적으로 그라운드에 연결된다.The wake-up signal detection circuit 106 includes resistors RS1 to RSK and diodes DS1 to DSK. The resistors RS1 to RSK are connected in parallel between the output of the second regulator 114 and the wake-up signal input terminals of the microcomputer 103. [ The diodes DS1 to DSK are connected between the wake-up signal input terminals of the microcomputer 103 and one terminals of the switches SW1 to SWK, respectively. When one of the switches SW1 to SWK is turned on, one of the diodes DF1 to DFK is temporarily connected to the ground by the switches SW1 to SWK.

도 4는 본 발명의 다른 실시예에 따른 오디오 시스템의 개략적인 블록 구성도이다. 도 4에 도시된 오디오 시스템(200)의 구성 및 구체적인 동작 설명은, 한 가지 차이점을 제외하고, 도 2를 참고하여 상술한 오디오 시스템(100)과 동일하다. 따라서, 설명의 중복을 피하기 위해, 본 실시예에서는 오디오 시스템들(200, 100) 간의 차이점을 중심으로 설명하기로 한다.4 is a schematic block diagram of an audio system according to another embodiment of the present invention. The configuration and specific operation of the audio system 200 shown in FIG. 4 is the same as the audio system 100 described above with reference to FIG. 2, except for one difference. Therefore, in order to avoid duplication of description, the difference between the audio systems 200 and 100 will be mainly described in the present embodiment.

오디오 시스템들(200, 100)의 차이점은, 오디오 시스템(200)의 전원 제어 회로(210)가 웨이크-업 신호(CAN, 또는 WU1∼WUK 중 하나)에 응답하여, 제어 신호(CTL1)를 전원부(102)에 출력하고, 마이컴(103)으로부터 수신되는 정지 신호(STP)에 응답하여, 제어 신호(CTL1)의 출력을 정지하는 것이다. 도 5에는, 전원 제어 회로(210)의 구체적인 구성이 도시되어 있다.The difference between the audio systems 200 and 100 is that the power supply control circuit 210 of the audio system 200 responds to the wake-up signal (either CAN or WU1 to WUK) And outputs the control signal CTL1 in response to the stop signal STP received from the microcomputer 103. [ 5 shows a specific configuration of the power supply control circuit 210. As shown in Fig.

전원 제어 회로(210)는 CAN(Controller Area Network) 트랜시버(transceiver)(211)를 포함한다. CAN 트랜시버(211)는 웨이크-업 신호(CAN, 또는 WU1∼WUK 중 하나)에 응답하여 제어 신호(CTL1)를 전원부(102)의 제1 레귤레이터(113)에 출력한다. CAN 트랜시버(211)는 마이컴(103)과 통신하고, 마이컴(103)으로부터 수신되는 정지 신호(STP)에 응답하여 제어 신호(CTL1)의 출력 동작을 정지한다.The power supply control circuit 210 includes a CAN (Controller Area Network) transceiver 211. The CAN transceiver 211 outputs the control signal CTL1 to the first regulator 113 of the power supply unit 102 in response to the wake-up signal CAN (or one of WU1 to WUK). The CAN transceiver 211 communicates with the microcomputer 103 and stops the output operation of the control signal CTL1 in response to the stop signal STP received from the microcomputer 103. [

전원 제어 회로(210)는 저항들(R21, R22)과 다이오드들(DT1∼DTK)을 더 포함할 수 있다. 저항(R21)은 노드(N5)와 노드(N6) 사이에 연결되고, 저항(R22)은 노드(N6)와 CAN 트랜시버(211)의 단자(T3) 사이에 연결된다. CAN 트랜시버(211)의 단자(T1)에는 배터리 전압(VB)이 입력된다. CAN 트랜시버(211)의 단자(T2)는 CAN 통신 라인(212)에 연결된다. The power supply control circuit 210 may further include resistors R21 and R22 and diodes DT1 to DTK. The resistor R21 is connected between the node N5 and the node N6 and the resistor R22 is connected between the node N6 and the terminal T3 of the CAN transceiver 211. [ The battery voltage VB is input to the terminal Tl of the CAN transceiver 211. The terminal T2 of the CAN transceiver 211 is connected to the CAN communication line 212.

다이오드들(DT1∼DTK)은 스위치들(SW1∼SWK)의 한쪽 단자들과 노드(N6) 사이에 각각 병렬로 연결된다. 스위치(SW1∼SWK 중 어느 하나)가 온 될 때, 다이오드(DF1∼DFK 중 하나)가 스위치(SW1∼SWK 중 하나)에 의해 일시적으로 그라운드에 연결된다. 그 결과, CAN 트랜시버(211)가 웨이크-업(즉, 활성화)되어, 단자(T4)를 통하여 제어 신호(CTL1)를 출력한다. CAN 트랜시버(211)는 단자(T5)에 입력되는 정지 신호(STP)에 응답하여, 제어 신호(CTL1)의 출력 동작을 정지한다.The diodes DT1 to DTK are connected in parallel between one terminal of the switches SW1 to SWK and the node N6, respectively. When one of the switches SW1 to SWK is turned on, one of the diodes DF1 to DFK is temporarily connected to the ground by the switches SW1 to SWK. As a result, the CAN transceiver 211 wakes up (i.e., is activated) and outputs the control signal CTL1 through the terminal T4. The CAN transceiver 211 stops the output operation of the control signal CTL1 in response to the stop signal STP input to the terminal T5.

마이컴(103)은 로우 펄스 신호 형태의 웨이크-업 신호(WU1∼WUK 중 하나)에 응답하여 웨이크-업(즉, 활성화) 되어, 제어 신호(CTL1)를 다이오드(D12)를 통하여 제1 레귤레이터(113)에 출력하고, 정지 신호(STP)를 CAN 트랜시버(211)에 출력한다.The microcomputer 103 is woken up (that is, activated) in response to the wake-up signal WU1 to WUK in the form of a low-pulse signal and supplies the control signal CTL1 to the first regulator 113, and outputs the stop signal STP to the CAN transceiver 211. [

상술한 것과 같이, 오디오 시스템(100 또는 200)이 슬립 모드일 때, 전원부(102)가 동작을 정지하므로, 전원부(102)와 플래시 메모리(104)에 의한 누설 전류가 발생하지 않는다. 또한, 오디오 시스템(100 또는 200)이 슬립 모드일 때에는 마이컴(103)과 전원부(102)를 웨이크-업 시키는데 필요한 최소한의 회로(즉, 전원 제어 회로(105 또는 210))에만 배터리 전압(VB)이 공급되므로, 오디오 시스템(100 또는 200)의 누설 전류(즉, 암(dark) 전류)의 양을 획기적으로 줄일 수 있다. 따라서, 오디오 시스템(100 또는 200)은 최근 OEM 방식의 차량 생산 과정에서 요구되고 있는 0.1㎃ 이하의 누설 전류 조건을 만족할 수 있다.As described above, when the audio system 100 or 200 is in the sleep mode, the power supply unit 102 stops operating, so that leakage current caused by the power supply unit 102 and the flash memory 104 does not occur. When the audio system 100 or 200 is in the sleep mode, only the battery voltage VB is supplied to the minimum circuit (i.e., the power control circuit 105 or 210) necessary for waking up the microcomputer 103 and the power supply unit 102. [ The amount of leakage current (i.e., dark current) of the audio system 100 or 200 can be drastically reduced. Accordingly, the audio system 100 or 200 can satisfy the leakage current condition of 0.1 mA or less required in the OEM production process.

상기한 실시 예들은 본 발명을 설명하기 위한 것으로서 본 발명이 이들 실시 예에 국한되는 것은 아니며, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한, 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.The embodiments described above are for illustrating the present invention and the present invention is not limited to these embodiments, and various embodiments are possible within the scope of the present invention. Also, although not illustrated, equivalent means are also incorporated into the present invention as such. Therefore, the true scope of protection of the present invention should be defined by the following claims.

100, 200: 오디오 시스템 101: 배터리
102: 전원부 103: 마이컴
104: 플래시 메모리 105, 210: 전원 제어 회로
106: 웨이크-업 신호 검출회로 107: 입력부
108: 오디오 재생부 109: 표시부
110: 튜너부 111: 오디오 처리부
112: 스피커 113: 제1 레귤레이터
114: 제2 레귤레이터 115: 스위칭 제어부
211: CAN 트랜시버100, 200: audio system 101: battery
102: power supply unit 103:
104: flash memory 105, 210: power supply control circuit
106: Wake-up signal detection circuit 107:
108: Audio playback unit 109:
110: tuner unit 111: audio processing unit
112: speaker 113: first regulator
114: second regulator 115: switching control section
211: CAN transceiver

Claims (7)

오디오 시스템에 있어서,
적어도 하나의 웨이크-업 신호에 응답하여, 설정된 시간 동안 제1 제어 신호를 출력하는 전원 제어 회로;
슬립 모드(sleep) 시 동작을 정지하고, 웨이크-업 신호 검출회로를 통하여, 상기 적어도 하나의 웨이크-업 신호의 로직 레벨을 인식하고, 그 인식 결과에 따라 활성화되어, 제2 제어 신호를 출력하는 마이컴;
상기 마이컴의 제어에 의해 데이터의 독출 또는 기입 동작을 실행하고, 상기 마이컴의 동작과 관련한 데이터를 저장하는 플래시(flash) 메모리; 및
슬립 모드 시 동작을 정지하고, 상기 제1 또는 제2 제어 신호에 응답하여 활성화되어, 배터리 전압에 기초하여 내부 전압을 생성하고, 상기 내부 전압을 상기 마이컴 및 상기 플래시 메모리에 동작 전원으로서 공급하는 전원부를 포함하되,
상기 전원부는,
상기 마이컴으로부터 수신되는 제3 제어 신호에 응답하여 상기 슬립 모드로 진입하고, 상기 제1 또는 제2 제어 신호에 응답하여 활성화되어, 상기 배터리 전압에 기초하여 제1 전압을 생성하는 제1 레귤레이터(regulator); 및
상기 제1 전압에 기초하여 상기 내부 전압을 생성하는 제2 레귤레이터를 포함하는 오디오 시스템.In an audio system,
A power supply control circuit for outputting a first control signal for a set time in response to at least one wake-up signal;
Up signal, recognizes the logic level of the at least one wake-up signal through the wake-up signal detection circuit, activates according to the recognition result, and outputs the second control signal A microcomputer;
A flash memory for reading or writing data under the control of the microcomputer and storing data related to the operation of the microcomputer; And
A power supply unit for stopping the operation in the sleep mode and being activated in response to the first or second control signal to generate an internal voltage based on the battery voltage and supplying the internal voltage to the microcomputer and the flash memory as operating power, , ≪ / RTI &
The power supply unit,
A first regulator that enters the sleep mode in response to a third control signal received from the microcomputer and is activated in response to the first or second control signal to generate a first voltage based on the battery voltage; ); And
And a second regulator that generates the internal voltage based on the first voltage. 제1항에 있어서,
상기 마이컴은, 상기 오디오 시스템에 포함되는 튜너부, 오디오 재생부, 오디오 처리부 및 표시부의 동작을 제어하는 오디오 시스템.The method according to claim 1,
The microcomputer controls operations of a tuner unit, an audio reproducing unit, an audio processing unit, and a display unit included in the audio system. 삭제delete 제1항에 있어서, 상기 전원 제어 회로는,
상기 적어도 하나의 웨이크-업 신호에 응답하여, 상기 설정된 시간 동안 제1 로직 레벨의 스위칭 제어 신호를 출력한 후, 제2 로직 레벨의 스위칭 제어 신호를 출력하는 스위칭 제어부; 및
상기 제1 로직 레벨의 스위칭 제어 신호에 응답하여 턴 온되어, 배터리 전압 레벨의 상기 제1 제어 신호를 상기 제1 레귤레이터에 출력하고, 상기 제2 로직 레벨의 스위칭 제어 신호에 응답하여 턴 오프되는 스위칭 회로를 포함하는 오디오 시스템.The power supply control circuit according to claim 1,
A switching control unit for outputting a switching control signal of a first logic level during the set time and outputting a switching control signal of a second logic level in response to the at least one wake-up signal; And
And a second logic level switching control signal responsive to the first logic level switching control signal to output the first control signal of the battery voltage level to the first regulator, An audio system comprising a circuit. 제2항에 있어서,
상기 적어도 하나의 웨이크-업 신호는, 상기 오디오 시스템에 포함되는 입력부의 입력키들 중 어느 하나가 눌리거나, 또는 상기 오디오 재생부의 오디오 데크(deck)에 기록 매체가 삽입될 때 일시적으로 온되는 스위치에 의해 출력되는 펄스 신호이고,
상기 스위치의 제1 단자는 접지되고,
상기 웨이크-업 신호 검출회로는, 상기 마이컴의 웨이크-업 신호 입력 단자와 상기 스위치의 제2 단자 사이에 연결되는 오디오 시스템.3. The method of claim 2,
The at least one wake-up signal may be a switch that is temporarily turned on when any one of input keys of an input unit included in the audio system is pressed or a recording medium is inserted into an audio deck of the audio playback unit And a pulse signal
The first terminal of the switch is grounded,
Wherein the wake-up signal detection circuit is connected between a wake-up signal input terminal of the microcomputer and a second terminal of the switch. 오디오 시스템에 있어서,
적어도 하나의 웨이크-업 신호에 응답하여 제1 제어 신호를 출력하고, 정지 신호에 응답하여 상기 제1 제어 신호의 출력을 정지하는 전원 제어 회로;
슬립 모드 시 동작을 정지하고, 웨이크-업 신호 검출회로를 통하여, 상기 적어도 하나의 웨이크-업 신호의 로직 레벨을 인식하고, 그 인식 결과에 따라 활성화되어, 제2 제어 신호 및 상기 정지 신호를 출력하는 마이컴;
상기 마이컴의 제어에 의해 데이터의 독출 또는 기입 동작을 실행하고, 상기 마이컴의 동작과 관련한 데이터를 저장하는 플래시 메모리; 및
슬립 모드 시 동작을 정지하고, 상기 제1 또는 제2 제어 신호에 응답하여 활성화되어, 배터리 전압에 기초하여 내부 전압을 생성하고, 상기 내부 전압을 상기 마이컴 및 상기 플래시 메모리에 동작 전원으로서 공급하는 전원부를 포함하되,
상기 전원 제어 회로는,
상기 적어도 하나의 웨이크-업 신호에 응답하여 상기 제1 제어 신호를 상기 전원부에 출력하고, 상기 정지 신호에 응답하여 상기 제1 제어 신호의 출력을 정지하는 CAN(Controller Area Network) 트랜시버(transceiver)를 포함하는 오디오 시스템.

In an audio system,
A power control circuit which outputs a first control signal in response to at least one wake-up signal and stops outputting the first control signal in response to a stop signal;
Up signal, recognizes the logic level of the at least one wake-up signal via the wake-up signal detection circuit, activates in accordance with the recognition result, and outputs the second control signal and the stop signal A microcomputer;
A flash memory for executing a data reading or writing operation under the control of the microcomputer and storing data related to the operation of the microcomputer; And
A power supply unit for stopping the operation in the sleep mode and being activated in response to the first or second control signal to generate an internal voltage based on the battery voltage and supplying the internal voltage to the microcomputer and the flash memory as operating power, , ≪ / RTI &
The power supply control circuit includes:
A CAN (Controller Area Network) transceiver for outputting the first control signal to the power source in response to the at least one wake-up signal and for stopping the output of the first control signal in response to the stop signal Included audio system.

삭제delete
KR1020100081302A 2010-08-23 2010-08-23 Audio system with a power source control circuit for reducing stanby power in sleep mode Active KR101659627B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100081302A KR101659627B1 (en) 2010-08-23 2010-08-23 Audio system with a power source control circuit for reducing stanby power in sleep mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100081302A KR101659627B1 (en) 2010-08-23 2010-08-23 Audio system with a power source control circuit for reducing stanby power in sleep mode

Publications (2)

Publication Number Publication Date
KR20120021928A KR20120021928A (en) 2012-03-09
KR101659627B1 true KR101659627B1 (en) 2016-09-23

Family

ID=46130153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100081302A Active KR101659627B1 (en) 2010-08-23 2010-08-23 Audio system with a power source control circuit for reducing stanby power in sleep mode

Country Status (1)

Country Link
KR (1) KR101659627B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200052653A (en) 2018-11-07 2020-05-15 현대오트론 주식회사 Controller for vehicle and operating method thereof
KR20220000754A (en) * 2020-06-26 2022-01-04 삼성전자주식회사 Receiver for cancelling common mode offset and cross talk

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120020B1 (en) * 2007-02-26 2012-03-28 삼성전자주식회사 Method and apparatus for controlling a portable audio device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200052653A (en) 2018-11-07 2020-05-15 현대오트론 주식회사 Controller for vehicle and operating method thereof
KR20220000754A (en) * 2020-06-26 2022-01-04 삼성전자주식회사 Receiver for cancelling common mode offset and cross talk
KR102738398B1 (en) 2020-06-26 2024-12-04 삼성전자주식회사 Receiver for cancelling common mode offset and cross talk

Also Published As

Publication number Publication date
KR20120021928A (en) 2012-03-09

Similar Documents

Publication Publication Date Title
US7987376B2 (en) Power supply controller configured to supply power to external device and modules of computer system according to the selected power supply mode
US9946332B2 (en) Semiconductor device with power on reset circuitry
US9471140B2 (en) Valid context status retention in processor power mode management
US20080010478A1 (en) Card device
KR20050100639A (en) Method and apparatus for controlling a data processing system during debug
US20020003740A1 (en) System for automatic generation of suitable voltage source on motherboard
US9880610B2 (en) Power supplying method, power supplying system, and electronic device
US11157290B2 (en) Method and circuit for waking up I2C device
CN113453108B (en) Wireless earphone, wireless earphone system and wireless earphone shutdown method
KR100391879B1 (en) Data processing circuit having a waiting mode
CN107290650B (en) BIST logic circuit, low-power-consumption chip, memory testing method and electronic equipment
US20110082958A1 (en) Micro Controller Unit (MCU) Capable of Increasing Data Retention Time and Method of Driving the MCU
KR101659627B1 (en) Audio system with a power source control circuit for reducing stanby power in sleep mode
US9086869B2 (en) Processing system and power control device thereof
US20130318368A1 (en) Power management system and method for server
US20130222285A1 (en) Mobile terminal and method for operating based on a touch input
CN110673691B (en) Electronic system, sensing circuit and sensing method
CN104678839A (en) Semiconductor circuit
JP2001256790A (en) Detecting circuit for low power source voltage
US8513979B2 (en) Integrated circuit and related controlling method
CN112394804A (en) Power supply regulation and control device, computer system and related power supply regulation and control method thereof
US20140365806A1 (en) Peripheral apparatus and control method thereof
US20130166929A1 (en) Power supply system for memory modules
US6990033B2 (en) Buffer device for a clock enable signal used in a memory device
US9753515B2 (en) Anti-deadlock circuit for voltage regulator and associated power system

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10