[go: up one dir, main page]

KR101659738B1 - 발광 소자 제조방법 - Google Patents

발광 소자 제조방법 Download PDF

Info

Publication number
KR101659738B1
KR101659738B1 KR1020100065976A KR20100065976A KR101659738B1 KR 101659738 B1 KR101659738 B1 KR 101659738B1 KR 1020100065976 A KR1020100065976 A KR 1020100065976A KR 20100065976 A KR20100065976 A KR 20100065976A KR 101659738 B1 KR101659738 B1 KR 101659738B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100065976A
Other languages
English (en)
Other versions
KR20120005298A (ko
Inventor
손효근
정명훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100065976A priority Critical patent/KR101659738B1/ko
Priority to US13/178,171 priority patent/US8405093B2/en
Priority to CN201110197898.2A priority patent/CN102315349B/zh
Priority to EP11173189.9A priority patent/EP2405496A3/en
Publication of KR20120005298A publication Critical patent/KR20120005298A/ko
Application granted granted Critical
Publication of KR101659738B1 publication Critical patent/KR101659738B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는 지지기판, 지지기판 위에 반사막, 반사막 위에 제1 도전성 반도체층, 제1 도전성 반도체층 위에 활성층, 활성층 위에 제2 도전성 반도체층 및 제1 도전성 반도체층 위에 제1 전극패드를 포함하고, 제1 도전성 반도체층은 활성층을 향하는 상면과 지지기판을 향하는 하면을 포함하고, 상면은 노출된 영역을 포함하며, 제1 전극패드는 상면의 노출된 영역에 배치된다. 이에 의해, 휘도가 향상되며, 적층되는 반도체층의 결정결함이 감소 되어 발광 소자의 효율이 향상될 수 있다.

Description

발광 소자 제조방법{ Light emitting device fabrication method}
실시예는 반사층을 구비한 발광 소자 및 이의 제조방법에 관한 것이다.
LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다. 또한, 일반적으로 사파이어 기판 등의 이종 기판상에 성장되는 GaN 등의 반도체층은 이종 기판과의 격자 부정합으로 인하여 많은 결정 결함을 가지고 있으며, 이러한 결함은 발광 소자의 신뢰성에 악영향을 미치고, 빛을 흡수하여 발광 소자의 휘도를 감소시킬 수 있다.
결정결함이 감소되고, 휘도가 향상되는 발광 소자 및 그 제조방법을 제공함에 있다.
실시예에 따른 발광 소자는 지지기판, 지지기판 위에 반사막, 반사막 위에 제1 도전성 반도체층, 제1 도전성 반도체층 위에 활성층, 활성층 위에 제2 도전성 반도체층 및 제1 도전성 반도체층 위에 제1 전극패드를 포함하고, 제1 도전성 반도체층은 활성층을 향하는 상면과 지지기판을 향하는 하면을 포함하고, 상면은 노출된 영역을 포함하며, 제1 전극패드는 상면의 노출된 영역에 배치된다.
또한, 제1 도전성 반도체층은 n형 반도체층이며, 제1 n형 반도체층과 제1 n형 반도체층 상의 제2 n형 반도체층을 포함한다.
또한, 제2 n형 반도체층과 접하는 제1 n형 반도체층의 상면은 n-phase이다.
또한, 실시예에 따른 발광 소자 제조방법은, 기판상에 제1 n형 반도체층을 형성하는 단계, 제1 n형 반도체층 상에 반사막을 형성하는 단계, 반사막 상에 지지기판을 형성하는 단계, 제1 n형 반도체층 하부의 기판을 제거하는 단계, 제1 n형 반도체층의 n-phase면 상에 제2 n형 반도체층을 성장시키는 단계; 제2 n형 반도체층 상에 활성층을 형성하는 단계; 및 활성층 상에 제2 도전성 반도체층을 형성하는 단계를 포함한다.
또한, 기판을 제거하는 단계 후, 제1 n형 반도체층을 에칭하는 단계를 더 포함한다.
실시예의 발광 소자는 반사막을 포함하여 휘도가 향상되고, 반도체층의 결정결함이 감소 되어 발광 소자의 효율이 향상될 수 있다.
도 1은 실시예에 따른 발광 소자의 구조를 도시한 단면도이다.
도 2 내지 도 6는 도 1의 발광 소자의 제조방법을 도시한 도이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하에서는 도면을 참조하여 실시예를 보다 상세하게 설명한다.
도 1은 실시예에 따른 발광 소자의 구조를 도시한 단면도이다.
도 1을 참조하면, 발광 소자(100)는 지지기판(140), 지지기판(140) 위에 형성된 반사막(130), 반사막(130) 위에 위치하는 발광 구조물(101)을 포함할 수 있다.
지지기판(140)은 사파이어(Al2O3) 또는 실리콘(Si) 웨이퍼로 형성될 수 있다. 뿐만 아니라 지지기판(140)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수도 있다. 지지기판(140)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
즉, 지지기판(140)은 예를 들어 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈룸(Ta), 은(Ag), 백금(Pt), 크롬(Cr) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.
지지기판(140)은 발광 소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광 소자(100)의 열적 안정성을 향상시킬 수 있다.
반사막(130)은 발광 구조물(101)의 활성층(160)에서 발생한 광 중 일부가 지지기판(140)으로 향하는 경우, 이를 반사하여 발광 소자(100)의 광 추출효율을 향상시킬 수 있다. 따라서 반사막(130)은 은(Ag), 니켈(Ni), 크롬(Cr), 은(Au), 알루미늄(Al), 백금(Pt), 로듐(Rh) 등의 광반사도가 높은 재질로 형성할 수 있다. 또한, 반사막(130)은 발광 소자(100)의 제조과정 중 1000℃ 이상의 고온 분위기에서 안정화된 상태를 유지하도록 하기 위해 산화금속으로 형성할 수도 있다.
한편, 지지기판(140)과 반사막(130)은 접착층(150)에 의해 부착될 수 있다. 접착층(150) 역시 1000℃ 이상의 고온 분위기에서 접착성이 유지되고 용융되지 않도록 고온용 폴리머 접착체를 사용할 수 있다. 고온용 폴리머 접착제로는 공지된 어떠한 접착제를 사용할 수 있다.
반사막(130) 상에는 발광구조물(101)이 위치할 수 있다. 발광구조물(101)은 적어도 순차적으로 적층된 제1 도전성 반도체층(120), 활성층(160) 및 제2 도전성 반도체층(170)을 포함할 수 있다.
우선, 제1 도전성 반도체층(120)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 GaN층, AlGaN층, InGAN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트가 도핑될 수 있다.
한편, 제1 도전성 반도체층(120)이 n형 반도체층으로 구현되는 경우, 제1 도전성 반도체층(120)은 제1 n형 반도체층(121)과 제1 n형 반도체층(121) 상에 형성되는 제2 n형 반도체층(122)을 포함할 수 있다.
제1 n형 반도체층(121)과 제2 n형 반도체층(122)은 동일한 조성을 가질 수 있으며, 후술하는 바와 같이 제2 n형 반도체층(122)은 제1 n형 반도체층(121) 상에서 재성장되어 형성될 수 있다.
이때, 제2 n형 반도체층(122)과 접하는 제1 n형 반도체층(121)의 상면은 n-phase의 구성을 가질 수 있어, 재성장되는 제2 n형 반도체층(122)은 감소된 결정 결함을 갖고, 양질의 결정 품질을 나타낼 수 있다.
제1 도전성 반도체층(120) 상에는 활성층(160)이 형성될 수 있다.
활성층(160)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(160)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다.
따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
활성층(160) 상에는 제2 도전성 반도체층(170)이 형성될 수 있다.
제2 도전성 반도체층(170)은 p형 반도체층으로 구현되어, 활성층(160)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상술한 제1 도전성 반도체층(120), 활성층(160) 및 제2 도전성 반도체층(170)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상술한 실시 예와는 달리 제1 도전성 반도체층(120)이 p형 반도체층으로 구현되고, 제2 도전성 반도체층(170)이 n형 반도체층으로 구현될 수 있으며, 제2 도전성 반도체층(170) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
다시 도 1을 참조하면, 제2 도전성 반도체층(170) 상에는 투광성전극층(180)이 형성될 수 있으며, 투광성전극층(180)의 외측 일면는 니켈(Ni) 등으로 이루어진 제2 전극패드(172)가 형성될 수 있다.
투광성전극층(180)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성되어 활성층(160)에서 발생한 광을 외부로 발산할 수 있다. 또한, 제2 도전성 반도체층(170)의 외측 일면 전체에 형성됨으로써, 전류군집현상을 방지할 수 있다.
한편, 메사 식각에 의해 제1 도전성 반도체층(120)의 일 영역이 노출될 수 있고, 노출된 제1 도전성 반도체층(120) 상면에는 제1 전극패드(124)가 형성될 수 있다. 즉, 제1 도전성 반도체층(120)은 활성층(160)을 향하는 상면과 지지기판(140)을 향하는 하면을 포함하고, 상면은 노출된 영역을 포함하며, 제1 전극패드(124)는 상면의 노출된 영역에 배치될 수 있다.
도 2 내지 도 6은 도 1의 발광 소자의 제조방법을 도시한 도이다.
하기에서는 n형 반도체층으로 구현되는 제1 도전성 반도체층(120)이 제2 도전성 반도체층(170)보다 하부에 위치하는 것으로 도시하고 설명하나 이에 한정되는 것은 아니며, 후술하는 제1 도전성 반도체층(120)이 p형 반도체층으로 구현되고, 제1 n형 반도체층(121)과 제2 n형 반도체층(122)은 제1 p형 반도체층과 제2 p형 반도체층으로 구성될 수 있음은 물론이다.
우선 도 2를 참조하면, 기판(110) 상에 순차적으로 제1 n형 반도체층(121)과 반사막(130)을 형성한다.
기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 도시하지는 않았으나 기판(110)과 제1 n형 반도체층(121) 사이에는 버퍼층(미도시)이 형성될 수 있다.
버퍼층(미도시)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
이러한 기판(110) 또는 버퍼층(미도시) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(미도시)과 언도프드 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.
제1 n형 반도체층(121)은 n형 도펀트가 도핑되고, GaN층, AlGaN층, InGAN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있다.
이러한, 제1 n형 반도체층(121)의 두께(T1)는 5㎛ 이상으로 형성될 수 있으며, 제1 n형 반도체층(121) 중 기판(110)과 근접한 영역에서는 n-phase가 우세하며, 상부로 갈수록 Ga-phase가 증가한다.
한편, 제1 n형 반도체층(121) 상에 형성되는 반사막(130)은 산화 금속으로 형성될 수 있다. 산화 금속은 고온 분위기에서 비 산화금속보다 안정화된 상태를 유지할 수 있다.
즉, 비 산화금속은 반사막(130)의 형성 이후 반도체층의 적층 시 고온분위기에서 재증발할 수 있으며, 또한 온도가 상승함에 따라 산화되어, 형성된 반사막(130)은 균일성을 상실할 수 있기 때문이다.
한편, 산화 금속으로 형성된 반사막(130)은 제1 n형 반도체층(121) 상에 금속을 증착한 후 산소 분위기에서 열처리를 하거나, 산화 금속을 스퍼터링 등의 방법에 의해 직접 증착하여 형성할 수 있다.
이어서 도 3과 같이, 반사막(130) 위에 전도성 지지부재 또는 지지기판(140)을 형성할 수 있다. 지지기판(140)은 접착층(150)에 의해 반사막(130)과 접착될 수 있다.
접착층(150)은 고온 분위기에서 접착성이 유지되고 용융되지 않도록 고온용 폴리머 접착체를 사용하여 형성할 수 있다.
한편, 지지기판(140)이 형성되면, 지지기판(140)을 베이스로 위치시킨 후 상술한 기판(110)을 제거하게 된다. 여기서, 기판(110)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.
한편, 도시하지는 않았으나, 기판(110)의 제거 후 제1 n형 반도체층(121)의 위에 배치된 버퍼층(미도시)을 제거해 줄 수 있다. 이때 버퍼층(미도시)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.
도 4 및 도 5를 참조하면, 기판(110)이 제거되어 노출된 제1 n형 반도체층(121)상에 제2 n형 반도체층(122)을 형성할 수 있다.
일반적으로, 사파이어 등과 같은 이종 기판(110) 상에 적층되는 제1 n형 반도체층(121)은 기판(110)과의 큰 격자상수에 기인하는 많은 결정결함을 가지게 되며, 이러한 결정결함은 성장방향에 따라 증가하는 경향을 가진다.
따라서, 도 4와 같이, 제1 n형 반도체층(121) 중 기판(110)과 근접한 영역을 에칭에 의해 제거함으로써, 제1 n형 반도체층(121)은 결정결함이 감소된 영역이 드러나도록 할 수 있으며, 결정결함이 감소된 제1 n형 반도체층(121) 상에 재성장되는 제2 n형 반도체층(122) 등으로 전위 등이 전달되는 것을 방지할 수 있다.
또한, 제2 n형 반도체층(122)은 제1 n형 반도체층(121)의 n-phase상에서 재 성장하게 되므로, 보다 양질의 결정 품질을 가질 수 있다.
이때, 에칭된 제1 n형 반도체층(121)의 두께(T2)는 제2 n형 반도체층(122) 등이 증착될 때 깨짐 현상 등을 견딜 수 있도록 2~3㎛로 형성될 수 있다.
다시 도 5를 참조하면, 제1 n형 반도체층(121) 상에 제2 n형 반도체층(122)을 형성할 수 있다.
제2 n형 반도체층(122)은 제1 n형 반도체층(121)과 동일한 조성을 가지고 형성될 수 있다.
이어서, 제2 n형 반도체층(122) 상에는 순차적으로 활성층(160), 제2 도전성 반도체층(170) 및 투광성전극층(180)이 형성될 수 있다. 활성층(160), 제2 도전성 반도체층(170) 및 투광성전극층(180)은 도 1에서 도시한 바와 동일하므로 자세한 설명은 생략하기로 한다.
투광성전극층(180) 상에는 니켈(Ni) 등으로 제2 전극패드(172)를 형성할 수 있으며, 도 6에 도시된 바와 같이, 제2 도전성 반도체층(170) 및 활성층(160)의 일부를 식각하여 제2 n형 반도체층(122)의 일부를 노출시키고, 노출된 제2 n형 반도체층(122)의 영역에 제1 전극패드(124)를 형성할 수 있다.
따라서, 형성되는 발광 소자(100)는 반사막(130)을 포함하여 발광 소자(100) 휘도가 향상될 수 있고, 적층되는 반도체층은 결정결함이 감소 되어 발광 소자(100)의 효율이 향상될 수 있다.
한편, 상기에서는 설명의 편의상 제1 n형 반도체층(121)과 제2 n형 반도체층(122)으로 나누어 기술하였지만, 제2 n형 반도체층(122)은 제1 n형 반도체층(121)과 동일한 조성을 가질 수 있으므로, 실질적으로 제1 도전성 반도체층(120) 상에 동일한 제1 도전성 반도체층(120)이 재성장되는 것으로 이해할 수 있다.
또한, 실시 예에 따른 발광 소자(100)는 패키지 내에 실장될 수 있으며, 발광 소자가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
또한, 이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 발광 소자 101 : 발광 구조물
110 : 기판 120 : 제1 도전성 반도체층
130 : 반사막 140 : 지지기판
150 : 접착층 160 : 활성층
170 : 제2 도전성 반도체층 180 : 투광성전극층

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판상에 제1 n형 반도체층을 형성하는 단계;
    상기 제1 n형 반도체층 상에 반사막을 형성하는 단계;
    상기 반사막 상에 지지기판을 형성하는 단계;
    상기 제1 n형 반도체층 하부의 상기 기판을 제거하는 단계;
    상기 제1 n형 반도체층의 n-phase면 상에 제2 n형 반도체층을 성장시키는 단계;
    상기 제2 n형 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 제2 도전성 반도체층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  10. 제9항에 있어서,
    상기 기판을 제거하는 단계 후, 상기 제1 n형 반도체층을 에칭하는 단계를 더 포함하는 발광 소자 제조방법.
  11. 제9항에 있어서,
    상기 제2 도전성 반도체층 및 상기 활성층의 일부를 식각하여 상기 제2 n형 반도체층의 일부를 노출시키는 단계; 및
    상기 노출된 제2 n형 반도체층의 영역에 제1 전극 패드를 형성하는 단계를 더 포함하는 발광 소자 제조 방법.
  12. 제9항에 있어서,
    상기 제2 도전성 반도체층 상에 투광성전극층을 형성하는 단계;를 포함하는 발광 소자 제조방법.
  13. 제10항에 있어서,
    상기 에칭된 제1 n형 반도체층의 두께는 2 내지 3㎛인 발광 소자 제조방법.
  14. 제9항에 있어서,
    상기 반사막은 산화 금속으로 형성된 발광 소자 제조방법.
  15. 제9항에 있어서,
    상기 지지기판은 상기 반사막과 접착층에 의해 부착되는 발광 소자 제조방법.
KR1020100065976A 2010-07-08 2010-07-08 발광 소자 제조방법 Expired - Fee Related KR101659738B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100065976A KR101659738B1 (ko) 2010-07-08 2010-07-08 발광 소자 제조방법
US13/178,171 US8405093B2 (en) 2010-07-08 2011-07-07 Light emitting device
CN201110197898.2A CN102315349B (zh) 2010-07-08 2011-07-08 发光器件及其制造方法
EP11173189.9A EP2405496A3 (en) 2010-07-08 2011-07-08 Light emitting device with an N-face between two n-type semiconductor layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065976A KR101659738B1 (ko) 2010-07-08 2010-07-08 발광 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20120005298A KR20120005298A (ko) 2012-01-16
KR101659738B1 true KR101659738B1 (ko) 2016-09-26

Family

ID=44582187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065976A Expired - Fee Related KR101659738B1 (ko) 2010-07-08 2010-07-08 발광 소자 제조방법

Country Status (4)

Country Link
US (1) US8405093B2 (ko)
EP (1) EP2405496A3 (ko)
KR (1) KR101659738B1 (ko)
CN (1) CN102315349B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923725B1 (ko) * 2012-07-12 2018-11-29 한국전자통신연구원 듀얼 모드 디스플레이 장치 및 그의 제조방법
CN103456891A (zh) * 2013-09-10 2013-12-18 昆山奥德鲁自动化技术有限公司 一种发光二极管
CN109037411A (zh) * 2018-07-27 2018-12-18 西安电子科技大学 基于Sn离子注入的氮化物光电转换结构及制备方法
KR102560919B1 (ko) * 2018-08-06 2023-07-31 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN112310251A (zh) * 2020-09-23 2021-02-02 华灿光电(苏州）有限公司 微型发光二极管外延片的生长方法
JP7534656B2 (ja) 2022-03-15 2024-08-15 日亜化学工業株式会社 発光素子の製造方法及び発光素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157765A (ja) * 2005-11-30 2007-06-21 Rohm Co Ltd 窒化ガリウム半導体発光素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753147B1 (ko) * 1998-03-12 2007-08-30 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
US6153894A (en) * 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device
US20040129200A1 (en) * 2001-09-26 2004-07-08 John Kouvetakis Active electronic devices based on gallium nitride and its alloys grown on silicon substrates with buffer layers of SiCAIN
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US20060273342A1 (en) * 2003-11-25 2006-12-07 Mu-Jen Lai GaN-series of light emitting diode with high light extraction efficiency
US20080149949A1 (en) * 2006-12-11 2008-06-26 The Regents Of The University Of California Lead frame for transparent and mirrorless light emitting diodes
KR100638617B1 (ko) * 2004-09-22 2006-10-26 삼성전기주식회사 질화갈륨계 반도체 소자용 버퍼층 및 그 제조방법
KR100691177B1 (ko) * 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
KR100706952B1 (ko) * 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100809210B1 (ko) * 2006-07-10 2008-02-29 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
JP2010510655A (ja) * 2006-11-15 2010-04-02 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｎ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金を用いた発光ダイオードおよびレーザダイオード
JP5504618B2 (ja) * 2008-12-03 2014-05-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
KR101124535B1 (ko) 2008-12-09 2012-04-27 이태수 도약운동용 완충지지대
KR101226073B1 (ko) * 2008-12-19 2013-01-25 소이텍 변형 조절된 복합 반도체 기판들 및 그의 형성 방법
JP5842324B2 (ja) * 2010-11-05 2016-01-13 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子を作製する方法、及びエピタキシャル基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157765A (ja) * 2005-11-30 2007-06-21 Rohm Co Ltd 窒化ガリウム半導体発光素子

Also Published As

Publication number Publication date
US8405093B2 (en) 2013-03-26
EP2405496A3 (en) 2014-11-05
EP2405496A2 (en) 2012-01-11
CN102315349A (zh) 2012-01-11
US20120007100A1 (en) 2012-01-12
CN102315349B (zh) 2016-04-27
KR20120005298A (ko) 2012-01-16

Similar Documents

Publication Publication Date Title
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101756333B1 (ko) 발광 소자 및 발광 소자 패키지
KR101182920B1 (ko) 발광 소자 및 그 제조방법
US9450017B2 (en) Semiconductor light emitting device and method of fabricating the same
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
US8901599B2 (en) Semiconductor light emitting device
KR20100035846A (ko) 발광 소자 및 그 제조방법
KR101659738B1 (ko) 발광 소자 제조방법
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR101690508B1 (ko) 발광소자
KR101769048B1 (ko) 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치
KR101803569B1 (ko) 발광 소자
KR101722630B1 (ko) 발광소자
KR101785644B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101689164B1 (ko) 발광소자
KR101493354B1 (ko) 발광 다이오드 장치 및 제조 방법
KR101745996B1 (ko) 발광소자
KR101662008B1 (ko) 발광소자
KR20160118787A (ko) 발광 소자
KR20120059910A (ko) 발광소자 및 그 제조방법
KR101722633B1 (ko) 발광소자의 제조방법
KR101710889B1 (ko) 발광 소자
KR101681573B1 (ko) 발광소자의 제조방법
KR101781051B1 (ko) 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20240921

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20240921