[go: up one dir, main page]

KR101662239B1 - A light emitting device, a method of fabricating the light emitting device, and a light emitting device package - Google Patents

A light emitting device, a method of fabricating the light emitting device, and a light emitting device package Download PDF

Info

Publication number
KR101662239B1
KR101662239B1 KR1020100039362A KR20100039362A KR101662239B1 KR 101662239 B1 KR101662239 B1 KR 101662239B1 KR 1020100039362 A KR1020100039362 A KR 1020100039362A KR 20100039362 A KR20100039362 A KR 20100039362A KR 101662239 B1 KR101662239 B1 KR 101662239B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
region
emitting device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100039362A
Other languages
Korean (ko)
Other versions
KR20110119930A (en
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100039362A priority Critical patent/KR101662239B1/en
Publication of KR20110119930A publication Critical patent/KR20110119930A/en
Application granted granted Critical
Publication of KR101662239B1 publication Critical patent/KR101662239B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material
    • H10H20/833Transparent materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations

Landscapes

  • Led Devices (AREA)

Abstract

발광 소자는 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층이 순차로 적층되고, 제1 도전형 반도체층의 일부 및 다른 일부를 각각 노출하도록 식각된 발광 구조체, 발광 구조체의 표면에 형성되는 유전체층, 발광 구조체의 일 측면에 형성된 유전체층 상에 형성되는 제1 전극, 및 발광 구조체의 상부와 타 측면 상에 형성된 유전체층 상에 형성되는 제2 투광성 전도층을 포함한다.The light emitting device includes a first conductive semiconductor layer, an active layer, a second conductive semiconductor layer, and a first transparent conductive layer sequentially laminated on a substrate, and the first conductive semiconductor layer is etched to expose a part of the first conductive semiconductor layer, A first electrode formed on a dielectric layer formed on one side of the light emitting structure, and a second light transmitting conductive layer formed on a dielectric layer formed on the upper and the other side of the light emitting structure, .

Description

발광 소자, 그 제조 방법 및 발광 소자 패키지{A light emitting device, a method of fabricating the light emitting device, and a light emitting device package}[0001] The present invention relates to a light emitting device, a method of manufacturing the same, and a light emitting device package,

실시예는 광향 저하를 방지하고, ESD 내성을 향상시킬 수 있는 발광 소자, 그 제조 방법 및 발광 소자 패키지에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing the same, and a light emitting device package capable of preventing deterioration of an ambient light and improving ESD resistance.

일반적으로, 발광 다이오드(Light Emitting Diode : 이하, 'LED'라 칭함)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.2. Description of the Related Art Generally, a light emitting diode (LED) is used to convert an electric signal into an infrared ray, a visible ray, or a light by using a characteristic of a compound semiconductor called an electron-hole recombination, Semiconductor device.

일반적으로 LED는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화기기, 광통신 등에 사용되며, 그 종류는 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나누어진다.In general, LEDs are used for home appliances, remote controls, display boards, displays, various automation devices, and optical communication. The types of LEDs are divided into IRED (Infrared Emitting Diode) and VLED (Visible Light Emitting Diode).

LED에 있어서, 발광되는 광의 주파수(혹은 파장)는 반도체 재료의 밴드 갭(band gap)에 관한 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다. 따라서, 발광하고자 하는 빛의 종류에 따라서 소자의 반도체 재료가 선택된다.In the LED, the frequency (or wavelength) of the emitted light is a function of the band gap of the semiconductor material. When a semiconductor material having a small band gap is used, photons of low energy and long wavelength are generated, When a semiconductor material having a bandgap is used, short wavelength photons are generated. Therefore, the semiconductor material of the device is selected depending on the type of light to be emitted.

예를 들어, 적색 LED의 경우 AlGaInP 물질을 사용하고, 청색 LED의 경우 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히 갈륨나이트라이드(GaN)를 사용한다.For example, AlGaInP materials are used for red LEDs, and silicon carbide (SiC) and Group III nitride-based semiconductors, especially gallium nitride (GaN), are used for blue LEDs.

실시 예는 광향 저하를 방지하고, ESD 내성을 향상시킬 수 있는 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device, a method of manufacturing the same, and a light emitting device package that can prevent deterioration of an ambient light and improve ESD resistance.

실시예에 따른 발광 소자는 기판; 상기 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층이 순차로 적층되고, 상기 제1 도전형 반도체층의 일부 및 다른 일부를 각각 노출하도록 식각된 발광 구조체; 상기 발광 구조체의 표면에 형성되는 유전체층; 상기 발광 구조체의 일 측면에 형성된 유전체층 상에 형성되는 제1 전극; 및 상기 발광 구조체의 상부와 타 측면 상에 형성된 유전체층 상에 형성되는 제2 투광성 전도층을 포함한다.A light emitting device according to an embodiment includes a substrate; The first conductivity type semiconductor layer, the active layer, the second conductivity type semiconductor layer, and the first light-transmitting conductive layer are sequentially stacked on the substrate, and a part of the first conductivity type semiconductor layer and the other part of the first conductivity type semiconductor layer are etched A light emitting structure; A dielectric layer formed on a surface of the light emitting structure; A first electrode formed on a dielectric layer formed on one side of the light emitting structure; And a second transmissive conductive layer formed on the dielectric layer formed on the upper and the other side of the light emitting structure.

실시예에 따른 발광 소자의 제조 방법은 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층을 순차로 적층하는 단계, 상기 투광성 전도층, 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층을 식각하여 상기 제1 도전형 반도체층의 일부 및 다른 일부 각각을 노출하는 발광 구조체을 형성하는 단계, 상기 제1 도전형 반도체층의 노출되는 일부 표면, 및 상기 발광 구조체의 측면과 상부 표면에 형성되는 유전체층을 형성하는 단계, 상기 발광 구조체의 일 측면의 유전체층 상에 형성되고, 상기 유전체층을 관통하여 상기 제1 투광성 전도층과 연결되는 제1 전극을 형성하는 단계, 및 상기 발광 구조체의 상부 표면과 타 측면에 형성되는 유전체층 상에 제2 투광성 전도층을 형성하는 단계를 포함한다.A method of manufacturing a light emitting device according to an embodiment includes sequentially laminating a first conductive type semiconductor layer, an active layer, a second conductive type semiconductor layer, and a first light transmitting conductive layer on a substrate, the transparent conductive layer, Forming a light emitting structure that exposes a portion of the first conductivity type semiconductor layer and another portion of the first conductivity type semiconductor layer by etching the conductive type semiconductor layer, the active layer, and the first conductivity type semiconductor layer; Forming a dielectric layer on a part of a surface of the light emitting structure and a dielectric layer formed on side surfaces and an upper surface of the light emitting structure; forming a dielectric layer on the dielectric layer on one side of the light emitting structure and connected to the first light transmitting conductive layer through the dielectric layer; And forming a second transmissive conductive layer on the dielectric layer formed on the upper surface and the other surface of the light emitting structure.

실시예에 따른 발광 소자 패키지는 패키지 몸체, 상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층, 상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 상술한 발광 소자, 및 상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함한다. 상기 발광 소자 패키지는 발광 소자의 발광 구조체의 일 측면에 형성된 유전체층 상에 형성되는 제1 전극과 연결되는 제1 와이어를 더 포함할 수 있다.A light emitting device package according to an embodiment includes a package body, a first metal layer and a second metal layer disposed on the package body, the light emitting element mounted on the package body to be electrically connected to the first metal layer and the second metal layer, And a sealing layer surrounding the light emitting device. The light emitting device package may further include a first wire connected to a first electrode formed on a dielectric layer formed on one side of the light emitting structure of the light emitting device.

실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지는 발광 소자의 광량을 향상시킬 수 있으며, ESD 충격으로부터 활성층을 보호할 수 있는 효과가 있다.The light emitting device, the method of manufacturing the same, and the light emitting device package according to the embodiment can improve the light quantity of the light emitting device and protect the active layer from ESD shock.

도 1은 일반적인 질화물계 반도체 발광 소자의 구조를 나타낸다.
도 2는 실시예에 따른 발광 소자를 나타낸다.
도 3a 내지 도 3f는 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 4는 도 2에 도시된 발광 소자가 ESD로부터 활성층을 보호하는 것을 설명하기 위한 개념도를 나타낸다.
도 5는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
1 shows a structure of a general nitride-based semiconductor light-emitting device.
2 shows a light emitting device according to an embodiment.
3A to 3F show a method of manufacturing a light emitting device according to an embodiment.
4 is a conceptual diagram for explaining that the light emitting device shown in FIG. 2 protects the active layer from ESD.
5 illustrates a light emitting device package including a light emitting device according to an embodiment.

이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대해 설명한다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size. Hereinafter, a light emitting device, a manufacturing method thereof, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 2는 실시예에 따른 발광 소자(200)를 나타낸다. 도 2를 참조하면, 발광 소자(200)는 기판(210)과, 제1 도전형 반도체층(220), 활성층(230), 제2 도전형 반도체층(240) 및 제1 투광성 전도층(250)을 포함하는 발광 구조체(205)와, 유전체층(260)과, 제2 투광성 전도층(270)과, 제1 전극(285)과, 제2 전극(280)을 포함한다. 이때 제1 도전형은 N형이고, 제2 도전형은 P형일 수 있다.2 shows a light emitting device 200 according to an embodiment. 2, the light emitting device 200 includes a substrate 210, a first conductive semiconductor layer 220, an active layer 230, a second conductive semiconductor layer 240, and a first transmissive conductive layer 250 A dielectric layer 260, a second transmissive conductive layer 270, a first electrode 285, and a second electrode 280. The light emitting structure 205 includes a light emitting structure 205, At this time, the first conductivity type may be N-type and the second conductivity type may be P-type.

기판(210)은 사파이어 기판일 수 있다. 또한 기판(210)은 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판 중 어느 하나 또는, GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다. 기판은 투광성 기판일 수 있으나, 이에 한정되는 것은 아니다.The substrate 210 may be a sapphire substrate. The substrate 210 may be a template substrate on which at least one of a silicon (Si) substrate, a zinc oxide (ZnO) substrate, a nitride semiconductor substrate, or GaN, InGaN, AlGaN and AlInGaN is stacked. The substrate may be a translucent substrate, but is not limited thereto.

발광 구조체(205)는 기판(210) 상에 제1 도전형 반도체층(220), 활성층(230), 제2 도전형 반도체층(240), 및 제1 투광성 전도층(250)이 순차로 적층된 다층 구조체이다.The light emitting structure 205 is formed by sequentially stacking a first conductive semiconductor layer 220, an active layer 230, a second conductive semiconductor layer 240, and a first transparent conductive layer 250 on a substrate 210, Lt; / RTI >

예컨대, 제1 도전형 반도체층(220)은 N형 반도체층일 수 있으며, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, 제1 도전형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 또한 제2 도전형 반도체층(240)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, 제2 도전형 도펀트(예: Mg)가 도핑될 수 있다.For example, the first conductive semiconductor layer 220 may be an N-type semiconductor layer and may be selected from InAlGaN, GaN, AlGaN, InGaN, AlN and InN. ) May be doped. The second conductive semiconductor layer 240 may be selected from InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, and may be doped with a second conductive dopant (e.g., Mg).

활성층(230)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 예컨대, 활성층(230)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나의 구조를 포함하는 형태일 수 있다.The active layer 230 may be formed in a single or multiple quantum well structure. For example, the active layer 230 includes a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) A structure including at least one of a quantum wire structure, a quantum dot structure, a single quantum well structure or a multi quantum well (MQW) structure.

제1 투광성 전도층(250)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(230)으로부터 제2 도전형 반도체층(240)으로 방출되는 빛의 추출 효율을 증가시킨다.The first light transmitting conductive layer 250 not only reduces the total reflection but also increases light extraction efficiency of light emitted from the active layer 230 to the second conductive semiconductor layer 240 because of its good light transmitting property.

제1 투광성 전도층(250)은 발광 소자(200)의 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질로 이루어진다. 예를 들면, 투명한 산화물계 물질로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등을 사용하고, 바람직하게는 ITO를 사용할 수 있다.The first light transmitting conductive layer 250 is made of a transparent oxide material having a high transmittance to the light emitting wavelength of the light emitting device 200. For example, ITO (Indium Tin Oxide), TO (Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin Zinc Oxide), ZnO ITO can be used.

발광 구조체(205)는 제1 도전형 반도체층(220)의 일부를 노출하도록 다층 구조체의 일 측의 제2 도전형 반도체층(240), 활성층(230) 및 제1 도전형 반도체층(220)의 일부가 식각된 구조이며, 이하, 식각에 의하여 노출되는 제1 도전형 반도체층(220)의 일부를 제1 식각 영역이라 한다.The light emitting structure 205 includes a second conductive type semiconductor layer 240, an active layer 230, and a first conductive type semiconductor layer 220 on one side of the multilayer structure to expose a portion of the first conductive type semiconductor layer 220, A portion of the first conductive semiconductor layer 220 exposed by etching is referred to as a first etching region.

또한 발광 구조체(205)는 제1 도전형 반도체층(220)의 다른 일부를 노출하도록 다층 구조체의 타 측의 제2 도전형 반도체층(240), 활성층(230) 및 제1 도전형 반도체층(220)의 다른 일부가 식각된 구조이다. 이하, 식각에 의하여 노출되는 제1 도전형 반도체층(220)의 다른 일부를 제2 식각 영역이라 한다.The light emitting structure 205 may further include a second conductive semiconductor layer 240, an active layer 230, and a first conductive semiconductor layer (not shown) on the other side of the multilayered structure to expose another portion of the first conductive semiconductor layer 220 220 are etched. Hereinafter, another portion of the first conductive semiconductor layer 220 exposed by etching is referred to as a second etching region.

도 2에 도시된 바와 같이, 발광 구조체(215)는 노출되는 제1 도전형 반도체층(220)의 일부(제1 식각 영역) 및 다른 일부(제2 식각 영역) 각각의 표면이 활성층(230)보다 낮다.2, the light emitting structure 215 has a structure in which a part of the exposed portion of the first conductive semiconductor layer 220 (the first etching region) and a surface of the other portion (the second etching region) .

또한 발광 구조체(205)는 제1 식각 영역의 표면이 제2 식각 영역의 표면과 수평이거나 더 낮을 수 있다.The light emitting structure 205 may also have a surface of the first etch region that is horizontal or lower than the surface of the second etch region.

유전체층(260)은 발광 구조체(205)의 표면에 형성된다. 예컨대, 유전체층(260)은 제1 식각 영역, 제2 식각 영역, 발광 구조체(205)의 측면(예컨대, 일 측면 및 타 측면) 및 상부 표면에 형성된다. 이때, 유전체층(260)은 제1 투광성 전도층(250)의 전부를 덮을 수 있다.A dielectric layer 260 is formed on the surface of the light emitting structure 205. For example, the dielectric layer 260 is formed on the first etch region, the second etch region, the sides (e.g., one side and the other side) and the top surface of the light emitting structure 205. At this time, the dielectric layer 260 may cover the whole of the first transmissive conductive layer 250.

이때 발광 구조체(205)의 일 측면은 제1 식각 영역과 인접하는 측면을 말하며, 발광 구조체(205)의 타 측면은 제2 식각 영역과 인접하는 측면을 말한다.Here, one side of the light emitting structure 205 refers to a side adjacent to the first etching region, and the other side of the light emitting structure 205 refers to a side adjacent to the second etching region.

또한 유전체층(260)은 제1 투광성 전도층(250)의 상부 표면 일부를 노출하는 홈 또는 홀을 가질 수 있다. 예컨대, 발광 구조체(205)의 일 측면과 인접하는 제1 투광성 전도층(250)의 상부 표면 일부를 노출하는 홈 또는 홀이 유전체층(260)을 관통하여 형성될 수 있다.In addition, the dielectric layer 260 may have a groove or hole exposing a part of the upper surface of the first transmissive conductive layer 250. For example, a groove or hole may be formed through the dielectric layer 260 to expose a part of the upper surface of the first transmissive conductive layer 250 adjacent to one side of the light emitting structure 205.

이때 유전체층(260)은 SiO2층 및 TiO2층으로 구성되는 이중층이 적어도 2회 이상 반복하여 적층된 구조일 수 있다.At this time, the dielectric layer 260 may be a structure in which a double layer composed of a SiO 2 layer and a TiO 2 layer is repeatedly laminated at least twice.

제2 투광성 전도층(270)은 발광 구조체(205)의 상부에 위치하는 유전체층(260)의 상면 및 발광 구조체(205)의 타 측면을 덮는 유전체층(260) 상에 형성될 수 있다. 또한 제2 투광성 전도층(270)은 발광 구조체(205)의 타 측면에 인접한 제2 식각 영역 상에 형성된 유전체층(260) 상에도 형성될 수 있다. 이때 제2 투광성 전도층(270)과 제1 투광성 전도층(250)은 수직적으로 서로 오버랩(overlap)될 수 있다.The second transmissive conductive layer 270 may be formed on the dielectric layer 260 covering the upper surface of the light emitting structure 205 and the dielectric layer 260 covering the other surface of the light emitting structure 205. The second transmissive conductive layer 270 may also be formed on the dielectric layer 260 formed on the second etching region adjacent to the other side of the light emitting structure 205. At this time, the second transmissive conductive layer 270 and the first transmissive conductive layer 250 may overlap each other vertically.

제2 전극(280)은 제2 식각 영역의 표면에 형성될 수 있다. 제2 전극(280)은 제2 투광성 전도층(270)이 형성되지 않은 제2 식각 영역의 표면에 형성될 수 있다. 또한 제2 전극(280)의 일부가 제2 투광성 전도층(270)의 일부를 덮도록 형성될 수도 있다.The second electrode 280 may be formed on the surface of the second etching region. The second electrode 280 may be formed on the surface of the second etching region where the second transmissive conductive layer 270 is not formed. And a part of the second electrode 280 may be formed so as to cover a part of the second transmissive conductive layer 270.

제1 전극(285)은 발광 구조체(205)의 일 측면과 제1 식각 영역 상에 형성되는 유전체층(260) 상에 형성된다. 또한 제1 전극(285)은 발광 구조체(205)의 일 측면과 인접하는 제1 투광성 전도층(250)의 상부 표면 일부를 노출하는 홈(또는 홀) 내에 형성될 수 있다. 제1 전극(285)은 홈(또는 홀)을 통하여 제1 투광성 전도층(250)과 연결된다. 제2 전극(280)은 제1 도전형 전극이고, 제1 전극(285)은 제2 도전형 전극일 수 있으며, 제2 전극(280) 및 제1 전극(285) 각각은 크롬(Cr) 및/또는 금(Au)을 포함하는 물질로 이루어질 수 있다.The first electrode 285 is formed on one side of the light emitting structure 205 and on the dielectric layer 260 formed on the first etching region. The first electrode 285 may be formed in a groove (or a hole) exposing a part of the upper surface of the first transmissive conductive layer 250 adjacent to one side of the light emitting structure 205. The first electrode 285 is connected to the first transparent conductive layer 250 through a groove (or a hole). The second electrode 280 may be a first conductive type electrode and the first electrode 285 may be a second conductive type electrode and each of the second electrode 280 and the first electrode 285 may include chromium / RTI > and / or gold (Au).

도 2에 도시된 발광 소자는 외부의 제1 와이어(도 5에 도시된 522)가 본딩되기 위하여 상기 발광 구조체의 일 측면의 상기 제1 전극(285) 상에 형성되는 제1 본딩 패드(미도시) 및 외부의 제2 와이어(도 5에 도시된 524)가 본딩되기 위하여 제2 전극(280) 상에 형성되는 제2 본딩 패드(미도시)를 더 포함할 수 있다.The light emitting device shown in FIG. 2 includes a first bonding pad (not shown) formed on the first electrode 285 on one side of the light emitting structure for bonding an external first wire (522 shown in FIG. 5) And a second bonding pad (not shown) formed on the second electrode 280 for bonding an external second wire (524 shown in FIG. 5).

도 1은 일반적인 질화물계 반도체 발광 소자의 구조를 나타낸다. 도 1을 참조하면, 질화물계 반도체 발광 소자(100)는 광투과성 기판인 사파이어 기판(sapphire substrate, 110) 상에 n형 질화물 반도체층(120), 활성층(130), p형 질화물 반도체층(140), 및 ITO(Indium Tin Oxide)막(150)이 순차로 적층되는 구조를 가진다. 1 shows a structure of a general nitride-based semiconductor light-emitting device. 1, a nitride-based semiconductor light emitting device 100 includes an n-type nitride semiconductor layer 120, an active layer 130, and a p-type nitride semiconductor layer 140 on a sapphire substrate 110, which is a light- ), And an ITO (Indium Tin Oxide) film 150 are sequentially stacked.

그리고 질화물계 반도체 발광 소자(100)는 ITO막(150) 상에 형성되는 p형 전극(160) 및 메사 식각(mesa etching)에 의하여 노출되는 n형 질화물 반도체층(120)의 일부 영역 상에 형성되는 n형 전극(170)을 더 포함한다. 도 1에 도시된 바와 같이, p형 전극(160)은 활성층(130)에서 생성되는 광 중 일부를 흡수하기 때문에 발광 소자(100)는 광량이 저하된다. The nitride based semiconductor light emitting device 100 is formed on a portion of the n-type nitride semiconductor layer 120 exposed by the p-type electrode 160 formed on the ITO film 150 and the mesa etching And an n-type electrode 170 formed on the n-type electrode. 1, since the p-type electrode 160 absorbs a part of the light generated in the active layer 130, the light amount of the light emitting device 100 is reduced.

그러나 도 1에 도시된 발광 소자(100)의 구조와 달리 실시 예에 따른 발광 소자(200)는 제1 전극(285)이 발광 구조체(205)의 일 측면에 형성되는 구조를 갖는다. 따라서 제1 전극(285) 하부에 활성층(230)이 존재하지 않기 때문에 전자-홀의 재결합이 방지되어 제1 전극(285)에서의 광량 흡수를 감소시킬 수 있다.However, unlike the structure of the light emitting device 100 shown in FIG. 1, the light emitting device 200 according to the embodiment has a structure in which the first electrode 285 is formed on one side of the light emitting structure 205. Therefore, since the active layer 230 is not present under the first electrode 285, the recombination of the electrons and holes can be prevented, so that the absorption of the light amount in the first electrode 285 can be reduced.

또한 실시 예에 따른 발광 소자(200)는 제1 도전형 반도체층(220)의 노출되는 일부 표면 상에 유전체층(260)과 제1 전극(285)이 적층된 구조를 갖는다. 따라서 적층되는 제1 도전형 반도체층(220), 유전체층(260), 및 제1 전극(285)은 MOS(Metal/SiO2/Semiconductor) 구조의 제1 커패시터(292)를 형성한다.In addition, the light emitting device 200 according to the embodiment has a structure in which the dielectric layer 260 and the first electrode 285 are laminated on a part of the exposed surface of the first conductivity type semiconductor layer 220. Accordingly, the first conductive semiconductor layer 220, the dielectric layer 260, and the first electrode 285 stacked form a first capacitor 292 of a MOS (Metal / SiO 2 / Semiconductor) structure.

또한 실시 예에 따른 발광 소자(200)는 제2 도전형 반도체층(220) 상부 표면 상에 제1 투광성 전도층(250), 유전체층(260) 및 제2 투광성 전도층(270)이 순차로 적층된 구조를 갖는다. 따라서 적층되는 제1 투광성 전도층(250), 유전체층(260) 및 제2 투광성 전도층(270)은 제2 커패시터(294)를 형성한다.The light emitting device 200 according to the embodiment may further include a first transmissive conductive layer 250, a dielectric layer 260, and a second transmissive conductive layer 270 sequentially stacked on the upper surface of the second conductive semiconductor layer 220, . Thus, the first transparent conductive layer 250, the dielectric layer 260, and the second transparent conductive layer 270 that are stacked form the second capacitor 294.

따라서 실시예에 따른 발광 소자의 제1 커패시터(292) 및 제2 커패시터(294)는 펄스 형태의 ESD(ElectroStatic Discharge) 충격으로부터 활성층(230)을 보호한다. 즉 ESD 충격에 의한 고주파 성분은 제1 커패시터(292) 및 제2 커패시터(294)를 거쳐 빠져나가므로 활성층(230) 영역이 보호될 수 있다.Therefore, the first capacitor 292 and the second capacitor 294 of the light emitting device according to the embodiment protect the active layer 230 from ESD (Electrostatic Discharge) impact in pulse form. That is, the high-frequency component due to the ESD shock exits through the first capacitor 292 and the second capacitor 294, so that the active layer 230 region can be protected.

도 4는 도 2에 도시된 발광 소자(200)가 ESD로부터 활성층(230)을 보호하는 것을 설명하기 위한 개념도를 나타낸다.4 is a conceptual diagram for explaining that the light emitting device 200 shown in FIG. 2 protects the active layer 230 from ESD.

도 4에 도시된 바와 같이, 발광 소자(200)를 회로적으로 표현하면 제1 커패시터(292) 및 제2 커패시터(294) 각각이 발광 소자(410, 예컨대, light emitting diode)에 병렬로 접속된 구조이다. 여기서 R1은 발광 소자(410)와 고전압 펄스 발생부(401) 사이의 저항을 나타낸다.4, when the light emitting device 200 is expressed in a circuit, each of the first capacitor 292 and the second capacitor 294 is connected in parallel to the light emitting device 410 (e.g., a light emitting diode) Structure. Here, R1 represents a resistance between the light emitting device 410 and the high voltage pulse generating unit 401. [

고전압 펄스 발생부(401)는 순간적인 정전기와 같은 펄스 전압을 생성하여 발광 소자(200)에 인가하는 역할을 한다. 예컨대, 고전압 펄스 발생부(401)는 펄스 전압(VESD, 430)을 발생시키는 고전압 펄스 발생기(420), 펄스 전압(VESD)을 충전하거나 충전된 펄스 전압을 방전하는 제1 커패시터(Ch), 고전압 펄스 발생기(420)와 제1 커패시터(Ch) 사이에 존재하는 저항(R2), 및 제1 커패시터(Ch)가 발생된 펄스 전압(VESD)을 충전하도록 스위칭하거나 제1 커패시터(Ch)에 충전된 펄스 전압(VESD)을 발광 소자(200)로 방전하도록 스위칭하는 스위치(440)를 포함하도록 구현될 수 있다.The high voltage pulse generating unit 401 generates a pulse voltage such as an instantaneous static electricity and applies the generated pulse voltage to the light emitting device 200. For example, the high voltage pulse generating unit 401 includes a high voltage pulse generator 420 for generating a pulse voltage V ESD 430, a first capacitor Ch for charging a pulse voltage V ESD or discharging a charged pulse voltage, The resistor R2 existing between the high voltage pulse generator 420 and the first capacitor Ch and the pulse voltage V ESD generated by the first capacitor Ch or the first capacitor Ch, And a switch 440 for switching to discharge the charged pulse voltage V ESD to the light emitting device 200. [

고전압 펄스 발생기(420)로부터 발생되는 펄스 전압(VESD)에 의하여 제1 커패시터(Ch)에 충전되는 전하량(QDis)은 수학식 1과 같다.The amount of charge Q Dis charged in the first capacitor Ch by the pulse voltage V ESD generated from the high voltage pulse generator 420 is expressed by Equation 1.

Figure 112010027452825-pat00001
Figure 112010027452825-pat00001

도 1에 도시된 발광 소자(100)의 전체 커패시턴스(CT1)는 수학식 2와 같으며, 도 2에 도시된 발광 소자(200)의 전체 커패시턴스(CT2)는 수학식 3과 같다.The total capacitance CT1 of the light emitting device 100 shown in FIG. 1 is expressed by Equation 2, and the total capacitance CT2 of the light emitting device 200 shown in FIG.

Figure 112010027452825-pat00002
Figure 112010027452825-pat00002

Figure 112010027452825-pat00003
Figure 112010027452825-pat00003

여기서 CDiode는 도 1에 도시된 MOS 커패시터가 없는 일반적인 발광 소자의 커패시턴스를 나타내며, CMOS는 도 2에 도시된 제1 커패시터(292)의 커패시턴스를, Ccp은 도 2에 도시된 제1 커패시터(292)의 커패시턴스를 나타낸다.Here, C Diode represents the capacitance of a general luminous element without the MOS capacitor shown in Fig. 1, C MOS represents the capacitance of the first capacitor 292 shown in Fig. 2, C cp represents the capacitance of the first capacitor 292 shown in Fig. Lt; RTI ID = 0.0 > 292 < / RTI >

수학식 1 및 수학식 2에서 보는 바와 같이, 실시 예에 따른 발광 소자(200)의 전체 커패시턴스(CT2)가 도 1에 도시된 일반적인 발광 소자(100)의 전체 커패시턴스(CT1)보다 크다(CT2>CT1).The total capacitance CT2 of the light emitting device 200 according to the embodiment is larger than the total capacitance CT1 of the general light emitting device 100 shown in FIG. 1 (CT2> CT1).

일반적으로 발광 소자에 흐르는 전류(I)는 수학식 4와 같다.In general, a current (I) flowing in a light emitting device is expressed by Equation (4).

Figure 112010027452825-pat00004
Figure 112010027452825-pat00004

이때 Q는 발광 소자에 공급되는 전하량을,τ는 시정수(time constant)를, R1은 발광 소자의 저항을, CT는 발광 소자의 전체 커패시턴스 값을 나타낸다. QDis는 발광 다이오드로 인가되는 전하량, 예컨대, 제1 커패시터(Ch)로부터 발광 소자로 방전되는 전하량을 나타낸다. In this case, Q represents a quantity of charge supplied to the light emitting device,? Represents a time constant, R1 represents a resistance of the light emitting device, and CT represents a total capacitance value of the light emitting device. Q Dis represents the amount of charge applied to the light emitting diode, for example, the amount of charge discharged from the first capacitor Ch to the light emitting element.

수학식 4를 참조하면, 발광 소자에 흐르는 전류는 발광 소자의 전체 커패시턴스 값(CT)에 반비례한다.Referring to Equation 4, the current flowing through the light emitting element is inversely proportional to the total capacitance CT of the light emitting element.

CT2 > CT1이기 때문에, 펄스 전압(VESD) 인가시 도 1에 도시된 발광 소자(100)에 흐르는 전류보다 도 2에 도시된 발광 소자(200)에 흐르는 전류(I2)가 더 작다. 즉 실시 예에 따른 발광 소자는 정전기 스트레스(stress)에 기인하여 활성층(230)으로 흐르는 전류가 감소하여 정전기 충격이 완화될 수 있다.The current I2 flowing in the light emitting device 200 shown in FIG. 2 is smaller than the current flowing in the light emitting device 100 shown in FIG. 1 when the pulse voltage V ESD is applied because CT2> CT1. That is, in the light emitting device according to the embodiment, the current flowing to the active layer 230 due to the electrostatic stress is reduced, so that the electrostatic shock can be mitigated.

또한 실시예는 제2 투광성 전도층(365)의 면적을 제어함으로써 제2 커패시터의 커패시턴스를 제어할 수 있다. 따라서 보다 큰 커패시턴스를 용이하게 제조할 수 있어 ESD 향상시킬 수 있다.Also, the embodiment can control the capacitance of the second capacitor by controlling the area of the second transparent conductive layer 365. Therefore, a larger capacitance can be easily manufactured, and ESD can be improved.

도 3a 내지 도 3f는 본 발명의 다른 실시 예에 따른 발광 다이오드의 제조 방법을 나타낸다.3A to 3F show a method of manufacturing a light emitting diode according to another embodiment of the present invention.

먼저 도 3a를 참조하면, 사파이어 기판(310) 상에 제1 도전형 반도체층(320), 활성층(330), 제2 도전형 반도체층(340), 제1 투광성 전도층(350)을 순차로 형성한다. 예컨대, 사파이어 기판(310) 상에 n형 GaN층(320), GaN층과 InGaN층이 적층된 활성층(330), P형 GaN층(340), 및 ITO층(Indium Tin Oxide layer, 350)을 순차로 형성할 수 있다.3A, a first conductive semiconductor layer 320, an active layer 330, a second conductive semiconductor layer 340, and a first transmissive conductive layer 350 are sequentially formed on a sapphire substrate 310 . For example, an n-type GaN layer 320, an active layer 330 in which a GaN layer and an InGaN layer are stacked, a P-type GaN layer 340, and an ITO layer (Indium Tin Oxide layer) 350 are formed on a sapphire substrate 310 Can be formed sequentially.

다음으로 도 3b에 도시된 바와 같이, 제1 투광성 전도층(350), 제2 도전형 반도체층(340), 활성층(330), 및 제1 도전형 반도체층(320)을 순차로 선택적으로 식각함으로써 제1 도전형 반도체층(320)의 일부 영역(A)을 노출시킨다. 이때 제1 도전형 반도체층(320)의 일부 영역(A)은 활성층(330)으로부터 제1 깊이(a)까지 식각된다. 이때 식각에 의하여 노출되는 제1 도전형 반도체층(320)의 일부 영역을 제1 식각 영역(A)이라 한다.3B, the first transparent conductive layer 350, the second conductive semiconductor layer 340, the active layer 330, and the first conductive semiconductor layer 320 are selectively etched in order, Thereby exposing a part of the region A of the first conductivity type semiconductor layer 320. At this time, a portion A of the first conductive semiconductor layer 320 is etched from the active layer 330 to the first depth a. At this time, a portion of the first conductive semiconductor layer 320 exposed by etching is referred to as a first etching region A.

또한 제1 투광성 전도층(350), 제2 도전형 반도체층(340), 활성층(330), 및 제1 도전형 반도체층(320)을 순차로 선택적으로 식각함으로써 제1 도전형 반도체층(320)의 다른 일부 영역(B)을 노출시킨다. 이때 제1 도전형 반도체층(320)의 다른 일부 영역(B)은 활성층(330)으로부터 제2 깊이(b)까지 식각된다. 여기서 제1 깊이(a)는 제2 깊이(b)와 동일하거나 크다(a≥b). 이때 식각에 의하여 드러나는 제1 도전형 반도체층(320)의 다른 일부 영역을 제2 식각 영역(B)이라 한다.The first conductivity type semiconductor layer 320, the first conductivity type semiconductor layer 340, the active layer 330, and the first conductivity type semiconductor layer 320 are sequentially etched by selectively etching the first light-transmitting conductive layer 350, the second conductivity type semiconductor layer 340, (B). At this time, another portion B of the first conductive semiconductor layer 320 is etched from the active layer 330 to the second depth b. Wherein the first depth (a) is equal to or greater than the second depth (b) (a? B). At this time, another part of the region of the first conductivity type semiconductor layer 320 exposed by the etching is referred to as a second etching region B.

다음으로 도 3c에 도시된 바와 같이, 식각된 결과물(이하 이를 "발광 구조체(305)"라 한다.) 표면에 유전체층(360)을 형성한다. 유전체층(360)은 SiO2 층 및 TiO2 층의 이중 층(double layers)을 적어도 2회 이상 반복 적층하여 형성할 수 있다. Next, as shown in FIG. 3C, a dielectric layer 360 is formed on the surface of the etched product (hereinafter referred to as "the light emitting structure 305"). The dielectric layer 360 is formed of a SiO 2 layer and TiO 2 Layer can be formed by repeatedly laminating at least two double layers.

다음으로 도 3d에 도시된 바와 같이, 제2 식각 영역(B)의 일부를 노출하고, 제1 투광성 전도층(350)의 상부 표면 일부를 노출하는 홈(362)을 갖도록 유전체층(360)을 선택적으로 식각한다. 선택적 식각을 통하여 유전체층(360)은 제1 식각 영역(A), 발광 구조체(205)의 측면(예컨대, 일 측면 및 타 측면)과 상부 표면, 및 제2 식각 영역의 일부 표면에 형성되며, 제1 투광성 전도층(250)의 상부 표면 일부를 노출하는 홈(362)이 형성된다. 3D, the dielectric layer 360 is selectively etched so as to have a groove 362 exposing a part of the second etching region B and a part of the upper surface of the first light transmitting conductive layer 350, Lt; / RTI > The dielectric layer 360 is formed on the side surfaces (e.g., one side surface and the other side surface) and the upper surface of the light emitting structure 205, and on some surfaces of the second etching region, A groove 362 is formed to expose a part of the upper surface of the light-transmitting conductive layer 250.

다음으로 도 3e에 도시된 바와 같이, 발광 구조체(305)의 상부 표면 일부, 타 측면, 및 제2 식각 영역(B)의 일부 표면에 형성되는 유전체층(260) 상에 제2 투광성 전도층(365)을 형성한다.Next, as shown in FIG. 3E, on the dielectric layer 260 formed on part of the upper surface of the light emitting structure 305, the other surface, and a part of the surface of the second etching area B, a second transparent conductive layer 365 ).

예컨대, 선택적으로 식각된 유전체층(360) 표면에 ITO층을 형성하고, 형성된 ITO층을 선택적으로 식각하여 발광 구조체(305)의 상부, 타 측면, 및 제2 식각 영역(B)의 일부 표면에 형성되는 유전체층(360) 상에 제2 투광성 전도층(365)을 잔류시킨다. 이때 발광 구조체(305)의 타 측면과 인접하는 제2 식각 영역의 일부에 제2 투광성 전도층(365)이 잔류할 수 있다.For example, an ITO layer may be formed on the surface of the selectively etched dielectric layer 360, and the ITO layer may be selectively etched to be formed on the upper surface, the other surface, and a part of the second etching area B of the light emitting structure 305 The second translucent conductive layer 365 is left on the dielectric layer 360 to be formed. At this time, the second transparent conductive layer 365 may remain in a part of the second etching region adjacent to the other side of the light emitting structure 305.

다음으로 도 3f에 도시된 바와 같이, 제2 식각 영역의 노출된 일부 표면에 제2 전극(375)을 형성한다. 제2 전극(375)은 잔류하는 제2 투광성 전도층(365)과 인접하여 제2 식각 영역의 일부 표면에 형성될 수 있고, 또한 제2 투광성 전도층(265)의 일부를 덮을 수도 있다.Next, as shown in FIG. 3F, a second electrode 375 is formed on a part of the exposed surface of the second etching region. The second electrode 375 may be formed on a part of the surface of the second etching region adjacent to the remaining second translucent conductive layer 365 and may cover a part of the second translucent conductive layer 265.

발광 구조체(305)의 일 측면에 형성되는 유전체층(360) 표면 및 제1 투광성 전도층(350)의 상부 표면 일부를 노출하는 홈(362) 내에 제1 전극(370)을 형성한다.The first electrode 370 is formed in the groove 362 exposing the surface of the dielectric layer 360 formed on one side of the light emitting structure 305 and the upper surface portion of the first light transmitting conductive layer 350.

도 5는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다. 도 5을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 봉지층(540)을 포함한다.5 illustrates a light emitting device package including a light emitting device according to an embodiment. Referring to FIG. 5, the light emitting device package includes a package body 510, a first metal layer 512, a second metal layer 514, a light emitting device 520, a first wire 522, a second wire 524, Reflective plate 530 and encapsulant layer 540. [

패키지 몸체(510)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다. The package body 510 is a structure in which a cavity is formed in one side region. At this time, the side wall of the cavity may be formed to be inclined. The package body 510 may be formed of a substrate having good insulating or thermal conductivity, such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다.The first metal layer 512 and the second metal layer 514 are disposed on the surface of the package body 510 so as to be electrically separated from each other in consideration of heat discharge or mounting of the light emitting device. The light emitting device 520 is electrically connected to the first metal layer 512 and the second metal layer 514 through the first wire 522 and the second wire 524.

예컨대, 제1 와이어(522)는 도 2에 도시된 발광 소자의 제1 전극(285)과 제1 금속층(512)을 전기적으로 연결하고, 제2 와이어(524)는 제2 전극(280)과 제2 금속층(514)을 전기적으로 연결할 수 있다. For example, the first wire 522 electrically connects the first electrode 285 of the light emitting device shown in FIG. 2 and the first metal layer 512, the second wire 524 electrically connects the second electrode 280, The second metal layer 514 may be electrically connected.

즉 제1 와이어(522)는 제1 전극(285) 상에 형성되는 제1 본딩 패드와 연결되며, 제2 와이어(524)는 제2 전극(280) 상에 형성되는 제2 본딩 패드와 연결될 수 있다.The first wire 522 may be connected to a first bonding pad formed on the first electrode 285 and the second wire 524 may be connected to a second bonding pad formed on the second electrode 280. [ have.

도 5에 도시된 바와 같이, 제1 와이어(522)는 발광 구조체의 상면이 아닌 측면에 형성된 제1 전극(285, 또는 제1 본딩 패드)과 연결됨으로써 제1 전극(285)에서의 광량 흡수가 감소될 수 있다.5, the first wire 522 is connected to the first electrode 285 (or the first bonding pad) formed on the side surface rather than the upper surface of the light emitting structure, so that the light amount absorption in the first electrode 285 Can be reduced.

반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐버티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflection plate 530 is formed on the cavity sidewall of the package body 510 to direct the light emitted from the light emitting element 520 in a predetermined direction. The reflection plate 530 is made of a light reflection material, and may be, for example, a metal coating or a metal flake.

봉지층(540)은 패키지 몸체(510)의 캐버티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 봉지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(540)은 발광 소자(320)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The encapsulation layer 540 surrounds the light emitting device 520 located in the cavity of the package body 510 to protect the light emitting device 520 from the external environment. The sealing layer 540 is made of a colorless transparent polymer resin material such as epoxy or silicone. The sealing layer 540 may include a phosphor to change the wavelength of light emitted from the light emitting device 320. The light emitting device package can mount at least one of the light emitting elements of the above-described embodiments, but is not limited thereto.

실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지는 제2 도전형 전극이 발광 구조체의 측면에 형성되고, 제2 도전형 전극 하부에는 활성층이 존재하지 않는 구조이기 때문에 제2 도전형 전극에서의 광량 흡수를 감소시켜 발광 소자의 광량을 향상시킬 수 있으며, 도 4에서 설명한 바와 같이 발광 소자의 제1 커패시터 및 제2 커패시터가 펄스 형태의 ESD 충격으로부터 활성층을 보호할 수 있다.Since the second conductive type electrode is formed on the side surface of the light emitting structure and the active layer is not present under the second conductive type electrode in the light emitting device according to the embodiment, The light amount of the light emitting device can be reduced and the light amount of the light emitting device can be improved. As described in FIG. 4, the first capacitor and the second capacitor of the light emitting device can protect the active layer from the pulse ESD shock.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

210,310: 기판, 205,305: 발광 구조체,
220,320: 제1 도전형 반도체층, 230,330: 활성층,
240,340: 제2 도전형 반도체층, 250,350: 제1 투광성 전도층,
260,360: 유전체층, 270,365:제2 투광성 전도층,
280,375: 제1 도전형 전극, 285,370: 제2 도전형 전극
510: 패키지 몸체, 512:제1 금속층, 514:제2 금속층, 520: 발광 소자,
522: 제1 와이어, 524: 제2 와이어, 530: 반사판, 540: 봉지층.
210, 310: substrate, 205, 305:
220, 320: first conductivity type semiconductor layer, 230, 330: active layer,
240,340: a second conductivity type semiconductor layer, 250,350: a first translucent conductive layer,
260, 360: dielectric layer, 270, 365: second light transmitting conductive layer,
280,375: first conductive type electrode, 285,370: second conductive type electrode
510: package body, 512: first metal layer, 514: second metal layer, 520: light emitting element,
522: first wire, 524: second wire, 530: reflector, 540: sealing layer.

Claims (13)

기판;
상기 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층이 순차로 적층되고, 상기 제1 도전형 반도체층의 일부가 노출되는 제1 영역 및 상기 제1 도전형 반도체층의 다른 일부를 노출하는 제2 영역을 포함하는 발광 구조체;
상기 발광 구조체의 측면, 및 상기 발광 구조체의 상기 제1 및 제2 영역들의 상기 제1 도전형 반도체층의 노출된 표면에 형성되는 유전체층; 및
상기 제1 영역, 및 상기 제1 영역과 인접한 상기 발광 구조체의 측면의 일 영역에 형성된 유전체층 상에 형성되는 제1 전극;
상기 발광 구조체의 상부, 및 상기 제2 영역에 인접한 상기 발광 구조체의 측면의 다른 영역에 형성된 유전체층 상에 형성되는 제2 투광성 전도층; 및
상기 제2 영역의 상기 제1 도전형 반도체층의 노출된 표면에 형성되는 제2 전극을 포함하며,
상기 제1 영역의 상기 제1 도전형 반도체층의 노출된 표면은 상기 제2 영역의 상기 제1 도전형 반도체층의 노출된 표면보다 더 낮은 발광 소자.
Board;
A first region in which a first conductivity type semiconductor layer, an active layer, a second conductivity type semiconductor layer, and a first transmissive conductive layer are sequentially laminated on the substrate, a part of the first conductivity type semiconductor layer is exposed, A second region that exposes another portion of the one-conductivity-type semiconductor layer;
A dielectric layer formed on a side surface of the light emitting structure and on an exposed surface of the first conductivity type semiconductor layer of the first and second regions of the light emitting structure; And
A first electrode formed on the first region and a dielectric layer formed on one side of the side of the light emitting structure adjacent to the first region;
A second transmissive conductive layer formed on a dielectric layer formed on an upper portion of the light emitting structure and another region on a side surface of the light emitting structure adjacent to the second region; And
And a second electrode formed on an exposed surface of the first conductive type semiconductor layer in the second region,
Wherein an exposed surface of the first conductive type semiconductor layer in the first region is lower than an exposed surface of the first conductive type semiconductor layer in the second region.
제1항에 있어서,
상기 제1 및 제2 영역들 각각의 상기 제1 도전형 반도체층의 노출된 표면은 상기 활성층보다 낮게 위치하는 발광 소자.
The method according to claim 1,
Wherein an exposed surface of the first conductive type semiconductor layer of each of the first and second regions is located lower than the active layer.
제1항에 있어서,
상기 제1 영역은 상기 발광 구조체가 식각된 제1 식각 영역이고,
상기 제2 영역은 상기 발광 구조체가 식각된 제2 식각 영역이고,
상기 제1 식각 영역은 상기 활성층으로부터 제1 깊이를 가지며,
상기 제2 식각 영역은 상기 활성층으로부터 제2 깊이를 가지며,
상기 제1 깊이는 상기 제2 깊이보다 더 큰 발광 소자.
The method according to claim 1,
Wherein the first region is a first etching region in which the light emitting structure is etched,
The second region is a second etching region in which the light emitting structure is etched,
Wherein the first etch region has a first depth from the active layer,
The second etch region having a second depth from the active layer,
Wherein the first depth is greater than the second depth.
제1항에 있어서,
상기 제1 투광성 전도층은 투명한 산화물계 물질로 이루어지는 발광 소자.
The method according to claim 1,
Wherein the first light transmitting conductive layer is made of a transparent oxide-based material.
제4항에 있어서, 상기 유전체층은,
SiO2 층 및 TiO2 층으로 구성되는 이중층이 적어도 2회 이상 반복 적층되는 발광 소자.
5. The organic electroluminescent device according to claim 4,
A SiO 2 layer and a TiO 2 layer is repeatedly laminated at least twice.
제1항에 있어서, 상기 제1 전극은,
일단이 상기 유전체층을 관통하여 상기 제1 투광성 전도층과 연결되는 발광 소자.
The plasma display panel of claim 1,
And one end thereof is connected to the first light-transmitting conductive layer through the dielectric layer.
제1항에 있어서,
상기 제1 투광성 전도층 및 상기 제2 투광성 전도층은 ITO층(Indium Tin Oxide layer)인 발광 소자.
The method according to claim 1,
Wherein the first light-transmitting conductive layer and the second light-transmitting conductive layer are an ITO layer (Indium Tin Oxide layer).
제1항에 있어서,
상기 제2 전극의 일부는 상기 제2 투광성 전도층의 일부를 덮도록 형성되는 발광 소자.
The method according to claim 1,
And a part of the second electrode is formed so as to cover a part of the second transmissive conductive layer.
제1항에 있어서, 상기 유전체층은,
상기 제1 투광성 전도층의 표면을 덮는 발광 소자.
The dielectric layer according to claim 1,
And a surface of the first transmissive conductive layer is covered.
제1항에 있어서,
상기 제1 투광성 전도층 및 상기 제2 투광성 전도층은 수직적으로 오버랩(overlap)되는 발광 소자.
The method according to claim 1,
Wherein the first transmissive conductive layer and the second transmissive conductive layer overlap vertically.
패키지 몸체;
상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층;
상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 제1항 내지 제10항 중 어느 한 항의 발광 소자; 및
상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함하는 것을 특징으로 하는 발광 소자 패키지.
A package body;
A first metal layer and a second metal layer disposed in the package body;
The light emitting device according to any one of claims 1 to 10, which is mounted on the package body so as to be electrically connected to the first metal layer and the second metal layer. And
And a sealing layer surrounding the light emitting device.
삭제delete 삭제delete
KR1020100039362A 2010-04-28 2010-04-28 A light emitting device, a method of fabricating the light emitting device, and a light emitting device package Expired - Fee Related KR101662239B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100039362A KR101662239B1 (en) 2010-04-28 2010-04-28 A light emitting device, a method of fabricating the light emitting device, and a light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100039362A KR101662239B1 (en) 2010-04-28 2010-04-28 A light emitting device, a method of fabricating the light emitting device, and a light emitting device package

Publications (2)

Publication Number Publication Date
KR20110119930A KR20110119930A (en) 2011-11-03
KR101662239B1 true KR101662239B1 (en) 2016-10-04

Family

ID=45391225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100039362A Expired - Fee Related KR101662239B1 (en) 2010-04-28 2010-04-28 A light emitting device, a method of fabricating the light emitting device, and a light emitting device package

Country Status (1)

Country Link
KR (1) KR101662239B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926507B1 (en) * 2012-04-20 2018-12-10 엘지이노텍 주식회사 Light emitting device, method for fabricating the same, and light emitting device package
KR102543183B1 (en) * 2018-01-26 2023-06-14 삼성전자주식회사 Semiconductor light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649642B1 (en) * 2005-05-31 2006-11-27 삼성전기주식회사 Compound semiconductor light emitting device having an ESD protection device and method of manufacturing the same
WO2008111504A1 (en) * 2007-03-12 2008-09-18 Nichia Corporation High-output light emitting device and package used therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239857B1 (en) * 2007-03-07 2013-03-06 서울옵토디바이스주식회사 Semiconductor light emitting device and method for manufacturing thereof
KR20080087251A (en) * 2007-03-26 2008-10-01 서울옵토디바이스주식회사 Light Emitting Diodes With Capacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649642B1 (en) * 2005-05-31 2006-11-27 삼성전기주식회사 Compound semiconductor light emitting device having an ESD protection device and method of manufacturing the same
WO2008111504A1 (en) * 2007-03-12 2008-09-18 Nichia Corporation High-output light emitting device and package used therefor

Also Published As

Publication number Publication date
KR20110119930A (en) 2011-11-03

Similar Documents

Publication Publication Date Title
KR101666442B1 (en) Light emitting diode and Light emitting device comprising the same
KR101756333B1 (en) A light emitting device and a light emitting device package
TWI446586B (en) Illuminating device
CN104112757B (en) Luminescent device, light emitting device package, the manufacture method and illuminator of luminescent device
KR20120006409A (en) Light emitting element
KR20110103608A (en) Light emitting device, light emitting device manufacturing method and light emitting device package
EP2535953B1 (en) Light emitting device
KR102413447B1 (en) Light emitting device
EP3401965B1 (en) Light emitting diode device
KR101734541B1 (en) Light emitting device, light emitting device package
KR101746002B1 (en) Light emitting device
KR101662239B1 (en) A light emitting device, a method of fabricating the light emitting device, and a light emitting device package
KR101582333B1 (en) Light emitting diode, Flip-chip package and Method for manufacturing for the same
KR101633813B1 (en) A light emitting device and a method for fabricating the light emitting device and a light emitting device
KR102404655B1 (en) Light emitting device and light emitting device package having thereof
KR20160047766A (en) Light emitting device and light emitting device package including the device
KR101675583B1 (en) Light emitting device
KR101694999B1 (en) Light emitting device
KR20180017448A (en) Semiconductive device and lighting apparatus having the same
KR102392779B1 (en) Light emitting device and light emitting device package having thereof
KR101683583B1 (en) Light emitting device
KR101693869B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR102348511B1 (en) light emitting device
KR20100037360A (en) Light emitting decice

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230928

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230928

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000