KR101683825B1 - 반도체 패키지용 회로 기판의 제조 방법 - Google Patents

Abstract

본 발명은 리드프레임을 이용하여 회로 기판을 제조하며, 제조 비용이 적고, 미세 에칭이 기능한 회로 기판의 제조 방법을 제공한다. 본 발명에 따른 회로 기판의 제조 방법은, (a) 리드프레임의 하부에 복수개의 홈들을 형성하는 단계; (b) 상기 복수개의 홈들을 절연물질로 충진하여 복수개의 절연부들을 형성하는 단계; (c) 상기 리드프레임의 상부에 도금층을 형성하고, 상기 도금층에 제1 복수개의 개구부들을 형성하는 단계; (d) 상기 리드프레임의 상부에 포토레지스트층을 형성하고, 상기 제1 복수개의 개구부들보다 좁은 제2 복수개의 개구부들을 상기 제1 복수개의 개구부들에 형성하는 단계; 및 (e) 상기 제2 복수개의 개구부들에 의해 외부로 노출된 리드프레임 영역을 에칭하여 상기 복수개의 절연부들까지 관통하는 제3 복수개의 개구부들을 형성하는 단계를 포함한다.

Description

반도체 패키지용 회로 기판의 제조 방법{Method for manufacturing circuit board for semiconductor package}

본 발명은 반도체 패키지에 사용되는 회로 기판의 제조 방법에 관한 것으로서, 특히 리드프레임을 이용하여 제조되는 회로 기판의 제조 방법에 관한 것이다.

반도체 패키지에 사용되는 회로 기판은 폴리이미드(PI)나 액정폴리며(LCP)와 같은 절연물질로 구성된 기판의 상부 또는 상하부에 구리를 적층하여 제조되는 것이 일반적이다. 한편, 반도체 패키지의 종류에 따라 금속 물질로 구성된 리드프레임을 사용하여 회로 기판을 제조하는 기술도 많이 개발되고 있다.

리드프레임은 금선(gold wire), 봉합수지(EMC: Epoxy Mold Compound)와 함께 반도체 패키지를 제조하는데 사용되는 3대 재료 중에 하나이다. 일반적으로 리드프레임은 반도체 패키지에 내장되는 반도체 칩(semiconductor chip)에서 발생되는 열을 외부로 방출시키는 기능을 담당하고, 반도체 패키지의 조립 공정에서 반도체 칩을 각 공정별로 운반하는 캐리어 역할을 수행하고, 반도체 칩과 반도체 패키지가 탑재되는 인쇄회로기판을 서로 연결시켜 주는 도선 역할을 수행하고, 반도체 칩을 지지해 주는 버팀대(Frame) 역할을 수행한다.

최근 들어, 대부분의 반도체 패키지들이 파인 피치(fine pitch), 고집적 입출력 단자, 경박 단소, 높은 열적 전기적 성능을 요구하고 있으며, 이러한 요구를 충족시기 위하여 리드 프레임을 이용한 회로 기판의 제조 방법에 있어서도 다양한 방법이 개발되고 있다.

본 발명은 리드프레임을 이용하여 회로 기판을 제조하며, 제조 비용이 적고, 미세 에칭이 기능한 회로 기판의 제조 방법을 제공한다.

본 발명에 따른 회로 기판의 제조 방법은,

(a) 리드프레임의 하부에 복수개의 홈들을 형성하는 단계; (b) 상기 복수개의 홈들을 절연물질로 충진하여 복수개의 절연부들을 형성하는 단계; (c) 상기 리드프레임의 상부에 도금층을 형성하고, 상기 도금층에 제1 복수개의 개구부들을 형성하는 단계; (d) 상기 리드프레임의 상부에 포토레지스트층을 형성하고, 상기 제1 복수개의 개구부들보다 좁은 제2 복수개의 개구부들을 상기 제1 복수개의 개구부들에 형성하는 단계; 및 (e) 상기 제2 복수개의 개구부들에 의해 외부로 노출된 리드프레임 영역을 에칭하여 상기 복수개의 절연부들까지 관통하는 제3 복수개의 개구부들을 형성하는 단계를 포함한다.

상기 (a) 단계는, (a-1) 판 형태의 상기 리드프레임을 준비하는 단계; 및 (a-2) 상기 리드프레임의 하부를 하프에칭하여 상기 복수개의 홈들을 형성하는 단계를 포함할 수 있다.

상기 (c) 단계는, (c-1) 상기 리드프레임의 상부에 다른 포토레지스트층을 형성하는 단계; (c-2) 상기 다른 포토레지스트층을 패터닝하여 상기 복수개의 절연부들의 상부에 복수개의 포토레지스트 월들을 형성하는 단계; (c-3) 상기 리드프레임의 상부의 표면에 상기 도금층을 형성하는 단계; 및 (c-4) 상기 복수개의 포토레지스트 월들을 제거하여 상기 제1 복수개의 개구부들을 형성하는 단계를 포함할 수 있다.

상기 (c) 단계의 도금층은 상기 리드프레임의 하면에도 형성되며, 이 때 상기 절연부들의 하면에는 형성하지 않는다.

본 발명에 따른 회로 기판은 금속의 리드프레임을 원소재로 하여 제조한다.

본 발명에 따르면 회로 기판의 다이 패드와 랜드 패드 사이를 단절시키기 위하여 리드프레임에 개구부를 형성할 때 리드프레임의 에칭이 용이한 산성 에칭 방법을 사용함으로써 회로 기판의 제조 비용이 적게 든다.

또한, 본 발명에 따르면, 에칭 팩터가 우수한 산성 에칭 용액을 사용함으로써 에칭이 미세하게 실행되어 회로 기판에 미세 회로 구현이 가능하다.

도 1 내지 도 12B는 본 발명에 따른 회로 기판의 제조 방법을 순차적으로 보여주는 단면도들이다.
도 13A 내지 도 13D는 도 12A에 도시된 B를 확대한 상태를 보여준다.
도 14는 도 12B에 도시된 회로 기판을 이용하여 제조된 반도체 패키지의 단면도이다.

이하, 첨부한 도면을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나, 본 발명은 이에 한정되지 않고 다른 여러 가지 형태로 구현될 수 있다.

다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련 기술 문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되며, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.

사시도를 참조하여 설명된 본 발명의 실시예는 본 발명의 이상적인 실시예를 구체적으로 나타낸다. 그 결과, 도해의 다양한 변형, 예를 들면 제조 방법 및/또는 사양의 변형이 예상된다. 따라서 실시예는 도시한 영역의 특정 형태에 국한되지 않으며, 예를 들면 제조에 의한 형태의 변형도 포함한다. 예를 들면, 편평하다고 도시되거나 설명된 영역은 일반적으로 거칠거나/거칠고 비선형인 특성을 가질 수 있다. 또한, 날카로운 각도를 가지는 것으로 도시된 부분은 라운드질 수 있다. 따라서 도면에 도시된 영역은 원래 대략적인 것에 불과하며, 이들의 형태는 영역의 정확한 형태를 도시하도록 의도된 것이 아니고, 본 발명의 범위를 좁히려고 의도된 것이 아니다.

도 1 내지 도 12는 본 발명에 따른 회로 기판의 제조 방법을 순차적으로 보여주는 단면도들이고, 도 13A 내지 도 13D는 도 12A에 도시된 B를 확대한 상태를 보여준다.

도 1 및 도 2를 참조하면, 리드프레임(111)의 하부에 복수개의 홈들(121)을 형성한다.

도 3 및 도 4를 참조하면, 복수개의 홈들(121)을 절연물질로 충진하여 복수개의 절연부들(135)을 형성한다.

도 5A 내지 도 8B를 참조하면, 리드프레임(111)의 상부에 도금층(151)을 형성하고, 상기 도금층(151)에 제1 복수개의 개구부들(157)을 형성한다.

도 9A 내지 도 10B를 참조하면, 리드프레임(111)의 상부에 포토레지스트층(161)을 형성하고, 상기 제1 복수개의 개구부들(157)보다 좁은 제2 복수개의 개구부들(167)을 상기 제1 복수개의 개구부들(157)에 형성한다.

도 11A 내지 도 12B를 참조하면, 제2 복수개의 개구부들(167)에 의해 외부로 노출된 리드프레임 영역을 에칭하여 복수개의 절연부들(135)까지 관통하는 제3 복수개의 개구부들(177)을 형성한다.

본 발명에 따른 회로 기판의 제조 방법을 도 1 내지 도 13D를 참조하여 구체적으로 설명하기로 한다.

도 1을 참조하면, 원소재인 리드프레임(leadframe)(111)을 준비한다. 리드프레임(111)은 전도성을 갖는 금속 재질, 예컨대 구리로 구성되며, 두께가 얇은 판 형태를 갖는 것이 바람직하다. 리드프레임(111)은 회로 기판(도 12A/도 12B의 101,102)이 완성된 후에 반도체 칩(도 14의 211)이 그 위에 접착될 때 상기 반도체 칩(도 14의 211)을 지지해주며, 또한 상기 반도체 칩(도 14의 211)과 외부 장치(도시 안됨) 사이의 신호를 전송하는데 필요한 배선을 제공하며, 상기 반도체 칩(도 14의 211)에서 발생되는 열을 외부로 방출하는 기능을 수행한다.

리드프레임(111)은 구리를 주 원료로 하고 니켈, 규소, 인 등을 섞어서 제조될 수도 있고, 구리 재질 또는 니켈이 합금된 구리 재질의 바탕에 실리콘 산화막의 표면을 형성하여 제조될 수도 있다. 상기 실리콘 산화막은, 플라즈마 코팅 방법, 화학적 기상 증착(CVD: Chemical Vapor Deposition) 방법, 스퍼터링(Sputtering) 방법, 및 솔-겔(Sol-Gel) 방법 중 어느 하나를 이용하여 형성할 수 있다. 상기 실리콘 산화막에 탄소(C), 질소(N) 및 수소(H) 중 어느 하나가 첨가되면, 상기 실리콘 산화막은 구리 재질의 바탕 또는 니켈이 합금된 구리 재질의 바탕과 복합상을 형성할 수 있다. 상기 실리콘 산화막의 두께는 5∼35[nm]로 구성하는 것이 바람직하며, 이에 따라 레진(resin)의 블리딩(bleeding) 및 구리 기판의 산화를 방지할 수 있다.

도 2를 참조하면, 리드프레임(111)의 하면의 일부를 하프에칭(half-etching)한다. 즉, 리드프레임(111)의 하면의 일부를 에칭 방법을 이용하여 제거한다. 따라서, 리드프레임(111)의 하면에는 복수개의 홈들(121)이 형성된다. 이 때, 복수개의 홈들(121)의 상부에 구성된 리드프레임 영역(113)은 배선 역할을 하기 때문에 배선 기능을 수행하기에 적합한 두께를 갖도록 하프에칭을 실행하는 것이 바람직하다.

리드프레임(111)의 하면을 하프에칭하기 위해서는 리드프레임(111)의 하면 전체에 포토레지스트층(photoresist layer)을 형성하고, 마스킹, 노광, 현상 공정을 통하여 상기 포토레지스트층을 패터닝(patterning)한 후에 상기 패터닝에 의해 형성된 포토레지스트 패턴에 의해 노출된 리드프레임 영역을 소정 두께로 에칭하는 공정을 진행할 수 있다.

도 3을 참조하면, 리드프레임(111)의 하면 전체를 절연물질로 코팅하여 절연층(131)을 형성한다. 이 과정에서 리드프레임(111)의 하면에 형성된 복수개의 홈들(도 2의 121)은 상기 절연물질로 충진된다. 즉, 리드프레임(111)의 하면에는 복수개의 절연부들(135)이 형성된다. 리드프레임(111)의 하면에 코팅되는 상기 절연물질로는 절연성의 고분자 물질에 해당하는 PSR(Photo Solder Resist)을 사용할 수 있다.

도 4를 참조하면, 리드프레임의 하면에 형성된 절연층(131)을 제거한다. 이에 따라 리드프레임(111)의 하부 표면에 코팅된 절연물질은 모두 제거된다. 이 때, 리드프레임(111)의 하면은 평평하게 된다. 즉, 리드프레임(111)의 하면 중 복수개의 절연부들(135)의 높이와 리드프레임(111)의 높이는 동일하게 된다. 리드프레임(111)의 하면에 코팅된 절연층(131)을 제거하기 위하여, 기계적인 방법을 이용하여 리드프레임(111)의 하면을 연마하거나 절연층(131)을 에칭하는 에칭 공정을 진행할 수 있다.

도 5A를 참조하면, 리드프레임(111)의 상부 표면에 제1 포토레지스트층(141)을 형성한다. 제1 포토레지스트층(141)은 광감성 물질, 예컨대 드라이 필름 레지스트(Dry Film Resist; DFR)나 잉크(ink) 또는 페이스트(paste) 중 하나를 이용하여 형성될 수 있다.

도 5B를 참조하면, 리드프레임(111)의 하면에도 제1 포토레지스트층(142)을 형성할 수 있다. 이에 따라, 리드프레임(111)의 하면은 리드프레임(111)의 상면에 형성된 제1 포토레지스트(141)를 패터닝하는 동안 손상을 받지 않게 된다.

도 6을 참조하면, 리드프레임(111)의 상부에 형성된 제1 포토레지스트층(141)을 패터닝한다. 따라서, 리드프레임(111)의 상부의 특정 영역, 예컨대 복수개의 홈들(135)의 상부에 형성된 제1 포토레지스트층(141)만 남고 다른 부분에 형성된 제1 포토레지스트층(141)은 모두 제거된다. 즉, 복수개의 홈들(135)의 상부에 복수개의 제1 포토레지스트 월(wall)들(145)이 형성된다.

이 과정에서 도 5B에 도시된 리드프레임(111)의 하면에 형성된 제1 포토레지스트층(142)도 모두 제거된다.

리드프레임(111)의 상부에 형성된 제1 포토레지스트층(141)을 패터닝하기 위해서는, 먼저 특정한 패턴이 인쇄된 제1 마스크(도시 안됨)를 리드프레임(111)의 상부에 형성된 제1 포토레지스트층(141) 위에 배치하는 마스킹(masking) 공정과, 상기 제1 마스크에 광을 조사하여 리드프레임(111)의 상부에 형성된 제1 포토레지스트층(141)의 일부를 빛에 노출시키는 노광(exposure) 공정 및 상기 노광 공정에 의해 제1 포토레지스트층(141) 속에 생긴 잠상을 가시의 상으로 만드는 현상(development) 공정을 수행한다.

도 7A를 참조하면, 리드프레임의 상부 표면을 금속 물질로 도금하여 도금층(151)을 형성한다. 이 때, 리드프레임(111)의 상부의 표면 중에서 제1 포토레지스트 월들(145)이 형성된 영역에는 도금층(151)이 형성되지 않고, 제1 포토레지스트 월들(145)이 형성되지 않은 영역에만 도금층(151)이 형성된다.

리드프레임(111)의 상부 표면에 도금층(151)을 형성하기 위해서는 전해 도금 방법을 사용할 수 있다. 상기 전해 도금 방법으로서, 도금 용액이 담긴 스프레이 장치를 이용하여 리드프레임(111)의 위로부터 상기 도금 용액을 스프레이(spray) 방식으로 분사하면서 리드프레임(111)에 전류를 흘려주거나, 아니면 상기 도금 용액이 담긴 용기 안에 리드프레임(111)을 담군 상태에서 리드프레임(111)에 전류를 흘려서 도금을 진행할 수 있다.

도 7B를 참조하면, 리드프레임의 하부 표면에도 도금층(152)을 형성할 수 있다. 이 때, 리드프레임(111)의 하부 표면 중 복수개의 절연부들(135)의 표면은 도금되지 않고, 복수개의 절연부들(135)이 형성되지 않은 영역만 도금된다. 리드프레임(111)의 하부 표면을 도금하는 방법은 리드프레임(111)의 상부 표면을 도금하는 방법과 동일하게 진행할 수 있다.

도 8A 및 도 8B를 참조하면, 리드프레임(111)의 상부에 형성된 제1 포토레지스트 월들(도 7A 및 도 7B의 145)을 제거한다. 그러면 리드프레임(111)의 상부의 도금층(151)에는 제1 복수개의 개구부들(157)이 형성된다. 제1 복수개의 개구부들(157)은 복수개의 절연부들(135)의 상부에 형성된다.

제1 포토레지스트 월들(도 7A 및 도 7B의 145)을 제거하기 위해서는, 포토레지스트만을 제거하는 에칭 용액을 제1 포토레지스트 월들(도 7A 및 도 7B의 145)의 위로부터 스프레이(spray) 방식으로 분사하거나, 상기 에칭 용액이 담긴 용기 안에 리드프레임(111)을 소정 시간 동안 담그는 방법을 이용할 수 있다. 상기 에칭 용액에 의해 리드프레임(111)의 표면에 남아있는 제1 포토레지스트 월들(도 7A 및 도 7B의 145)은 모두 에칭되어 제거된다. 제1 포토레지스트 월들(도 7A 및 도 7B의 145)이 제거되면 리드프레임(111)의 상부 표면 또는 상부와 하부 양면에 도금층(151,152)이 남게 된다.

도 9A를 참조하면, 도금층(151)의 상부 표면에 제2 포토레지스트층(161)을 형성한다. 제2 포토레지스트층(161)은 도금층(151)의 상면을 덮고, 제1 복수개의 개구부들(157)을 채워 제1 복수개의 개구부들(157)에 의해 노출된 도금층(151)의 측면과 제1 복수개의 개구부들(157)에 의해 노출된 리드프레임(111)의 상면의 일부영역을 덮도록 형성된다. 제2 포토레지스트층(161)은 에칭용 포토레지스트 물질, 예컨대 드라이 필름 레지스트와 같은 고체 상태의 감광성 물질, 액상 레지스트(resist), 전해석출 포토레지스트(Electrodeposition photoresist)중 하나를 이용하여 형성될 수 있다.

도 9B를 참조하면, 리드프레임(111)의 하부 표면에도 제2 포토레지스트층(162)을 형성할 수 있다. 리드프레임(111)의 하부 표면에 제2 포토레지스트층(162)을 형성함으로써, 리드프레임(111)의 상부에 형성된 제2 포토레지스트층(161)을 패터닝하거나 리드프레임(111)을 에칭할 때 리드프레임(111)의 하면은 손상을 받지 않게 된다.

도 9C 및 도 9D는 도 9A에 도시된 A 영역을 확대한 상태를 보여준다.

도 9C를 참조하면, 제2 포토레지스트층(161)을 고체 상태의 감광성 물질로 형성할 경우에 제2 포토레지스트층(161)은 제1 복수개의 개구부들(도 8A 및 도 8B의 157)을 완전히 채우지 못하며, 그에 따라 제1 복수개의 개구부들(도 8A 및 도 8B의 157)과 제2 포토레지스트층(161) 사이에는 빈틈들(165)이 발생할 수가 있다. 즉, 고체 상태의 감광성 물질, 예컨대 드라이 필름 레지스트는 소재 자체가 필름 형태로 가공되어 있기 때문에 필름 라미네이션(film lamination) 공정이 3차원적으로 형성되어 있는 도금층(151)을 완전히 보호하지 못할 수가 있다. 이러한 현상 발생시 드라이 필름 레지스트의 현상 후 에칭 공정에서 드라이 필름 레지스트와 제1 복수개의 개구부들(도 8A 및 도 8B의 157)의 계면 사이로 에칭 용액이 침투하여 도금층(151)을 손상시킬 수가 있다.

고체 상태의 감광성 필름 대신 액상 레지스트를 코팅하는 경우에 카제인과 같이 롤러(roller)를 이용하여 코팅할 수가 있는데 이 때에는 코팅 두께의 편차가 크게 발생할 수가 있다. 만일 액상 레지스트의 두께 편차가 발생하게 되면, 노광 공정과 현상 공정을 수행할 때 리드프레임(111)을 노출시키는 제1 복수개의 개구부들(도 8A 및 도 8B의 157)의 크기가 달라지게 되고, 그로 인하여 리드프레임(111)을 에칭한 후에 리드프레임(111)에 형성되는 제2 복수개의 개구부들(도 10A 및 도 10B의 167) 사이에 편차가 발생할 수가 있다

도 9D를 참조하면, 제2 포토레지스트층(161)을 전해석출 포토레지스트로 형성할 경우에, 제1 복수개의 개구부들(도 8A 및 도 8B의 157)은 제2 포토레지스트층(161)으로 완전히 채워져서 제1 복수개의 개구부들(도 8A 및 도 8B의 157)에는 빈틈이 발생하지 않으며, 또한, 제2 포토레지스트층(161)에는 두께 편차가 발생하지 않을 뿐만 아니라 이 후에 형성되는 제2 복수개의 개구부들(도 8A 및 도 8B의 157) 사이에도 편차가 발생하지 않게 된다.

따라서, 리드프레임(111)을 에칭할 때 도금층(151)이 손상되지 않는다.

도 10A 및 도 10B를 참조하면, 리드프레임(111)의 상부에 형성된 제2 포토레지스트층(161)을 패터닝한다. 따라서, 제2 포토레지스트층(161)에는 제2 복수개의 개구부들(167)이 형성된다. 제2 복수개의 개구부들(167)은 복수개의 절연부들(135)의 상부 및 제1 복수개의 개구부들(도 8A 및 도 8B의 157) 내에 형성된다. 따라서, 제2 복수개의 개구부들(167)은 제1 복수개의 개구부들(도 8A 및 도 8B의 157)보다 좁게 형성된다.

리드프레임(111)의 상부에 형성된 제2 포토레지스트층(161)을 패터닝하기 위해서는, 먼저 특정한 패턴이 인쇄된 제2 마스크(도시 안됨)를 리드프레임(111)의 상부에 형성된 제2 포토레지스트층(161) 위에 배치하는 마스킹 공정, 상기 제2 마스크에 광을 조사하여 리드프레임(111)의 상부에 형성된 제2 포토레지스트층(161)을 빛에 노출시키는 노광(exposure) 공정 및 상기 노광에 의해 제2 포토레지스트층(641) 속에 생긴 잠상을 가시의 상으로 만드는 현상(development) 공정을 수행한다. 그러면, 상기 제2 마스크에 인쇄된 특정한 패턴에 따른 포토레지스트 패턴이 리드프레임(111)의 상부에 형성된다.

상기 포토레지스트 패턴에 의해 리드프레임(111)의 상부의 일부가 제2 복수개의 개구부들(167)을 통해서 외부로 노출된다.

도 11A 및 도 11B를 참조하면, 리드프레임(111)을 에칭한다. 따라서, 제2 복수개의 개구부들(도 10A 및 도 10B의 167)을 통해서 외부로 노출된 리드프레임 영역들이 에칭되어 제거됨으로써, 제3 복수개의 개구부들(177)이 형성된다. 제2 포토레지스트층(161,162)으로 덮힌 리드프레임 영역은 에칭되지 않는다. 제3 복수개의 개구부들(177)에 의해 복수개의 절연부들(135)이 외부로 노출된다. 제3 복수개의 개구부들(177)은 반도체 칩(도 14의 211)이 장착되는 다이 패드(도 12A 및 도 12B의 181)를 외부 장치(도시 안됨)와 전기적으로 접촉되는 연결 패드(도 12A 및 도 12B의 182)와 단절시킨다.

제2 복수개의 개구부들(도 10A 및 도 10B의 167)을 통해서 노출된 리드프레임(111)을 에칭하기 위한 방법으로써, 에칭 용액이 담긴 스프레이 장치를 이용하여 제2 포토레지스트층(161,162)의 위로부터 상기 에칭 용액을 스프레이 방식으로 분사하거나, 상기 에칭 용액이 담긴 용기 안에 리드프레임(111)을 소정 시간 동안 담그는 방법을 이용할 수 있다. 상기 에칭 용액에 의해 제2 포토레지스트층(161,162)으로 덮히지 않고 외부로 노출된 리드프레임 영역은 에칭되어 제거된다.

여기서 제3 복수개의 개구부들(177)을 형성하기 위하여 리드프레임(111)을 에칭하는 에칭 용액은 에칭 팩터가 우수한, 예컨대 에칭 팩터가 3.0 정도의 산성 에칭 용액을 적용한다. 이와 같이 에칭 팩터가 우수한 산성 에칭 용액을 사용함으로써 제조 비용이 적게 든다. 그러나, 산성 에칭 용액을 사용할 경우에 도금층(151)이 손상받기 쉬운 단점이 있다. 이러한 단점을 해결하기 위하여 본 발명에서는 제1 복수개의 개구부들(도 8A 및 도 8B의 157)을 먼저 형성하고 이 후에 제2 포토레지스트층(161,162)을 형성하여 제2 복수개의 개구부들(167)을 형성한 상태에서 산성 에칭 용액을 사용하여 제3 복수개의 개구부들(177)을 형성한다. 따라서, 산성 용액을 사용하더라도 도금층(151)이 손상을 받지 않게 된다.

도 12A를 참조하면, 리드프레임(111)의 상부에 형성된 제2 포토레지스트층(도 11A 및 도 11B의 161)을 제거한다. 따라서, 리드프레임(111)의 상부에 형성된 도금층(151)과 제3 복수개의 개구부들(177)이 외부로 노출되어 본 발명에 따른 회로 기판(101)의 제조가 완성된다.

제2 포토레지스트층(도 11A 및 도 11B의 161)을 제거하기 위해서는, 제2 포토레지스트층(도 11A 및 도 11B의 161)을 수작업으로 박리하거나 제2 포토레지스트층(도 11A 및 도 11B의 161)만을 제거하는 에칭 용액을 제2 포토레지스트층(도 11A 및 도 11B의 161)의 위로부터 스프레이 방식으로 분사하거나, 상기 에칭 용액이 담긴 용기 안에 리드프레임(111)을 소정 시간 동안 담그는 방법을 이용할 수 있다. 상기 에칭 용액에 의해 리드프레임(111)의 표면에 형성된 제2 포토레지스트층(도 11A 및 도 11B의 161)은 모두 에칭되어 제거된다. 제2 포토레지스트층(도 11A 및 도 11B의 161)이 제거되면 리드프레임(111)의 상부에 형성된 리드프레임(111)의 회로 패턴이 외부로 노출되어 회로 기판(101)이 완성된다.

도 12B를 참조하면, 리드프레임(111)의 상하부에 형성된 제2 포토레지스트층들(도 11A 및 도 11B의 161,162)을 모두 제거함으로써, 리드프레임(111)의 상하부에 형성된 도금층(151,152)이 외부로 노출된다. 따라서, 본 발명에 따른 회로 기판(102)이 완성된다. 리드프레임(111)의 상하부에 형성된 제2 포토레지스트층(도 11A 및 도 11B의 161,162)을 제거하는 방법은 도 12A에서 설명한 에칭 방법과 동일하게 실행할 수 있다.

도 13A 내지 도 13D는 도 12A에 도시된 B 영역을 확대 도시한 도면들이다.

도 13A를 참조하면, 리드프레임(111)은 경사지게 에칭될 수 있으며, 리드프레임(111)은 도금층(151)의 외측까지 에칭된다. 즉, 에칭 시간이 짧을수록 리드프레임(111)은 적게 에칭된다.

도 13B를 참조하면, 리드프레임(111)은 경사지게 에칭될 수 있으며, 리드프레임(111)은 도금층(151)과 일치한 지점까지 에칭된다.

도 13C를 참조하면, 리드프레임(111)은 경사지게 에칭될 수 있으며, 리드프레임(111)은 도금층(151)의 내측까지 에칭된다. 즉, 에칭 시간이 길수록 리드프레임(111)은 많이 에칭된다.

도 13D는 도 8A 및 도 8B에 도시된 리드프레임(111)의 상부에 형성된 제1 복수개의 개구부들(157)을 통해서 노출된 리드프레임(111) 영역을 소정 두께로 에칭한 후에 도 9A 내지 도 10B 과정을 통해서 제2 복수개의 개구부들(167)을 형성한 후에 제2 복수개의 개구부들(167)을 통해서 노출된 리드프레임(111) 영역을 1차 에칭한 상태에서 도 11A 및 도 11B 과정을 통해서 제3 복수개의 개구부들(177)을 형성한 경우이다. 이러한 경우에, 리드프레임은 항아리 모양으로 에칭되며, 도금층(151)은 전혀 손상을 받지 않게 된다.

도 14는 도 12B에 도시된 회로 기판(102)을 이용하여 제조된 반도체 패키지(201)의 단면도이다. 도 14에 도시된 반도체 패키지(201)는 QFN(Quad Flat Non-lead) 패키지에 해당한다.

도 14를 참조하면, 반도체 패키지(201)는 다이 패드(181), 연결 패드(182), 다이 패드(181) 위에 접착된 반도체 칩(211), 반도체 칩(211)의 상부에 형성된 복수개의 콘택 패드(도시 안됨)들을 복수개의 랜드 패드들(182)에 전기적으로 연결시키는 복수개의 본딩 와이어들(221) 및 회로 기판(102)의 상부를 밀봉하는 몰딩부(231)를 구비한다.

다이 패드(181)는 전도성을 가지므로, 반도체 칩(211)에서 발생되는 열은 다이 패드(181)을 통해서 외부로 빠르게 방출된다. 따라서, 반도체 패키지(201)의 열 방출 특성이 향상된다.

복수개의 연결 패드들(182)은 외부 장치(도시 안됨)에 전기적으로 접촉될 수가 있으며, 그에 따라, 반도체 칩(211)은 상기 외부 장치와 전기 신호를 주고받을 수 있다.

이와 같이, 본 발명에 따른 반도체 패키지(201)는 외부 단자들을 필요로 하지 않으므로 QFN(Quad Flat Non-lead) 패키지라고 할 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되지 아니하고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하며, 이 또한 본 발명의 범위에 속하는 것은 당연하다.

Claims (10)

1. (a) 리드프레임의 하부에 복수개의 홈들을 형성하는 단계;
   (b) 상기 복수개의 홈들을 절연물질로 충전하여 복수개의 절연부들을 형성하는 단계;
   (c) 상기 리드프레임의 상부에 도금층을 형성하고, 상기 도금층에 상기 리드프레임의 상면의 일부영역을 노출시키는 제1 복수개의 개구부들을 형성하는 단계;
   (d) 상기 도금층의 상면을 덮고, 상기 제1 복수개의 개구부들을 채워 상기 제1 복수개의 개구부들에 의해 노출된 상기 도금층의 측면 및 상기 리드프레임의 상기 상면의 상기 일부영역을 덮도록 상기 도금층의 상부에 포토레지스트층을 형성하고, 상기 도금층의 상기 측면이 상기 포토레지스트층에 의해 덮여 있도록 상기 제1 복수개의 개구부들보다 좁으며 상기 제1 복수개의 개구부들을 채운 상기 포토레지스트층을 관통하는 제2 복수개의 개구부들을 상기 제1 복수개의 개구부들을 채운 상기 포토레지스트층에 패터닝에 의해 형성하는 단계; 및
   (e) 상기 제2 복수개의 개구부들에 의해 외부로 노출된 상기 리드프레임의 상면의 상기 일부영역을 에칭하여 상기 복수개의 절연부들까지 관통하는 제3 복수개의 개구부들을 형성하는 단계를 포함하고,
   상기 포토레지스트층은 전해석출 포토레지스트(Electrodeposition photoresist)이고,
   상기 복수개의 제3 개구부들을 형성하기 위하여 산성 에칭 방법을 사용하는 것을 특징으로 하는 회로 기판의 제조 방법.
2. 제1 항에 있어서, 상기 (a) 단계는
   (a-1) 판 형태의 상기 리드프레임을 준비하는 단계; 및
   (a-2) 상기 리드프레임의 하부를 하프에칭하여 상기 복수개의 홈들을 형성하는 단계를 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
3. 제1 항에 있어서, 상기 복수개의 절연부들을 형성하는 절연 물질은 포토 솔더 레지스트인 것을 특징으로 하는 회로 기판의 제조 방법.
4. 제1 항에 있어서, 상기 제1 복수개의 개구부들은 상기 복수개의 절연부들의 상부에 형성하는 것을 특징으로 하는 회로 기판의 제조 방법.
5. 제1 항에 있어서, 상기 (c) 단계는
   (c-1) 상기 리드프레임의 상부에 다른 포토레지스트층을 형성하는 단계;
   (c-2) 상기 다른 포토레지스트층을 패터닝하여 상기 복수개의 절연부들의 상부에 복수개의 포토레지스트 월들을 형성하는 단계;
   (c-3) 상기 리드프레임의 상부의 표면에 상기 도금층을 형성하는 단계; 및
   (c-4) 상기 복수개의 포토레지스트 월들을 제거하여 상기 제1 복수개의 개구부들을 형성하는 단계를 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
6. 제1 항에 있어서, 상기 (c) 단계의 도금층은 상기 리드프레임의 하면에도 형성되며, 이 때 상기 절연부들의 하면에는 형성하지 않는 것을 특징으로 하는 회로 기판의 제조 방법.
7. 삭제
8. 삭제
9. 삭제
10. 삭제

Images