[go: up one dir, main page]

KR101782600B1 - Apparatus for testing semiconductor package - Google Patents

Apparatus for testing semiconductor package Download PDF

Info

Publication number
KR101782600B1
KR101782600B1 KR1020160012956A KR20160012956A KR101782600B1 KR 101782600 B1 KR101782600 B1 KR 101782600B1 KR 1020160012956 A KR1020160012956 A KR 1020160012956A KR 20160012956 A KR20160012956 A KR 20160012956A KR 101782600 B1 KR101782600 B1 KR 101782600B1
Authority
KR
South Korea
Prior art keywords
pogo pin
semiconductor package
terminal
plunger
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160012956A
Other languages
Korean (ko)
Other versions
KR20170091984A (en
Inventor
오창수
강기원
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020160012956A priority Critical patent/KR101782600B1/en
Publication of KR20170091984A publication Critical patent/KR20170091984A/en
Application granted granted Critical
Publication of KR101782600B1 publication Critical patent/KR101782600B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06705—Apparatus for holding or moving single probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체 패키지의 테스트 시, 스크러빙에 의한 접촉을 통해 반도체 패키지의 단자와 포고핀의 접촉 면적을 확대시켜 테스트 성능을 향상시킬 수 있도록 하는 반도체 패키지의 테스트 장치를 제공하는데 있다.
이를 위해, 반도체 패키지의 단자와 테스트 기판을 전기적으로 연결시키기 위해 제공된 포고핀과, 상기 포고핀이 관통 설치되도록 관통공이 마련된 소켓을 포함하는 반도체 패키지 테스트 장치에 있어서, 상기 포고핀은 상기 소켓에 경사지도록 설치되어 테스트 시, 스크러빙 동작에 의해 단자와 포고핀의 접촉 면적을 확대시킨 것을 특징으로 하는 반도체 패키지 테스트 장치를 제공한다.SUMMARY OF THE INVENTION The present invention provides a test apparatus for a semiconductor package that can improve the test performance by enlarging a contact area between a terminal of a semiconductor package and a pogo pin through contact by scrubbing during testing of the semiconductor package.
To this end, a pouch pin provided for electrically connecting a terminal of a semiconductor package to a test board and a socket provided with a through hole so that the pogo pin is inserted therethrough, And a contact area between the terminal and the pogo pin is enlarged by a scrubbing operation at the time of testing.

Description

반도체 패키지 테스트 장치{Apparatus for testing semiconductor package}[0001] Apparatus for testing semiconductor packages [0002]

본 발명은 반도체 패키지의 테스트를 위한 반도체 패키지 테스트 장치에 관한 것으로, 보다 구체적으로는 반도체 패키지의 테스트 시, 스크러빙 동작에 의해 반도체 패키지의 단자와 포고핀의 접촉 면적을 극대화 시킬 수 있도록 하는 반도체 패키지 테스트 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package test apparatus for testing a semiconductor package, and more particularly, to a semiconductor package test apparatus for testing a semiconductor package, which can maximize a contact area between a terminal of a semiconductor package and a pogo pin by a scrubbing operation ≪ / RTI >

일반적으로 반도체 패키지 제조 공정에 의해 제조된 반도체 패키지는 출하되기 전에 전기적 특성 검사(electrical die sorting:EDS)와 기능 테스트(fuction test)와 같은 신뢰성 테스트를 거치게 된다.Generally, semiconductor packages manufactured by semiconductor package manufacturing processes are subjected to reliability tests such as electrical die sorting (EDS) and fuction test before shipment.

한편, 상기한 테스트는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 검사하는 전기적 특성 테스트와 반도체 패키지의 전원 입력 단자 등 몇몇 입출력 단자들을 검사신호 발생 회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결함 발생 여부를 체크하는 번인 테스트(Burn-In Test)가 있다.Meanwhile, in the above test, all the input / output terminals of the semiconductor package are connected to the test signal generating circuit to perform electrical characteristic test for checking whether the semiconductor package is normally operated or disconnected, and a power input terminal of the semiconductor package, There is a burn-in test in which a stress is applied to a semiconductor package under a temperature, a voltage, and a current higher than a normal operating condition to check the lifetime and defect occurrence of the semiconductor package.

여기서, 전기적 특성 테스트는 검사 신호 발생 회로가 형성된 테스트 회로 기판 상에 반도체 칩의 모든 입출력 단자를 접촉시켜 반도체 칩의 정상적인 동작 및 단선 여부를 검사하는 테스트이다. 반도체 패키지의 전기적 특성 테스트에는 주로 반도체 패키지 테스트 장치인 핸들러가 사용된다. Here, the electrical characteristic test is a test for checking whether the semiconductor chip is normally operated or disconnected by contacting all the input / output terminals of the semiconductor chip on the test circuit board on which the test signal generating circuit is formed. In the electrical characteristic test of the semiconductor package, a handler, which is a semiconductor package test apparatus, is mainly used.

종래의 반도체 패키지 테스트 장치는 테스트 회로가 형성된 테스트 기판과 반도체 패키지 사이를 전기적으로 연결하는 소켓이 인서트의 하부에 형성되어 있고, 인서트의 인서트 홀 내에 삽입된 반도체 패키지가 푸셔에 의해 가압되도록 형성되어 있으며, 반도체 패키지는 소켓의 중심에 형성된 복수개의 포고핀에 의해 테스트 회로와 전기적으로 연결된다. 소켓의 둘레에는 소켓을 보호하는 소켓 가이드가 형성되어 있다. In a conventional semiconductor package testing apparatus, a socket for electrically connecting a test substrate on which a test circuit is formed and a semiconductor package is formed in a lower portion of the insert, and a semiconductor package inserted in an insert hole of the insert is formed to be pressed by a pusher , The semiconductor package is electrically connected to the test circuit by a plurality of pogo pins formed at the center of the socket. A socket guide is formed around the socket to protect the socket.

이러한 반도체 패키지 테스트 장치를 통해 테스트를 하는 과정에서, 반도체 패키지의 단자가 공기중의 산소와 접촉하면서 표면에 절연 산화막이 발생하게 되는데 이 산화막을 제거하면서 포고핀과 접촉되도록 하기 위해 포고핀 상단을 크라운 형상의 팁 구조로 뾰족하게 돌출되도록 제조하여 소켓에 수직 방향으로 설치가 되었다.During the test through the semiconductor package test apparatus, the terminal of the semiconductor package comes into contact with oxygen in the air, and an insulating oxide film is formed on the surface. In order to contact the pogo pin while removing the oxide film, Shaped tip structure and was installed vertically in the socket.

이러한 형상으로 형성된 포고핀이 반도체 패키지의 단자와 접촉될 경우 접촉되는 유효 접촉면적이 작아지게 되고, 세밀한 단자 피치(pitch)가 적용된 반도체 패키지 간의 접촉 시 단자와 포고핀 간의 정렬이 틀어지는 문제점이 있었다.When the pogo pin formed in such a shape is brought into contact with the terminal of the semiconductor package, the effective contact area to be contacted becomes small, and there arises a problem that the alignment between the terminal and the pogo pin is broken when the semiconductor package is contacted with a fine terminal pitch.

또한, 크라운 형상의 팁 끝부분이 쉽게 마모되어 내마모성이 떨어지는 것과 더불어 팁 내부 측에 이물질이 쌓여 오염이 발생되는 문제점이 있었다. 이로 인해 반도체 패키지의 테스트 시, 전기적인 접촉능력이 저하되고, 이물질 제거 과정에서 포고핀에 기계적인 손상이 발생하여 포고핀의 수명을 단축시키는 문제점이 있었다.In addition, the tip portion of the crown-shaped tip is easily worn to deteriorate abrasion resistance, and foreign matter is piled up on the inner side of the tip to cause contamination. As a result, when the semiconductor package is tested, there is a problem that electrical contact ability is lowered and mechanical damage is caused to the pogo pin in the process of removing foreign substances, thereby shortening the life of the pogo pin.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 반도체 패키지의 테스트 시, 스크러빙 동작에 의한 접촉을 통해 반도체 패키지의 단자와 포고핀의 접촉 면적을 확대시켜 테스트 성능을 향상시킬 수 있도록 하는 반도체 패키지의 테스트 장치를 제공하는데 있다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device and a method of manufacturing the same, which can reduce the contact area between a terminal of a semiconductor package and a pogo pin through contact by a scrubbing operation, And to improve the performance of the semiconductor package.

상기와 같은 목적을 달성하기 위하여, 본 발명은 반도체 패키지의 단자와 테스트 기판을 전기적으로 연결시키기 위해 제공된 포고핀과, 상기 포고핀이 관통 설치되도록 관통공이 마련된 소켓을 포함하는 반도체 패키지 테스트 장치에 있어서, 상기 포고핀은 상기 소켓에 경사지도록 설치되어 테스트 시, 스크러빙 동작에 의해 단자와 포고핀의 접촉 면적을 확대시킨 것을 특징으로 하는 반도체 패키지 테스트 장치를 제공한다.In order to accomplish the above object, the present invention provides a semiconductor package test apparatus including a socket having a pogo pin provided for electrically connecting a terminal of a semiconductor package and a test board, and a through hole being formed through the pogo pin And the pogo pin is provided so as to be inclined with respect to the socket so that a contact area between the terminal and the pogo pin is enlarged by a scrubbing operation during a test.

상기 포고핀은 상기 반도체 패키지의 단자에 전기적으로 접촉하도록 제공된 플런저 및 상기 플런저의 일단이 끼워져 플런저에 탄성력을 제공하는 코일 스프링을 포함하는 것을 특징으로 한다.The pogo pin includes a plunger provided to be in electrical contact with a terminal of the semiconductor package and a coil spring having one end of the plunger inserted to provide an elastic force to the plunger.

상기 포고핀은 상기 소켓에 경사지게 설치되되, 상기 단자에 대해 상기 포고핀이 스크러빙에 의해 압착될 경우, 최대한 압착된 상태의 각도 범위가 1도 내지 7도 범위 내에서 이루어지도록 경사지게 설치된 것을 특징으로 한다.Wherein the pogo pin is slanted to the socket so that when the pogo pin is pressed against the terminal by the scrubbing, the pogo pin is tilted so that the angular range of the maximum pushed state is within a range of 1 to 7 degrees .

상기 포고핀은 상기 스크러빙의 균형된 동작을 위해 상기 소켓의 중심으로부터 상, 하, 좌, 우 대각선 방향으로 대칭되도록 배치된 것을 특징으로 한다.The pogo pin is arranged to be symmetrical in the upper, lower, left, and right diagonal directions from the center of the socket for balanced operation of the scrubbing.

상기 포고핀은 상기 스크러빙의 균형된 동작을 위해 상기 소켓의 중심으로부터 각 열과 행에 대해 지그재그 방향으로 대칭되도록 배치된 것을 특징으로 한다.The pogo pins are arranged to be symmetrical in the zigzag direction with respect to each row and row from the center of the socket for balanced operation of the scrubbing.

상기 반도체 패키지의 단자와 접촉되는 상기 포고핀의 플런저 상면은 상기 단자의 형상이 구 형상일 경우 편평한 상태로 형성되고, 상기 단자의 형상이 편평한 형상일 경우 구 형상으로 형성된 것을 특징으로 한다.The upper surface of the plunger of the pogo pin contacting the terminal of the semiconductor package is formed in a flat state when the shape of the terminal is spherical and in the shape of a sphere when the shape of the terminal is flat.

상기 관통공의 내주면에는 세라믹 재질에 의해 코팅되어 포고핀에서 발생되는 열을 외부로 방열시킬 수 있도록 한 것을 특징으로 한다.And the inner circumferential surface of the through hole is coated with a ceramic material so that heat generated from the pogo pin can be dissipated to the outside.

상기 포고핀은 상기 포고핀에서 발생되는 열을 외부로 방열시킬 수 있도록 세라믹 재질에 의해 제작된 것을 특징으로 한다.The pogo pin is made of a ceramic material so that heat generated from the pogo pin can be dissipated to the outside.

본 발명에 따른 반도체 패키지의 테스트 장치는 포고핀을 소켓에 경사지게 설치되어 스크러빙 동작에 의해 테스트가 진행되도록 한 것과, 포고핀의 플런저 상면을 편평하게 형성한 것에 의해 반도체 패키지의 단자와 플런저 간의 접촉 시, 넓은 접촉 면적을 갖게 되어 테스트 성능을 향상시킬 수 있는 효과를 제공할 수 있다.The test apparatus of the semiconductor package according to the present invention is a test apparatus for a semiconductor package which is provided with a pogo pin sloped in a socket so as to be tested by a scrubbing operation and that the upper surface of the plunger of the pogo pin is formed flat, , It is possible to provide an effect of improving the test performance because of having a large contact area.

또한, 본 발명에 의하면 반도체 패키지의 단자와 포고핀의 플런저가 스크러빙 동작에 의해 접촉됨에 따라 작은 접촉 하중으로도 단자 표면의 절연 산화막을 제거할 수 있는 효과를 제공할 수 있다.According to the present invention, since the terminal of the semiconductor package and the plunger of the pogo pin are contacted by the scrubbing operation, the insulating oxide film on the surface of the terminal can be removed even with a small contact load.

또한, 본 발명에 의하면 스크러빙 동작에 의한 접촉에 의해 셀프 크리닝이 가능하여 포고핀의 플런저 상면에 이물질이 쌓이는 것을 방지함에 따라 소켓의 수명을 연장할 수 있는 효과를 제공할 수 있다.According to the present invention, the self-cleaning is possible by the contact by the scrubbing operation, thereby preventing the accumulation of foreign matter on the upper surface of the plunger of the pogo pin, thereby prolonging the service life of the socket.

또한, 본 발명에 의하면 포고핀의 플런저 상면을 편평하게 형성한 것에 의해 단자 간의 접촉 유효면적이 증가되어 미스 얼라인을 방지할 수 있고, 포고핀의 플런저와 단자 간의 접촉 시 단자의 손상을 방지할 수 있는 효과를 제공할 수 있다.According to the present invention, since the upper surface of the plunger of the pogo pin is formed flat, the contact effective area between the terminals is increased to prevent misalignment and to prevent damage of the terminal when the plunger of the pogo pin contacts the terminal It is possible to provide an effect that can be achieved.

또한, 본 발명에 의하면 포고핀이 설치된 관통공의 내주면에 절연성이 우수한 세락믹 코팅을 한 것에 의해 포고핀으로부터 발생되는 열을 외부로 빠르게 배출시킬 수 있는 효과를 제공할 수 있다.In addition, according to the present invention, by providing the inner circumferential surface of the through hole provided with the pogo pin with the excellent insulating property, the heat generated from the pogo pin can be quickly discharged to the outside.

도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트 장치를 개략적으로 나타낸 도면.
도 2는 본 발병의 실시예에 따른 반도체 패키지 테스트 장치의 단자와 포고핀이 접촉하는 상태를 개략적으로 나타낸 도면.
도 3은 본 발명의 실시예에 따른 반도체 패키지의 단자와 포고핀이 스크러빙에 의해 접촉되어 압착되는 상태를 개략적으로 나타낸 도면.
도 4 내지 도 6은 본 발명의 실시예에 따른 소켓에 포고핀이 배열된 상태의 예를 개략적으로 나타낸 도면.BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 is a schematic diagram of a semiconductor package test apparatus according to an embodiment of the present invention.
Fig. 2 is a schematic view showing a state in which a terminal of a semiconductor package test apparatus and a pogo pin are in contact with each other according to an embodiment of the present invention. Fig.
3 is a view schematically showing a state in which a terminal of a semiconductor package and a pogo pin are contacted and pressed by scrubbing according to an embodiment of the present invention.
4 to 6 are views schematically showing an example of a state in which pogo pins are arranged in a socket according to an embodiment of the present invention.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 이 때 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 그리고 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same components are denoted by the same reference symbols as possible in the accompanying drawings. Further, the detailed description of known functions and configurations that may obscure the gist of the present invention will be omitted.

이하, 첨부된 도면 도 1 내지 도 6을 참조로 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 6 attached hereto.

먼저, 도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트 장치를 개략적으로 나타낸 도면이고, 도 2는 본 발병의 실시예에 따른 반도체 패키지 테스트 장치의 단자와 포고핀이 접촉하는 상태를 개략적으로 나타낸 도면이며, 도 3은 본 발명의 실시예에 따른 반도체 패키지의 단자와 포고핀이 스크러빙에 의해 접촉되어 압착되는 상태를 개략적으로 나타낸 도면이다.1 is a schematic view of a semiconductor package test apparatus according to an embodiment of the present invention. FIG. 2 is a schematic view of a semiconductor package test apparatus according to an embodiment of the present invention, 3 is a view schematically showing a state where a terminal of a semiconductor package and a pogo pin are contacted and pressed by scrubbing according to an embodiment of the present invention.

다음, 도 4 내지 6은 본 발명의 실시예에 따른 소켓에 포고핀이 배열된 상태의 예를 개략적으로 나타낸 도면이다. 이때, 도 4 및 도 5는 포고핀이 배열된 예를 단면도로 나타낸 것이고, 도 6은 포고핀이 배열된 예를 평면으로 나타낸 요부 사시도이다. Next, FIGS. 4 to 6 are views schematically showing an example in which pogo pins are arranged in a socket according to an embodiment of the present invention. 4 and 5 are cross-sectional views showing an example in which pogo pins are arranged, and FIG. 6 is a principal perspective view showing a plan view of an example in which pogo pins are arranged.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 패키지 테스트 장치(10)는 크게 인서트(100)와, 소켓 가이드(200)와, 소켓(300), 포고핀(500), 그리고 푸셔(600)를 포함한다. 1 and 2, a semiconductor package testing apparatus 10 according to an embodiment of the present invention includes an insert 100, a socket guide 200, a socket 300, a pogo pin 500, And a pusher 600.

인서트(100)는 반도체 테스트의 피대상물인 반도체 패키지를 수용하여 반도체 패키지(30)가 안정된 상태에서 테스트가 이루어 질 수 있도록 한다.The insert 100 accommodates a semiconductor package, which is an object of the semiconductor test, so that the semiconductor package 30 can be tested in a stable state.

이러한 인서트(100)는 외형을 이루는 인서트 몸체(110)와 반도체 패키지가 수용되는 수납부(120), 그리고 인서트 몸체(110)의 하측에 형성된 가이드 홈(130)을 포함한다. 수납부(120)는 반도체 패키지의 종류에 대응하도록 형성될 수 있다.The insert 100 includes an insert body 110 and an accommodating portion 120. The insert housing body 110 accommodates the semiconductor package and the guide groove 130 is formed on the lower side of the insert body 110. The accommodating portion 120 may be formed to correspond to the type of the semiconductor package.

소켓 가이드(200)는 후술하는 소켓(300)의 장착을 가이드 하는 역할을 한다. 이러한 소켓 가이드(200)는 소켓(300)의 설치를 위해 제공된 장착부(210)와, 인서트 몸체(110)에 형성된 가이드 홈(130)에 대응하는 위치에 형성된 가이드 돌기(220)를 포함한다. 장착부(210)는 소켓(300)에 대응되는 형상을 가지며, 소켓(300)의 가장자리를 지지하는 홈과 소켓(300)의 중앙부가 상부로 노출될 수 있도록 홀로 이루어질 수 있다.The socket guide 200 serves to guide mounting of the socket 300 to be described later. The socket guide 200 includes a mounting portion 210 provided for mounting the socket 300 and a guide protrusion 220 formed at a position corresponding to the guide groove 130 formed in the insert body 110. The mounting portion 210 has a shape corresponding to the socket 300 and may be formed of a hole for supporting the edge of the socket 300 and a hole for exposing the center portion of the socket 300 to the upper portion.

소켓 가이드(200)에 형성된 가이드 돌기(220)는 인서트 몸체(110)에 형성된 가이드 홈(130)에 결합되도록 하여 소켓 가이드(200)에 인서트(100)가 견고하고 안정적으로 설치될 수 있도록 한다.The guide protrusion 220 formed on the socket guide 200 is coupled to the guide groove 130 formed in the insert body 110 so that the insert 100 can be firmly and stably installed in the socket guide 200.

소켓(300)은 소켓 가이드(200)의 장착부(210)에 삽입되어 고정 설치되며, 복수개의 포고핀(500)이 설치된다. 일 예로서, 소켓(300)은 반도체 패키지(S)의 형상에 대응되도록 단차를 가진 플레이트 형상을 가질 수 있으며, 복수개의 포고핀(500)는 반도체 패키지(S)의 단자(S1)의 배치 형상에 대응되도록 복수개의 열을 이루도록 설치될 수 있다.The socket 300 is inserted into and fixed to the mounting portion 210 of the socket guide 200, and a plurality of pogo pins 500 are installed. The plurality of pogo pins 500 may be arranged in the shape of an arrangement of the terminals S1 of the semiconductor package S. The plurality of pogo pins 500 may have a shape of a plate having a stepped portion corresponding to the shape of the semiconductor package S, As shown in FIG.

한편, 소켓(300)의 상부에는 반도체 패키지(S)의 단자(S1)를 가이드 하기 위해 가이드 홀(410)이 마련된 단자 가이드(400)가 더 설치될 수 있다.A terminal guide 400 having guide holes 410 for guiding the terminals S1 of the semiconductor package S may be further provided on the socket 300. [

더욱 구체적으로 단자 가이드(400)는 반도체 패키지의 테스트 시, 반도체 패키지(S)의 단자(S1)가 포고핀(500)에 접촉될 경우 단자 가이드(400)에 마련된 가이드 홀(410)에 삽입되도록 하여 정확한 접촉 위치를 안내한다.More specifically, when the terminal S1 of the semiconductor package S contacts the pogo pin 500, the terminal guide 400 is inserted into the guide hole 410 provided in the terminal guide 400 when the semiconductor package S is tested Thereby guiding the correct contact position.

포고핀(500)은 전기적 신호 전달이 가능하게 구성되며, 코일 스프링(520)에 지지되어 승강 가능하게 소켓(300)에 설치되어 반도체 패키지(S)의 단자(S1)에 접속될 수 있다.The pogo pin 500 is configured to be capable of electrical signal transmission and can be connected to the terminal S1 of the semiconductor package S by being supported by the coil spring 520 and being mounted on the socket 300 so as to be able to ascend and descend.

더욱 구체적으로 포고핀(500)은 도전성이 양호한 봉체 형상의 플런저(510)와, 코일 스프링(520)과 같은 탄성 부재를 포함한다.More specifically, the pogo pin (500) includes a plunger (510) having a good conical shape and an elastic member such as a coil spring (520).

이때, 플런저(510)는 상부 플런저(511)와 하부 플런저(512)가 일체로 연결되고, 상부 플런저(511)가 하부 플런저(512)보다 작은 직경을 갖는 구조로 이루어진다. 상부 플런저(511)의 일부분, 즉 하부 플런저(512)에 이웃한 일부분의 외주면에 스토퍼(513)가 돌출하여 연장 형성될 수 있다. The plunger 510 has a structure in which the upper plunger 511 and the lower plunger 512 are integrally connected and the upper plunger 511 has a diameter smaller than that of the lower plunger 512. A stopper 513 may protrude from a portion of the upper plunger 511, that is, on the outer peripheral surface of a portion adjacent to the lower plunger 512.

이때, 하부 플런저(512)가 코일 스프링(520)의 내경부에 삽입 설치된다.At this time, the lower plunger 512 is inserted into the inner diameter portion of the coil spring 520.

한편, 포고핀(500)이 삽입 설치되는 소켓(300)의 관통홀(310)의 각각은 소구경부(311)와 대구경부(312)로 이루어지며, 소구경부(311)가 상부 플런저(511)를 수용하기에 적합한 구경을 갖고, 대구경부(312)가 스토퍼(513)를 수용하기에 적합한 구경을 갖는다. Each of the through holes 310 of the socket 300 into which the pogo pin 500 is inserted is composed of a small diameter portion 311 and a large diameter portion 312. The small diameter portion 311 is connected to the upper plunger 511, Diameter portion 312 has a diameter suitable for receiving the stopper 513. The diameter of the large-

따라서, 소구경부(311)와 대구경부(312)의 경계 부분에 단차부(313)가 형성된다. 단차부(313)는 상부 플런저(511)를 소켓(300)의 상측으로 돌출되는 높이를 일정하게 유지시켜 주는 것과 더불어 외부로 이탈되는 것을 방지하는 역할을 한다. Therefore, the step 313 is formed at the boundary between the small-diameter portion 311 and the large-diameter portion 312. The stepped portion 313 serves to keep the height of the upper plunger 511 protruded above the socket 300 constant and to prevent the upper plunger 511 from being separated from the outside.

본 발명의 실시예에 따른 포고핀(500)은 소켓(300)에 경사지게 설치되어 반도체 패키지(S)의 단자(S1)와의 접촉 시, 스크러빙 동작 의해 단자(S1)와 포고핀(500)의 접촉 면적이 확대된 상태로 접촉될 수 있도록 한다.The pogo pin 500 according to the embodiment of the present invention is mounted on the socket 300 in an inclined manner and contacts the terminal S1 and the pogo pin 500 by the scrubbing operation when the semiconductor package S contacts the terminal S1. So that the contact can be made in an enlarged area.

이때, 도 3을 참조하면, 포고핀(500)은 소켓(300)에 경사지게 설치되되, 단자(S1)에 대해 포고핀(500)이 스크러빙 동작에 의해 압착될 경우, 최대한 압착된 상태의 각도(스크러빙 각도, A) 범위가 1도 내지 7도 범위 내에서 이루어지도록 경사지게 설치되는 것이 바람직하다. 이때, 도 3에 점선으로 표시된 것은 단자와 포고핀(500)의 상부 플런저(511)가 접촉되어 압착되는 과정을 나타낸 것이고, 실선으로 표시된 것은 단자와 포고핀(500)이 접촉되어 압착된 상태를 나타낸 것이다.3, when the pogo pin 500 is pressed against the terminal S1 by the scrubbing operation, the pogo pin 500 is sloped in the socket 300, The scrubbing angle, A) is preferably set to be inclined so as to be within the range of 1 to 7 degrees. 3 shows a process in which the terminal and the upper plunger 511 of the pogo pin 500 are in contact with each other, and the solid line shows a state in which the terminal and the pogo pin 500 are in contact with each other .

즉, 단자(S1)와 포고핀(500)의 상부 플런저(511)와 접촉되는 과정에서 스크러빙 각도(A) 범위를 1도 내지 7도 범위 내에서 형성한 것은 반도체 패키지의 테스트 과정에서 스크러빙 동작을 통해 단자(S1)에 형성된 산화막을 접촉 하중만으로 제거할 수 있는 범위를 한정한 것이다.That is, when the terminal S1 is in contact with the upper plunger 511 of the pogo pin 500, the range of the scrubbing angle A is in the range of 1 degree to 7 degrees, And the oxide film formed on the terminal S1 can be removed only by a contact load.

이때, 스크러빙 각도(A)가 1도 보다 작을 경우, 포고핀(500)과 접촉되는 단자(S1)에 형성된 산화막을 제거할 수 있는 충분한 스크러빙 동작을 얻을 수 없으며, 7도 보다 클 경우 스크러빙 과정에서 단자(S1)의 손상이 발생될 수 있어 스크러빙 각도(A) 범위는 1도 내지 7도 범위 내에서 이루어지는 것이 바람직하다.At this time, when the scrubbing angle A is less than 1 degree, a sufficient scrubbing operation to remove the oxide film formed on the terminal S1 that contacts the pogo pin 500 can not be obtained. When the scrubbing angle is greater than 7 degrees, The terminal S1 may be damaged, and the range of the scrubbing angle A is preferably in the range of 1 degree to 7 degrees.

이때, 다시 도 3에 도시된 바와 같이, 반도체 패키지(S)의 단자(S1)와 접촉되는 포고핀(500)의 플런저(510) 상면은 단자의 형상이 구 형상일 경우 편평한 상태로 형성되는 것이 바람직하고, 도시되지는 않았지만, 단자의 형상이 편평한 형상일 경우 플런저의 상면은 구 형상으로 형성되는 것이 바람직하다. 이는 반도체 패키지(S)의 단자(S1)와 플런저(510) 간의 접촉 면적을 확대시키기 위한 것과 더불어 플런저(510) 상면에 이물질이 쌓이는 것을 방지하기 위함이다.3, the upper surface of the plunger 510 of the pogo pin 500, which is in contact with the terminal S1 of the semiconductor package S, is formed in a flat state when the shape of the terminal is spherical Although not shown, the top surface of the plunger is preferably formed in a spherical shape when the shape of the terminal is flat. This is to increase the contact area between the terminal S1 of the semiconductor package S and the plunger 510 and to prevent foreign matter from accumulating on the upper surface of the plunger 510. [

한편, 도 4에 도시된 바와 같이, 포고핀(500)은 상기 소켓(300)의 중심으로부터 상, 하, 좌, 우 대각선 방향으로 대칭되도록 배치된 것이 바람직하다. 이때, 포고핀(500)이 소켓(300)의 중앙을 중심으로 상측 부분이 내측을 향해 경사지도록 설치될 수 있다. 4, it is preferable that the pogo pin 500 is arranged to be symmetrical in the upper, lower, left, and right diagonal directions from the center of the socket 300. At this time, the pogo pin 500 may be installed such that the upper portion of the pogo pin 500 is inclined toward the inside with the center of the socket 300 as a center.

즉, 포고핀(500)이 하측 피치가 상측 피치에 비해 크게 형성되도록 경사지게 설치함에 따라 반도체 패키지(S)의 조밀한 단자에 용이하게 적용할 수 있다. 또한, 단자(S1)와 포고핀(500)의 접촉 시 상, 하, 좌, 우, 대각선 방향으로 대칭되도록 배치됨에 따라 균형된 스크러빙 동작을 유도하여 일측으로만 스크러빙이 되는 현상을 방지할 수 있다.That is, the pogo pin 500 can be easily applied to the dense terminal of the semiconductor package S by inclining the pogo pin 500 such that the lower pitch is larger than the upper pitch. Further, when the terminal S1 and the pogo pin 500 are in contact with each other, they are arranged to be symmetrical in the upper, lower, left, right, and diagonal directions, so that a balanced scrubbing operation is induced to prevent scratching only on one side .

물론, 도 5에 도시된 바와 같이, 도 4에 도시된 포고핀이 설치된 반대 방향으로 소켓(300)에 대해 포고핀(500)이 경사지도로 배치하는 것도 가능하고, 도 6에 도시된 바와 같이, 포고핀(500)이 하나의 열씩 상호 마주보도록 지그재그 형태로 경사지게 배치되거나, 소켓(300)의 중심 및 대각선 방향을 중심으로 대칭되도록 다양한 구조로 배치되도록 함으로써, 단자(S1)와 포고핀(500)의 접촉 시 상, 하, 좌, 우 균형된 스크러빙 동작을 유도하여 일측으로만 스크러빙이 되는 현상을 방지할 수 있다. 이때, 도 6에 도시된 일점 쇄선은 도시되지 않은 소켓의 중심 부위를 표현하기 위해 도시된 것이다.As shown in FIG. 5, it is also possible to arrange the pogo pin 500 on the slant map with respect to the socket 300 in the opposite direction in which the pogo pin shown in FIG. 4 is installed. As shown in FIG. 6, And the pogo pin 500 are arranged in a zigzag form so as to face one another in a mutually facing manner or are arranged in various structures such that they are symmetrical about the center and the diagonal direction of the socket 300, ), It is possible to prevent the phenomenon of scrubbing only on one side by inducing a balanced scrubbing operation in the upper, lower, left, and right sides. At this time, the one-dot chain line shown in Fig. 6 is shown to represent the central portion of the socket not shown.

푸셔(600)는 인서트 몸체(110)의 수납부(120)에 안착된 반도체 패키지(S)를 일정한 압력으로 가압시키는 역할을 한다. 따라서, 푸셔(600)에 의해 가압되는 반도체 패키지(S)는 소켓(300)에 설치된 포고핀(500)을 통해 테스트 기판(미도시)에 전기적으로 연결될 수 있다.The pusher 600 functions to press the semiconductor package S mounted on the receiving portion 120 of the insert body 110 to a predetermined pressure. The semiconductor package S pressed by the pusher 600 can be electrically connected to the test substrate (not shown) through the pogo pin 500 installed in the socket 300. [

한편, 본 발명의 실시예에 따른 관통공(310)의 내주면에는 세라믹 재질에 의해 코팅되어 포고핀(500)에서 발생되는 열을 외부로 방열시킬 수 있다. 또한, 포고핀(500)을 세라믹 재질에 의해 제작하여 포고핀(500)에서 발생되는 열을 외부로 방열시킬 수 있다. Meanwhile, the inner circumferential surface of the through hole 310 according to the embodiment of the present invention may be coated with a ceramic material to dissipate heat generated from the pogo pin 500 to the outside. Also, the pogo pin 500 may be made of a ceramic material to dissipate the heat generated from the pogo pin 500 to the outside.

즉, 포고핀(500)이 설치된 소켓(300)의 관통공(310)에는 포고핀(500)이 작동하는 과정에서 이물질이 쌓여 열화 현상이 발생할 수 있다. 이때, 관통공(310)의 내주면에 열전도성이 우수한 세라믹 재질로 코팅함과 더불어 포고핀(500)을 세라믹 재질로 제작함으로써, 포고핀(500)의 작동 시 발생되는 열을 외부로 빠르게 방열할 수 있다.That is, in the through hole 310 of the socket 300 in which the pogo pin 500 is installed, foreign matter may accumulate during the operation of the pogo pin 500, and the deterioration may occur. At this time, the inner circumferential surface of the through hole 310 is coated with a ceramic material having excellent thermal conductivity, and the pogo pin 500 is made of a ceramic material so that the heat generated during the operation of the pogo pin 500 is quickly dissipated to the outside .

이상 전술한 바와 같이 본 발명의 실시예에 따른 반도체 패키지 테스트 장치(10)는 포고핀(500)을 소켓(300)에 경사지게 설치되어 스크러빙 동작에 의해 테스트가 진행되도록 한 것과, 포고핀(500)의 플런저(510) 상면을 편평하게 형성한 것에 의해 반도체 패키지(S)의 단자(S1)와 플런저(510) 간의 접촉 시, 넓은 접촉 면적을 갖게 되어 테스트 성능을 향상시킬 수 있다.As described above, the semiconductor package testing apparatus 10 according to the embodiment of the present invention includes the pogo pin 500 mounted on the socket 300 so as to be tested by the scrubbing operation, Since the upper surface of the plunger 510 of the semiconductor package S is flattened, when the terminal S1 of the semiconductor package S is in contact with the plunger 510, a large contact area is obtained.

또한, 반도체 패키지(S)의 단자(S1)와 포고핀(500)의 플런저(510)가 스크리빙 동작에 의해 접촉됨에 따라 작은 접촉 하중으로도 단자(S1) 표면의 절연 산화막을 제거할 수 있다. In addition, since the terminal S1 of the semiconductor package S and the plunger 510 of the pogo pin 500 are in contact with each other by the scribing operation, the insulating oxide film on the surface of the terminal S1 can be removed even with a small contact load .

또한, 스크러빙 동작에 의한 접촉에 의해 셀프 크리닝이 가능하여 포고핀(500)의 플런저(510) 상면에 이물질이 쌓이는 것을 방지함에 따라 소켓(300)의 수명을 연장할 수 있다.Further, self-cleaning can be performed by contact by the scrubbing operation, thereby preventing foreign matter from accumulating on the upper surface of the plunger 510 of the pogo pin 500, thereby prolonging the service life of the socket 300.

또한, 포고핀(500)의 플런저(510) 상면을 편평하게 형성한 것에 의해 단자 간의 접촉 유효면적이 증가되어 미스 얼라인을 방지할 수 있고, 포고핀(500)의 플런저(510)와 단자(S1) 간의 접촉 시 단자의 손상을 방지할 수 있다.Since the upper surface of the plunger 510 of the pogo pin 500 is flattened, the effective contact area between the terminals is increased to prevent misalignment and the plunger 510 of the pogo pin 500 and the terminal S1), it is possible to prevent the terminals from being damaged.

이상으로 본 발명에 관하여 실시예를 들어 설명하였지만 반드시 이에 한정하는 것은 아니며, 본 발명의 기술적 사상의 범주 내에서는 얼마든지 수정 및 변형 실시가 가능하다. Although the present invention has been described by way of examples, the present invention is not limited thereto, and modifications and variations are possible within the scope of the technical idea of the present invention.

10: 반도체 패키지 테스트 장치 100: 인서트
110: 인서트 몸체 120: 수납부
130: 가이드 홈 200: 소켓 가이드
210: 장착부 220: 가이드 돌기
300: 소켓 310: 관통홀
311: 소구경부 312: 대구경부
313: 단차부 400: 단자 가이드
410: 가이드 홀 500: 포고핀
510: 플런저 511: 상부 플런저
512: 하부 플런저 513: 스토퍼
520: 코일 스프링 600: 푸셔
S: 판도체 패키지 S1: 단자
A: 스크러빙 각도10: semiconductor package test apparatus 100: insert
110: insert body 120:
130: Guide groove 200: Socket guide
210: mounting portion 220: guide projection
300: socket 310: through hole
311: small diameter part 312: large diameter part
313: step 400: terminal guide
410: Guide hole 500: Pogo pin
510: plunger 511: upper plunger
512: lower plunger 513: stopper
520: coil spring 600: pusher
S: Plated conductor package S1: Terminal
A: Scrubbing angle

Claims (8)

반도체 패키지(S)의 단자(S1)와 테스트 기판을 전기적으로 연결시키기 위해 제공된 포고핀(500)과, 상기 포고핀(500)이 관통 설치되도록 관통공(310)이 마련된 소켓(300)을 포함하는 반도체 패키지 테스트 장치(10)에 있어서,
상기 관통공(310)은 상기 소켓(300)에 경사지게 형성되며,
상기 포고핀(500)은 상기 소켓(300)에 경사지도록 설치되어 테스트 시, 스크러빙 동작에 의해 단자(S1)와 포고핀(500)의 접촉 면적을 확대시킨 것을 특징으로 하되,
상기 포고핀(500)은 상기 반도체 패키지(S)의 단자(S1)에 전기적으로 접촉하도록 제공된 플런저(510)를 포함하고,
상기 플런저(510)는 상기 단자(S1)와 접촉되는 상부 플런저(511)와, 상기 상부 플런저(511)와 일체로 연결되 하부 플런저(512)를 포함하며,
상기 테스트 시, 상부 플런저(511) 및 하부 플런저(512)는 상기 경사진 관통공(310)의 안내를 받아 상하 방향으로 일정하게 이송되도록 하여 상기 스크러빙 동작에 의해 각 단자(S1)가 각 포고핀(500)에 접촉되는 면적이 동일하도록 하는 것을 특징으로 하는 반도체 패키지 테스트 장치.A pogo pin 500 provided to electrically connect the terminal S1 of the semiconductor package S and the test substrate and a socket 300 provided with a through hole 310 such that the pogo pin 500 is inserted therethrough In the semiconductor package testing apparatus (10)
The through hole 310 is sloped in the socket 300,
The pogo pin 500 is installed to be inclined to the socket 300 so that the contact area between the terminal S1 and the pogo pin 500 is enlarged by the scrubbing operation during the test,
The pogo pin (500) includes a plunger (510) provided to be in electrical contact with a terminal (S1) of the semiconductor package (S)
The plunger 510 includes an upper plunger 511 contacting the terminal S1 and a lower plunger 512 integrally connected to the upper plunger 511,
The upper plunger 511 and the lower plunger 512 are guided by the inclined through holes 310 so as to be uniformly transported in the vertical direction so that the respective terminals S1 are connected to the respective pogo pins 310 by the scrubbing operation, So that the area of contact with the semiconductor package (500) is the same. 제 1 항에 있어서,
상기 포고핀(500)은
상기 플런저(510)의 일단이 끼워져 플런저(510)에 탄성력을 제공하는 코일 스프링(520);을 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.The method according to claim 1,
The pogo pin (500)
And a coil spring (520) having one end of the plunger (510) inserted to provide an elastic force to the plunger (510). 제 2 항에 있어서,
상기 포고핀(500)은 상기 소켓(300)에 경사지게 설치되되,
상기 단자(S1)에 대해 상기 포고핀(500)이 스크러빙 동작에 의해 압착될 경우, 최대한 압착된 상태의 각도 범위가 1도 내지 7도 범위 내에서 이루어지도록 경사지게 설치된 것을 특징으로 하는 반도체 패키지 테스트 장치.3. The method of claim 2,
The pogo pin (500) is sloped to the socket (300)
Wherein when the pogo pin (500) is pressed against the terminal (S1) by a scrubbing operation, an angle range of the squeezed state is inclined so as to be within a range of 1 degree to 7 degrees. . 제 3 항에 있어서,
상기 포고핀(500)은
상기 스크러빙의 균형된 동작을 위해 상기 소켓(300)의 중심으로부터 상, 하, 좌, 우 대각선 방향으로 대칭되도록 배치된 것을 특징으로 하는 반도체 패키지 테스트 장치. The method of claim 3,
The pogo pin (500)
And is symmetrically arranged in the upper, lower, left, and right diagonal directions from the center of the socket (300) for balanced operation of the scrubbing. 제 3 항에 있어서,
상기 포고핀(500)은
상기 스크러빙의 균형된 동작을 위해 상기 소켓(300)의 중심으로부터 각 열과 행에 대해 지그재그 방향으로 대칭되도록 배치된 것을 특징으로 하는 반도체 패키지 테스트 장치. The method of claim 3,
The pogo pin (500)
Are arranged to be symmetrical in a zigzag direction with respect to each column and row from the center of the socket (300) for balanced operation of the scrubbing. 제 2 항 내지 제 5항 중 어느 한 항에 있어서,
상기 반도체 패키지(S)의 단자(S1)와 접촉되는 상기 포고핀(500)의 플런저(510) 상면은 상기 단자(S1)의 형상이 구 형상일 경우 편평한 상태로 형성되고, 상기 단자(S1)의 형상이 편평한 형상일 경우 구 형상으로 형성된 것을 특징으로 하는 반도체 패키지 테스트 장치. 6. The method according to any one of claims 2 to 5,
The upper surface of the plunger 510 of the pogo pin 500 which contacts the terminal S1 of the semiconductor package S is formed in a flat state when the shape of the terminal S1 is spherical, Is formed in a spherical shape when the shape of the semiconductor package is a flat shape. 제 6 항 있어서,
상기 관통공(310)의 내주면에는 세라믹 재질에 의해 코팅되어 포고핀(500)에서 발생되는 열을 외부로 방열시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지 테스트 장치.7. The method of claim 6,
Wherein the inner circumferential surface of the through hole (310) is coated with a ceramic material so that heat generated from the pogo pin (500) can be dissipated to the outside. 제 6 항 있어서,
상기 포고핀(500)은
상기 포고핀(500)에서 발생되는 열을 외부로 방열시킬 수 있도록 세라믹 재질에 의해 제작된 것을 특징으로 하는 반도체 패키지 테스트 장치.7. The method of claim 6,
The pogo pin (500)
Wherein the pogo pin (500) is made of a ceramic material so as to dissipate heat generated in the pogo pin (500) to the outside.
KR1020160012956A 2016-02-02 2016-02-02 Apparatus for testing semiconductor package Active KR101782600B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160012956A KR101782600B1 (en) 2016-02-02 2016-02-02 Apparatus for testing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160012956A KR101782600B1 (en) 2016-02-02 2016-02-02 Apparatus for testing semiconductor package

Publications (2)

Publication Number Publication Date
KR20170091984A KR20170091984A (en) 2017-08-10
KR101782600B1 true KR101782600B1 (en) 2017-10-23

Family

ID=59652179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160012956A Active KR101782600B1 (en) 2016-02-02 2016-02-02 Apparatus for testing semiconductor package

Country Status (1)

Country Link
KR (1) KR101782600B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240045006A (en) 2022-09-29 2024-04-05 (주)포인트엔지니어링 Protective film and test device including the same
KR20240068400A (en) 2022-11-10 2024-05-17 (주)테크벤쳐스 Socket for testing semi-conductor
KR20250008191A (en) 2023-07-07 2025-01-14 윌테크놀러지(주) Semiconductor package test devices with ultra-short length buckling MEMS probes

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3701273B1 (en) * 2017-10-26 2025-03-26 Xilinx, Inc. Balanced conforming force mechanism for integrated circuit package workpress testing systems
JP7467110B2 (en) * 2019-12-26 2024-04-15 株式会社エンプラス IC socket
KR20230057813A (en) 2021-10-22 2023-05-02 주식회사 휴로 A semiconductor device test device using multi-pin

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007412A (en) * 2001-06-20 2003-01-10 Enplas Corp Socket for electric component
JP2003043101A (en) * 2001-08-01 2003-02-13 Hitachi Ltd Method for manufacturing semiconductor device
JP2003204156A (en) 1999-11-10 2003-07-18 Ibiden Co Ltd Ceramic substrate
KR101320232B1 (en) * 2013-01-03 2013-10-21 우성호 Probe card including pogo pins and guide plate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204156A (en) 1999-11-10 2003-07-18 Ibiden Co Ltd Ceramic substrate
JP2003007412A (en) * 2001-06-20 2003-01-10 Enplas Corp Socket for electric component
JP2003043101A (en) * 2001-08-01 2003-02-13 Hitachi Ltd Method for manufacturing semiconductor device
KR101320232B1 (en) * 2013-01-03 2013-10-21 우성호 Probe card including pogo pins and guide plate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240045006A (en) 2022-09-29 2024-04-05 (주)포인트엔지니어링 Protective film and test device including the same
KR20240068400A (en) 2022-11-10 2024-05-17 (주)테크벤쳐스 Socket for testing semi-conductor
KR20250008191A (en) 2023-07-07 2025-01-14 윌테크놀러지(주) Semiconductor package test devices with ultra-short length buckling MEMS probes

Also Published As

Publication number Publication date
KR20170091984A (en) 2017-08-10

Similar Documents

Publication Publication Date Title
KR101782600B1 (en) Apparatus for testing semiconductor package
KR102520051B1 (en) Test socket and Method for testing semiconductor package
KR100843203B1 (en) Contactor for testing semiconductor devices including pogo pins and their pogo pins
KR101071371B1 (en) Probe card for testing film package
KR100929645B1 (en) Socket for semiconductor chip inspection
US11821943B2 (en) Compliant ground block and testing system having compliant ground block
JP2016035441A (en) Socket for testing semiconductor device test and having elastic body s contactor
KR101485433B1 (en) Insert and Apparatus for testing semiconductor package including the same
KR20180043095A (en) Device for micro bump interposer, and test socket having the same
KR101483757B1 (en) Connector for electrical connection
KR102132232B1 (en) Probe pin, method for manufacturing the same and semiconductor inspection device comprising the same
KR102724268B1 (en) Interface structure
KR101004708B1 (en) Probe Device for Semiconductor Package Inspection
KR101108481B1 (en) Semiconductor Chip Package Inspection Socket
KR20140005775U (en) Probe And Test Socket Including The Same
KR102047665B1 (en) Probe card and test device including the same
KR102456348B1 (en) Interposer and test socket having the same
KR101041219B1 (en) Contact module for inspection
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
KR20070073233A (en) Test socket for BA package
KR102158027B1 (en) A hollow test pin
JP2005249448A (en) Semiconductor component inspection equipment
KR102869598B1 (en) Compatible grounding block and test system having said compatible grounding block
KR102484329B1 (en) Interposer
KR20190051336A (en) U-type PION pin of test scoket

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160202

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170403

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170920

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170921

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170922

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210628

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220628

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20250627

Start annual number: 9

End annual number: 9