[go: up one dir, main page]

KR101791577B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR101791577B1
KR101791577B1 KR1020110004667A KR20110004667A KR101791577B1 KR 101791577 B1 KR101791577 B1 KR 101791577B1 KR 1020110004667 A KR1020110004667 A KR 1020110004667A KR 20110004667 A KR20110004667 A KR 20110004667A KR 101791577 B1 KR101791577 B1 KR 101791577B1
Authority
KR
South Korea
Prior art keywords
wiring
thin film
film transistor
distance
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110004667A
Other languages
English (en)
Other versions
KR20120083164A (ko
Inventor
한혜림
나병선
송재진
박형준
안시현
신우정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110004667A priority Critical patent/KR101791577B1/ko
Priority to US13/161,124 priority patent/US8975628B2/en
Publication of KR20120083164A publication Critical patent/KR20120083164A/ko
Application granted granted Critical
Publication of KR101791577B1 publication Critical patent/KR101791577B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판에 관한 발명으로서, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 그리고 상기 기판 위에 형성되어 있으며 상기 복수의 게이트선에 게이트 신호를 인가하는 게이트 구동부를 포함하고, 상기 게이트 구동부는 서로 다른 신호를 전달하는 제1 배선 및 제2 배선을 포함하고, 상기 제1 배선 및 상기 제2 배선 중 적어도 하나는 상기 제1 배선 및 상기 제2 배선 사이의 정전기를 방지하기 위한 정전기 방지 수단을 포함한다.

Description

박막 트랜지스터 표시판{THIN FILM TRNASISTOR ARRAY PANEL}
본 발명은 박막 트랜지스터 표시판에 관한 것으로서, 더 구체적으로는 게이트 구동부가 집적되어 있는 박막 트랜지스터 표시판에 관한 것이다.
표시 장치는 영상을 표시하기 위한 복수의 화소와 화소가 포함하는 스위칭 소자와 연결된 복수의 표시 신호선을 구비하는 표시판, 표시 신호선 중 게이트선에 게이트 온 전압과 게이트 오프 전압을 내보내어 화소의 스위칭 소자를 턴온/턴오프시키는 게이트 구동부, 그리고 표시 신호선 중 데이터선에 데이터 전압을 내보내어 턴온된 스위칭 소자를 통하여 화소에 데이터 전압을 인가하는 데이터 구동부를 포함한다.
이러한 게이트 구동부 및 데이터 구동부는 칩 형태로 이루어져 표시판에 실장되기도 하지만 표시 장치의 크기를 줄이고 생산성을 향상시키기 위해 게이트 구동부를 화소의 스위칭 소자와 동일한 공정에서 함께 형성하여 표시판에 집적하는 구조가 개발되고 있다.
게이트 구동부는 실질적으로 시프트 레지스터로서 서로 연결되어 있으며 일렬로 배열되어 있는 복수의 스테이지와 이들 스테이지에 입력되는 각종 신호를 전달하는 배선을 포함한다. 이러한 배선들이 교차하거나 근접해 배치되어 있는 경우 정전하가 유입되어 정전기에 의한 전류가 흐르면 배선 또는 박막 트랜지스터 등의 소자가 파괴될 수 있다.
본 발명이 해결하고자 하는 과제는 표시판에 집적된 게이트 구동부의 정전기로 인한 배선 또는 전기 소자의 파괴를 감소시켜 게이트 구동부의 불량을 줄이는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 그리고 상기 기판 위에 형성되어 있으며 상기 복수의 게이트선에 게이트 신호를 인가하는 게이트 구동부를 포함하고, 상기 게이트 구동부는 서로 다른 신호를 전달하는 제1 배선 및 제2 배선을 포함하고, 상기 제1 배선 및 상기 제2 배선 중 적어도 하나는 상기 제1 배선 및 상기 제2 배선 사이의 정전기를 방지하기 위한 정전기 방지 수단을 포함한다.
상기 제1 배선 및 상기 제2 배선은 절연되어 교차하고, 상기 제1 배선의 폭이 상기 제2 배선의 폭보다 클 수 있다.
상기 제1 배선의 폭은 15㎛ 이상일 수 있다.
상기 제1 배선 및 상기 제2 배선은 절연되어 교차하고, 상기 제1 배선의 상기 제2 배선과의 교차부는 적어도 두 개의 분지 배선을 포함할 수 있다.
상기 제1 배선은 서로 연결되어 있으며 서로 다른 층에 위치하는 제1 배선부 및 제2 배선부를 포함하고, 상기 제2 배선은 상기 제1 배선부를 사이에 두고 접촉 보조 부재를 통해 서로 연결되어 있는 제3 배선부 및 제4 배선부를 포함하고, 상기 제1 배선부와 상기 제2 배선부 사이의 거리인 제1 거리보다 상기 제3 배선부와 상기 제1 배선부 사이의 거리인 제2 거리가 더 클 수 있다.
상기 제2 거리는 35㎛ 이상일 수 있다.
상기 제1 배선부의 모퉁이 부분과 상기 제4 배선부 사이의 최단 거리는 30㎛ 이상일 수 있다.
상기 제1 배선 및 상기 제2 배선은 절연되어 교차하고, 상기 제1 배선의 폭은 상기 제2 배선과의 교차부에서 제1측 및 제2측으로 확장될 수 있다.
상기 제1 배선의 상기 제1측 또는 상기 제2측으로의 확장된 폭은 0.5㎛ 이상일 수 있다.
상기 제1 배선과 상기 제2 배선은 서로 인접하여 마주하고, 상기 제1 배선은 상기 제2 배선과 마주하는 부분에서 꺾여 있으며, 상기 제1 배선의 꺾인 부분의 모퉁이는 사선 모양 또는 둥근 모양으로 모따기되어 있을 수 있다.
상기 제1 배선을 사이에 두고 상기 제2 배선과 마주하는 제3 배선을 더 포함하고, 상기 제3 배선은 상기 제1 배선과 서로 다른 신호를 전달하며, 상기 제1 배선과 마주하는 상기 제2 배선의 끝 부분 및 상기 제3 배선의 끝 부분의 적어도 하나의 모퉁이는 사선 모양 또는 둥근 모양으로 모따기되어 있을 수 있다.
상기 제1 배선과 상기 제2 배선 사이의 거리는 상기 제1 배선과 상기 제3 배선 사이의 거리와 동일할 수 있다.
상기 제1 배선이 길이 방향을 따라 형성되어 있는 더미 배선을 더 포함하고, 상기 더미 배선과 상기 제1 배선 사이의 거리는 상기 제1 배선과 상기 제2 배선 사이의 최단 거리보다 짧을 수 있다.
상기 게이트 구동부는 상기 복수의 게이트선에 상기 게이트 신호를 인가하는 복수의 스테이지, 상기 스테이지에 제어 신호를 전달하는 제어 신호선, 그리고 상기 스테이지로부터 출력 신호를 내보내는 출력 신호선을 더 포함하고, 상기 제1 배선 및 상기 제2 배선은 상기 제어 신호선, 상기 출력 신호선 및 상기 스테이지 내부의 배선 중 적어도 하나를 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 그리고 상기 기판 위에 형성되어 있으며 상기 복수의 게이트선에 게이트 신호를 인가하는 게이트 구동부를 포함하고, 상기 게이트 구동부는 상기 게이트 신호를 생성하는 복수의 박막 트랜지스터 및 상기 박막 트랜지스터와 이웃하는 더미 박막 트랜지스터를 포함한다.
상기 더미 박막 트랜지스터의 채널폭은 상기 박막 트랜지스터의 채널폭보다 넓을 수 있다.
본 발명의 실시예와 같이 표시판에 집적된 게이트 구동부의 제어 신호선, 출력 신호선, 스테이지 내부의 배선 또는 전기 소자에 정전기 방지 수단 또는 정전하 분산 수단을 포함시켜 정전기로 인한 배선 또는 전기 소자의 파괴를 막고 게이트 구동부 및 표시판의 불량을 줄일 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도이고,
도 3은 본 발명의 한 실시예에 따른 게이트 구동부의 각종 신호를 전달하는 배선의 단면도의 한 예이고,
도 4, 도 5, 도 6, 도 7, 도 8, 도 9 및 도 10은 각각 본 발명의 한 실시예에 따른 게이트 구동부의 배선 또는 접촉부의 배치 또는 평면 모양을 나타낸 평면도이고,
도 11은 본 발명의 한 실시예에 따른 게이트 구동부의 박막 트랜지스터 영역 및 더미 박막 트랜지스터 영역과 하나의 박막 트랜지스터 단위를 확대한 도면이고,
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 표시 장치 및 게이트 구동부에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 표시 장치는 박막 트랜지스터 표시판(thin film transistor array panel)(300) 및 이에 연결된 게이트 구동부(gate driver)(400)와 데이터 구동부(data driver)(500), 그리고 이들을 제어하는 신호 제어부(signal controller)(600)를 포함한다.
박막 트랜지스터 표시판(300)은 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 각 화소(PX)는 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(도시하지 않음)를 포함한다.
게이트 구동부(400)는 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 이러한 게이트 구동부(400)는 실질적으로 시프트 레지스터로서 게이트선에 각각 연결되어 있는 복수의 스테이지(stage)를 포함하며, 화소(PX)의 스위칭 소자와 동일한 공정으로 형성되어 박막 트랜지스터 표시판(300) 위에 집적되어 있다.
데이터 구동부(500)는 박막 트랜지스터 표시판(300)의 데이터선(D1-Dm)에 연결되어 있으며, 데이터 신호를 데이터선(D1-Dm)에 인가한다.
데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2) 및 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하여 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터 게이트 제어 신호(CONT1)를 입력받는다. 게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 구동부(400)는 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자를 통하여 해당 화소(PX)에 인가된다.
도 2를 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부(400)는 서로 종속적으로 연결되어 있으며 차례로 게이트 신호(Gout1, Gout2, Gout3, …)를 출력하는 복수의 스테이지(ST1, ST2, ST3, …)와 이들 스테이지(ST1, ST2, ST3, …)에 입력되는 각종 제어 신호(CLK, CLKB, Vss, STV, Reset)를 전달하는 복수의 제어 신호선을 포함한다. 이후로 각 제어 신호선은 그 제어 신호선이 전달하는 신호(CLK, CLKB, Vss, STV, Reset)와 동일한 기호로 표시하기로 한다.
복수의 제어 신호선(CLK, CLKB, Vss, STV, Reset)의 예를 들면, 제1 클록 신호(CLK) 및 제2 클록 신호(CLKB)를 전달하는 제1 클록 신호선(CLK) 및 제2 클록 신호선(CLKB), 공통 전압(Vss)을 전달하는 공통 전압선(Vss), 주사 시작 신호(STV)를 전달하는 주사 시작 신호선(STV), 그리고 리셋 신호(Reset)를 전달하는 리셋 신호선(Reset) 등이 있으며, 이들은 서로 다른 제어 신호를 전달한다. 제1 클록 신호(CLK) 및 제2 클록 신호(CLKB)의 듀티비는 50%이고 위상차는 180ㅀ일 수 있다.
각종 제어 신호선(CLK, CLKB, Vss, STV, Reset)은 주로 세로 방향으로 뻗으며 스테이지(ST1, ST2, ST3, …)를 향하여 주로 가로로 뻗은 연결선을 가지고 있을 수 있다.
각 스테이지(ST1, ST2, ST3, …)는 입력 단자인 세트 단자(S), 공통 전압 단자(G), 제1 클록 단자(CK), 제2 클록 단자(CKB), 리셋 단자(R), 프레임 리셋 단자(FR), 그리고 출력 단자인 게이트 출력 단자(OUT1) 및 출력 단자(OUT2) 등을 가질 수 있다.
상기의 각종 제어 신호선(CLK, CLKB, Vss, STV, Reset)을 예로 들면, 각 스테이지(ST1, ST2, ST3, …)의 제1 클록 단자(CK) 및 제2 클록 단자(CKB)에는 각각 제1 클록 신호(CLK) 및 제2 클록 신호(CLKB)가 입력되고, 공통 전압 단자(G)에는 공통 전압(Vss)이 입력될 수 있다. 각 스테이지(ST1, ST2, ST3, …)의 게이트 출력 단자(OUT1)는 게이트 출력(Gout1, Gout2, Gout3, …)을 내보내고, 마지막 스테이지(도시하지 않음)를 제외한 스테이지(ST1, ST2, ST3, …)의 캐리 출력 단자(OUT2)는 캐리 출력(Cout1, Cout2, Cout3, …)을 내보낼 수 있다. 한편 첫 번째 스테이지(ST1)의 세트 단자(S)에는 주사 시작 신호(STV)가, 나머지 스테이지(ST2, ST3, …)의 세트 단자(S)에는 전단 스테이지(ST1, ST2, ST3, …)의 캐리 출력, 즉 전단 캐리 출력(Cout1, Cout2, Cout3, …)이 입력될 수 있다. 각 스테이지(ST1, ST2, ST3, …)의 리셋 단자(R)에는 후단 스테이지(ST2, ST3, …)의 게이트 출력, 즉 후단 게이트 출력(Gout2, Gout3, …)이 입력될 수 있으며, 프레임 리셋 단자(FR)에는 리셋 신호(Reset)가 입력될 수 있다.
게이트 구동부(400)의 각 스테이지(ST1, ST2, ST3, …)는 여러 단자(S, G, CK, CKB, R, FR, OUT1, OUT2)와 연결된 적어도 하나의 박막 트랜지스터 및 축전기 등을 포함한다. 예를 들어, 하나의 박막 트랜지스터는 함께 동작하는 여러 개의 박막 트랜지스터 단위가 모여있는 박막 트랜지스터 영역에 형성되어 있을 수 있다.
이와 같이 박막 트랜지스터 표시판(300)에 집적되어 있는 게이트 구동부(400)는 여러 제어 신호선(CLK, CLKB, Vss, STV, Reset), 이와 연결된 박막 트랜지스터 등의 전기 소자, 그리고 각 스테이지(ST1, ST2, ST3, …)의 여러 출력 단자(OUT1, OUT2)로부터의 출력 신호를 내보내는 출력 신호선을 포함한다.
도 3 내지 도 11을 참고하여, 본 발명의 한 실시예에 따른 게이트 구동부의 여러 정전기 방지 수단(static electricity preventing means) 또는 정전하 분산 수단(electrostatic charge discharging means)에 대해 설명한다. 이후 설명하는 여러 배선('L'로 표시)은 위에서 설명한 게이트 구동부(400)의 여러 배선으로서, 예를 들면 각 스테이지(ST1, ST2, ST3, …)의 여러 입력 단자(S, G, CK, CKB, R, FR)와 연결된 여러 제어 신호선(CLK, CLKB, Vss, STV, Reset), 스테이지(ST1, ST2, ST3, …) 내부의 배선, 스테이지(ST1, ST2, ST3, …)의 출력 단자(OUT1, OUT2)와 연결된 출력 신호선 등일 수 있다.
도 3은 본 발명의 한 실시예에 따른 게이트 구동부의 각종 신호를 전달하는 배선의 단면도의 한 예이고, 도 4, 도 5, 도 6, 도 7, 도 8, 도 9 및 도 10은 각각 본 발명의 한 실시예에 따른 게이트 구동부의 배선 또는 접촉부의 배치 또는 평면 모양을 나타낸 평면도이고, 도 11은 본 발명의 한 실시예에 따른 게이트 구동부의 박막 트랜지스터 영역 및 더미 박막 트랜지스터 영역과 하나의 박막 트랜지스터 단위를 확대한 도면이고,.
먼저 도 3을 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부는 기판(110) 위에 집적되어 있다. 절연 기판(110) 위에 제1 도전층(120), 제1 절연층(140), 제2 도전층(170), 제2 절연층(180), 그리고 제3 도전층(190)이 차례대로 적층되어 있다. 앞으로 설명할 본 발명의 한 실시예에 따른 게이트 구동부의 여러 배선은 제1, 제2 및 제3 도전층(120, 170, 190) 중 어느 하나에 위치할 수 있으며, 두 배선이 서로 절연되어 교차하는 경우 제1 및 제2 절연층(140, 180) 중 어느 하나 또는 둘 모두에 의해 절연될 수 있다.
도 4를 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부는 제1 배선(L1) 및 이와 절연되어 교차하는 제2 배선(L2)과 제3 배선(L3)을 포함한다. 제1 배선(L1)은 제2 및 제3 배선(L2, L3)과 다른 신호를 전달할 수 있으며, 제2 배선(L2) 및 제3 배선(L3)은 서로 같은 신호 또는 다른 신호를 전달할 수 있다. 본 실시예에서 제1 배선(L1)의 폭(W1)은 제1 배선(L1)과 교차하는 제2 배선(L2) 또는 제3 배선(L3)의 폭보다 넓다. 구체적으로 제2 배선(L2) 또는 제3 배선(L3)의 폭이 대략 13㎛ 이하인 경우, 제1 배선(L1)의 폭(W1)은 15㎛ 이상일 수 있다. 이와 같이 다른 신호를 전달하는 배선과 중첩하는 제1 배선(L1)의 폭을 전체적으로 넓게 하여 정전하(electrostatic charge)를 분산시킬 수 있고, 정전기로 인한 배선(L1, L2, L3)의 파괴를 막을 수 있다. 제1 배선(L1)은 앞에서 설명한 제1 클록 신호선(CLK) 또는 제2 클록 신호선(CLKB)일 수 있다.
다음 도 5를 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부는 제4 배선(L4) 및 이와 절연되어 교차하는 제5 배선(L5)을 포함한다. 제5 배선(L5)과 교차하는 제4 배선(L4)의 교차부는 두 개 이상의 배선으로 분지되어 있다. 이와 같이 제4 배선(L4)의 다른 배선과의 교차 부분을 두 개 이상의 배선으로 분지함으로써 다른 배선과의 교차 부분에서 정전하가 한 곳에 모이는 것을 막을 수 있고 정전하를 쉽게 분산시킬 수 있다. 따라서 정전기(static electricity)로 인한 배선의 파괴를 막을 수 있다. 또한 정전기로 인해 파괴된 분지된 배선이 있을 경우 이를 잘라내어 표시판에 불량이 발생하지 않게 할 수 있다.
도 5에서는 제4 배선(L4)이 세 개의 배선으로 분지되어 있으나, 이와 달리 세 갈래 이상으로 분지될 수도 있다. 한편, 제4 배선(L4)은 도 11에 도시한 제1 도전층(120) 및 제2 도전층(170) 중 서로 다른 층에 위치하는 두 배선부(wire portion)(L4a, L4b)를 포함하며, 두 배선부(L4a, L4b)는 제1 절연층(140) 또는 제2 절연층(180)에 형성된 접촉 구멍(182a, 182b)에 의해 노출되고 제3 도전층(190)에 형성된 접촉 보조 부재(192)를 통하여 서로 연결되어 있을 수 있다. 이러한 제4 배선(L4)은 앞에서 설명한 공통 전압선(Vss)일 수 있다.
다음 도 6 및 도 7을 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부는 제6 배선(L6), 제7 배선(L7) 및 제8 배선(L8)을 포함한다.
제6 배선(L6)은 도 3에 도시한 제1 도전층(120) 및 제2 도전층(170) 중 서로 다른 층에 위치하는 두 배선부(L6a, L6b)를 포함하며, 두 배선부(L6a, L6b)는 제1 절연층(140) 또는 제2 절연층(180)에 형성된 접촉 구멍(183a, 183b)에 의해 노출되고 제3 도전층(190)에 형성된 접촉 보조 부재(193)를 통하여 서로 연결되어 있을 수 있다. 배선부(L6b)는 접촉 구멍(183b)이 형성된 위치를 제외하고는 주로 가로 방향으로 뻗어 있다. 한편, 접촉 구멍(183a)에 의해 노출된 제6 배선(L6)의 배선부(L6a)의 확장부의 가장자리 변과 이와 마주하는 접촉 구멍(183b)에 의해 노출된 배선부(L6b)의 확장부의 가장자리 변 사이의 거리를 제1 거리(W2)라 한다.
제7 배선(L7)은 주로 세로 방향으로 뻗으며 서로 연결된 두 배선부(L7a, L7b)를 포함한다. 두 배선부(L7a, L7b)는 도 3에 도시한 제1 도전층(120) 또는 제2 도전층(170)에 위치하며 서로 같은 층에 위치할 수 있다. 두 배선부(L7a, L7b)는 각각 제1 절연층(140) 또는 제2 절연층(180)에 형성된 접촉 구멍(184a, 184b)에 의해 노출되고 제3 도전층(190)에 형성된 접촉 보조 부재(194)를 통하여 서로 연결되어 있다. 배선부(L7a) 또는 배선부(L7b)의 끝 부분은 확장되어 있으며 그 모퉁이는 뾰족하지 않고 모따기되어 있어 사선 또는 둥근 모양을 가진다. 이와 같이 배선 또는 배선의 일부인 배선부의 끝 부분에 있어서 뾰족한 모퉁이를 형성하지 않고 모퉁이의 내부각이 둔각이 되도록 모따기하거나 둥글게 형성하면 정전하를 쉽게 분산시킬 수 있고 정진기로 인한 배선의 파괴를 줄일 수 있다.
또한, 제6 배선(L6)의 가로 방향으로 뻗는 배선부(L6b)는 제7 배선(L7)의 접촉 보조 부재(194)와 절연되어 교차한다. 제6 배선(L6)의 배선부(L6b)의 가장자리 변과 제7 배선(L7)의 확장부의 가장자리 변 사이의 최단 거리인 제2 거리(W3)는 위에서 설명한 제1 거리(W2)보다 크며, 더 구체적으로는 제2 거리(W3)는 35㎛ 이상일 수 있다. 이와 같이 접촉 구멍(184a, 184b)이 형성되어 있는 부분에서 제7 배선(L7)의 배선부(L7a, L7b)의 끝 부분과 제6 배선(L6)의 가장자리 변과의 거리를 일정 거리 이상 떨어지게 함으로써 정전기로 인한 배선의 파괴를 막을 수 있다. 또한 제2 거리(W3)를 제1 거리(W2)보다 크게 함으로써 제6 배선(L6)으로 유입된 정전하가 제6 배선(L6)의 두 배선부(L6a, L6b)의 접촉 부분으로 흘러나가도록 할 수 있다. 이 경우 접촉 구멍(183a, 183b)에 의해 서로 접촉되는 두 배선부(L6a, L6b)는 서로 동일한 신호를 전달하므로 정전하가 유입되더라도 정전기로 인한 배선 파괴는 일어나지 않을 수 있다.
한편, 제7 배선(L7)의 배선부(L7a)와 제6 배선(L6)의 두 배선부(L6a, L6b)의 접촉 부분의 접촉 보조 부재(193) 사이의 최단 거리인 제3 거리(W4)는 30㎛ 이상일 수 있다. 이와 같이 하면 제6 배선(L6)의 배선부(L6b)와 제7 배선(L7)의 배선부(L7a) 사이의 정전기로 인한 배선 파괴를 막을 수 있다.
제7 배선(L7)은 주로 세로로 뻗다가 제8 배선(L8)과 절연되어 교차한다. 도 7을 참고하면, 제7 배선(L7) 및 제8 배선(L8)의 교차부(A)에서 제7 배선(L7)의 배선부(L7a)는 가로 방향인 양측으로 확장되어 있다. 교차부(A)에서 제7 배선(L7)의 배선부(L7a)의 한쪽으로의 확장폭(W5)은 0.5㎛ 이상 1.5㎛ 이하일 수 있다. 이 경우 폭이 확장된 제7 배선(L7)은 제8 배선(L8)의 상부 층에 위치할 수 있다. 본 실시예와 같이 상부 층에 위치하는 제7 배선(L7)의 폭을 확장함으로써 제8 배선(L8)의 존재로 인한 단차로 인해 제7 배선(L7)의 두께가 얇아지는 막을 수 있고, 이로 인해 제7 배선(L7)의 정전기로 인한 파괴를 방지할 수 있다.
도 6 및 도 7의 실시예에서 제6 배선(L6)은 게이트 출력 단자(OUT1)일 수 있고, 제7 배선(L7)은 스테이지의 박막 트랜지스터의 게이트 단자에 연결된 배선일 수 있다.
다음 도 8을 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부는 제9 배선(L9), 제10 배선(L10) 및 제11 배선(L11)을 포함한다. 제9 배선(L9)은 제10 배선(L10)과 절연되어 교차하며 제11 배선(L11)과 인접하거나 서로 마주하는 곳에서 꺾여 있다. 그러나 제9 배선(L9)의 꺾이는 부분의 모퉁이(B)는 뾰족하지 않고 모따기되어 있어 사선으로 되어 있거나 둥글게 되어 있으므로 모여든 정전하를 분산시킬 수 있다.
다음 도 9를 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부는 제12 배선(L12), 제13 배선(L13) 및 제14 배선(L14)을 포함한다. 제12 배선(L12)의 일부는 확장되어 있으나 확장된 부분의 모퉁이(Ea)는 뾰족하지 않고 둥근 형상을 가지며, 이로써 도시하지는 않은 이웃하는 다른 배선이 있을 때 정전기가 생기는 것을 방지할 수 있다.
또한 제12 배선(L12)과 근접하고 있는 제13 배선(L13) 및 제14 배선(L14)은 제12 배선(L12)을 중심으로 서로 마주하고 있다. 이때 제13 배선(L13)과 제12 배선(L12) 사이의 거리(W7) 및 제14 배선(L14)과 제12 배선(L12) 사이의 거리(W8)는 실질적으로 동일하므로 유입된 정전하가 어느 한쪽으로 방전되어 배선을 파괴하지 않는다. 또한 제12 배선(L12)과 마주하는 제13 배선(L13) 및 제14 배선(L14)의 끝 부분(Eb)은 모퉁이가 뾰족하지 않고 모따기되어 있어 사선 모양 또는 둥근 모양을 하고 있으므로 정전하가 집중되지 않고 분산될 수 있다.
다음 도 10을 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부는 서로 다른 신호를 전달하는 제15 배선(L15) 및 제16 배선(L16)과 더미 배선(L17)을 포함한다.
더미 배선(L17)은 제15 배선(L15)의 길이 방향의 가장자리를 따라 형성되어 있다. 더미 배선(L17) 및 제16 배선(L16)은 제15 배선(L15)과 다른 층에 형성될 수 있고, 더미 배선(L17)과 제16 배선(L16)은 서로 동일한 층에 형성될 수 있다. 더미 배선(L17)과 제15 배선(L15)은 제1 절연층(140) 또는 제2 절연층(180)에 형성된 접촉 구멍(185a, 185b) 및 제3 도전층(190)에 형성된 접촉 보조 부재(195)를 통하여 서로 연결되어 있을 수 있다. 그러나 도 10에 도시한 바와 달리 접촉 보조 부재(195)는 생략될 수도 있다. 이 경우 더미 배선(L17)은 플로팅(floating)되어 있을 수 있다.
더미 배선(L17)과 제15 배선(L15) 사이의 거리(W9)는 제16 배선(L16)과 제15 배선(L15) 사이의 최단 거리(W10)보다 짧다. 이와 같이 서로 다른 신호를 전달하는 제15 배선(L15) 및 제16 배선(L16)이 근접하고 있는 경우, 제15 배선(L15)의 가장자리를 따라 더미 배선(L17)을 형성함으로써 제15 배선(L15)과 제16 배선(L16) 사이에 정전하가 모이기보다 더미 배선(L17) 쪽으로 정전하가 모이게 되어 제15 배선(L15) 및 제16 배선(L16) 사이의 정전기 방전으로 인한 배선 파괴를 막을 수 있다.
다음 도 11을 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부의 스테이지는 실제 구동되어 게이트 신호를 생성하는 박막 트랜지스터를 포함하는 박막 트랜지스터 영역(Ta) 및 이와 이웃하는 더미 박막 트랜지스터 영역(Td)을 포함한다. 더미 박막 트랜지스터 영역(Td)의 트랜지스터는 실제 어느 신호선 또는 배선과 연결되어 있지 않을 수 있다. 이와 같이 더미 박막 트랜지스터를 포함하는 영역을 더 형성함으로써 정전하가 더미 박막 트랜지스터 영역(Td)으로 흐르게 할 수 있다.
또한 도 11에 도시한 바와 같이 더미 박막 트랜지스터 영역(Td)의 단위 박막 트랜지스터의 채널폭(W11)을 박막 트랜지스터 영역(Ta)의 박막 트랜지스터의 채널 폭보다 길게 하여 더미 박막 트랜지스터 영역(Td)으로 더 많은 정전하가 유입되게 할 수 있고, 박막 트랜지스터 영역(Td)에서 정전기로 인한 손상을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
120, 170, 190: 도전층
140, 180: 절연층
182a, 182b, 183a, 183b, 184a, 184b, 185a, 185b: 접촉 구멍
192, 193, 194, 195: 접촉 보조 부재
300: 박막 트랜지스터 표시판
400: 게이트 구동부 500: 데이터 구동부

Claims (16)

  1. 기판,
    상기 기판 위에 형성되어 있는 복수의 게이트선, 그리고
    상기 기판 위에 형성되어 있으며 상기 복수의 게이트선에 게이트 신호를 인가하는 게이트 구동부
    를 포함하고,
    상기 게이트 구동부는 서로 다른 신호를 전달하는 제1 배선 및 제2 배선을 포함하고,
    상기 제1 배선 및 상기 제2 배선 중 적어도 하나는 상기 제1 배선 및 상기 제2 배선 사이의 정전기를 방지하기 위한 정전기 방지 수단을 포함하는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 배선 및 상기 제2 배선은 절연되어 교차하고,
    상기 제1 배선의 폭이 상기 제2 배선의 폭보다 큰
    박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 배선의 폭은 15㎛ 이상인 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 제1 배선 및 상기 제2 배선은 절연되어 교차하고,
    상기 제1 배선의 상기 제2 배선과의 교차부는 적어도 두 개의 분지 배선을 포함하는
    박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 제1 배선은 서로 연결되어 있으며 서로 다른 층에 위치하는 제1 배선부 및 제2 배선부를 포함하고,
    상기 제2 배선은 상기 제1 배선부를 사이에 두고 접촉 보조 부재를 통해 서로 연결되어 있는 제3 배선부 및 제4 배선부를 포함하고,
    상기 제1 배선부와 상기 제2 배선부 사이의 거리인 제1 거리보다 상기 제3 배선부와 상기 제1 배선부 사이의 거리인 제2 거리가 더 큰
    박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제2 거리는 35㎛ 이상인 박막 트랜지스터 표시판.
  7. 제5항에서,
    상기 제1 배선부의 모퉁이 부분과 상기 제4 배선부 사이의 최단 거리는 30㎛ 이상인 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 제1 배선 및 상기 제2 배선은 절연되어 교차하고,
    상기 제1 배선은 상기 제2 배선과의 교차부에서 제1측 및 제2측으로 확장된
    박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 제1 배선의 상기 제1측 또는 상기 제2측으로의 확장된 폭은 0.5㎛ 이상인 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 제1 배선과 상기 제2 배선은 서로 인접하여 마주하고,
    상기 제1 배선은 상기 제2 배선과 인접하는 부분에서 꺾여 있으며,
    상기 제1 배선의 꺾인 부분의 모퉁이는 사선 모양 또는 둥근 모양으로 모따기되어 있는
    박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 제1 배선을 사이에 두고 상기 제2 배선과 마주하는 제3 배선을 더 포함하고,
    상기 제3 배선은 상기 제1 배선과 서로 다른 신호를 전달하며,
    상기 제1 배선과 마주하는 상기 제2 배선의 끝 부분 및 상기 제3 배선의 끝 부분의 적어도 하나의 모퉁이는 사선 모양 또는 둥근 모양으로 모따기되어 있는
    박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 제1 배선과 상기 제2 배선 사이의 거리는 상기 제1 배선과 상기 제3 배선 사이의 거리와 동일한 박막 트랜지스터 표시판.
  13. 제1항에서,
    상기 제1 배선이 길이 방향을 따라 형성되어 있는 더미 배선을 더 포함하고,
    상기 더미 배선과 상기 제1 배선 사이의 거리는 상기 제1 배선과 상기 제2 배선 사이의 최단 거리보다 짧은
    박막 트랜지스터 표시판.
  14. 제1항에서,
    상기 게이트 구동부는 상기 복수의 게이트선에 상기 게이트 신호를 인가하는 복수의 스테이지, 상기 스테이지에 제어 신호를 전달하는 제어 신호선, 그리고 상기 스테이지로부터 출력 신호를 내보내는 출력 신호선을 더 포함하고,
    상기 제1 배선 및 상기 제2 배선은 상기 제어 신호선, 상기 출력 신호선 및 상기 스테이지 내부의 배선 중 적어도 하나를 포함하는
    박막 트랜지스터 표시판.
  15. 삭제
  16. 삭제
KR1020110004667A 2011-01-17 2011-01-17 박막 트랜지스터 표시판 Active KR101791577B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110004667A KR101791577B1 (ko) 2011-01-17 2011-01-17 박막 트랜지스터 표시판
US13/161,124 US8975628B2 (en) 2011-01-17 2011-06-15 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110004667A KR101791577B1 (ko) 2011-01-17 2011-01-17 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20120083164A KR20120083164A (ko) 2012-07-25
KR101791577B1 true KR101791577B1 (ko) 2017-10-31

Family

ID=46490110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110004667A Active KR101791577B1 (ko) 2011-01-17 2011-01-17 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US8975628B2 (ko)
KR (1) KR101791577B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11556025B2 (en) 2019-10-08 2023-01-17 Samsung Display Co., Ltd. Display panel

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212423B1 (ko) 2014-02-14 2021-02-04 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치
KR102381850B1 (ko) 2015-07-30 2022-04-01 엘지디스플레이 주식회사 표시장치
CN207517281U (zh) * 2017-11-16 2018-06-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN112447141B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296556A (ja) 2001-01-30 2001-10-26 Seiko Epson Corp アクティブマトリクス表示パネル

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818750A (en) 1996-07-31 1998-10-06 Micron Technology, Inc. Static memory cell
KR100294019B1 (ko) 1998-05-18 2001-07-12 윤종용 반도체칩의정전기보호용트랜지스터
KR100299683B1 (ko) 1998-09-03 2001-10-27 윤종용 액정표시장치
US6472767B1 (en) 1999-04-30 2002-10-29 Infineon Technologies Ag Static random access memory (SRAM)
JP3398631B2 (ja) 1999-11-04 2003-04-21 沖電気工業株式会社 弾性表面波フィルタ用圧電体ウエハおよび弾性表面波フィルタの製造方法
KR100656902B1 (ko) 1999-12-23 2006-12-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100719916B1 (ko) 2000-06-28 2007-05-18 비오이 하이디스 테크놀로지 주식회사 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치
JP4197404B2 (ja) * 2001-10-02 2008-12-17 シャープ株式会社 液晶表示装置およびその製造方法
KR100848555B1 (ko) 2001-12-31 2008-07-25 엘지디스플레이 주식회사 액정표시소자의 ｍｐｓ 검사 배선의 구조
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20040055249A (ko) 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 정전기로 인한 손상을 방지하는 액정표시장치
US20060038180A1 (en) 2003-08-29 2006-02-23 Han-Chung Lai Pixel structure
US7532264B2 (en) * 2004-10-28 2009-05-12 Dpix Llc On-substrate ESD protection for array based image sensors
KR100685425B1 (ko) * 2004-11-24 2007-02-22 삼성에스디아이 주식회사 액정 표시 장치
KR100700645B1 (ko) * 2005-01-10 2007-03-27 삼성에스디아이 주식회사 액정 표시 장치 및 그의 구동방법
US7470942B2 (en) * 2005-09-07 2008-12-30 Chunghwa Picture Tube., Ltd. Thin film transistor array and electrostatic discharge protective device thereof
JP5123510B2 (ja) * 2006-09-28 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
JP4723654B2 (ja) * 2006-12-22 2011-07-13 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
KR100839754B1 (ko) 2007-08-14 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
CN101581839B (zh) * 2008-05-12 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管原板测试线及其制作方法
KR101579853B1 (ko) 2009-03-23 2015-12-24 삼성디스플레이 주식회사 정전기 방지 패턴을 가지는 표시 패널
JP2011059221A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp データドライバ
TWI394069B (zh) * 2009-09-08 2013-04-21 Au Optronics Corp 觸控面板之觸控感測結構及其觸碰感測方法
JP5448788B2 (ja) * 2009-12-22 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296556A (ja) 2001-01-30 2001-10-26 Seiko Epson Corp アクティブマトリクス表示パネル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11556025B2 (en) 2019-10-08 2023-01-17 Samsung Display Co., Ltd. Display panel
US11835807B2 (en) 2019-10-08 2023-12-05 Samsung Display Co., Ltd. Display panel

Also Published As

Publication number Publication date
US20120181539A1 (en) 2012-07-19
US8975628B2 (en) 2015-03-10
KR20120083164A (ko) 2012-07-25

Similar Documents

Publication Publication Date Title
CN102640042B (zh) 液晶显示装置
CN103579221B (zh) 显示面板
WO2014069279A1 (ja) 液晶表示装置
JP6850097B2 (ja) 表示装置
KR101377891B1 (ko) 어레이 기판 및 액정 표시 패널
US8618863B2 (en) Signal distribution circuit, signal distribution device, and display device
US10983404B2 (en) Display device
KR102145390B1 (ko) 정전기 방전 회로를 포함하는 표시 장치
KR101759985B1 (ko) 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
KR101791577B1 (ko) 박막 트랜지스터 표시판
US20150356940A1 (en) Display device
KR20120075762A (ko) 표시 패널 및 이를 구비한 표시 장치
CN102884566B (zh) 显示面板
KR20130045570A (ko) 표시 패널
CN105097838B (zh) 显示面板及薄膜晶体管阵列基板
CN108847178B (zh) 显示装置
CN105139797A (zh) 一种异形显示面板及显示装置
CN105489178A (zh) 栅极驱动结构、显示面板及显示装置
CN113196371A (zh) 阵列基板及其制备方法、像素驱动方法、显示面板
CN105549288B (zh) 一种阵列基板及其制备方法、显示装置
US9618811B2 (en) Multiple circuit board for liquid crystal display panels and method for manufacturing liquid crystal display panels
JP2017021087A (ja) 駆動回路及び表示装置
KR20100112861A (ko) 영상표시장치
CN112634802A (zh) 栅极驱动电路和显示面板
JP2005331835A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110117

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160115

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110117

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170119

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170731

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20171024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20171024

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210927

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20221018

Start annual number: 6

End annual number: 6