KR101792367B1

KR101792367B1 - Chip Resistor and method for manufacturing the same

Info

Publication number: KR101792367B1
Application number: KR1020150183526A
Authority: KR
Inventors: 박광현; 한진만
Original assignee: 삼성전기주식회사
Priority date: 2015-12-22
Filing date: 2015-12-22
Publication date: 2017-11-01
Anticipated expiration: 2035-12-22
Also published as: KR20170074365A; CN106910581B; CN106910581A

Abstract

본 발명의 일 실시 예에 따른 칩 저항기는, 제1 관통홀 및 제2 관통홀을 가지는 기판과, 기판의 제1면 상에 서로 분리되도록 배치된 제1 및 제2 전극과, 제1면 상에 배치되며, 일단이 제1 전극에 전기적으로 연결된 제1 저항체와, 및 제1면과 마주보는 기판의 제2면상에 배치되는 제2 저항체를 포함하고, 제1 관통홀은 기판을 관통하여 제1 저항체와 제2 저항체를 전기적으로 연결하고, 제2 관통홀은 기판을 관통하여 제2 전극과 제2 저항체를 전기적으로 연결할 수 있다.A chip resistor according to an embodiment of the present invention includes a substrate having a first through hole and a second through hole, first and second electrodes arranged to be separated from each other on a first surface of the substrate, And a second resistor disposed on a second surface of the substrate facing the first surface, wherein the first through hole penetrates through the substrate to form a first resistor. The first resistor is electrically connected to the first electrode, The first resistor and the second resistor are electrically connected to each other, and the second through hole penetrates through the substrate to electrically connect the second electrode and the second resistor.

Description

TECHNICAL FIELD The present invention relates to a chip resistor and a manufacturing method thereof,

본 발명은 칩 저항기 및 그 제조 방법에 관한 것이다.The present invention relates to a chip resistor and a manufacturing method thereof.

최근 전자기기의 소형화 및 경량화에 대한 요구가 점점 증대함에 따라 회로 기판의 배선 밀도를 높이기 위하여 칩 형상의 저항기가 많이 사용된다.2. Description of the Related Art [0002] Recently, as the demand for miniaturization and weight reduction of electronic devices has increased, a chip-shaped resistor is often used to increase the wiring density of a circuit board.

칩 저항기가 카메라 플래시 회로, 디스플레이 백라이트의 인버터 회로, 스마트 미터, LCD 모니터, 항법 장비 등의 고전압이 걸리는 회로에 사용될 경우, 칩 저항기는 고전압에 대해 잘 견딜 필요가 있다. 그러나 최근 칩 저항기의 사이즈가 작아짐에 따라, 칩 저항기에 대한 높은 내전압 특성 구현은 어려워지고 있다.When chip resistors are used in high voltage circuits such as camera flash circuits, inverter circuits in display backlights, smart meters, LCD monitors, navigation equipment, chip resistors need to withstand high voltages. However, as the size of chip resistors has become smaller in recent years, it is becoming difficult to realize high withstand voltage characteristics for chip resistors.

일본공개특허공보 특개2014-086629Japanese Unexamined Patent Application Publication No. 2014-086629

본 발명의 일 실시 예는, 내전압 특성을 향상시킬 수 있는 칩 저항기 및 그 제조 방법을 제공한다.An embodiment of the present invention provides a chip resistor capable of improving withstand voltage characteristics and a method of manufacturing the same.

본 발명의 일 실시 예에 따른 칩 저항기는, 제1 관통홀 및 제2 관통홀을 가지는 기판; 상기 기판의 제1면 상에 배치된 제1 전극; 상기 기판의 제1면 상에 배치되고 소정의 전기적 경로를 통해 상기 제1 전극에 전기적으로 연결되는 제2 전극; 상기 제1면 상에 배치된 제1 저항체; 및 상기 기판의 제2면상에 배치되는 제2 저항체; 를 포함하고, 상기 소정의 전기적 경로는 상기 제1 전극, 상기 제1 저항체, 상기 제1 관통홀, 상기 제2 저항체, 상기 제2 관통홀, 상기 제2 전극의 순서를 가질 수 있다.A chip resistor according to an embodiment of the present invention includes: a substrate having a first through hole and a second through hole; A first electrode disposed on a first side of the substrate; A second electrode disposed on a first side of the substrate and electrically connected to the first electrode through a predetermined electrical path; A first resistor disposed on the first surface; And a second resistor disposed on a second side of the substrate; And the predetermined electrical path may have a sequence of the first electrode, the first resistor, the first through hole, the second resistor, the second through hole, and the second electrode.

본 발명의 일 실시 예에 따른 칩 저항기 제조 방법은, 기판에 제1 및 제2 관통홀을 형성하는 단계; 상기 기판의 제1면 상에, 서로 분리되도록 제1 및 제2 전극을 형성하는 단계; 일단이 상기 제1 전극에 연결되고 타단이 상기 제1 관통홀에 연결되는 제1 저항체를 상기 기판의 제1면상에 형성하는 단계; 일단이 상기 제2 전극에 연결되고 타단이 상기 제2 관통홀에 연결되는 제3 저항체를 상기 기판의 제1면상에 형성하는 단계; 및 일단이 상기 제1 관통홀에 연결되고 타단이 상기 제2 관통홀에 연결되는 제2 저항체를 상기 기판의 제2면상에 형성하는 단계; 를 포함할 수 있다.A method of manufacturing a chip resistor according to an embodiment of the present invention includes: forming first and second through holes in a substrate; Forming first and second electrodes on the first surface of the substrate to be separated from each other; Forming a first resistor on the first side of the substrate, the first resistor being connected to the first electrode at one end and to the first through hole at the other end; Forming a third resistor on the first surface of the substrate, the third resistor being connected at one end to the second electrode and at the other end to the second through hole; And forming a second resistor on the second surface of the substrate, one end of which is connected to the first through hole and the other end is connected to the second through hole; . &Lt; / RTI >

본 발명의 일 실시 예에 따른 칩 저항기는, 내전압 특성을 향상시킬 수 있으며, 효율적으로 열을 발산하거나 노이즈 특성을 향상시킬 수도 있다.The chip resistor according to one embodiment of the present invention can improve the withstand voltage characteristic and can efficiently dissipate heat or improve the noise characteristic.

도 1은 본 발명의 일 실시 예에 따른 칩 저항기를 나타낸 사시도이다.
도 2는 도 1의 칩 저항기를 다른 방향으로 본 사시도이다.
도 3은 본 발명의 일 실시 예에 따른 칩 저항기의 제1면을 예시한 도면이다.
도 4는 도 3의 칩 저항기의 제1면과 마주보는 제2면을 예시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 칩 저항기의 제1면을 예시한 도면이다.
도 6은 도 5의 칩 저항기의 제1면과 마주보는 제2면을 에시한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 3개의 전극을 포함하는 칩 저항기의 제1면을 예시한 도면이다.
도 8은 도 7의 칩 저항기의 제1면과 마주보는 제2면을 예시한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 칩 저항기의 측면을 예시한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 칩 저항기의 제조 방법을 나타낸 순서도이다.1 is a perspective view illustrating a chip resistor according to an embodiment of the present invention.
FIG. 2 is a perspective view of the chip resistor of FIG. 1 viewed in another direction; FIG.
3 is a diagram illustrating a first side of a chip resistor in accordance with one embodiment of the present invention.
4 is a view illustrating a second surface facing the first surface of the chip resistor of FIG.
5 is a diagram illustrating a first side of a chip resistor in accordance with an embodiment of the present invention.
FIG. 6 is a diagram illustrating a second surface facing the first surface of the chip resistor of FIG. 5; FIG.
7 is a view illustrating a first surface of a chip resistor including three electrodes according to an embodiment of the present invention.
8 is a view illustrating a second surface facing the first surface of the chip resistor of FIG.
9 is a side view of a chip resistor according to an embodiment of the present invention.
10 is a flowchart illustrating a method of manufacturing a chip resistor according to an embodiment of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled. In the drawings, like reference numerals refer to the same or similar functions throughout the several views.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 일 실시 예에 따른 칩 저항기를 나타낸 사시도이다.1 is a perspective view illustrating a chip resistor according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 칩 저항기는, 기판(110), 제1 전극(121), 제2 전극(122), 제1 저항체(131), 제2 저항체(132) 및 제3 저항체(133)를 포함할 수 있다.1, a chip resistor according to an exemplary embodiment of the present invention includes a substrate 110, a first electrode 121, a second electrode 122, a first resistor 131, a second resistor 132, And a third resistor 133.

기판(110)은, 전극과 저항체의 실장을 위한 공간을 제공할 수 있다. 예를 들어, 상기 기판(110)은 세라믹 재료로 이루어진 절연성 기판일 수 있다. 상기 세라믹 재료는 알루미나(Al₂O₃)일 수 있으나, 절연성, 방열성, 저항체와의 밀착성이 우수한 재료이면 특별히 제한되지 않는다.The substrate 110 may provide a space for mounting electrodes and resistors. For example, the substrate 110 may be an insulating substrate made of a ceramic material. The ceramic material may be alumina (Al ₂ O ₃ ), but is not particularly limited as long as it is insulating, heat-dissipating, and excellent in adhesion to a resistor.

또한, 상기 기판(110)은 제1 관통홀(first through-hole, h1) 및 제2 관통홀(second through-hole, h2)을 가질 수 있다. 예를 들어, 제1 및 제2 관통홀(h1, h2)은 상기 기판(110)의 뚫린 구멍의 표면에 금속 도금된 형태를 가질 수 있다.In addition, the substrate 110 may have a first through hole h1 and a second through hole h2. For example, the first and second through holes h1 and h2 may have a metal plating shape on the surface of the opened hole of the substrate 110. [

제1 전극(121)은, 기판(110)의 일면상에 배치될 수 있다.The first electrode 121 may be disposed on one side of the substrate 110.

제2 전극(122)은, 기판(110)의 일면상에서 제1 전극(121)에 대해 이격되어 배치될 수 있다.The second electrode 122 may be disposed apart from the first electrode 121 on one side of the substrate 110.

예를 들어, 상기 제1 및 제2 전극(121, 122)은 구리, 구리 합금을 이용하여 낮은 저항값으로 구현될 수 있으며, 기판(110)의 일면뿐만 아니라 기판(110)의 측면과 타면까지 커버할 수도 있다.For example, the first and second electrodes 121 and 122 may be formed to have a low resistance value by using copper or a copper alloy. The first and second electrodes 121 and 122 may be formed on the first surface of the substrate 110, It may cover.

제1 저항체(131)는, 기판(110)의 일면상에 배치되며, 일단이 제1 전극(121)에 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 저항체(131)는 지그재그 형태를 가져서 긴 전류 경로를 확보할 수 있다. 지그재그 형태를 구현하고 긴 전류 경로를 확보하기 위해, 상기 제1 저항체(131)의 폭은 길이의 0% 초과 10% 이하일 수 있으나, 이에 한정되지 않는다.The first resistor 131 may be disposed on one side of the substrate 110, and one end may be electrically connected to the first electrode 121. For example, the first resistor 131 has a zigzag shape to ensure a long current path. In order to realize a zigzag shape and ensure a long current path, the width of the first resistor 131 may be more than 0% but less than 10% of the length, but is not limited thereto.

제2 저항체(132)는, 기판(110)의 타면상에 배치되며, 제1 및 제2 관통홀(h1, h2)에 연결될 수 있다. 여기서, 상기 제1 관통홀(h1)은 기판(110)을 관통하여 제1 저항체(131)의 타단과 제2 저항체(132)를 전기적으로 연결할 수 있다. 여기서, 상기 제2 관통홀(h2)은 기판(110)을 관통하여 제2 전극(122)과 제2 저항체(132)를 전기적으로 연결할 수 있다.The second resistor 132 is disposed on the other surface of the substrate 110 and may be connected to the first and second through holes h1 and h2. The first through holes h1 may pass through the substrate 110 to electrically connect the other end of the first resistor 131 and the second resistor 132. [ The second through hole h2 may pass through the substrate 110 to electrically connect the second electrode 122 and the second resistor 132. [

제2 전극(122)과 제2 저항체(132)의 사이에는 제3 저항체(133)가 연결될 수 있다. 즉, 상기 제3 저항체(133)는 기판(110)의 일면상에 배치되며, 일단이 제2 전극(122)에 전기적으로 연결되고 타단이 제2 관통홀(h2)을 통해 제2 저항체(132)에 전기적으로 연결될 수 있다.A third resistor 133 may be connected between the second electrode 122 and the second resistor 132. The third resistor 133 is disposed on one side of the substrate 110 and has one end electrically connected to the second electrode 122 and the other end electrically connected to the second resistor 132 via the second through hole h2. As shown in FIG.

이에 따라, 전류는 제1 전극(121), 제1 저항체(131), 제1 관통홀(h1), 제2 저항체(132), 제2 관통홀(h2), 제3 저항체(133) 및 제2 전극(122)을 차례대로 통과할 수 있다. 여기서, 상기 전류의 경로는 제1 전극(121)과 제2 전극(122)간의 이격 거리보다 길 수 있다.Accordingly, the current flows through the first electrode 121, the first resistor 131, the first through hole h1, the second resistor 132, the second through hole h2, the third resistor 133, Two electrodes 122 can be sequentially passed. Here, the current path may be longer than the distance between the first electrode 121 and the second electrode 122.

상기 전류는 제1 전극(121)과 제2 전극(122)간의 전압 차에 의해 발생할 수 있다. 여기서, 상기 전압 차에서 상기 전류의 경로 길이를 나눈 값은 상기 전류의 경로의 단위 길이당 전압 차일 수 있다. 상기 단위 길이당 전압 차가 소정의 전압 차보다 클 경우, 제1, 제2 및 제3 저항체(131, 132, 133)는 손상될 수 있다. 따라서, 상기 단위 길이당 전압 차가 소정의 전압 차와 같을 때, 제1 전극(121)과 제2 전극(122)간의 전압 차는 본 발명의 일 실시 예에 따른 칩 저항기의 허용 최대 전압일 수 있다.The current may be generated by a voltage difference between the first electrode 121 and the second electrode 122. Here, the value obtained by dividing the path length of the current in the voltage difference may be a voltage difference per unit length of the path of the current. If the voltage difference per unit length is greater than a predetermined voltage difference, the first, second, and third resistors 131, 132, and 133 may be damaged. Therefore, when the voltage difference per unit length is equal to a predetermined voltage difference, a voltage difference between the first electrode 121 and the second electrode 122 may be a maximum allowable voltage of the chip resistor according to an exemplary embodiment of the present invention.

상기 허용 최대 전압이 높다는 것은 상기 칩 저항기의 내전압 특성이 좋다는 것을 의미한다. 따라서, 상기 칩 저항기가 카메라 플래시 회로, 디스플레이 백라이트의 인버터 회로, 스마트 미터, LCD 모니터, 항법 장비 등의 고전압이 걸리는 회로에 사용될 경우, 상기 내전압 특성이 향상될 필요가 있다.The high maximum permissible voltage means that the withstand voltage characteristic of the chip resistor is good. Therefore, when the chip resistor is used in a high voltage circuit such as a camera flash circuit, an inverter circuit of a display backlight, a smart meter, an LCD monitor, a navigation device, etc., the withstand voltage characteristic needs to be improved.

전술한 바와 같이, 제1 전극(121)부터 제2 전극(122)까지의 단위 길이당 전압 차는 낮아질수록, 상기 내전압 특성이 좋은 칩 저항기에 대한 구현 난이도는 낮아질 수 있다.As described above, the lower the voltage difference per unit length from the first electrode 121 to the second electrode 122, the lower the implementation complexity of a chip resistor having a good withstand voltage characteristic.

본 발명의 일 실시 예에 따른 칩 저항기는 제1 전극(121)에서부터 제2 전극(122)까지의 전류 경로를 확보하여 상기 단위 길이당 전압 차를 낮출 수 있다. 이에 따라, 상기 칩 저항기의 내전압 특성은 향상될 수 있다.The chip resistor according to an embodiment of the present invention can secure a current path from the first electrode 121 to the second electrode 122 to lower the voltage difference per unit length. Thus, the withstand voltage characteristic of the chip resistor can be improved.

또한, 제1 전극(121)과 제2 전극(122)간의 전압 차가 높다는 것은 제1 전극(121)부터 제2 전극(122)까지 흐르는 전류가 크다는 것을 의미한다. 이때, 제1, 제2 및 제3 저항체(131, 132, 133)에서 많은 열이 발생할 수 있다.The high voltage difference between the first electrode 121 and the second electrode 122 means that the current flowing from the first electrode 121 to the second electrode 122 is large. At this time, much heat may be generated in the first, second and third resistors 131, 132 and 133.

따라서 고전압이 걸리는 회로에 사용될 경우, 저항체에서 발생하는 많은 열을 발산할 필요가 있다. 본 발명의 일 실시 예에 따른 칩 저항기는 제1 및 제3 저항체(131, 133)를 통해 기판(110)의 일면 방향으로 열을 발산할 수 있고, 제2 저항체(132)를 통해 기판(110)의 타면 방향으로 열을 발산할 수 있다. 즉, 상기 칩 저항기는 열 발산 경로를 분산할 수 있으므로, 열을 효율적으로 발산할 수 있다.Therefore, when used in a circuit with a high voltage, it is necessary to radiate a lot of heat generated by the resistor. The chip resistor according to the embodiment of the present invention can dissipate heat in one surface direction of the substrate 110 through the first and third resistors 131 and 133 and can heat the substrate 110 The heat can be dissipated in the direction of the other surface. That is, since the chip resistor can disperse the heat dissipation path, the heat can be efficiently dissipated.

또한, 제1 전극(121)에서부터 제2 전극(122)까지의 전류 경로가 길다는 것은 제1, 제2 및 제3 저항체(131, 132, 133)의 저항값이 높다는 것을 의미한다. 즉, 상기 전류 경로가 길어질 경우, 상기 칩 저항기는 용이하게 높은 저항값으로 설계될 수 있다. 통상 내전압 특성이 좋은 칩 저항기는 높은 저항값이 요구될 수 있다. 높은 저항값으로 설계되는 칩 저항기가 긴 전류 경로를 확보함으로써, 제1, 제2 및 제3 저항체(131, 132, 133)의 폭은 길어질 수 있으며, 제1, 제2 및 제3 저항체(131, 132, 133)의 비저항은 작아질 수 있다.The long current path from the first electrode 121 to the second electrode 122 means that the resistance values of the first, second, and third resistors 131, 132, and 133 are high. That is, when the current path is long, the chip resistor can be easily designed to have a high resistance value. A chip resistor having a good withstand voltage characteristic may require a high resistance value. The width of the first, second and third resistors 131, 132, and 133 can be long, and the resistance of the first, second, and third resistors 131 , 132, and 133 can be reduced.

상기 폭이 길어질 경우, 제1, 제2 및 제3 저항체(131, 132, 133)의 제조 과정에서 발생하는 불량의 발생률은 낮아질 수 있다. 상기 비저항이 작아질 경우, 칩 저항기에서 발생되는 잡음은 작아질 수 있다.When the width is long, the incidence of defects occurring in the manufacturing process of the first, second, and third resistors 131, 132, and 133 may be lowered. When the resistivity is small, the noise generated in the chip resistor can be reduced.

한편, 제1, 제2 또는 제3 저항체(131, 132, 133)와 기판(110)의 사이에는 상기 제1, 제2 및 제3 저항체(131, 132, 133)의 소성시 접착력을 높이기 위한 접착제가 부착될 수 있다. 예를 들어, 상기 접착제는 에폭시(epoxy) 등의 수지 재료일 수 있으며, 구리(Cu), 니켈(Ni) 또는 구리-니켈(Cu-Ni)을 포함하여 열 방출성이 뛰어난 재료일 수 있다. 여기서, 상기 제1, 제2 및 제3 저항체(131, 132, 133)는 소성시 이오닉(ionic) 확산 접합에 의하여 합금화되어 기판(110)에 결합될 수 있다.In order to increase the adhesive strength of the first, second and third resistors 131, 132, and 133 during firing, a gap between the first, second, and third resistors 131, 132, Adhesive may be applied. For example, the adhesive may be a resin material such as an epoxy or the like and may be a material having excellent heat releasability including copper (Cu), nickel (Ni), or copper-nickel (Cu-Ni). Here, the first, second and third resistors 131, 132 and 133 may be alloyed by ionic diffusion bonding at the time of firing and may be bonded to the substrate 110.

도 2는 도 1의 칩 저항기를 다른 방향으로 본 사시도이다.FIG. 2 is a perspective view of the chip resistor of FIG. 1 viewed in another direction; FIG.

도 2를 참조하면, 제2 저항체(132)는 기판(110)의 타면에서 제1 및 제2 전극(121, 122)에 이격되어 배치될 수 있다. 이에 따라, 제2 저항체(132)는 제1 및 제3 저항체(131, 133)와 함께 서로 직렬 연결된 구조를 이룰 수 있다. 이에 따라, 제1 전극(121)에서부터 제2 전극(122)까지 흐르는 전류 경로는 길어질 수 있다.Referring to FIG. 2, the second resistor 132 may be disposed on the other surface of the substrate 110, spaced apart from the first and second electrodes 121 and 122. Accordingly, the second resistor 132 may be connected in series with the first and third resistors 131 and 133. Accordingly, the current path from the first electrode 121 to the second electrode 122 may be long.

예를 들어, 제2 저항체(132)는 U형태를 가질 수 있으나, 기판(110)의 사이즈나 제1 및 제2 관통홀(h1, h2)의 위치에 따라 다른 형태를 가질 수도 있다.For example, the second resistor 132 may have a U-shape, but may have different shapes depending on the size of the substrate 110 and the positions of the first and second through holes h1 and h2.

도 3은 본 발명의 일 실시 예에 따른 칩 저항기의 제1면을 예시한 도면이다.3 is a diagram illustrating a first side of a chip resistor in accordance with one embodiment of the present invention.

도 4는 도 3의 칩 저항기의 제1면과 마주보는 제2면을 예시한 도면이다.4 is a view illustrating a second surface facing the first surface of the chip resistor of FIG.

도 3 및 도 4를 참조하면, 본 발명의 일 실시 예에 따른 칩 저항기는, 기판(210), 제1 전극(221), 제2 전극(222), 제1 저항체(231), 제2 저항체(232), 제3 저항체(233), 제1 연결 전극(241) 및 제2 연결 전극(242)을 포함할 수 있다.3 and 4, a chip resistor according to an exemplary embodiment of the present invention includes a substrate 210, a first electrode 221, a second electrode 222, a first resistor 231, A second resistor 232, a third resistor 233, a first connecting electrode 241, and a second connecting electrode 242.

제1 저항체(231)는 홈(groove)을 가질 수 있다. 상기 홈의 길이는 트리밍(trimming) 작업에 의해 미세 조정될 수 있다. 이에 따라, 제1 저항체(231)의 저항값은 미세하게 조정될 수 있다.The first resistor 231 may have a groove. The length of the groove can be fine-tuned by a trimming operation. Accordingly, the resistance value of the first resistor 231 can be finely adjusted.

상기 트리밍 작업은 저항체에 대해 홈(groove)을 형성해가면서 저항체의 저항값을 동시에 측정하다가 상기 저항값이 목표 저항값에 가까워진 경우에 홈의 형성을 중단시킴으로써, 저항체의 저항값을 조정하는 작업을 의미한다. 이에 따라, 본 발명의 일 실시 예에 따른 칩 저항기의 정밀도는 높아질 수 있다.The trimming operation is a process of adjusting the resistance value of the resistor by simultaneously measuring the resistance value of the resistor while forming a groove with respect to the resistor and stopping the formation of the groove when the resistance value approaches the target resistance value do. Accordingly, the accuracy of the chip resistor according to the embodiment of the present invention can be increased.

여기서, 상기 트리밍 작업은 홈의 형성과 저항값의 측정을 동반할 수 있다. 상기 저항값의 측정은 제1 및 제2 전극(221, 222)에 대해 특정 전압을 인가하여 흐르는 전류를 측정하는 과정을 포함할 수 있다. 상기 홈의 형성은 제1 저항체(231)에 대해 레이저를 조사하는 과정을 포함할 수 있다.Here, the trimming operation may be accompanied by formation of grooves and measurement of the resistance value. The measurement of the resistance value may include a step of measuring a current flowing by applying a specific voltage to the first and second electrodes 221 and 222. The formation of the groove may include a step of irradiating the first resistor 231 with a laser beam.

상기 홈의 형성 과정의 원활한 진행을 위해, 기판(210)에서 제1 저항체(231)의 배치 면은 상면일 수 있다. 만약 제1 및 제2 전극(221, 222)이 기판(210)의 서로 다른 면에 배치될 경우, 상기 저항값의 측정 과정에서의 정밀도는 나빠질 수 있다. 이에 따라, 칩 저항기의 최종 저항값의 정밀도는 나빠질 수 있다.In order to facilitate the process of forming the grooves, the placement surface of the first resistor 231 on the substrate 210 may be a top surface. If the first and second electrodes 221 and 222 are disposed on different surfaces of the substrate 210, the accuracy in the measurement of the resistance value may be deteriorated. As a result, the accuracy of the final resistance value of the chip resistor may deteriorate.

본 발명의 일 실시 예에 따른 칩 저항기는 기판(210)의 동일한 면에 배치된 제1 및 제2 전극(221, 222)을 포함함으로써, 상기 저항값의 측정 과정에서의 정밀도를 향상시킬 수 있다.The chip resistor according to the embodiment of the present invention may include the first and second electrodes 221 and 222 disposed on the same surface of the substrate 210 to improve the accuracy in the measurement of the resistance value .

상기 트리밍 작업은 통상 홈을 형성하면서 열을 발생할 수 있으며, 상기 열은 제1 저항체(231)에 열기전력을 야기시킬 수 있다. 상기 열기전력은 저항값 측정시 왜곡을 유발하므로, 제1 저항체(231)는 발생되는 열기전력의 크기를 줄이기 위해 열기전력 특성이 좋은 재료로 구현될 수 있다. 예를 들어, 상기 제1 저항체(231)는 구리-망간-주석(Cu-Mn-Sn)을 포함할 수 있다.The trimming operation may generate heat while forming a groove, and the heat may cause the first resistor 231 to generate thermal power. Since the thermoelectric power causes distortion in the measurement of the resistance value, the first resistor 231 may be formed of a material having a good thermoelectric power characteristic in order to reduce the magnitude of the generated thermoelectric power. For example, the first resistor 231 may include copper-manganese-tin (Cu-Mn-Sn).

한편, 제1 및 제2 연결 전극(241, 242)은 각각 제1 및 제2 전극(221, 222)의 배치를 보조할 수 있다. 예를 들어, 상기 제1 및 제2 연결 전극(241, 242)은 제1 및 제2 전극(221, 222)과 동일한 형태로 구현되어 제조 과정에서 제1 및 제2 전극(221, 222)에 대한 예비 전극 역할을 수행할 수 있다. 또한, 상기 제1 및 제2 연결 전극(241, 242)은 제1 및 제2 전극(221, 222)과 함께 기판(210)의 양 측면에 배치되는 금속 커버를 고정시킬 수 있다. 금속 커버에 대한 사항은 도 9를 참조하여 후술한다.Meanwhile, the first and second connection electrodes 241 and 242 can assist in disposing the first and second electrodes 221 and 222, respectively. For example, the first and second connection electrodes 241 and 242 may be formed in the same shape as the first and second electrodes 221 and 222 and may be formed on the first and second electrodes 221 and 222 It can serve as a spare electrode for the electrode. The first and second connection electrodes 241 and 242 may fix the metal cover disposed on both sides of the substrate 210 together with the first and second electrodes 221 and 222. The metal cover will be described later with reference to Fig.

도 5는 본 발명의 일 실시 예에 따른 칩 저항기의 제1면을 예시한 도면이다.5 is a diagram illustrating a first side of a chip resistor in accordance with an embodiment of the present invention.

도 6은 도 5의 칩 저항기의 제1면과 마주보는 제2면을 에시한 도면이다.FIG. 6 is a diagram illustrating a second surface facing the first surface of the chip resistor of FIG. 5; FIG.

도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 칩 저항기는, 기판(310), 제1 전극(321), 제2 전극(322), 제1 저항체(331), 제2 저항체(332) 및 제3 저항체(333)를 포함할 수 있다.5 and 6, a chip resistor according to an exemplary embodiment of the present invention includes a substrate 310, a first electrode 321, a second electrode 322, a first resistor 331, A third resistor 332 and a third resistor 333.

제1 전극(321)과 제2 전극(322)는 서로 기판(310)의 중심을 기준으로 좌우 대칭 관계일 수 있다. 상기 제1 및 제2 전극(321, 322)의 형태는 특별히 한정되지 않는다.The first electrode 321 and the second electrode 322 may be symmetrical with respect to the center of the substrate 310. The shape of the first and second electrodes 321 and 322 is not particularly limited.

제1 저항체(331)과 제3 저항체(333)는 서로 기판(310)의 중심을 기준으로 180도 회전된 관계일 수 있다. 즉, 제1 저항체(331)과 제3 저항체(333)는 동일한 형태로 구현될 수 있다.The first resistor 331 and the third resistor 333 may be rotated 180 degrees with respect to the center of the substrate 310. That is, the first resistor 331 and the third resistor 333 may be implemented in the same form.

기판(310)의 제2면에는 하면 전극이 배치되지 않을 수 있다. 따라서, 기판(310)의 제2면의 대부분에는 제2 저항체(332)가 배치될 수 있다. 여기서, 제1 및 제2 관통홀(h1, h2)이 제1 및 제2 저항체(331, 332)에 위치하므로, 제2 저항체(332)는 공간 활용을 위해 8자 형태를 가질 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 칩 저항기는 긴 전류 경로를 확보할 수 있다.The lower surface electrode may not be disposed on the second surface of the substrate 310. Accordingly, the second resistor 332 may be disposed on the second surface of the substrate 310. [ Since the first and second through holes h1 and h2 are located on the first and second resistors 331 and 332, the second resistor 332 can have an eight-letter shape for space utilization. Accordingly, the chip resistor according to the embodiment of the present invention can secure a long current path.

도 7은 본 발명의 일 실시 예에 따른 3개의 전극을 포함하는 칩 저항기의 제1면을 예시한 도면이다.7 is a view illustrating a first surface of a chip resistor including three electrodes according to an embodiment of the present invention.

도 8은 도 7의 칩 저항기의 제1면과 마주보는 제2면을 예시한 도면이다.8 is a view illustrating a second surface facing the first surface of the chip resistor of FIG.

도 7 및 도 8을 참조하면, 본 발명의 일 실시 예에 따른 칩 저항기는, 기판(510), 제1 전극(521), 제2 전극(522), 제3 전극(523), 제1 저항체(531), 제2 저항체(532), 제3 저항체(533), 제1 연결 전극(541) 및 제2 연결 전극(542)을 포함할 수 있다.7 and 8, a chip resistor according to an exemplary embodiment of the present invention includes a substrate 510, a first electrode 521, a second electrode 522, a third electrode 523, A first resistor 531, a second resistor 532, a third resistor 533, a first connecting electrode 541, and a second connecting electrode 542.

제3 전극(523)은 기판(510)의 제1면상에서 제1 및 제2 전극(521, 522)에 대해 이격되어 배치될 수 있다. 예를 들어, 상기 제3 전극(523)은 제1 및 제2 전극(521, 522)와 동일한 재료, 형태 및 방법으로 구현될 수 있다.The third electrode 523 may be spaced apart from the first and second electrodes 521 and 522 on the first side of the substrate 510. For example, the third electrode 523 may be implemented in the same material, shape, and method as the first and second electrodes 521 and 522.

제3 전극(523)은 외부에서 제1 전극(521)에 전기적으로 연결되어 제1 전극(521)에 대한 예비 전극 역할을 수행할 수 있다. 만약 제1 전극(521)이 제조 과정에서 발생한 불량이나 사용 과정에서 발생한 충격에 의해 외부로부터 단절된 경우, 상기 제3 전극(523)은 제1 전극(521)의 역할을 대신 수행할 수 있다.The third electrode 523 may be electrically connected to the first electrode 521 from the outside to serve as a spare electrode for the first electrode 521. If the first electrode 521 is disconnected from the outside due to a failure occurring in the manufacturing process or an impact generated during the use, the third electrode 523 may perform the role of the first electrode 521 instead.

제3 전극(523)은 기판(510)이 가지는 제3 관통홀(h3)을 통해 제2 저항체(532)에 전기적으로 연결될 수 있다. 이에 따라, 제3 전극(523)은 제1 및 제2 전극(521, 522)에 대한 전류 경로를 확보할 수 있다.The third electrode 523 may be electrically connected to the second resistor 532 through the third through hole h3 of the substrate 510. [ Accordingly, the third electrode 523 can secure a current path to the first and second electrodes 521 and 522.

한편, 제3 관통홀(h3)은 제3 전극(523)에 직접 연결될 수 있으나, 설계에 따라 제3 전극(523)에 연결된 추가 저항체에 연결될 수도 있다.Meanwhile, the third through hole h3 may be directly connected to the third electrode 523, but it may be connected to an additional resistor connected to the third electrode 523 according to the design.

도 9는 본 발명의 일 실시 예에 따른 칩 저항기의 측면을 예시한 도면이다.9 is a side view of a chip resistor according to an embodiment of the present invention.

도 9를 참조하면, 본 발명의 일 실시 예에 따른 칩 저항기는, 기판(410), 제1 전극(421), 제2 전극(422), 제1 저항체(431), 제2 저항체(432), 제3 저항체(433), 제1 연결 전극(441), 제2 연결 전극(442), 제1 금속 커버(451), 제2 금속 커버(452), 제1 보호층(461) 및 제2 보호층(462)을 포함할 수 있다.9, a chip resistor according to an embodiment of the present invention includes a substrate 410, a first electrode 421, a second electrode 422, a first resistor 431, a second resistor 432, The first metal cover 451, the first metal cover 452, the first protection layer 461, and the second metal cover 452. The second metal cover 452 is formed on the second metal cover 452, And may include a protective layer 462.

제1 및 제2 금속 커버(451, 452)는 각각 U형태를 가지고 기판(410)의 양 측면에 배치되어 제1, 제2 전극(421, 422) 및 제1, 제2 연결 전극(441, 442)을 기판 방향으로 누를 수 있다. 이에 따라, 제1 및 제2 전극(421, 422)은 안정적으로 고정될 수 있다. 또한 제1 및 제2 금속 커버(451, 452)는 외부 회로의 도선과 전극의 사이를 전기적으로 연결시켜주는 매개체 역할을 수행할 수도 있다.The first and second metal covers 451 and 452 are U-shaped and disposed on both sides of the substrate 410 to form first and second electrodes 421 and 422 and first and second connection electrodes 441 and 442, 442 in the direction of the substrate. Accordingly, the first and second electrodes 421 and 422 can be stably fixed. Also, the first and second metal covers 451 and 452 may serve as an intermediary for electrically connecting the lead of the external circuit and the electrode.

제1 보호층(461)은 제1 및 제3 저항체(431, 433)의 제1면을 커버할 수 있다. 제2 보호층(462)은 제2 저항체(432)의 제1면을 커버할 수 있다. 예를 들어, 상기 제1 및 제2 보호층(461, 462)은 에폭시(epoxy), 페놀 수지, 글라스(glass) 재질 등으로 구현되어 칩 저항기를 외부의 물리적 충격으로부터 보호할 수 있다.The first passivation layer 461 may cover the first surface of the first and third resistors 431 and 433. The second passivation layer 462 may cover the first surface of the second resistor 432. For example, the first and second protection layers 461 and 462 may be formed of epoxy, phenol resin, glass, or the like to protect the chip resistor from external physical impacts.

이하에서는, 본 발명의 일 실시 예에 따른 칩 저항기의 제조 방법을 설명한다. 상기 칩 저항기의 제조 방법과 관련하여 도 1 내지 도 9을 참조하여 상술한 설명과 동일하거나 그에 상응하는 내용에 대해서는 중복적으로 설명하지 아니한다.Hereinafter, a method of manufacturing a chip resistor according to an embodiment of the present invention will be described. The same or equivalent contents as those described above with reference to Figs. 1 to 9 with respect to the method of manufacturing the chip resistor will not be described redundantly.

도 10은 본 발명의 일 실시 예에 따른 칩 저항기의 제조 방법을 나타낸 순서도이다.10 is a flowchart illustrating a method of manufacturing a chip resistor according to an embodiment of the present invention.

도 10을 참조하면, 본 발명의 일 실시 예에 따른 칩 저항기는, 관통홀(쓰루홀) 형성 단계(S10), 전극 형성 단계(S20), 제1 및 제2 저항체 형성 단계(S30) 및 제1 저항체 트리밍 단계(S40)에 의해 제조될 수 있다.Referring to FIG. 10, a chip resistor according to an embodiment of the present invention includes a through hole forming step S10, an electrode forming step S20, first and second resistor forming steps S30 and S30, 1 resistance trimming step S40.

전극 형성 단계(S20)는 기판상에 잉크 상태의 페이스트 등을 칠하거나 뿜거나 인쇄하는 단계를 의미한다. 상기 인쇄는 스트린법에 의해 수행될 수 있다. 이에 따라, 전극의 두께가 정밀하게 제어될 수 있다.The electrode forming step S20 is a step of printing, spraying or printing an ink paste or the like on the substrate. The printing can be performed by a string method. Thus, the thickness of the electrode can be precisely controlled.

제1 및 제2 저항체 형성 단계(S30)는 기판의 제1면에서 기판에서 복수의 관통홀이 형성된 위치에 제1 저항체를 형성하는 단계를 포함한다. 상기 제1 저항체는 이후의 트리밍 단계(S40)의 트리밍 대상 저항체이므로, 열기전력 특성이 좋은 저항체일 수 있다.The first and second resistor forming steps (S30) include forming a first resistor at a position where a plurality of through holes are formed in the substrate on the first surface of the substrate. Since the first resistor is a trimming target resistor in the subsequent trimming step S40, it may be a resistor having good thermoelectric power characteristics.

제1 및 제2 저항체 형성 단계(S30)는 기판의 제2면에서 복수의 관통홀이 형성된 위치에 제2 저항체를 형성하는 단계를 포함한다. 상기 전극 형성 단계(S20)부터 제1 및 제2 저항체 형성 단계(S30)까지의 과정은 후막공정에 의해 수행될 수 있다. 이에 따라, 800도에서 1400도 사이의 온도 및 환원 분위기에서 전극과 저항체의 소성이 진행될 수 있다. 이때, 저항체와 전극의 재결정(recrystallization)이 진행되고 입자 성장(grain growth)이 일어날 수 있다. 이때, 저항체와 전극간의 전기 전도도는 향상될 수 있다.The first and second resistor forming steps S30 include forming a second resistor at a position where a plurality of through holes are formed in the second surface of the substrate. The process from the electrode forming step S20 to the first and second resistor forming steps S30 may be performed by a thick film process. Accordingly, the firing of the electrode and the resistor can proceed in a temperature range of 800 to 1400 degrees and in a reducing atmosphere. At this time, the recrystallization of the resistor and the electrode proceeds and grain growth may occur. At this time, the electrical conductivity between the resistor and the electrode can be improved.

또한, 상기 페이스트 인쇄와 소성은 반복될 수 있다. 이에 따라, 전극과 저항체의 초기 저항값은 최적화될 수 있다.Further, the paste printing and firing can be repeated. Thus, the initial resistance value of the electrode and the resistor can be optimized.

또한, 전극 형성 후 Laser Dicing, Laser-Scriber, Sand Burst 등의 방법을 통해 칩 저항기의 저항값은 조절될 수 있다.In addition, the resistance value of the chip resistor can be adjusted by laser dicing, laser-scriber, sandburst, etc. after electrode formation.

제1 저항체 트리밍 단계(S40)는 레이저를 이용하여 제1 저항체를 가장자리부터 흠을 형성시킬 수 있다. 이때, 칩 저항기의 총 저항값에 대한 측정이 함께 수행될 수 있다. 상기 홈의 길이는 칩 저항기의 총 저항값이 목표 저항값에 가까워질 때까지 연장될 수 있다.In the first resistor trimming step S40, a laser may be used to form a scratch from the edge of the first resistor. At this time, a measurement on the total resistance value of the chip resistor can be performed together. The length of the groove can be extended until the total resistance value of the chip resistor is close to the target resistance value.

한편, 상기 관통홀은 금형이나 레이저 가공에 의해 형성될 수 있다.On the other hand, the through holes can be formed by a metal mold or laser processing.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims.

n10: 기판
n21: 제1 전극
n22: 제2 전극
n23: 제3 전극
n31: 제1 저항체
n32: 제2 저항체
n33: 제3 저항체
n41: 제1 연결 전극
n42: 제2 연결 전극
n51: 제1 금속 커버
n52: 제2 금속 커버
n61: 제1 보호층
n62: 제2 보호층n10: substrate
n21: first electrode
n22: second electrode
n23: third electrode
n31: a first resistor
n32: second resistor
n33: third resistor
n41: the first connecting electrode
n42: second connecting electrode
n51: first metal cover
n52: second metal cover
n61: first protective layer
n62: second protective layer

Claims

A substrate having a first through hole and a second through hole;
A first electrode disposed on a first side of the substrate;
A second electrode disposed on a first side of the substrate and electrically connected to the first electrode through a predetermined electrical path;
A first resistor disposed on the first surface; And
A second resistor disposed on a second side of the substrate; Lt; / RTI >
Wherein the predetermined electrical path has a sequence of the first electrode, the first resistor, the first through hole, the second resistor, the second through hole, and the second electrode.

The method according to claim 1,
Further comprising a third resistor disposed on the first surface,
Wherein the predetermined electrical path further comprises the third resistor between the second through hole and the second electrode.

3. The method of claim 2,
A first connection electrode disposed on the second surface;
A second connection electrode disposed on the second surface so as to be separated from the first connection electrode;
A first metal cover disposed on one side of the substrate and connecting the first electrode and the first connection electrode to each other; And
A second metal cover disposed on the other side of the substrate and connecting the second electrode and the second connection electrode to each other; The chip resistor further comprising:

The method according to claim 1,
Wherein the first resistor has a zigzag shape,
And the second resistor has a U-shape.

The method according to claim 1,
Wherein the first resistor has a groove.

The method according to claim 1,
Wherein the first resistor and / or the second resistor comprises copper-manganese-tin (Cu-Mn-Sn).

The method according to claim 1,
The width of the first resistor is more than 0% and not more than 10% of the length of the first resistor,
Wherein the width of the second resistor is more than 0% and not more than 10% of the length of the second resistor.

The method according to claim 1,
Further comprising a third electrode disposed on the first surface so as to be separated from the first electrode and the second electrode,
The substrate further has a third through hole,
And the third through hole penetrates through the substrate to electrically connect the third electrode and the second resistor.

Forming first and second through holes in a substrate;
Forming first and second electrodes on the first surface of the substrate to be separated from each other;
Forming a first resistor on the first side of the substrate, the first resistor being connected to the first electrode at one end and to the first through hole at the other end;
Forming a third resistor on the first surface of the substrate, the third resistor being connected at one end to the second electrode and at the other end to the second through hole; And
Forming a second resistor on the second surface of the substrate, one end of which is connected to the first through hole and the other end is connected to the second through hole; Gt; a < / RTI > chip resistor.

10. The method of claim 9,
Forming a groove in at least one of the first, second and third resistors while measuring a resistance value between the first electrode and the second electrode; And
Stopping the formation of the groove when the difference between the measured resistance value and the target resistance value is smaller than a predetermined reference value; &Lt; / RTI >

10. The method of claim 9,
Forming first and second connection electrodes on the second surface of the substrate to be separated from the second resistor;
Forming a first metal cover connecting the first electrode and the first connection electrode; And
Forming a second metal cover connecting the second electrode and the second connection electrode; &Lt; / RTI >