KR101809960B1 - 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 - Google Patents

Abstract

방송 신호 송신 방법 및 장치가 제공된다. 방송 신호 송신 방법은 코드 레이트에 따라 DP (data pipe) 데이터를 인코딩하는 단계, 상기 인코딩된 DP 데이터를 배열하여 적어도 하나의 신호 프레임을 생성하는 단계, 및 OFDM (orthogonal frequency division multiplexing) 방법에 의해 상기 생성된 신호 프레임에서 데이터를 변조하고, 상기 변조된 데이터를 갖는 방송 신호를 전송하는 단계를 포함하고, 상기 DP 데이터를 인코딩하는 단계는, 상기 코드 레이트에 따라 상기 DP 데이터를 LDPC (lower density parity check) 인코딩하는 단계, 상기 LDPC 인코딩된 DP 데이터를 비트 인터리빙하는 단계, 상기 비트 인터리빙된 DP 데이터를 컨스텔레이션에 매핑하는 단계, 상기 매핑된 DP 데이터를 MIMO (multiple-input multiple--tput) 인코딩하는 단계, 및 상기 MIMO 인코딩된 DP 데이터를 타임 인터리빙하는 단계를 포함하고, 상기 데이터를 변조하는 단계는, CP (continual pilot)의 위치에 관한 정보를 포함하는 CP 셋에 근거하여 상기 생성된 신호 프레임에서 CP를 삽입하는 단계를 포함하고, 상기 CP 셋은 FFT (fast Fourier transform) 사이즈에 근거하여 정의된다.

Description

방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법{APPARATUS FOR TRANSMITTING BROADCAST SIGNALS, APPARATUS FOR RECEIVING BROADCAST SIGNALS, METHOD FOR TRANSMITTING BROADCAST SIGNALS AND METHOD FOR RECEIVING BROADCAST SIGNALS}

본 발명은 방송 신호를 송신하는 방송 신호 송신 장치, 방송 신호를 수신하는 방송 신호 수신 장치 및 방송 신호를 송신하고 수신하는 방법에 관한 것이다.

아날로그 방송 신호에 대한 송출의 중단 시점이 다가오면서, 디지털 방송 신호를 송수신하기 위한 다양한 기술들이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 대용량의 비디오/오디오 데이터를 포함할 수 있으며, 비디오/오디오 데이터 외에도 다양한 부가 데이터를 포함할 수 있다.

즉, 디지털 방송 시스템은 HD(High Definition)급의 영상과 다채널의 음향 및 다양한 부가 서비스를 제공할 수 있다. 다만, 고용량의 데이터 전송을 위한 데이터 전송 효율, 송수신 네트워크의 강인성(robustness) 및 모바일 수신 장비를 고려한 네트워크의 유연성(flexibility)은 여전히 디지털 방송을 위해 개선해야 하는 과제이다.

본 발명의 목적은 서로 다른 두 개 이상의 방송 서비스를 제공하는 방송 송수신 시스템의 데이터를 시간 영역에서 멀티플렉싱하여 동일한 RF 신호 대역폭을 통하여 전송할 수 있는 방송 신호 송신 장치 및 방송 신호 송신 방법 및 이에 대응하는 방송 신호 수신 장치 및 방송 신호 수신 방법을 제공하는 데에 있다.

본 발명의 또 다른 목적은 서비스에 해당하는 데이터를 컴포넌트 별로 분류하여 각각의 컴포넌트에 해당하는 데이터를 데이터 파이프로 전송하고, 수신하여 처리할 수 있도록 하는 방송 신호 송신 장치, 방송 신호 수신 장치, 그리고 방송 신호를 송신하고 수신하는 방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 방송 신호를 서비스하는데 필요한 시그널링 정보를 시그널링하는 방송 신호 송신 장치, 방송 신호 수신 장치, 그리고 방송 신호를 송신하고 수신하는 방법을 제공하는 데 있다.

본 발명의 목적은 코드 레이트에 따라 DP (data pipe) 데이터를 인코딩하는 단계, 상기 인코딩된 DP 데이터를 배열하여 적어도 하나의 신호 프레임을 생성하는 단계, 및 OFDM (orthogonal frequency division multiplexing) 방법에 의해 상기 생성된 신호 프레임에서 데이터를 변조하고, 상기 변조된 데이터를 갖는 방송 신호를 전송하는 단계를 포함하는 방송 신호 송신 방법에 있어서, 상기 DP 데이터를 인코딩하는 단계는, 상기 코드 레이트에 따라 상기 DP 데이터를 LDPC (lower density parity check) 인코딩하는 단계, 상기 LDPC 인코딩된 DP 데이터를 비트 인터리빙하는 단계, 상기 비트 인터리빙된 DP 데이터를 컨스텔레이션에 매핑하는 단계, 상기 매핑된 DP 데이터를 MIMO (multiple-input multiple-output) 인코딩하는 단계, 및 상기 MIMO 인코딩된 DP 데이터를 타임 인터리빙하는 단계를 포함하고, 상기 데이터를 변조하는 단계는, CP (continual pilot)의 위치에 관한 정보를 포함하는 CP 셋에 근거하여 상기 생성된 신호 프레임에서 CP를 삽입하는 단계를 포함하고, 상기 CP 셋은 FFT (fast Fourier transform) 사이즈에 근거하여 정의되는 것을 특징으로 하는, 방송 신호 송신 방법을 제공함으로써 달성된다.

바람직하게는, 상기 CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함한다.

바람직하게는, 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함한다.

바람직하게는, 상기 커먼 CP 셋은 논 SP 베어링 CP (non scattered pilot bearing CP)의 위치에 관한 정보를 포함하고, 상기 추가 CP 셋은 SP 베어링 CP (SP bearing CP)의 위치에 관한 정보를 포함한다.

바람직하게는, 상기 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋은 제1 서브셋, 제2 서브셋, 제3 서브셋, 제4 서브셋을 포함하고, 상기 제3 서브셋은 상기 제1 서브셋을 인버트(invert) 및 쉬프팅하여 생성하고, 상기 제4 서브셋은 상기 제2 서브셋을 인버트 및 쉬프팅하여 생성한다.

본 발명의 다른 형태에서, 적어도 하나의 신호 프레임을 포함하는 방송 신호를 수신하고, OFDM 방법에 의해 상기 적어도 하나의 신호 프레임에서 데이터를 복조하는 단계, DP 데이터를 디매핑함으로써 상기 적어도 하나의 신호 프레임을 파싱하는 단계, 및 상기 DP 데이터를 디코딩하는 단계를 포함하는 방송 신호 수신 방법에 있어서, 상기 DP 데이터를 디코딩하는 단계는, 상기 DP 데이터를 타임 디인터리빙하는 단계, 상기 타임 디인터리빙된 DP 데이터를 MIMO 디코딩하는 단계, 상기 MIMO 디코딩된 DP 데이터를 컨스텔레이션으로부터 디매핑하는 단계, 상기 디매핑된 DP 데이터를 비트 디인터리빙하는 단계, 및 상기 비트 디인터리빙된 DP 데이터를 LDPC 디코딩하는 단계를 포함하고, 상기 데이터를 복조하는 단계는, 상기 적어도 하나의 신호 프레임에서 CP를 획득하는 단계를 포함하고, 상기 CP는 CP의 위치에 관한 정보를 포함하는 CP 셋에 근거하여 위치하고, 상기 CP 셋은 FFT 사이즈에 근거하여 정의되는 것을 특징으로 하는, 방송 신호 수신 방법이 제공된다.

바람직하게는, 상기 CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함한다.

바람직하게는, 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함한다.

바람직하게는, 상기 커먼 CP 셋은 논 SP 베어링 CP의 위치에 관한 정보를 포함하고, 상기 추가 CP 셋은 SP 베어링 CP의 위치에 관한 정보를 포함한다.

바람직하게는, 상기 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋은 제1 서브셋, 제2 서브셋, 제3 서브셋, 제4 서브셋을 포함하고, 상기 제3 서브셋은 상기 제1 서브셋을 인버트 및 쉬프팅하여 생성하고, 상기 제4 서브셋은 상기 제2 서브셋을 인버트 및 쉬프팅하여 생성한다.

본 발명의 다른 형태에서, 코드 레이트에 따라 DP 데이터를 인코딩하도록 구성된 인코딩 모듈, 상기 인코딩된 DP 데이터를 배열하여 적어도 하나의 신호 프레임을 생성하도록 구성된 프레임 생성 모듈, 및 OFDM 방법에 의해 상기 생성된 신호 프레임에서 데이터를 변조하고, 상기 변조된 데이터를 갖는 방송 신호를 전송하도록 구성된 OFDM 모듈을 포함하는 방송 신호 송신 장치에 있어서, 상기 인코딩 모듈은, 상기 코드 레이트에 따라 상기 DP 데이터를 LDPC 인코딩하도록 구성된 LDPC 인코딩 모듈, 상기 LDPC 인코딩된 DP 데이터를 비트 인터리빙하도록 구성된 비트 인터리빙 모듈, 상기 비트 인터리빙된 DP 데이터를 컨스텔레이션에 매핑하도록 구성된 매핑 모듈, 상기 매핑된 DP 데이터를 MIMO 인코딩하도록 구성된 MIMO 인코딩 모듈, 및 상기 MIMO 인코딩된 DP 데이터를 타임 인터리빙하도록 구성된 타임 인터리빙 모듈을 포함하고, 상기 OFDM 모듈은 CP의 위치에 관한 정보를 포함하는 CP 셋에 근거하여 상기 생성된 신호 프레임에서 CP를 삽입하도록 더 구성되고, 상기 CP 셋은 FFT 사이즈에 근거하여 정의되는 것을 특징으로 하는, 방송 신호 송신 장치가 제공된다.

바람직하게는, 상기 CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함한다.

바람직하게는, 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함한다.

바람직하게는, 상기 커먼 CP 셋은 논 SP 베어링 CP의 위치에 관한 정보를 포함하고, 상기 추가 CP 셋은 SP 베어링 CP의 위치에 관한 정보를 포함한다.

바람직하게는, 상기 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋은 제1 서브셋, 제2 서브셋, 제3 서브셋, 제4 서브셋을 포함하고, 상기 제3 서브셋은 상기 제1 서브셋을 인버트 및 쉬프팅하여 생성하고, 상기 제4 서브셋은 상기 제2 서브셋을 인버트 및 쉬프팅하여 생성한다.

본 발명의 다른 형태에서, 적어도 하나의 신호 프레임을 포함하는 방송 신호를 수신하고, OFDM 방법에 의해 상기 적어도 하나의 신호 프레임에서 데이터를 복조하도록 구성된 OFDM 모듈, DP 데이터를 디매핑함으로써 상기 적어도 하나의 신호 프레임을 파싱하도록 구성된 파싱 모듈, 및 상기 DP 데이터를 디코딩하도록 구성된 디코딩 모듈을 포함하는 방송 신호 수신 장치에 있어서, 상기 디코딩 모듈은, 상기 DP 데이터를 타임 디인터리빙하도록 구성된 타임 디인터리빙 모듈, 상기 타임 디인터리빙된 DP 데이터를 MIMO 디코딩하도록 구성된 MIMO 디코딩 모듈, 상기 MIMO 디코딩된 DP 데이터를 컨스텔레이션으로부터 디매핑하도록 구성된 디매핑 모듈, 상기 디매핑된 DP 데이터를 비트 디인터리빙하도록 구성된 비트 디인터리빙 모듈, 및 상기 비트 디인터리빙된 DP 데이터를 LDPC 디코딩하도록 구성된 LDPC 디코딩 모듈을 포함하고, 상기 OFDM 모듈은 상기 적어도 하나의 신호 프레임에서 CP를 획득하도록 더 구성되고, 상기 CP는 CP의 위치에 관한 정보를 포함하는 CP 셋에 근거하여 위치하고, 상기 CP 셋은 FFT 사이즈에 근거하여 정의되는 것을 특징으로 하는, 방송 신호 수신 장치가 제공된다.

바람직하게는, 상기 CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함한다.

바람직하게는, 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함한다.

바람직하게는, 상기 커먼 CP 셋은 논 SP 베어링 CP의 위치에 관한 정보를 포함하고, 상기 추가 CP 셋은 SP 베어링 CP의 위치에 관한 정보를 포함한다.

바람직하게는, 상기 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋은 제1 서브셋, 제2 서브셋, 제3 서브셋, 제4 서브셋을 포함하고, 상기 제3 서브셋은 상기 제1 서브셋을 인버트 및 쉬프팅하여 생성하고, 상기 제4 서브셋은 상기 제2 서브셋을 인버트 및 쉬프팅하여 생성한다.

본 발명은 다양한 방송 서비스를 제공하기 위하여 서비스의 특성에 따라 데이터를 처리함으로써, 서비스나 서비스 컴포넌트 별로 QoS를 조절할 수 있다.

본 발명은 다양한 방송 서비스를 동일한 RF 신호 대역폭을 통해 전송함으로써 전송상의 유연성 (flexibility)을 확보할 수 있다.

본 발명은 MIMO (multiple-input multiple-output) 시스템을 사용함으로써 데이터 전송 효율을 높이고 방송 신호 송수신의 강인성(robustness)를 증가시킬 수 있다.

본 발명에 따르면 모바일 수신 장비 또는 실내 환경에서도 디지털 방송 신호를 오류 없이 수신할 수 있는 방송 신호의 송수신 방법 및 장치를 제공할 수 있다.

본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
도면에서:
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스 (future broadcast service)를 위한 방송 신호 송신 장치의 구조를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅 (input formatting) 모듈을 나타낸 도면이다.
도 3은 본 발명의 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 (coding & modulation) 모듈을 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 프레임 스트럭쳐 (frame structure) 모듈을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 (waveform generation) 모듈을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 수신 장치의 구조를 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 (synchronization & demodulation) 모듈을 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 따른 프레임 파싱 (frame parsing) 모듈을 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 (demapping & decoding) 모듈을 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따른 아웃풋 프로세서 (output processor)를 나타낸 도면이다.
도 13은 본 발명의 다른 실시예에 따른 아웃풋 프로세서 (output processor)를 나타낸 도면이다.
도 14는 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 (coding & modulation) 모듈을 나타낸 도면이다.
도 15는 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 (demapping & decoding) 모듈을 나타낸 도면이다.
도 16은 본 발명의 다른 실시예에 따른 웨이브폼 제너레이션 모듈 및 싱크로나이제이션 앤 디모듈레이션 모듈을 도시한 도면이다.
도 17은 본 발명의 일 실시예에 따른 SP 가 담긴 CP(CP bearing SP) 및 SP 가 담기지 않은 CP(CP not bearing SP)의 정의를 도시한 도면이다.
도 18은 본 발명의 일 실시예에 따른 레퍼런스 인덱스 테이블을 도시한 도면이다.
도 19는 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 레퍼런스 인덱스 테이블을 구성하는 개념을 도시한 도면이다.
도 20은 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 레퍼런스 인덱스 테이블의 생성 방법을 도시한 도면이다.
도 21은 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #2에 있어서, 레퍼런스 인덱스 테이블을 구성하는 개념을 도시한 도면이다.
도 22는 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #2에 있어서, 레퍼런스 인덱스 테이블의 생성 방법을 도시한 도면이다.
도 23은 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #3에 있어서, 레퍼런스 인덱스 테이블의 생성 방법을 도시한 도면이다.
도 24는 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 레퍼런스 인덱스 테이블을 구성하는 개념을 도시한 도면이다.
도 25는 본 발명의 일 실시예에 따른 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 레퍼런스 인덱스 테이블의 생성 방법을 도시한 도면이다.
도 26은 본 발명의 일 실시예에 따른 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2에 있어서, 레퍼런스 인덱스 테이블을 구성하는 개념을 도시한 도면이다.
도 27은 본 발명의 일 실시예에 따른 방송 신호 송신 방법을 나타낸 도면이다.
도 28은 본 발명의 일 실시예에 따른 방송 신호 수신 방법을 나타낸 도면이다.

이하 첨부된 도면에 예가 도시된 본 발명의 바람직한 실시예에 관해 상세히 설명한다. 첨부된 도면을 참조하여 제공되는 상세한 설명은 본 발명의 실시예를 설명하기 위한 것이며, 본 발명에 따라 실현될 수 있는 실시예만을 나타내기 위한 것은 아니다. 다음의 상세한 설명은 본 발명의 충분한 이해를 제공하기 위해 구체적인 내용을 포함한다. 다만 본 발명이 이러한 구체적인 내용 없이도 실행될 수 있다는 점은 당업자에게 자명하다.

본 발명에서 사용되는 용어는 당 분야에서 널리 사용되는 일반적인 용어에서 선택하였으나, 일부 용어는 출원인에 의해 임의로 선택되었으며 그 의미는 필요에 따라 다음에 상세히 설명되어 있다. 따라서 본 발명은 단순한 용어의 명칭이나 의미가 아닌 그 용어에 의도된 의미를 토대로 이해되어야 한다.

본 발명은 차세대 방송 서비스를 위한 방송 신호를 송수신 하는 장치 및 방법을 제공한다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스 등을 포함하는 개념이다. 본 발명은 상술한 차세대 방송 서비스를 위한 방송 신호를 비 MIMO (non-MIMO, Multi Input Multi Output) 방식 또는 MIMO 방식으로 처리하는 것을 일 실시예로 할 수 있다. 본 발명의 일 실시예에 따른 비 MIMO 방식은 MISO (Multi Input Single Output), SISO (Single Input Single Output) 방식 등을 포함할 수 있다.

이하에서, MISO 또는 MIMO 방식은 설명의 편의를 위해 2개의 안테나를 사용하는 것으로 설명하나, 이러한 본 발명은 2개 이상의 안테나를 사용하는 시스템에 적용될 수 있다.

도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치의 구조를 나타낸 도면이다.

본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 인풋 포맷팅 모듈(1000), 코딩 앤 모듈레이션 모듈(1100), 프레임 스트럭쳐 모듈(1200), 웨이브폼 제너레이션 모듈(1300) 및 시그널링 제너레이션 모듈(1400)을 포함할 수 있다. 이하 방송 신호 송신 장치의 각 모듈의 동작에 대해 설명한다.

도 1 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 입력 신호로서 MPEG-TS (moving picture experts group-transport stream), IP (Internet protocol) 스트림 (v4/v6) 그리고 GS (generic stream)를 입력 받을 수 있다. 또한 방송 신호 송신 장치는 입력 신호를 구성하는 각 스트림의 구성에 관한 관리 정보 (management information)를 입력 받고, 입력 받은 관리 정보를 참조하여 최종적인 피지컬 레이어 신호 (physical layer signal)를 생성할 수 있다.

본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)은 입력된 스트림들을 코딩 및 모듈레이션을 수행하기 위한 기준 또는 서비스 또는 서비스 컴포넌트 기준에 따라 분류하여 복수의 로지컬 데이터 파이프들 (logical data pipes, 또는 데이터 파이프들 또는 DP 데이터)로서 출력할 수 있다. 데이터 파이프는 피지컬 레이어의 로지컬 채널(logical channel)로서 서비스 데이터 또는 관련된 메타 데이터를 전송할 수 있다. 또한, 데이터 파이프는 하나 또는 복수의 서비스들 또는 서비스 컴포넌트들을 전송할 수 있다. 또한 각 데이터 파이프를 통해 전송되는 데이터를 DP 데이터라 호칭할 수 있다.

또한 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)은 각각의 데이터 파이프를 코딩 및 모듈레이션을 수행하기 위해 필요한 블록 단위로 나누고, 전송효율을 높이거나 스케쥴링을 하기 위해 필요한 과정들을 수행할 수 있다. 인풋 포맷팅 모듈(1000)의 구체적인 내용은 후술한다.

본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 인풋 포맷팅 모듈(1000)로부터 입력 받은 각각의 데이터 파이프에 대해서 FEC (forward error correction) 인코딩을 수행하여 전송 채널에서 발생할 수 있는 에러를 방송 신호 수신 장치가 정정(correction)할 수 있도록 한다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 FEC 출력 비트 데이터를 심볼 데이터로 전환하고, 심볼 데이터에 대해 인터리빙을 수행하여 채널에 의한 버스트 에러(burst error)를 정정할 수 있다. 도 1에 도시된 바와 같이, 두 개 이상의 Tx 안테나를 통해 데이터를 전송하기 위하여 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 처리한 데이터를 각 안테나 출력을 위한 데이터 경로 (data path)로 나누어 출력할 수 있다.

본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(1200)은 코딩 앤 모듈레이션 모듈(1100)에서 출력된 데이터를 신호 프레임에 매핑할 수 있다. 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(1200)은 인풋 포맷팅 모듈(1000)에서 출력된 스케쥴링 정보를 이용하여 매핑을 수행할 수 있으며, 추가적인 다이버시티 게인 (diversity gain)을 얻기 위하여 신호 프레임 내의 데이터에 대하여 인터리빙을 수행할 수 있다.

본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 프레임 스트럭쳐 모듈(1200)에서 출력된 신호 프레임들을 전송할 수 있는 형태의 신호로 변환시킬 수 있다. 이 경우, 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 프리앰블 시그널 (또는 프리앰블)을 송신 장치의 디텍션(detection)을 위한 신호에 삽입하고, 전송 채널을 추정하여 왜곡을 보상하기 위한 레퍼런스 신호(reference signal)를 신호에 삽입할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 다중 경로 수신에 따른 채널 딜레이 스프레드 (channel delay spread)에 의한 영향을 상쇄시키기 위해서 가드 인터벌 (guard interval)을 두고 해당 구간에 특정 시퀀스를 삽입할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 부가적으로 출력 신호의 PAPR (peak-to-average power ratio)과 같은 신호특성을 고려하여 효율적인 전송에 필요한 과정을 수행할 수 있다.

본 발명의 일 실시예에 따른 시그널링 제너레이션 모듈(1400)은 입력된 관리 정보 및 인풋 포맷팅 모듈(1000), 코딩 앤 모듈레이션 모듈(1100) 및 프레임 스트럭쳐 모듈(1200)에서 발생된 정보를 이용하여 최종적인 피지컬 레이어 시그널링 (physical layer signaling) 정보를 생성한다. 따라서 본 발명의 일 실시예에 따른 수신 장치는 시그널링 정보를 복호화하여 수신된 신호를 디코딩 할 수 있다.

상술한 바와 같이 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스 등을 제공할 수 있다. 따라서 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 서로 다른 서비스를 위한 신호들을 시간 영역에서 멀티플렉싱하여 전송할 수 있다.

도 2 내지 도 4는 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)을 나타낸 도면이다. 이하 각 도면에 대해 설명한다.

도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다. 도 2는 인풋 신호가 싱글 인풋 스트림인 경우의 인풋 포맷팅 모듈을 나타낸다.

도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈은 모드 어댑테이션 모듈(2000)과 스트림 어댑테이션 모듈(2100)을 포함할 수 있다.

도 2에 도시된 바와 같이 모드 어댑테이션 모듈(2000)은 인풋 인터페이스 (input interface) 블록(2010), CRC-8 인코더 (CRC-8 encoder) 블록(2020) 및 BB 헤더 삽입 (BB header insertion) 블록(2030)을 포함할 수 있다. 이하 모드 어댑테이션 모듈(2000)의 각 블록에 대해 설명한다.

인풋 인터페이스 블록(2010)은 입력된 싱글 인풋 스트림을 각각이 추후 FEC (BCH/LDPC)를 수행하기 위한 베이스 밴드 (baseband, BB) 프레임의 길이를 갖는 데이터들로 나눠서 출력할 수 있다.

CRC-8 인코더 블록(2020)은 BB 프레임 데이터에 대해서 CRC 인코딩을 수행하여 리던던시 데이터(redundancy data)를 추가할 수 있다.

BB 헤더 삽입 블록(2030)은 모드 어댑테이션 타입 (Mode Adaptation Type, (TS/GS/IP)), 유저 패킷 길이 (User Packet Length), 데이터 필드 길이 (Data Field Length), 유저 패킷 싱크 바이트 (User Packet Sync Byte), 데이터 필드 내에 있는 유저 패킷 싱크 바이트의 스타트 어드레스 (Start Address of User Packet Sync Byte in Data Field), 하이 이피션시 모드 인디케이터 (High Efficiency Mode Indicator), 인풋 스트림 동기화 필드 (Input Stream Synchronization Field) 등의 정보를 포함하는 헤더를 BB 프레임 데이터에 삽입할 수 있다.

도 2에 도시된 바와 같이, 스트림 어댑테이션 모듈(2100)은 패딩 삽입 (Padding insertion) 블록(2110) 및 BB 스크램블러 (scrambler) 블록(2120)을 포함할 수 있다. 이하 스트림 어댑테이션 모듈(2100)의 각 블록에 대해 설명한다.

패딩 삽입 블록(2110)은 모드 어댑테이션 모듈(2000)로부터 입력 받은 데이터가 FEC 인코딩에 필요한 입력 데이터 길이보다 작은 경우, 그 데이터가 입력 데이터 길이를 갖도록 패딩 비트를 삽입하여 삽입된 패딩 비트를 포함하는 데이터를 출력할 수 있다.

BB 스크램블러 블록(2120)은 입력된 비트 스트림을 PRBS (Pseudo Random Binary Sequence)로 XOR 연산하여 랜더마이즈(randomize)할 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 2에 도시된 바와 같이, 인풋 포맷팅 모듈은 최종적으로 데이터 파이프를 코딩 앤 모듈레이션 모듈로 출력할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다. 도 3은 인풋 신호가 멀티플 인풋 스트림들 (multiple input streams)인 경우의 인풋 포맷팅 모듈의 모드 어댑테이션 모듈(3000)을 나타낸 도면이다.

멀티플 인풋 스트림들을 처리하기 위한 인풋 포맷팅 모듈의 모드 어댑테이션 모듈(3000)은 멀티플 인풋 스트림을 독립적으로 처리할 수 있다.

도 3에 도시된 바와 같이, 멀티플 인풋 스트림을 각각 처리하기 위한 모드 어댑테이션 모듈(3000)은 인풋 인터페이스 블록, 인풋 스트림 싱크로나이저 (input stream synchronizer) 블록(3100), 보상 지연 (compensating delay) 블록(3200), 널 패킷 삭제 (null packet deletion) 블록(3300), CRC-8 인코더 블록 및 BB 헤더 삽입 블록을 포함할 수 있다. 이하 모드 어댑테이션 모듈(3000)의 각 블록에 대해 설명한다.

인풋 인터페이스 블록, CRC-8 인코더 블록 및 BB 헤더 삽입 블록의 동작들은 도 2에서 설명한 바와 같으므로 생략한다.

인풋 스트림 싱크로나이저 블록(3100)은 ISCR (Input Stream Clock Reference) 정보를 전송하여, 방송 신호 수신 장치가 TS 혹은 GS를 복원하는 데 필요한 타이밍 정보를 생성할 수 있다.

보상 지연 블록(3200)은 송신 장치에 의한 타이밍 정보를 포함하는 데이터의 처리에 따른 데이터 파이프 간 지연이 발생한 경우, 방송 신호 수신 장치에서 입력 데이터에 동기를 맞출 수 있도록 입력 데이터를 지연시켜서 출력할 수 있다.

널 패킷 삭제 블록(3300)은 불필요하게 전송되는 입력 널 패킷을 입력 데이터에서 삭제하고, 널 패킷이 제거된 위치에 따라 삭제된 널 패킷의 개수를 입력 데이터에 삽입하여 전송할 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 4는 본 발명의 또 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.

구체적으로 도 4는 인풋 신호가 멀티플 인풋 스트림들인 경우의 인풋 포맷팅 모듈의 스트림 어댑테이션 모듈을 나타낸 도면이다.

인풋 신호가 멀티플 인풋 스트림들인 경우의 인풋 포맷팅 모듈의 스트림 어댑테이션 모듈은 스케쥴러 (scheduler)(4000), 1-프레임 지연(1-frame delay) 블록(4100), 인-밴드 시그널링 또는 패딩 삽입 (In-band signaling or padding insertion) 블록(4200), 피지컬 레이어 시그널링 생성 (physical layer signaling generation) 블록(4300) 및 BB 스크램블러 (scrambler) 블록(4400)을 포함할 수 있다. 이하 스트림 어댑테이션 모듈의 각 블록의 동작에 대해 설명한다.

스케쥴러 (4000)는 듀얼 극성 (dual polarity)을 포함한 다중 안테나를 사용하는 MIMO 시스템을 위한 스케쥴링을 수행할 수 있다. 또한 스케쥴러(4000)는 도 1에서 설명한 코딩 앤 모듈레이션 모듈 내의 비트 투 셀 디먹스 (bit-to-cell demux) 블록, 셀 인터리버 (cell interleaver) 블록, 타임 인터리버 (time interleaver) 블록 등 각 안테나 경로를 위한 신호 처리 블록들에 사용될 파라미터들을 발생시킬 수 있다.

1-프레임 지연 블록(4100)은 데이터 파이프 내에 삽입될 인-밴드 시그널링 정보를 위해서 다음 프레임에 대한 스케쥴링 정보가 현재 프레임에 전송될 수 있도록 입력 데이터를 하나의 신호 프레임만큼 지연시킬 수 있다.

인-밴드 시그널링 또는 패딩 삽입 블록(4200)은 한 개의 전송 프레임만큼 지연된 데이터에 지연되지 않은 피지컬 레이어 시그널링 (physical layer signaling, PLS)-다이나믹 시그널링 (dynamic signaling) 정보를 삽입할 수 있다. 이 경우, 인-밴드 시그널링 또는 패딩 삽입 블록(4200)은 패딩을 위한 공간이 있는 경우에 패딩 비트를 삽입하거나, 인-밴드 시그널링 정보를 패딩 공간에 삽입할 수 있다. 또한, 스케쥴러(4000)는 인-밴드 시그널링과 별개로 현재 프레임에 대한 PLS-다이나믹 시그널링 정보를 출력할 수 있다. 따라서 후술할 셀 매퍼 (cell mapper)는 스케쥴러(4000)에서 출력한 스케쥴링 정보에 따라 입력 셀들을 매핑 할 수 있다.

피지컬 레이어 시그널링 생성 블록(4300)은 인-밴드 시그널링 정보를 제외하고 전송 프레임의 프리앰블 심볼 (preamble symbol)이나 스프레딩되어 데이터 심볼 (data symbol) 등에 전송될 피지컬 레이어 시그널링 데이터를 생성할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 피지컬 레이어 시그널링 데이터는 시그널링 정보로 호칭될 수 있다. 또한 본 발명의 일 실시예에 따른 피지컬 레이어 시그널링 데이터는 PLS-프리 (pre) 정보와 PLS-포스트 (post) 정보로 분리될 수 있다. PLS-프리 정보는 PLS-포스트 정보를 디코딩하는데 필요한 파라미터들과 스태틱 PLS 시그널링 데이터(static PLS signaling data)를 포함할 수 있으며, PLS-포스트 정보는 데이터 파이프를 디코딩하는 데 필요한 파라미터를 포함할 수 있다. 데이터 파이프를 디코딩 하는 데 필요한 파라미터는 스태틱 PLS 시그널링 데이터 (static PLS signaling data) 및 다이나믹 PLS 시그널링 데이터 (dynamic PLS signaling data)로 분리될 수 있다. 스태틱 PLS 시그널링 데이터는 수퍼 프레임에 포함된 모든 프레임에 공통적으로 적용될 수 있는 파라미터로 수퍼 프레임 단위로 변경될 수 있다. 다이나믹 PLS 시그널링 데이터는 수퍼 프레임에 포함된 프레임마다 다르게 적용될 수 있는 파라미터로, 프레임 단위로 변경될 수 있다. 따라서 수신 장치는 PLS-프리 정보를 디코딩하여 PLS-포스트 정보를 획득하고, PLS-포스트 정보를 디코딩하여 원하는 데이터 파이프를 디코딩할 수 있다.

BB 스크램블러 블록(4400)은 웨이브폼 제너레이션 블록 (waveform generation block)의 출력 신호의 PAPR값이 낮아지도록 PRBS를 발생시켜서 입력 비트 스트림과 XOR 연산하여 출력할 수 있다. 도 4에 도시된 바와 같이 BB 스크램블러 블록(4400)의 스크램블링은 데이터 파이프와 PLS 정보 모두에 대해 적용될 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 4에 도시된 바와 같이, 스트림 어댑테이션 모듈은 최종적으로 각 데이터 파이프를 코딩 앤 모듈레이션 모듈로 출력할 수 있다.

도 5는 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.

도 5의 코딩 앤 모듈레이션 모듈은 도 1에서 설명한 코딩 앤 모듈레이션 모듈의 일 실시예에 해당한다.

상술한 바와 같이 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스 등을 제공할 수 있다.

본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치가 제공하고자 하는 서비스의 특성에 따라 QoS (quality of service)가 다르기 때문에 각 서비스에 대응하는 데이터가 처리되는 방식이 달라져야 한다. 따라서 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 입력된 데이터 파이프들에 대하여 각각의 경로 별로 SISO, MISO와 MIMO 방식을 독립적으로 적용하여 처리할 수 있다. 결과적으로 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 각 데이터 파이프를 통해 전송하는 서비스나 서비스 컴포넌트 별로 QoS를 조절할 수 있다.

따라서 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 SISO 방식을 위한 제 1 블록(5000), MISO 방식을 위한 제 2 블록(5100), MIMO 방식을 위한 제 3 블록(5200) 및 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(5300)을 포함할 수 있다. 도 5에 도시된 코딩 앤 모듈레이션 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 코딩 앤 모듈레이션 모듈은 제 1 블록(5000) 및 제4 블록(5300)만을 포함할 수도 있고, 제 2 블록(5100) 및 제 4 블록(5300)만을 포함할 수도 있고, 제 3 블록(5200) 및 제 4 블록(5300)만을 포함할 수도 있다. 즉 설계자의 의도에 따라 코딩 앤 모듈레이션 모듈은 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.

이하 코딩 앤 모듈레이션 모듈의 각 블록에 대해 설명한다.

제 1 블록(5000)은 입력된 데이터 파이프를 SISO 방식에 따라 처리하며, FEC 인코더 (encoder) 블록(5010), 비트 인터리버 (bit interleaver) 블록(5020), 비트 투 셀 디먹스 (bit to cell demux) 블록(5030), 컨스텔레이션 맵퍼(constellation mapper) 블록(5040), 셀 인터리버 (cell interleaver) 블록(5050) 및 타임 인터리버 (time interleaver) 블록(5060)을 포함할 수 있다.

FEC 인코더 블록(5010)은 입력된 데이터 파이프에 대하여 BCH 인코딩과 LDPC (low density parity check) 인코딩을 수행하여 리던던시를 추가해서 수신 장치가 전송 채널 상의 오류를 정정할 수 있도록 한다.

비트 인터리버 블록(5020)은 FEC 인코딩이 수행된 데이터 파이프의 비트 스트림을 인터리빙 규칙에 의해서 인터리빙하여 전송 채널 중에 발생할 수 있는 버스트 에러에 대해 강인성을 갖도록 처리할 수 있다. 따라서 QAM 심볼에 딥 페이딩 (deep fading) 혹은 이레이져 (erasure)가 가해진 경우, 각 QAM 심볼에는 인터리빙된 비트들이 매핑되어 있으므로 전체 코드워드 (codeword) 비트들 중에서 연속된 비트들에 오류가 발생하는 것을 막을 수 있다.

비트 투 셀 디먹스 블록(5030)은 입력된 비트 스트림의 순서와 컨스텔레이션 매핑 규칙을 모두 고려하여 FEC 블록 내 각 비트들이 적절한 강건성(robustness)을 갖고 전송될 수 있도록 입력 비트 스트림의 순서를 결정할 수 있다.

또한, 비트 인터리버 블록(5020)은 FEC 인코더 블록(5010)과 컨스텔레이션 맵퍼 블록(5040) 사이에 위치하고, 방송 신호 수신 장치의 LDPC 디코딩을 고려하여 컨스텔레이션 맵퍼의 서로 다른 신뢰값 및 최적값을 갖는 비트 위치에 FEC 인코더 블록(5010)에 의해 수행되는 LDPC 디코딩의 출력 비트를 연결시킬 수 있다. 따라서 비트 투 셀 디먹스 블록(5030)은 유사하거나 동일한 기능을 갖는 블록에 의해 대체될 수 있다.

컨스텔레이션 맵퍼 블록(5040)은 입력된 비트 워드(bit word)를 하나의 컨스텔레이션에 매핑할 수 있다. 이 경우 컨스텔레이션 맵퍼 블록(5040)은 추가적으로 로테이션 앤 Q-딜레이 (rotation & Q-delay)를 수행할 수 있다. 즉, 컨스텔레이션 맵퍼 블록(5040)은 입력된 컨스텔레이션들을 로테이션 각 (rotation angle)에 따라 로테이션한 후에 인-페이즈 (In-phase) 성분과 Q-페이즈 (Quadrature-phase) 성분으로 나눈 후에 Q-페이즈 성분만을 임의의 값만큼 딜레이시킬 수 있다. 이후 컨스텔레이션 맵퍼 블록(5040)은 컨스텔레이션을 페어가 된 인-페이즈 성분과 Q-페이즈 성분을 이용해서 새로운 컨스텔레이션으로 재매핑할 수 있다.

또한 컨스텔레이션 맵퍼 블록(5040)은 최적의 컨스텔레이션 포인트를 찾기 위해 컨스텔레이션 포인트를 2차원 평면 상에서 이동시킬 수 있다. 이 과정을 통해, 코딩 앤 모듈레이션 모듈(1100)의 능력이 최적화 될 수 있다. 또한, 컨스텔레이션 맵퍼 블록(5040)은 인-페이즈 성분과 Q-페이즈 성분이 균형을 이루는 컨스텔레이션 포인트 및 로테이션을 이용하여 전술한 동작을 실행할 수 있다. 컨스텔레이션 맵퍼 블록(5040)은 유사하거나 동일한 기능을 갖는 블록에 의해 대체될 수 있다.

셀 인터리버 블록(5050)은 한 개의 FEC 블록에 해당하는 셀들을 랜덤하게 인터리빙해서 출력하여, 각 FEC 블록에 해당하는 셀들이 서로 다른 순서로 출력되도록 할 수 있다.

타임 인터리버 블록(5060)은 여러 개의 FEC 블록에 속하는 셀들을 인터리빙해서 출력할 수 있다. 따라서 FEC 블록들에 해당하는 셀들은 타임 인터리빙 뎁스 (time interleaving depth)만큼의 구간 내에 분산되어 전송되므로 다이버시티 게인(diversity gain)을 획득할 수 있다.

제 2 블록(5100)은 입력된 데이터 파이프를 MISO 처리하며, 제 1 블록(5000)과 동일하게 FEC 인코더 블록, 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록 및 타임 인터리버 블록을 포함할 수 있으나, MISO 프로세싱 (processing) 블록(5110)을 더 포함한다는 점에서 차이가 있다. 제 2 블록(5100)은 제 1 블록(5000)과 마찬가지로 입력 동작부터 타임 인터리버 동작까지 동일한 역할의 과정을 수행하므로, 동일한 블록들에 대한 설명은 생략한다.

MISO 프로세싱 블록(5110)은 입력된 셀들에 대해서 전송 다이버시티 (transmit diversity)를 주는 MISO 인코딩 매트릭스 (encoding matrix)에 따라 인코딩을 수행하고, MISO 프로세싱 된 데이터를 두 개의 경로를 통해 출력할 수 있다. 본 발명의 일 실시예에 따른 MISO 프로세싱은 OSTBC (orthogonal space time block coding)/OSFBC (orthogonal space frequency block coding, 일명 Alamouti coding)을 포함할 수 있다.

제 3 블록(5200)은 입력된 데이터 파이프를 MIMO 처리하며, 도 5에 도시된 바와 같이 제 2 블록(5100)과 동일하게 FEC 인코더 블록, 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록 및 타임 인터리버 블록을 포함할 수 있으나, MIMO 프로세싱 블록(5220)을 포함한다는 점에서 데이터 처리 과정에 차이가 있다.

즉, 제 3 블록(5200)의 경우, FEC 인코더 블록 및 비트 인터리버 블록은 제 1 및 2 블록(5000, 5100)과 기능은 다르지만 기본적인 역할은 동일하다.

비트 투 셀 디먹스 블록(5210)은 MIMO 프로세싱의 입력 개수와 동일한 개수의 출력 비트 스트림을 생성하여 MIMO 프로세싱을 위한 MIMO 경로를 통해 출력할 수 있다. 이 경우, 비트 투 셀 디먹스 블록(5210)은 LDPC와 MIMO 프로세싱의 특성을 고려하여 수신 장치의 디코딩 성능을 최적화하도록 설계될 수 있다.

컨스텔레이션 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록 역시 기능은 다를 수 있지만 기본적인 역할은 제 1 및 2 블록(5000, 5100)에서 설명한 바와 동일하다. 또한 도 5에 도시된 바와 같이, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록들은 MIMO 프로세싱을 위한 MIMO 경로의 개수만큼 존재할 수 있다. 이 경우, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록들은 각 경로를 통해 입력되는 데이터들에 대하여 각각 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.

MIMO 프로세싱 블록(5220)은 두 개의 입력 셀들에 대해서 MIMO 인코딩 매트릭스를 사용하여 MIMO 프로세싱을 수행하고 MIMO 프로세싱된 데이터를 두 개의 경로들을 통해 출력할 수 있다. 본 발명의 일 실시예에 따른 MIMO 인코딩 매트릭스는 공간 다중화(spatial multiplexing), 골든 코드 (Golden code), 풀-레이트 풀 다이버시티 코드 (Full-rate full diversity code), 선형 분산 부호 (Linear dispersion code) 등을 포함할 수 있다.

제 4 블록(5300)은 PLS-프리/포스트 정보를 처리하기 위한 블록으로, SISO 또는 MISO 프로세싱을 수행할 수 있다.

제 4 블록(5300)에 포함된 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록 및 MISO 프로세싱 블록 등은 상술한 제 2 블록(5100)에 포함된 블록들과 기능은 다를 수 있지만 기본적인 역할은 동일하다.

제 4 블록(5300)에 포함된 쇼트닝/펑쳐링 (shortening/puncturing) 된 FEC 인코더 블록(5310)은 입력 데이터의 길이가 FEC 인코딩을 수행하는데 필요한 길이보다 짧은 경우를 대비한 PLS 경로를 위한 FEC 인코딩 방식을 사용하여 PLS 데이터를 처리할 수 있다. 구체적으로, 쇼트닝/펑쳐링 ehls FEC 인코더 블록(5310)은 입력 비트 스트림에 대해서 BCH 인코딩을 수행하고, 노멀 LDPC (normal LDPC) 인코딩에 필요한 원하는 입력 비트 스트림의 길이만큼 제로 패딩 (zero padding)을 하고, LDPC 인코딩을 한 후에 패딩한 제로값들을 제거하여 이펙티브 코드 레이트 (effective coderate)가 데이터 파이프 레이트보다 같거나 낮도록 패리티 비트들을 펑쳐링 할 수 있다.

제 1 블록(5000) 내지 제 4 블록(5300)에 포함된 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 5에 도시된 바와 같이, 코딩 앤 모듈레이션 모듈은 각 경로 별로 처리된 데이터 파이프, PLS-프리 정보, PLS-포스트 정보를 프레임 스트럭쳐 모듈로 출력할 수 있다.

도 6은 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈을 나타낸 도면이다.

도 6에 도시된 프레임 스트럭쳐 모듈은 도 1에서 설명한 프레임 스트럭쳐 모듈(1200)의 일 실시예에 해당한다.

본 발명의 일 실시예에 따른 프레임 스트럭쳐 블록은 적어도 하나의 셀 매퍼 (cell-mapper)(6000), 적어도 하나의 딜레이 보상 (delay compensation) 모듈(6100) 및 적어도 하나의 블록 인터리버 (block interleaver)(6200)를 포함할 수 있다. 셀 매퍼 (6000), 딜레이 보상 모듈(6100) 및 블록 인터리버 (6200)의 개수는 설계자의 의도에 따라 변경 가능하다. 이하 프레임 스트럭쳐 블록의 각 모듈에 대해 설명한다.

셀 매퍼 (6000)는 코딩 앤 모듈레이션 모듈로부터 출력된 SISO 또는 MISO 또는 MIMO 처리된 데이터 파이프에 대응하는 셀들, 데이터 파이프간 공통으로 적용될 수 있는 커먼 데이터 (common data)에 대응하는 셀들, PLS-프리/포스트 정보에 대응하는 셀들을 스케쥴링 정보에 따라 신호 프레임에 할당(배열)할 수 있다. 커먼 데이터는 전부 또는 일부 데이터 파이프 간에 공통으로 적용될 수 있는 시그널링 정보를 의미하며, 특정 데이터 파이프를 통해 전송될 수 있다. 커먼 데이터를 전송하는 데이터 파이프를 커먼 데이터 파이프 (common data pipe)라 호칭할 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치가 2개의 출력 안테나를 사용하고, 상술한 MISO 프로세싱에서 알라모우티 코딩 (Alamouti coding)을 사용하는 경우, 알라모우티 코딩에 따른 직교성 (orthogonality)를 유지하기 위해서 셀 매퍼(6000)는 페어-와이즈 셀 매핑 (pair-wise cell mapping)을 수행할 수 있다. 즉, 셀 매퍼 (6000)는 입력 셀들에 대해서 연속된 두 개의 셀들을 하나의 단위로 처리하여 프레임에 매핑(배열)할 수 있다. 따라서 각 안테나의 출력 경로에 해당하는 입력 경로 내의 페어가 된 셀들은 전송 프레임 내에서 서로 인접한 위치에 할당(배열)될 수 있다.

딜레이 보상 블록(6100)은 다음 전송 프레임에 대한 입력 PLS 데이터 셀들을 한 프레임만큼 딜레이하여 현재 전송 프레임에 해당하는 PLS 데이터를 획득할 수 있다. 이 경우, 현재 프레임에 해당하는 PLS 데이터는 현재 신호 프레임 내의 프리앰블 파트를 통해 전송될 수 있으며, 다음 신호 프레임에 대한 PLS 데이터는 현재 신호 프레임 내의 프리앰블 파트 또는 현재 신호 프레임의 각 데이터 파이프 내의 인-밴드 시그널링을 통해서 전송될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

블록 인터리버 (6200)는 신호 프레임의 단위가 되는 전송 블록 내의 셀들을 인터리빙 함으로써 추가적인 다이버시티 게인을 획득할 수 있다. 또한 블록 인터리버 (6200)는 상술한 페어-와이즈 매핑이 수행된 경우, 입력 셀들에 대해서 연속된 두 개의 셀들을 하나의 단위로 처리하여 인터리빙을 수행할 수 있다. 따라서 블록 인터리버 (6200)에서 출력 되는 셀들은 동일한 두 개의 연속된 셀들이 될 수 있다.

페어-와이즈 매핑 및 페어-와이즈 인터리빙 (pair-wise interleaving)이 수행되는 경우, 적어도 하나의 셀 매퍼와 적어도 하나의 블록 인터리버는 각각의 경로를 통해 입력되는 데이터에 대해서 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 6에 나타낸 바와 같이, 프레임 스트럭쳐 모듈은 적어도 하나의 신호 프레임을 웨이브폼 제너레이션 모듈에 출력할 수 있다.

도 7은 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈을 나타낸 도면이다.

도 7에 도시된 웨이브폼 제너레이션 모듈은 도 1에서 설명한 웨이브폼 제너레이션 모듈(1300)의 일 실시예에 해당한다.

본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈은 도 6에서 설명한 프레임 스트럭쳐 모듈에서 출력된 신호 프레임들을 입력 받고 출력하기 위한 안테나의 개수만큼 신호 프레임들을 변조하여 전송할 수 있다.

구체적으로 도 7에 도시된 웨이브폼 제너레이션 모듈은 m개의 Tx 안테나를 사용하는 방송 신호 송신 장치의 웨이브폼 제너레이션 모듈의 실시예로서, m개의 경로만큼 입력된 프레임을 변조하여 출력하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫 번째 처리 블록(7000)의 동작에 대해 설명한다.

첫 번째 처리 블록(7000)은 레퍼런스 신호 삽입 및 PAPR 리덕션 (reference signal insertion & PAPR reduction) 블록(7100), 인버스 웨이브폼 트랜스폼 (Inverse waveform transform) 블록(7200), PAPR 리덕션 (PAPR reduction in time) 블록(7300), 가드 시퀀스 삽입 (Guard sequence insertion) 블록(7400), 프리앰블 삽입 (preamble insertion) 블록(7500), 웨이브폼 프로세싱 (waveform processing) 블록(7600), 기타 시스템 삽입 (other system insertion) 블록(7700) 및 DAC (digital analog converter) 블록(7800)을 포함할 수 있다.

레퍼런스 신호 삽입 및 PAPR 리덕션 블록(7100)은 각 신호 블록마다 정해진 위치에 레퍼런스 신호들을 삽입하고, 시간 도메인에서의 PAPR 값을 낮추기 위해서 PAPR 리덕션 스킴 (reduction scheme)을 적용할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템인 경우, 레퍼런스 신호 삽입 및 PAPR 리덕션 블록(7100)은 액티브 서브 캐리어 (active subcarrier) 일부를 사용하지 않고 보존하는 방법을 사용할 수 있다. 또한 레퍼런스 신호 삽입 및 PAPR 리덕션 블록(7100)은 방송 송수신 시스템에 따라 PAPR 리덕션 스킴을 선택적 동작으로서 사용하지 않을 수도 있다.

인버스 웨이브폼 트랜스폼 블록(7200)은 전송 채널의 특성과 시스템 구조를 고려하여 전송 효율 및 플렉서빌리티가 향상되는 방식으로 입력 신호를 트랜스폼할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템인 경우, 인버스 웨이브폼 트랜스폼 블록(7200)은 역 FFT 오퍼레이션 (Inverse FFT operation)을 사용하여 주파수 영역의 신호를 시간 영역의 신호로 변환하는 방식을 사용할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템 (single carrier system)인 경우, 인버스 웨이브폼 트랜스폼 블록(7200)은 웨이브폼 제너레이션 모듈 내에서 사용되지 않을 수도 있다.

PAPR 리덕션 블록(7300)은 입력된 신호에 대해서 시간영역에서 PAPR를 낮추기 위한 방법을 적용할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템인 경우, PAPR 리덕션 블록(7300)은 간단하게 최대 진폭 (peak amplitude)를 클리핑 (clipping)하는 방법을 사용할 수도 있다. 또한 PAPR 리덕션 블록(7300)은 선택적인 블록으로 본 발명의 일 실시예에 따른 방송 송수신 시스템에서 사용되지 않을 수도 있다.

가드 시퀀스 삽입 블록(7400)은 전송 채널의 딜레이 스프레드 (delay spread)에 의한 영향을 최소화하기 위해서 인접한 신호 블록간에 가드 인터벌 (guard interval)을 두고, 필요한 경우 특정 시퀀스를 삽입할 수 있다. 따라서 수신 장치는 동기화나 채널 추정을 용이하게 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템인 경우, 가드 시퀀스 삽입 블록(7400)은 OFDM 심볼의 가드 인터벌 구간에 사이클릭 프레픽스 (cyclic prefix)를 삽입할 수도 있다.

프리앰블 삽입 블록(7500)은 수신 장치가 타겟 시스템 신호 (target system signal)을 빠르고 효율적으로 획득할 수 있도록 송수신 장치간 약속된 노운 타입 (known type)의 신호 (프리앰블 또는 프리앰블 심볼)을 전송 신호에 삽입할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템인 경우, 프리앰블 삽입 블록(7500)은 여러 개의 OFDM 심볼들로 구성된 신호 프레임을 정의하고, 매 신호 프레임의 시작 부분에 프리앰블 심볼을 삽입할 수 있다. 즉, 프리앰블은 기본적인 PLS 데이터를 전송할 수 있으며, 프레임의 시작 부분에 위치할 수 있다.

웨이브폼 프로세싱 블록(7600)은 입력 베이스밴드 신호에 대해서 채널의 전송 특성에 맞도록 웨이브폼 프로세싱을 수행할 수 있다. 웨이브폼 프로세싱 블록(7600)은 전송 신호의 대역 외 방출 (out-of-band emission)의 기준을 얻기 위해 SRRC (square-root-raised cosine) 필터링 (filtering)을 수행할 수도 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 웨이브폼 프로세싱 블록(7600)은 사용되지 않을 수도 있다.

기타 시스템 삽입 블록(7700)은 동일한 RF 신호 대역폭 내에 방송 서비스를 제공하는 서로 다른 두 개 이상의 방송 송수신 시스템들의 데이터를 함께 전송할 수 있도록 복수의 방송 송수신 시스템의 신호들을 시간 영역에서 멀티플렉싱할 수 있다. 이 경우 서로 다른 두 개 이상의 방송 송수신 시스템이란 서로 다른 방송 서비스를 전송하는 시스템을 의미한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 또한 각 방송 서비스와 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.

DAC 블록(7800)은 입력 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(7800)에서 출력된 신호는 m개의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 전송 안테나는 수직 (vertical) 또는 수평 극성 (horizontal polarity)를 가질 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 8은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 수신 장치의 구조를 나타낸 도면이다.

본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 수신 장치는 도 1에서 설명한 차세대 방송 서비스를 위한 방송 신호 송신 장치에 대응될 수 있다. 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 수신 장치는 싱크로나이제이션 앤 디모듈레이션 (synchronization & demodulation) 모듈(8000), 프레임 파싱 (frame parsing) 모듈(8100), 디매핑 앤 디코딩 (demapping & decoding) 모듈(8200), 아웃풋 프로세서 (output processor)(8300) 및 시그널링 디코딩 (signaling decoding) 모듈(8400)을 포함할 수 있다. 이하 방송 신호 송신 장치의 각 모듈의 동작에 대해 설명한다.

싱크로나이제이션 앤 디모듈레이션 모듈(8000)은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 방송 신호 수신 장치에 대응하는 시스템에 대한 신호 검출 및 동기화를 수행하고, 방송 신호 송신 장치에서 수행한 방식의 역과정에 해당하는 디모듈레이션을 수행할 수 있다.

프레임 파싱 모듈(8100)은 입력된 신호 프레임에 대해 파싱하고 사용자가 선택한 서비스를 전송하는 데이터를 추출할 수 있다. 프레임 파싱 모듈(8100)은 방송 신호 송신 장치에서 인터리빙을 수행한 경우, 이에 대한 역과정으로서 디인터리빙을 수행할 수 있다. 이 경우, 추출해야 할 신호 및 데이터의 위치는 시그널링 디코딩 모듈(8400)에서 출력된 데이터를 디코딩하여 방송 신호 송신 장치에서 수행한 스케쥴링 정보 등을 복원하여 획득할 수 있다.

디매핑 앤 디코딩 모듈(8200)은 입력 신호를 비트 도메인 데이터로 변환한 이후에 필요한 경우에 디인터리빙 과정을 수행할 수 있다. 디매핑 앤 디코딩 모듈(8200)은 전송 효율을 위해 적용된 매핑에 대해 디매핑을 수행하고, 전송 채널 중에 발생된 에러에 대해서 디코딩을 통해 에러 정정 (error correction)을 수행할 수 있다. 이 경우, 디매핑 앤 디코딩 모듈(8200)은 시그널링 디코딩 모듈(8400)에서 출력된 데이터를 디코딩하여 디매핑과 디코딩에 필요한 전송 파라미터들을 획득할 수 있다.

아웃풋 프로세서(8300)는 방송 신호 송신 장치에서 전송 효율을 높이기 위해 적용한 다양한 압축/신호처리 과정의 역과정을 수행할 수 있다. 이 경우, 아웃풋 프로세서(8300)는 시그널링 디코딩 모듈(8400)에서 출력된 데이터로부터 필요한 제어 정보를 획득할 수 있다. 아웃풋 프로세서(8300)의 출력은 방송 신호 송신 장치에 입력된 신호에 해당하며, MPEG-TS, IP 스트림 (v4 or v6) 및 GS가 될 수 있다.

시그널링 디코딩 모듈(8400)은 싱크로나이제이션 앤 디모듈레이션 모듈(8000)에 의해 디모듈레이팅된 신호로부터 PLS 정보를 획득할 수 있다. 상술한 바와 같이, 프레임 파싱 모듈(8100), 디매핑 앤 디코딩 모듈(8200) 및 아웃풋 프로세서(8300)는 시그널링 디코딩 모듈(8400)에서 출력된 데이터를 이용하여 해당 모듈의 기능을 수행할 수 있다.

도 9는 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈을 나타낸 도면이다.

도 9에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 8에서 설명한 싱크로나이제이션 앤 디모듈레이션 모듈의 일 실시예에 해당한다. 또한 도 9에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 7에서 설명한 웨이브폼 제너레이션 모듈의 역동작을 수행할 수 있다.

도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈은 m개의 Rx 안테나를 사용하는 방송 신호 수신 장치의 싱크로나이제이션 앤 디모듈레이션 모듈의 실시예로서, m개의 경로만큼 입력된 신호를 복조하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫 번째 처리 블록(9000)의 동작에 대해 설명한다.

첫 번째 처리 블록(9000)은 튜너(9100), ADC 블록(9200), 프리앰블 디텍터 (preamble detector)(9300), 가드 시퀀스 디텍터 (guard sequence detector)(9400), 웨이브폼 트랜스폼 (waveform transform) 블록(9500), 시간/주파수 동기화 (Time/freq sync) 블록(9600), 레퍼런스 신호 디텍터 (reference signal detector)(9700), 채널 등화부 (Channel equalizer)(9800) 및 인버스 웨이브폼 트랜스폼 (inverse waveform transform) 블록(9900)을 포함할 수 있다.

튜너(9100)는 원하는 주파수 대역을 선택하고 수신한 신호의 크기를 보상하여 ADC 블록(9200)으로 출력할 수 있다.

ADC 블록(9200)은 튜너(9100)에서 출력된 신호를 디지털 신호로 변환할 수 있다.

프리앰블 디텍터(9300)는 디지털 신호가 방송 신호 수신 장치에 대응하는 시스템의 신호인지 여부를 확인하기 위하여 프리앰블 (또는 프리앰블 신호 또는 프리앰블 심볼)을 디텍팅 할 수 있다. 이 경우, 프리앰블 디텍터(9300)는 프리엠블을 통해 수신되는 기본적인 전송 파라미터들을 복호할 수 있다.

가드 시퀀스 디텍터(9400)는 디지털 신호 내의 가드 시퀀스를 디텍팅할 수 있다. 시간/주파수 동기화 블록(9600)은 디텍팅된 가드 시퀀스를 이용하여 시간/주파수 동기화를 수행할 수 있으며, 채널 등화부(9800)는 디텍팅된 가드 시퀀스를 이용하여 수신/복원된 시퀀스를 통해서 채널을 추정할 수 있다.

웨이브폼 트랜스폼 블록(9500)은 방송 신호 송신 장치가 인버스 웨이브폼 트랜스폼을 수행했을 경우 이에 대한 역변환 과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 웨이브폼 트랜스폼 블록(9500)은 FFT 변환과정을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템 같은 경우, 수신된 시간 영역의 신호가 주파수 영역에서 처리되거나 시간 영역에서 처리되는 경우, 웨이브폼 트랜스폼 블록(9500)은 사용되지 않을 수 있다.

시간/주파수 동기화 블록(9600)은 프리앰블 디텍터(9300), 가드 시퀀스 디텍터(9400), 레퍼런스 신호 디텍터(9700)의 출력 데이터를 수신하고, 검출된 신호에 대해서 가드 시퀀스 검출, 블록 윈도우 포지셔닝 (block window positioning)을 포함하는 시간 동기화 및 캐리어 주파수 동기화를 수행할 수 있다. 이때, 주파수 동기화를 위해서 시간/주파수 동기화 블록(9600)은 웨이브폼 트랜스폼 블록(9500)의 출력 신호를 피드백 할 수 있다.

레퍼런스 신호 디텍터(9700)는 수신된 레퍼런스 신호를 검출할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 동기화를 수행하거나 채널 추정 (channel estimation)을 수행할 수 있다.

채널 등화부(9800)는 가드 시퀀스나 레퍼런스 신호로부터 각 전송 안테나로부터 각 수신 안테나까지의 전송 채널을 추정하고, 추정된 채널을 이용하여 수신 데이터에 대한 채널 등화(equalization)를 수행할 수 있다.

인버스 웨이브폼 트랜스폼 블록(9900)은 동기 및 채널 추정/등화를 효율적으로 수행하기 위해서 웨이브폼 트랜스폼 블록(9500)이 웨이브폼 트랜스폼을 수행한 경우, 다시 원래의 수신 데이터 도메인으로 복원해주는 역할을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이싱글 캐리어 시스템인 경우, 웨이브폼 트랜스폼 블록(9500)은 동기/채널 추정/등화를 주파수 영역에서 수행하기 위해서 FFT를 수행할 수 있으며, 인버스 웨이브폼 트랜스폼 블록(9900)은 채널 등화가 완료된 신호에 대해 IFFT를 수행함으로써 전송된 데이터 심볼들을 복원할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 인버스 웨이브폼 트랜스폼 블록(9900)은 사용되지 않을 수도 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 10은 본 발명의 일 실시예에 따른 프레임 파싱 모듈을 나타낸 도면이다.

도 10에 도시된 프레임 파싱 모듈은 도 8에서 설명한 프레임 파싱 모듈의 일 실시예에 해당한다. 또한 도 10에 도시된 프레임 파싱 모듈은 도 6에서 설명한 프레임 스트럭쳐 모듈의 역동작을 수행할 수 있다.

도 10에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프레임 파싱 모듈은 적어도 하나의 블록 디인터리버 (block deinterleaver)(10000) 및 적어도 하나의 셀 디매퍼 (cell demapper)(10100)을 포함할 수 있다.

블록 디인터리버(10000)는 m개의 수신 안테나의 각 데이터 경로로 입력되어 싱크로나이제이션 앤 디모듈레이션 모듈에서 처리된 데이터에 대하여, 각 신호 블록 단위로 디인터리빙을 수행할 수 있다. 이 경우, 도 8에서 설명한 바와 같이 방송 신호 송신 장치가 페어-와이즈 인터리빙을 수행한 경우, 블록 디인터리버(10000)는 각 입력 경로에 대해서 연속된 두 개의 데이터를 하나의 페어로 처리할 수 있다. 따라서 블록 디인터리버(10000)는 디인터리빙을 수행한 경우에도 연속된 두 개의 데이터를 출력할 수 있다. 또한 블록 디인터리버(10000)는 방송 신호 송신 장치가 수행한 인터리빙 과정의 역과정을 수행하여 원래의 데이터 순서대로 출력할 수 있다.

셀 디매퍼(10100)는 수신된 신호 프레임으로부터 커먼 데이터에 대응하는 셀들과 데이터 파이프에 대응하는 셀들 및 PLS 데이터에 대응하는 셀들을 추출할 수 있다. 필요한 경우, 셀 디매퍼(10100)는 여러 개의 부분으로 분산되어 전송된 데이터들을 머징 (merging)하여 하나의 스트림으로 출력할 수 있다. 도 6에서 설명한 바와 같이 방송 신호 송신 장치에서 두 개의 연속된 셀 입력 데이터가 하나의 페어로 처리되어 매핑된 경우, 셀 디매퍼(10100)는 방송 신호 송신 장치의 매핑 동작의 역과정으로 연속된 두 개의 입력 셀들을 하나의 단위로 처리하는 페어-와이즈 셀 디매핑을 수행할 수 있다.

또한 셀 디매퍼(10100)는 현재 프레임을 통해 수신한 PLS 시그널링 데이터에 대해서, 각각 PLS-프리 및 PLS-포스트 정보를 각각 추출하여 출력할 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 11은 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 (demapping & decoding) 모듈을 나타낸 도면이다.

도 11에 도시된 디매핑 앤 디코딩 모듈은 도 8에서 설명한 디매핑 앤 디코딩 모듈의 일 실시예에 해당한다. 또한 도 11에 도시된 디매핑 앤 디코딩 모듈은 도 5에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.

상술한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치의 코딩 앤 모듈레이션 모듈은 입력된 데이터 파이프들에 대하여 각각의 경로 별로 SISO, MISO와 MIMO 방식을 독립적으로 적용하여 처리할 수 있다. 따라서 도 11에 도시된 디매핑 앤 디코딩 모듈은 방송 신호 송신 장치에 대응하여 프레임 파서에서 출력된 데이터를 각각 SISO, MISO, MIMO 처리하기 위한 블록들을 포함할 수 있다.

도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈은 SISO 방식을 위한 제 1 블록(11000), MISO 방식을 위한 제 2 블록(11100), MIMO 방식을 위한 제 3 블록(11200) 및 PLS 프리/포스트 정보를 처리하기 위한 제 4 블록(11300)을 포함할 수 있다. 도 11에 도시된 디매핑 앤 디코딩 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 디매핑 앤 디코딩 모듈은 제 1 블록(11000)및 제 4 블록(11300)만을 포함할 수도 있고, 제 2 블록(11100) 및 제 4 블록(11300)만을 포함할 수도 있고, 제 3 블록(11200) 및 제 4 블록(11300)만을 포함할 수도 있다. 즉 설계자의 의도에 따라 디매핑 앤 디코딩 모듈은 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.

이하 디매핑 앤 디코딩 모듈의 각 블록에 대해 설명한다.

제 1 블록(11000)은 입력된 데이터 파이프를 SISO 처리하기 위한 블록으로 타임 디인터리버 (time deinterleaver) 블록(11010), 셀 디인터리버 (cell deinterleaver) 블록(11020), 컨스텔레이션 디매퍼 (constellation demapper) 블록(11030), 셀 투 비트 먹스 (cell-to-bit mux) 블록(11040), 비트 디인터리버 (bit deinterleaver) 블록(11050) 및 FEC 디코더 (decoder) 블록(11060)을 포함할 수 있다.

타임 디인터리버 블록(11010)은 도 5에서 설명한 타임 인터리버 블록(5060)의 역과정을 수행할 수 있다. 즉, 타임 디인터리버 블록(11010)은 시간 영역에서 인터리빙된 입력 심볼을 원래의 위치로 디인터리빙할 수 있다.

셀 디인터리버 블록(11020)은 도 5에서 설명한 셀 인터리버 블록(5050)의 역과정을 수행할 수 있다. 즉, 셀 디인터리버 블록(11020)은 하나의 FEC 블록 내에서 스프레딩된 셀들의 위치를 원래의 위치로 디인터리빙할 수 있다.

컨스텔레이션 디매퍼 블록(11030)은 도 5에서 설명한 컨스텔레이션 매퍼 블록(5040)의 역과정을 수행할 수 있다. 즉, 컨스텔레이션 디매퍼 블록(11030)은 심볼 도메인의 입력 신호를 비트 도메인의 데이터로 디매핑할 수 있다. 또한, 컨스텔레이션 디매퍼 블록(11030)은 하드 디시젼 (hard decision)을 수행하여 결정된 비트 데이터를 출력할 수도 있다. 또한, 컨스텔레이션 디매퍼 블록(11030)은 소프트 디지션 (soft decision) 값이나 혹은 확률적인 값에 해당하는 각 비트의 LLR (log-likelihood ratio)을 출력할 수 있다. 만약 방송 신호 송신 장치가 추가적인 다이버시티 게인을 얻기 위해 로테이션 컨스텔레이션을 적용한 경우, 컨스텔레이션 디매퍼 블록(11030)은 로테이션 컨스텔레이션에 상응하는 2차원 LLR 디매핑 (2-Dimensional LLR demapping)을 수행할 수 있다. 이때 컨스텔레이션 디매퍼 블록(11030)은 LLR을 계산할 때 방송 신호 송신 장치에서 I 또는 Q 성분에 대해서 수행된 딜레이값을 보상할 수 있도록 계산을 수행할 수 있다.

셀 투 비트 먹스 블록(11040)은 도 5에서 설명한 비트 투 셀 디먹스 블록(5030)의 역과정을 수행할 수 있다. 즉, 셀 투 비트 먹스 블록(11040)은 비트 투 셀 디먹스 블록(5030)에서 매핑된 비트 데이터들을 원래의 비트 스트림 형태로 복원할 수 있다.

비트 디인터리버 블록(11050)은 도 5에서 설명한 비트 인터리버 블록(5020)의 역과정을 수행할 수 있다. 즉, 비트 디인터리버 블록(11050)은 셀 투 비트 먹스 블록(11040)에서 출력된 비트 스트림을 원래의 순서대로 디인터리빙 할 수 있다.

FEC 디코더 블록(11060)은 도 5에서 설명한 FEC 인코더 블록(5010)의 역과정을 수행할 수 있다. 즉, FEC 디코더 블록(11060)은 LDPC 디코딩과 BCH 디코딩을 수행하여 전송 채널 상에서 발생된 에러를 정정할 수 있다.

제 2 블록(11100)은 입력된 데이터 파이프를 MISO 처리하기 위한 블록으로, 도 11에 도시된 바와 같이 제 1 블록(11000)과 동일하게 타임 디인터리버 블록, 셀 디인터리버 블록, 컨스텔레이션 디매퍼 블록, 셀 투 비트 먹스 블록, 비트 디인터리버 블록 및 FEC 디코더 블록을 포함할 수 있으나, MISO 디코딩 블록(11110)을 더 포함한다는 점에서 차이가 있다. 제 2 블록(11100)은 제 1 블록(11000)과 마찬가지로 타임 디인터리버부터 출력까지 동일한 역할의 과정을 수행하므로, 동일한 블록들에 대한 설명은 생략한다.

MISO 디코딩 블록(11110)은 도 5에서 설명한 MISO 프로세싱 블록(5110)의 역과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 STBC를 사용한 시스템인 경우, MISO 디코딩 블록(11110)은 알라모우티 디코딩 (Alamouti decoding)을 수행할 수 있다.

제 3 블록(11200)은 입력된 데이터 파이프를 MIMO 처리하기 위한 블록으로, 도 11에 도시된 바와 같이 제 2 블록(11100) 과 동일하게 타임 디인터리버 블록, 셀 디인터리버 블록, 컨스텔레이션 디매퍼 블록, 셀 투 비트 먹스 블록, 비트 디인터리버 블록 및 FEC 디코더 블록을 포함할 수 있으나, MIMO 디코딩 블록(11210)을 포함한다는 점에서 데이터 처리 과정의 차이가 있다. 제 3 블록(11200)에 포함된 타임 디인터리버, 셀 디인터리버, 컨스텔레이션 디매퍼, 셀 투 비트 먹스, 비트 디인터리버 블록들의 동작은 제 1 및 제 2 블록(11000, 11100)에 포함된 해당 블록들의 동작과 기능은 다를 수 있으나 기본적인 역할은 동일하다.

MIMO 디코딩 블록(11210)은 m개의 수신 안테나의 입력 신호에 대해서 셀 디인터리버의 출력 데이터를 입력으로 받고, 도 5에서 설명한 MIMO 프로세싱 블록(5220)의 역과정으로서 MIMO 디코딩을 수행할 수 있다. MIMO 디코딩 블록(11210)은 최적의 복호화 성능을 얻기 위해서 ML 디코딩 (Maximum likelihood decoding)을 수행하거나, 복잡도를 감소시킨 스피어 디코딩 (Sphere decoding)을 수행할 수 있다. 또는 MIMO 디코딩 블록(11210)은 MMSE 디텍션을 수행하거나 반복 디코딩 (iterative decoding)을 함께 결합 수행하여 향상된 디코딩 성능을 확보할 수 있다.

제 4 블록(11300)은 PLS-프리/포스트 정보를 처리하기 위한 블록으로, SISO 또는 MISO 디코딩을 수행할 수 있다. 제 4 블록(11300)은 도 5에서 설명한 제 4 블록(5300)의 역과정을 수행할 수 있다.

제 4 블록(11300)에 포함된 타임 디인터리버, 셀 디인터리버, 컨스텔레이션 디매퍼, 셀 투 비트 먹스, 비트 디인터리버 블록들의 기본적인 동작은 제 1 내지 제 3 블록(11000, 11100, 11200)에 포함된 해당 블록들의 동작과 기능은 다를 수 있으나 기본적인 역할은 동일하다.

제 4 블록(11300)에 포함된 FEC 디코더 (Shortened/Punctured FEC decoder)(11310)는 도 5에서 설명한 FEC 인코더 블록(5310)의 역과정을 수행할 수 있다. 즉, FEC 디코더(11310)은 PLS 데이터의 길이에 따라 쇼트닝/펑쳐링 (shortening/puncturing)되어 수신된 데이터에 대해서 디쇼트닝/디펑쳐링(de-shortening/de-puncturing)을 수행한 후에 FEC 디코딩을 수행할 수 있다. 이 경우, 데이터 파이프에 사용된 FEC 디코더를 동일하게 PLS 데이터에도 사용할 수 있으므로, PLS 데이터만을 위한 별도의 FEC 디코더 하드웨어가 필요하지 않으므로 시스템 설계가 용이하고 효율적인 코딩이 가능하다는 장점이 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈은 각 경로 별로 처리된 데이터 파이프 및 PLS 정보를 아웃풋 프로세서로 출력할 수 있다.

도 12 및 도 13은 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.

도 12는 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다. 도 12에 도시된 아웃풋 프로세서는 도 8에서 설명한 아웃풋 프로세서의 일 실시예에 해당한다. 도 12에 도시된 아웃풋 프로세서는 디매핑 앤 디코딩 모듈로부터 출력된 싱글 데이터 파이프를 수신하여 싱글 아웃풋 스트림을 출력하기 위한 것으로, 도 2에서 설명한 인풋 포맷팅 모듈의 역동작을 수행할 수 있다.

도 12에 도시된 아웃풋 프로세서는 BB 디스크램블러 (descrambler) 블록(12000), 패딩 제거 (Padding removal) 블록(12100), CRC-8 디코더 (CRC-8 decoder) 블록(12200) 및 BB 프레임 프로세서 (BB frame processor) 블록(12300)을 포함할 수 있다.

BB 디스크램블러 블록(12000)은 입력된 비트 스트림에 대해서 방송 신호 송신 장치에서 사용한 것과 동일한 PRBS를 발생시켜서 비트 스트림과 XOR 연산을 하여 디스크램블링을 수행할 수 있다.

패딩 제거 블록(12100)은 방송 신호 송신 장치에서 필요에 따라 삽입된 패딩 비트들을 제거할 수 있다.

CRC-8 디코더 블록(12200)은 패딩 제거 블록(12100)으로부터 입력 받은 비트 스트림에 대해서 CRC 디코딩을 수행하여 블록 에러를 확인할 수 있다.

BB 프레임 프로세서 블록(12300)은 BB 프레임 헤더를 통해 전송된 정보를 디코딩하고 디코딩된 정보를 이용하여 MPEG-TS, IP 스트림(v4 or v6) 또는 GS를 복원할 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 13은 본 발명의 다른 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다. 도 13에 도시된 아웃풋 프로세서는 도 8에서 설명한 아웃풋 프로세서의 일 실시예에 해당한다. 또한 도 13에 도시된 아웃풋 프로세서는 디매핑 앤 디코딩 모듈로부터 출력된 멀티플 데이터 파이프들을 수신한다. 멀티플 데이터 파이프들에 대한 디코딩은 복수의 데이터 파이프들에 공통으로 적용될 수 있는 커먼 데이터 및 이와 연관된 데이터 파이프를 머징하여 디코딩하는 과정 또는 방송 신호 수신 장치가 여러 개의 서비스 혹은 서비스 컴포넌트 (계층 영상 서비스 (scalable video service)를 포함)를 동시에 디코딩하는 과정을 포함할 수 있다.

도 13에 도시된 아웃풋 프로세서는 도 12에서 설명한 아웃풋 프로세서의 경우와 마찬가지로 BB 디스크램블러 블록, 패딩 제거 블록, CRC-8 디코더 블록 및 BB 프레임 프로세서 블록을 포함할 수 있다. 각 블록들의 동작은 도 12에서 설명한 블록들의 동작과 다를 수 있으나 기본적인 역할은 동일하다.

도 13에 도시된 아웃풋 프로세서에 포함된 디-지터 버퍼 (De-jitter buffer) 블록(13000)은 멀티플 데이터 파이프 간의 동기화를 위해서 방송 신호 송신 장치에서 임의로 삽입된 딜레이를 복원된 TTO (time to output) 파라미터에 따라 보상할 수 있다.

널 패킷 삽입 (null packet insertion) 블록(13100)은 복원된 DNP (deleted null packet) 정보를 참고하여 스트림에서 제거된 널 패킷을 복원할 수 있으며, 커먼 데이터를 출력할 수 있다.

TS 클럭 재생성 (TS clock regeneration) 블록(13200)은 ISCR (input stream time reference) 정보를 기준으로 출력 패킷의 시간 동기를 복원할 수 있다.

TS 재결합 (TS recombining) 블록(13300)은 널 패킷 삽입 블록(13100)에서 출력된 커먼 데이터 및 이와 관련된 데이터 파이프들을 재결합(recombining)하여 원래의 MPEG-TS, IP 스트림 (v4 or v6) 혹은 GS로 복원할 수 있다. TTO, DNP, ISCR 정보는 BB 프레임 헤더를 통해 획득될 수 있다.

인-밴드 시그널링 디코더 (in-band signaling decoder) 블록(13400)은 데이터 파이프의 각 FEC 프레임 내 패딩 비트 필드 (padding bit field)를 통해서 전송되는 인-밴드 피지컬 레이어 시그널링 정보를 복원하여 출력할 수 있다.

도 13에 도시된 아웃풋 프로세서는 PLS-프리 경로와 PLS-포스트 경로에 따라 입력되는 PLS-프리 정보 및 PLS-포스트 정보를 각각 BB 디스크램블링을 하고 디스크램블링된 데이터에 대해 디코딩을 수행하여 원래의 PLS 데이터를 복원할 수 있다. 복원된 PLS 데이터는 방송 신호 수신 장치 내의 시스템 콘트롤러 (system controller)에 전달되며, 시스템 콘트롤러는 방송 신호 수신 장치의 싱크로나이제이션 앤 디모듈레이션 모듈, 프레임 파싱 모듈, 디매핑 앤 디코딩 모듈 및 아웃풋 프로세서 모듈에 필요한 파라미터를 공급할 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 14는 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.

도 14에 도시된 코딩 앤 모듈레이션 모듈은 도 1 및 5에서 설명한 코딩 앤 모듈레이션 모듈의 다른 실시예에 해당한다.

도 14에 도시된 코딩 앤 모듈레이션 모듈은 도 5에서 설명한 바와 같이, 각 데이터 파이프를 통해 전송하는 서비스나 서비스 컴포넌트 별로 QoS를 조절하기 위하여, 모듈은 SISO 방식을 위한 제 1 블록(14000), MISO 방식을 위한 제2 블록(14100), MIMO 방식을 위한 제 3 블록(14200) 및 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(14300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 14에 도시된 제 1 블록 내지 제 4 블록(14000 내지 14300)은 도 5에서 설명한 제 1 블록 내지 제 4 블록(5000 내지 5300)과 거의 동일한 블록들을 포함하고 있다.

하지만, 제 1 블록 내지 제 3 블록(14000 내지 14200)에 포함된 컨스텔레이션 매퍼 블록(14010)의 기능이 도 5의 제 1 블록 내지 제 3 블록(5000 내지 5200)에 포함된 컨스텔레이션 매퍼 블록(5040)의 기능과 다르다는 점, 제 1 블록 내지 제 4 블록(14000 내지 14300)의 셀 인터리버 및 타임 인터리버 사이에 로테이션 및 I/Q 인터리버 (rotation & I/Q interleaver) 블록(14020)이 포함되어 있다는 점 및 MIMO 방식을 위한 제 3 블록(14200)의 구성이 도 5에 도시된 MIMO 방식을 위한 제 3 블록(5200)의 구성이 다르다는 점에 있어서 차이가 있다. 이하에서는 도 14에 도시된 제 1 블록 내지 제 4 블록(14000 내지 14300)과 도 5에서 설명한 제 1 블록 내지 제 4 블록(5000 내지 5300) 사이의 차이점에 초점을 맞추어 설명한다.

도 14에 도시된 컨스텔레이션 매퍼 블록(14010)은 입력된 비트 워드를 콤플렉스 심볼로 매핑할 수 있다. 다만, 도 5에 도시된 컨스텔레이션 매퍼 블록(5040)과는 달리 컨스텔레이션 로테이션을 수행하지 않을 수 있다. 도 14에 도시된 컨스텔레이션 매퍼 블록(14010)은 상술한 바와 같이 제 1 블록 내지 제 3 블록(14000, 14100, 14200)에 공통적으로 적용될 수 있다.

로테이션 및 I/Q 인터리버 블록(14020)은 셀 인터리버에서 출력된 셀 인터리빙된 데이터의 각 콤플렉스 심볼의 인-페이즈와 Q-페이즈 컴포넌트들을 독립적으로 인터리빙하여 심볼 단위로 출력할 수 있다. 로테이션 및 I/Q 인터리버 블록(14020)의 입력 데이터 및 출력 심볼의 개수는 2개 이상이며 이는 설계자의 의도에 따라 변경 가능하다. 또한 로테이션 및 I/Q 인터리버 블록(14020)은 인-페이즈 성분에 대해서는 인터리빙을 수행하지 않을 수도 있다.

로테이션 및 I/Q 인터리버 블록(14020)은 상술한 바와 같이 제 1 블록 내지 제 4 블록(14000 내지 14300)에 공통적으로 적용될 수 있다. 이 경우, 로테이션 및 I/Q 인터리버 블록(14020)이 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(14300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.

MIMO 방식을 위한 제 3 블록(14200)은 도 14에 도시된 바와 같이, Q-블록 인터리버 (Q-block interleaver) 블록(14210) 및 콤플렉스 심볼 생성 (complex symbol generator) 블록(14220)을 포함할 수 있다.

Q-블록 인터리버 블록(14210)은 FEC 인코더로부터 입력 받은 FEC 인코딩이 수행된 FEC 블록의 패리티 파트에 대해 퍼뮤테이션 (permutation)을 수행할 수 있다. 이를 통해 LDPC H 매트릭스의 패리티 파트를 정보 파트 (information part)와 동일하게 사이클릭 구조 (cyclic structure)로 만들 수 있다. Q-블록 인터리버 블록(14210)은 LDPC H 매트릭스의 Q 크기를 갖는 출력 비트 블록들의 순서를 퍼뮤테이션 한 뒤, 행-열 블록 인터리빙 (row-column block interleaving)을 수행하여 최종 비트 스트림을 생성할 수 있다.

콤플렉스 심볼 생성 블록(14220)은 Q-블록 인터리버 블록(14210)에서 출력된 비트 스트림을 입력 받고, 콤플렉스 심볼로 매핑하여 출력할 수 있다. 이 경우, 콤플렉스 심볼 생성 블록(14220)은 적어도 두 개의 경로를 통해 심볼들을 출력할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 14에 도시된 바와 같이 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈은 각 경로 별로 처리된 데이터 파이프, PLS-프리 정보, PLS-포스트 정보를 프레임 스트럭쳐 모듈로 출력할 수 있다.

도 15는 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈을 나타낸 도면이다.

도 15에 도시된 디매핑 앤 디코딩 모듈은 도 11에서 설명한 디매핑 앤 디코딩 모듈의 다른 실시예에 해당한다. 또한 도 15에 도시된 디매핑 앤 디코딩 모듈은 도 14에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.

도 15에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈은 SISO 방식을 위한 제 1 블록(15000), MISO 방식을 위한 제 2 블록(15100), MIMO 방식을 위한 제 3 블록(15200) 및 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(15300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 15에 도시된 제 1 블록 내지 제 4 블록(15000 내지 15300)은 도 11에서 설명한 제 1 블록 내지 제 4 블록(11000 내지 11300)과 거의 동일한 블록들을 포함하고 있다.

하지만, 제 1 블록 내지 제 4 블록(15000 내지 15300)의 타임 디인터리버 및 셀 디인터리버 사이에 I/Q 디인터리버 및 디로테이션 (I/Q deinterleaver & derotation) 블록(15010)이 포함되어 있다는 점, 제 1 블록 내지 제 3 블록(15000 내지 15200)에 포함된 컨스텔레이션 디매퍼 블록(15020)의 기능이 도 11의 제 1 블록 내지 제 3 블록(11000 내지 11200)에 포함된 컨스텔레이션 디매퍼 블록(11030)의 기능과 다르다는 점 및 MIMO 방식을 위한 제 3 블록(15200)의 구성이 도 11에 도시된 MIMO 방식을 위한 제 3 블록(11200)의 구성이 다르다는 점에 있어서 차이가 있다. 이하에서는 도 15에 도시된 제 1 블록 내지 제 4 블록(15000 내지 15300)은 도 11에서 설명한 제 1 블록 내지 제 4 블록(11000 내지 11300) 사이의 차이점을 중심으로 설명한다.

I/Q 디인터리버 및 디로테이션 블록(15010)은 도 14에서 설명한 로테이션 및 I/Q 인터리버 블록(14020)의 역과정을 수행할 수 있다. 즉, I/Q 디인터리버 및 디로테이션 블록(15010)은 방송 신호 송신 장치에서 I/Q 인터리빙되어 전송된 I 및 Q 컴포넌트들에 대해 각각 디인터리빙을 수행할 수 있으며, 복원된 I/Q 컴포넌트들을 갖는 콤플렉스 심볼을 다시 디로테이션하여 출력할 수 있다.

I/Q 디인터리버 및 디로테이션 블록(15010)은 상술한 바와 같이 제 1 블록 내지 제 4 블록(15000 내지 15300)에 공통적으로 적용될 수 있다. 이 경우, I/Q 디인터리버 및 디로테이션 블록(15010)이 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(15300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.

컨스텔레이션 디매퍼 블록(15020)은 도 14에서 설명한 컨스텔레이션 매퍼 블록(14010)의 역과정을 수행할 수 있다. 즉, 컨스텔레이션 디매퍼 블록(15020)은 디로테이션을 수행하지 않고, 셀 디인터리빙된 데이터들에 대하여 디매핑을 수행할 수 있다.

MIMO 방식을 위한 제 3 블록(15200)은 도 15에 도시된 바와 같이, 콤플렉스 심볼 파싱 (complex symbol parsing) 블록(15210) 및 Q-블록 디인터리버 (Q-block deinterleaver) 블록(15220)을 포함할 수 있다.

콤플렉스 심볼 파싱 블록(15210)은 도 14에서 설명한 콤플렉스 심볼 생성 블록(14220)의 역과정을 수행할 수 있다. 즉, 콤플렉스 심볼 파싱 블록(15210)은 콤플렉스 데이터 심볼을 파싱하고, 비트 데이터로 디매핑하여 출력할 수 있다. 이 경우, 콤플렉스 심볼 파싱 블록(15210)은 적어도 두 개의 경로를 통해 콤플렉스 데이터 심볼들을 입력 받을 수 있다.

Q-블록 디인터리버 블록(15220)은 도 14에서 설명한 Q-블록 디인터리버 블록(14210)의 역과정을 수행할 수 있다. 즉, Q-블록 디인터리버 블록(15220)은 행-열 디인터리빙 (row-column deinterleaving)에 의해서 Q 사이즈 블록들을 복원한 뒤, 퍼뮤테이션된 각 블럭들의 순서를 원래의 순서대로 복원한 후, 패리티 디인터리빙을 통해서 패리티 비트들의 위치를 원래대로 복원하여 출력할 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 15에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈은 각 경로 별로 처리된 데이터 파이프 및 PLS 정보를 아웃풋 프로세서로 출력할 수 있다.

상술한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치 및 방법은 동일한 RF 채널 내에서 서로 다른 방송 송수신 시스템의 신호를 멀티플렉싱하여 전송할 수 있으며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 및 방법은 이에 대응하여 신호들을 처리할 수 있다. 따라서 플렉서블 (flexible)한 방송 송수신 시스템을 제공할 수 있다.

도 16은 본 발명의 다른 실시예에 따른 웨이브폼 제너레이션 모듈 및 싱크로나이제이션 앤 디모듈레이션 모듈을 도시한 도면이다.

도 16(a)는 다른 실시예에 따른 웨이브폼 제너레이션 모듈을 나타낸다. 다른 실시예에 따른 웨이브폼 제너레이션 모듈은 전술한 웨이브폼 제너레이션 모듈에 대응될 수 있다. 다른 실시예에 따른 웨이브폼 제너레이션 모듈은 새로운 리퍼런스 시그널 삽입 & PAPR 리덕션(reference signal insertion & PAPR reduction) 블록을 포함할 수 있다. 새로운 리퍼런스 시그널 삽입 & PAPR 리덕션 블록은 전술한 리퍼런스 시그널 삽입 & PAPR 리덕션 블록에 대응될 수 있다.

본 발명은 매 시그널 블록(signal block)마다 정해진 위치에 삽입되는 CP (continuous pilot) 패턴의 생성 방법을 제공한다. 또한, 본 발명은 적은 메모리 (ROM)를 이용하여 CP를 운영하는 방법을 제공한다. 본 발명에 따른 새로운 리퍼런스 시그널 삽입 & PAPR 리덕션 블록은, 본 발명이 제공하는 CP 패턴의 생성 및 운영 방법에 따라 동작할 수 있다.

도 16(b)는 다른 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈이다. 다른 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈은 전술한 싱크로나이제이션 앤 디모듈레이션 모듈에 대응될 수 있다. 다른 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈은 새로운 리퍼런스 시그널 디텍터(Reference signal detector)를 포함할 수 있다. 새로운 리퍼런스 시그널 디텍터는 전술한 리퍼런스 시그널 디텍터에 대응될 수 있다.

본 발명에 따른 새로운 리퍼런스 시그널 디텍터는, 본 발명이 제공하는 CP 생성 및 운영 방법에 따른 CP를 이용하여, 수신부의 동작을 수행할 수 있다. CP는 수신부의 동기화에 이용될 수 있다. 새로운 리퍼런스 시그널 디텍터는 수신된 리퍼런스 시그널을 검출하여, 수신기가 동기화를 수행하거나, 채널 추정을 수행하는 데 도움을 줄 수 있다. 여기서 동기화는, 코스 오토 프리퀀시 컨트롤(coarse auto frequency control(AFC)), 파인 AFC(fine AFC) 및/또는 CPE (common phase error correction)를 통하여 수행될 수 있다.

송신기에서, OFDM 심볼의 다양한 셀들은 레퍼런스 정보(reference information)을 통해 변조될 수 있다. 이 때 레퍼런스 정보는 파일럿(pilot)이라 불릴 수 있다. 파일럿에는 SP(scattered pilot), CP(continual pilot), 엣지 파일럿(edge pilot), FSS (Frame signaling symbol) 파일럿, FES(Frame edge symbol) 파일럿 등이 있을 수 있다. 각각의 파일럿들은, 파일럿 타입이나 패턴에 따라, 특정 부스티드 파워 레벨(boosted power level)에서 전송될 수 있다.

CP는 전술한 파일럿 중 하나일 수 있다. CP는 적은 양으로서 OFDM 심볼 내에 랜덤하게 분포되어 운영될 수 있다. 이 경우, CP의 위치 정보를 메모리에 저장하는 인덱스 테이블(index table) 방법이 효율적일 수 있다. 여기서 인덱스 테이블은 레퍼런스 인덱스 테이블, CP 셋(CP set), CP 그룹(CP group) 등으로 불릴 수 있다. CP 셋은 FFT 사이즈와 SP 패턴에 따라 결정될 수 있다.

CP들은 각 프레임에 삽입될 수 있다. 구체적으로, CP들은 각 프레임의 심볼들에 삽입될 수 있다. CP들은, CP 패턴을 가지고 삽입되는데, 삽입 과정은 인덱스 테이블에 따라 수행될 수 있다. 그러나 SP 패턴이 다양해지고, NOC (number of active carrier) 모드가 증가함에 따라, 인덱스 테이블의 크기가 증가되는 문제점이 있을 수 있다.

본 발명은 이러한 문제점을 해결하기 위하여, 상대적으로 적은 메모리를 이용하여 CP를 운영하는 방법을 제공한다. 본 발명은 패턴 반전(pattern reversal) 방법 및 포지션 멀티플렉싱(position multiplexing) 방법을 제공한다. 이 방법들에 따를 경우, 수신기에 요구되는 메모리 스토리지양이 감소할 수 있다.

CP 패턴의 디자인 컨셉은 다음과 같을 수 있다. 먼저, 각 OFDM 심볼 내의 NOA (number of active data carrier)를 일정하게 유지한다. 이 때, 일정하게 유지되는 NOA는 주어진 NOC (또는 FFT 모드) 및 SP 패턴에 따른 것일 수 있다.

CP 패턴을 NOC와 SP 패턴에 따라 변경시켜가며, 다음 두 가지 조건을 확인할 수 있다. 두 가지 조건이란, 시그널링 정보(signaling information)를 줄이는 것과, 타임 인터리버와 캐리어 매핑(carrier mapping) 간의 인터랙션(interaction)을 단순화시키는 것을 말할 수 있다.

이 후, SP-베어링 캐리어(SP-bearing carrier)와 논 SP-베어링 캐리어(non SP-bearing carrier)에 위치할 CP가 공평하게(fairly) 선택될 수 있다. 이 선택 과정은 주파수 셀렉티브 채널(frequency selective channel)을 위해 실행될 수 있다. 이 선택 과정은 CP가 스펙트럼에 걸쳐 러프하게 균등한 분포(roughly even distribution)를 가지고, 랜덤하게 분포하도록 수행될 수 있다. CP들의 위치들은 NOC가 증가함에 따라 같이 증가할 수 있다. 이는 CP들의 전체 오버헤드(overhead)를 보존하기 위함일 수 있다.

패턴 반전 방법에 대하여 간략히 설명한다. NOC 또는 SP 패턴에서 사용될 수 있는 CP 패턴은 인덱스 테이블에 기반하여 생성될 수 있다. 가장 작은 값을 가지는 NOC를 기준으로, CP의 위치 값을 인덱스 테이블화 할 수 있다. 이 인덱스 테이블을 레퍼런스 인덱스 테이블이라 할 수 있다. 이 때, CP의 위치 값은 랜덤하게 위치할 수 있다. 더 큰 값을 가지는 NOC에 대해서는, 인덱스 테이블의 분포 패턴을 반전시킴으로써 인덱스 테이블을 확장할 수 있다. 이 확장은 기존 기술에 따른 단순한 반복에 의한 것이 아닐 수 있다. 실시예에 따라 인덱스 테이블의 분포 패턴을 반전시키기 전에 사이클릭 쉬프팅(cyclic shifting)이 수행될 수도 있다. 패턴 반전 방법에 의하면, 적은 메모리로도 CP의 운영이 가능할 수 있다. 패턴 반전 방법은 NOC, SP 모드에 적용할 수 있다. 또한, 패턴 반전 방법에 의하면, 스펙트럼 상의 CP의 위치가 균등하면서 랜덤하게 분포될 수 있다. 패턴 반전 방법에 대한 자세한 내용은 후술한다.

포지션 멀티플렉싱 방법에 대하여 간략히 설명한다. 패턴 반전 방법과 마찬가지로, NOC 또는 SP 패턴에서 사용될 수 있는 CP 패턴은 인덱스 테이블에 기반하여 생성될 수 있다. 먼저, CP들을 랜덤하게 위치시키는 위치 값을 인덱스 테이블화 할 수 있다. 이 인덱스 테이블을 레퍼런스 인덱스 테이블이라 할 수 있다. 인덱스 테이블은 모든 NOC 모드들에 이용/적용이 가능할 수 있도록 충분히 크게 설계될 수 있다. 이 후, 임의의 NOC에 대하여, CP의 위치가 스펙트럼 상에서 균등하면서 랜덤하게 분포되도록, 인덱스 테이블이 다양한 방법으로 멀티플렉싱될 수 있다. 포지션 멀티플렉싱 방법에 대한 자세한 내용은 후술한다.

도 17은 본 발명의 일 실시예에 따른 SP가 담긴 CP(CP bearing SP) 및 SP가 담기지 않은 CP(CP not bearing SP)의 정의를 도시한 도면이다.

전술한 패턴 반전 방법과 포지션 멀티플렉싱 방법에 대한 기술에 앞서, 랜덤 CP 포지션 발생기(random CP position generator)에 대해 설명한다. 패턴 반전 방법과 포지션 멀티플렉싱 방법의 경우 랜덤 CP 포지션 발생기가 필요할 수 있다.

랜덤 CP 포지션 발생기에 있어, 몇 가지 가정(assumption)이 필요할 수 있다. 먼저, CP 위치들은 주어진 NOC에서, PN 제네레이터에 의하여 랜덤하게 선택된다고 가정할 수 있다. 즉, CP 위치들은 PRBS 발생기를 이용하여 랜덤하게 발생되어 레퍼런스 인덱스 테이블에 주어진다고 가정할 수 있다. 각 OFDM 심볼에서의 NOA는 일정하게 유지된다고 가정할 수 있다. 이는 SP가 담긴 CP(CP bearing SP) 및 SP 가 담기지 않은 CP(CP not bearing SP)를 적절하게 선택함으로써 이뤄질 수 있다.

도 17에서, 색칠한 부분이 없는 CP는 SP가 담기지 않은 CP를 도식화 한 것이고, 색칠한 부분을 가진 CP는 SP가 담긴 CP를 도식화 한 것이다.

도 18은 본 발명의 일 실시예에 따른 레퍼런스 인덱스 테이블을 도시한 도면이다.

도 18에 도시된 레퍼런스 인덱스 테이블은 전술한 가정들을 이용하여 생성된 레퍼런스 인덱스 테이블의 예시일 수 있다. 레퍼런스 인덱스 테이블은 8K FFT 모드 (NOC: 6817), SP 모드 (Dx:2, Dy:4)를 고려하였다. 도 18(a)에 나타낸 인덱스 테이블은 도 18(b)에 나타낸 그래프로 표현될 수 있다.

도 19는 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 레퍼런스 인덱스 테이블을 구성하는 개념을 도시한 도면이다.

포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #1을 설명한다.

레퍼런스 인덱스 테이블을 구성할 경우, 인덱스 테이블은 일정 크기의 서브 인덱스 테이블(sub index table)로 나뉘어질 수 있다. 각 서브 인덱스 테이블에 대해, 서로 다른 PN 발생기(또는 서로 다른 시드(seed))가 사용되어 CP 위치가 생성될 수 있다. 도 19는 8, 16, 32K FFT 모드를 고려한 경우에 있어서, 레퍼런스 인덱스 테이블을 도시한 것일 수 있다. 즉, 8K FFT 모드의 경우 하나의 서브 인덱스 테이블이 PN1에 의해 생성될 수 있다. 16K FFT 모드의 경우 두 개의 서브 인덱스 테이블이 각각 PN1, PN2에 의해 생성될 수 있다. 생성된 CP 위치들은 전술한 가정에 기반하여 생성된 것일 수 있다.

예를 들어, 16K FFT 모드를 지원시에는 PN1과 PN2 발생기를 통해 얻어지는 CP 위치 정보를 순차적으로 나열함으로써 전체적인 CP 위치를 분포시킬 수 있다. 또한, 32K FFT 모드를 지원시에는 PN3과 PN4 발생기를 통해 얻어지는 CP 위치 정보를 추가적으로 나열시킴으로써 전체적인 CP 위치를 분포시킬 수 있다.

이를 통해, CP를 스펙트럼 상에서 균등하고 랜덤하게 분포시킬 수 있게 된다. 또한, CP 위치 간에 코릴레이션 특성(correlation property)이 제공될 수 있다.

도 20은 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #1 에 있어서, 레퍼런스 인덱스 테이블의 생성 방법의 일 실시예를 도시한 도면이다.

본 실시예에서, Dx=3, Dy=4를 가지는 SP 패턴을 고려하여 CP 위치 정보를 발생시킬 수 있다. 또한 본 실시예는, 8K/16K/32K FFT 모드 (NOC: 1817/13633/27265)에서 실행될 수 있다.

CP 위치 값은 8K FFT 모드를 기본으로 하여 서브 인덱스 테이블에 저장될 수 있다. 16K FFT 모드 이상의 FFT 모드를 지원할 경우, 서브 인덱스 테이블들이 기본으로 저장된 서브 인덱스 테이블에 추가될 수 있다. 추가되는 서브 인덱스 테이블의 값들은 기본으로 저장된 서브 인덱스 테이블의 값에 소정의 값을 더하거나 기본적인 서브 인덱스 테이블을 쉬프팅함으로써 얻어질 수 있다.

서브 인덱스 테이블 PN1, PN2, PN3의 마지막에 주어지는 CP 위치 값은, 해당 서브 인덱스 테이블이 확장될 때 필요한 값을 의미할 수 있다. 즉, 마지막에 주어지는 CP 위치 값은, 멀티플렉싱을 위한 값일 수 있다. 마지막에 주어지는 CP 위치 값은, 본 도면에 타원으로 표시되어 있다.

마지막에 주어지는 CP 위치 값 v는 다음과 같이 나타낼 수 있다.

v 는

의 정수배(i)로 표현될 수 있다. 8K FFT 모드가 적용될 경우, 서브 인덱스 테이블 PN1의 마지막 위치 값은 적용되지 않을 수 있다. 16K FFT 모드가 적용될 경우, 서브 인덱스 테이블 PN1 의 마지막 위치 값은 적용되는 반면에, 서브 인덱스 테이블 PN2의 마지막 위치 값은 적용되지 않을 수 있다. 마찬가지로, 32K FFT 모드가 적용될 경우, 서브 인덱스 테이블 PN1, PN2, PN3 의 마지막 위치 값들이 모두 적용될 수 있다.

포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 전술한 멀티플렉싱 룰은 다음의 수학식과 같이 표현될 수 있다. 이는 주어진 레퍼런스 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 위치를 발생시키기 위한 수식일 수 있다.

수학식 2는 주어진 레퍼런스 인덱스 테이블에 기반하여, 각 FFT 모드에 사용될 CP 위치 값들을 생성하기 위한 수학식일 수 있다. 여기서,

는 각각 8K, 16K, 32K FFT 모드에 있어서의 CP 패턴을 의미한다.

는 각각의 서브 인덱스 테이블의 이름이다.

는 각각 PN1, PN2, PN3, PN4 서브 인덱스 테이블들의 사이즈를 의미한다.

는 각각, 추가된 CP 위치들을 균등하게 분포시키기 위한 쉬프팅 밸류(shifting value)들을 의미한다.

CP_8K(k) 및 CP_16K(k)에서, k값은 S_PN1-1, S_PN12-1까지로 한정되고 있다. 여기서 -1이 붙는 이유는, 전술한 바와 같이, 마지막에 주어지는 CP 위치 값 v는 제외되기 때문이다.

도 21은 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #2에 있어서, 레퍼런스 인덱스 테이블을 구성하는 개념의 일 실시예를 도시한 도면이다.

포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #2를 설명한다.

포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #2는 FFT 모드에 따른 CP 패턴을 지원하는 방식으로 수행될 수 있다. CP 패턴 생성 방법 #2는 PN1, PN2, PN3, PN4 등을 멀티플렉싱하여 각 FFT 모드에 맞는 CP를 지원하는 방식으로 수행될 수 있다. 여기서, PN1 ~ PN4는 서브 인덱스 테이블로서, 서로 다른 PN 생성기에 의해 생성된 CP 위치들로 구성될 수 있다. PN1 ~ PN4는 CP 위치 값들이 랜덤하며 균등하게 분포된 시퀀스(sequence)라고 가정할 수 있다. 레퍼런스 인덱스 테이블의 생성은, 전술한 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #1과 유사할 수 있으나, 구체적인 멀티플렉싱 방식은 다를 수 있다.

하나의 파일럿 덴시티 블록(pilot density block)은 N_blk로 표현될 수 있다. 동일한 대역폭 내에서, FFT 모드에 따라 할당된 N_blk 개수가 다를 수 있다. 즉, 8K FFT 모드의 경우, 1개, 16K FFT 모드의 경우, 2개, 32K FFT 모드의 경우, 4개의 N_blk가 할당되어 있을 수 있다. 각 FFT 모드에 따라, 할당된 영역에 PN1 ~ PN4 들이 멀티플렝싱되어, CP 패턴이 생성될 수 있다.

각 PN1 ~ PN4는 랜덤하고 균등한 CP 분포를 가지도록 생성될 수 있다. 따라서, 임의의 특정 채널에 의한 영향이 완화될 수 있다. 특히 PN1의 경우, 해당하는 CP 위치 값들이 8K, 16K, 32K의 피지컬 스펙트럼(physical spectrum)에서 동일한 포지션에 위치하도록 설계될 수 있다. 이 경우, 간단한 PN1을 이용하여 동기를 위한 수신 알고리즘을 구현할 수 있다.

또한, PN1 ~ PN4는 상호 크로스 코릴레이션(cross correlation) 특성 및 오토 코릴레이션(auto correlation) 특성이 우수하도록 설계되었을 수 있다.

16K FFT 모드에서 CP 위치가 추가적으로 결정되는 PN2의 경우, 8K FFT 모드에서 정해진 PN1의 위치에 대해서, 오토 코릴레이션 특성 및 균등 분포 특성이 우수하도록 CP 위치가 결정될 수 있다. 마찬가지로 32K FFT 모드에서 CP 위치가 추가적으로 결정되는 PN3, PN4의 경우, 16K FFT 모드에서 정해진 PN1, PN2의 위치를 기반으로 오토 코릴레이션 특성 및 균등 분포 특성이 최적화되도록 CP 위치가 결정될 수 있다.

스펙트럼의 양쪽 엣지(edge)의 일정 부분은 CP가 배치되지 않을 수 있다. 따라서, ICFO (integral frequency offset)가 발생하였을 때, CP의 일부분이 소실되는 것을 완화시킬 수 있다.

도 22는 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #2에 있어서, 레퍼런스 인덱스 테이블의 생성 방법을 도시한 도면이다.

8K FFT 모드의 경우 PN1, 16K FFT 모드의 경우 PN1 및 PN2, 32K FFT 모드의 경우 PN1, PN2, PN3, PN4가 생성될 수 있다. 이 생성 과정은 정해진 멀티플렉싱 룰에 의해 수행될 수 있다.

도 22는 8K FFT 모드를 기준으로 하였을 때, 하나의 파일럿 덴시티 블록(N_blk)으로 표현될 수 있는 영역에 16K FFT 모드의 경우 2개, 32K FFT 모드의 경우 4개의 파일럿 덴시티 블록(N_blk)들이 포함될 수 있음이 도시되어 있다. 각 FFT 모드에 따라 생성된 PN들이 멀티플렉싱되어 CP 패턴이 생성될 수 있다.

8K FFT 모드의 경우, PN1을 그대로 이용하여 CP 패턴을 생성할 수 있다. 즉, PN1이 8K FFT 모드에 있어서의 CP 패턴일 수 있다.

16K FFT 모드의 경우, 1번째 파일럿 덴시티 블록(1^st N_blk)에 PN1이, 2번째 파일럿 덴시티 블록(2^nd N_blk)에 PN2가 배치되어 CP 패턴이 생성될 수 있다.

32K FFT 모드의 경우, 1번째 파일럿 덴시티 블록(1^st N_blk)에 PN1이, 2번째 파일럿 덴시티 블록(2^nd N_blk)에 PN2가, 3번째 파일럿 덴시티 블록(3^rd N_blk)에 PN3이, 4번째 파일럿 덴시티 블록(4^th N_blk)에 PN4가 배치되어 CP 패턴이 생성될 수 있다. 본 실시예에서는 PN1 ~ PN4 가 순서대로 배치되어 있으나, PN2가 3번째 파일럿 덴시티 블록(3^rd N_blk)에 배치될 수도 있다. 이는 16K FFT 모드와 비교했을 때, 스펙트럼의 유사한 위치에 CP가 삽입되도록 하기 위함일 수 있다.

포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #2에 있어서, 전술한 멀티플렉싱 룰은 다음 수학식과 같이 표현될 수 있다. 다음의 수학식은 주어진 레퍼런스 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 위치를 발생시키기 위한 수식일 수 있다.

수학식 3은 주어진 레퍼런스 인덱스 테이블에 기반하여, 각 FFT 모드에 사용될 CP 위치 값들을 생성하기 위한 수학식일 수 있다. 여기서,

는 각각 8K, 16K, 32K FFT 모드에 있어서의 CP 패턴을 의미할 수 있다. PN1 ~ PN4 는 각 시퀀스들일 수 있다. 이 시퀀스들은 4개의 수도 랜덤 시퀀스(pseudo random sequences)일 수 있다. 또한, ceil(X)는 X의 CEIL 함수로서, X보다 크거나 같은 정수 중에서 최소값을 출력하는 함수일 수 있다. mod(X,N)은 모듈로 함수로서, X를 N으로 나눈 나머지를 출력할 수 있다.

16K FFT 모드와 32K FFT 모드를 위하여, PN1 ~ PN4 시퀀스들은 각 FFT 모드에 따라 정해진 오프셋 위치에 멀티플렉싱될 수 있다. 상기 수학식에서 오프셋의 값은, 기본 N_blk의 정해진 정수 배의 값의 모듈로 연산 값으로 표현될 수 있다. 이 오프셋 값은 임의의 다른 값을 가질 수 있다.

도 23은 포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #3에 있어서, 레퍼런스 인덱스 테이블의 생성 방법의 일 실시예를 도시한 도면이다.

본 실시예에서, PN1 ~ PN4는 CP 위치 값들이 랜덤하며 균등하게 분포된 시퀀스라고 가정할 수 있다. 또한, 전술한 바와 같이, PN1 ~ PN4 는 8K, 16K, 32K에 대해 코릴레이션 및 균등 분포의 특성을 만족하도록 최적화 되었을 수 있다.

본 실시예는, 채널 추정을 위한 SP 패턴에 관한 것일 수 있다. 또한 본 실시예는 프리퀀시 디렉션(frequency direction)으로의 거리 Dx가 8, 타임 디렉션(time direction)으로의 거리 Dy가 2 인 경우에 관한 것일 수 있다. 본 실시예는 다른 패턴에 대해서도 적용 가능할 수 있다.

전술한 바와 같이, 8K FFT 모드의 경우 PN1, 16K FFT 모드의 경우 PN1 및 PN2, 32K FFT 모드의 경우 PN1, PN2, PN3, PN4가 생성될 수 있다. 이 생성 과정은 정해진 멀티플렉싱 룰에 의해 수행될 수 있다.

도 23에는 8K FFT 모드를 기준으로 하였을 때, 하나의 파일럿 덴시티 블록(N_blk)으로 표현될 수 있는 영역에 16K FFT 모드의 경우 2개, 32K FFT 모드의 경우 4개의 파일럿 덴시티 블록(N_blk)들이 포함될 수 있음이 도시되어 있다.

각 FFT 모드에 따라 생성된 PN들이 멀티플렉싱되어 CP 패턴이 생성될 수 있다. 각 FFT 모드에서, CP들은 SP와 겹치도록 위치되거나(SP bearing), SP와 겹치지 않도록 위치될 수 있다(non SP bearing). 본 실시예에서는, SP와 겹치거나 또는 겹치지 않는 위치에 CP가 위치되기 위한 멀티플렉싱 룰이 적용될 수 있다. 이는 주파수 영역에서 동일한 위치에 파일럿이 위치되도록 하기 위함일 수 있다.

SP 베어링의 경우, SP의 오프셋 패턴에 대해, CP 위치가 랜덤하고 균등하게 분포되도록 PN1 ~ PN4가 위치될 수 있다. 여기서, PN1 ~ PN4는 SP 베어링 셋(SP bearing set) 을 이루는 시퀀스들일 수 있다. PN1 ~ PN4는 FFT 모드 별로, 멀티플렉싱 룰에 따라 위치될 수 있다. 즉, 16K FFT 모드의 경우에, PN1에 추가되는 PN2는, PN1이 위치하는 SP의 오프셋 패턴을 제외한 나머지 위치에 위치될 수 있다. PN1이 위치하는 SP의 오프셋 패턴을 제외한 나머지 위치에 PN2이 위치되도록 PN2에 대한 위치 오프셋이 설정되거나, 관계식을 통해 정해진 패턴으로 PN2이 배치될 수 있다. 마찬가지로, 32K FFT 모드의 경우, PN3 및 PN4는 PN1 및 PN2 가 위치하는 SP 의 오프셋 패턴을 제외한 나머지 위치에 위치되도록 설정될 수 있다.

논 SP 베어링의 경우, PN1 ~ PN4가 관계식에 따라 위치될 수 있다. 여기서, PN1 ~ PN4는 논 SP 베어링 셋(non SP bearing set)을 이루는 시퀀스들일 수 있다.

포지션 멀티플렉싱 방법을 이용한 CP 패턴 생성 방법 #3에 있어서, 전술한 멀티플렉싱 룰은 다음 수학식과 같이 표현될 수 있다. 다음의 수학식은 주어진 레퍼런스 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 위치를 발생시키기 위한 수식일 수 있다.

상기 수학식은 주어진 레퍼런스 인덱스 테이블에 기반하여, 각 FFT 모드에 사용될 CP 위치 값들을 생성하기 위한 수학식일 수 있다. 여기서,

는 각각 8K, 16K, 32K FFT 모드에 있어서의 CP 패턴을 의미한다.

는 각각 8K, 16K, 32K FFT 모드에 있어서의 SP 베어링 CP 패턴을 의미한다.

는 각각 8K, 16K, 32K FFT 모드에 있어서의 논 SP 베어링 CP 패턴을 의미한다. PN1_sp, PN2_sp, PN3_sp, PN4_sp는 각각 SP 베어링 파일럿을 위한 시퀀스들을 나타낸다. 이 시퀀스들은 4개의 수도 랜덤 시퀀스일 수 있다. 이 시퀀스들은 SP 베어링 셋에 포함될 수 있다. PN1_nonsp, PN2_nonsp, PN3_nonsp, PN4_nonsp 는 각각 논 SP 베어링 파일럿을 위한 시퀀스들을 나타낸다. 이 시퀀스들은 4개의 수도 랜덤 시퀀스일 수 있다. 이 시퀀스들은 논 SP 베어링 셋에 포함될 수 있다.

는 CP 포지션 오프셋들을 나타낸다.

각각의 SP 베어링 CP 패턴은, 수학식 4에 나타낸 바와 같이,

를 이용하여 생성될 수 있다. 각각의 논 SP 베어링 CP 패턴은, 수학식 5에 나타낸 바와 같이,

을 이용하여 생성될 수 있다. 수학식 6에 나타낸 바와 같이, 각 FFT 모드의 CP 패턴은 SP 베어링 CP 패턴과 논 SP 베어링 CP 패턴으로 이루어질 수 있다. 즉, 논 SP 베어링 CP 인덱스 테이블에 SP 베어링 CP 인덱스 테이블이 추가되어 레퍼런스 인덱스 테이블이 생성될 수 있다. 결과적으로 논 SP 베어링 CP 인덱스 테이블 및 SP 베어링 CP 인덱스 테이블에 따라 CP 삽입이 수행될 수 있다. 여기서, 논 SP 베어링 CP 위치 값들은 커먼 CP 셋(common CP set)이라 불릴 수 있다. 또한, SP 베어링 CP 위치 값들은 추가 CP 셋(additional CP set)이라 불릴 수 있다.

각 CP 포지션 오프셋들은, 전술한 바와 같이, 멀티플렉싱을 위해 기 설정된 값일 수 있다. 각 CP 포지션 오프셋들은 FFT 모드에 관계없이 동일한 주파수에 할당되거나, 혹은 CP의 특성을 보정하는 데 이용될 수 있다.

도 24는 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 레퍼런스 인덱스 테이블을 구성하는 개념을 도시한 도면이다.

패턴 반전 방법을 이용한 CP 패턴 생성 방법 #1을 설명한다.

전술한 바와 같이, 레퍼런스 인덱스 테이블을 생성할 때, 테이블을 일정한 크기의 서브 인덱스 테이블로 나눌 수 있다. 이 서브 인덱스 테이블들은 각각 서로 다른 PN 발생기(또는 서로 다른 시드(seed))를 이용하여 생성된 CP 위치들을 포함할 수 있다.

패턴 반전 방법에서, 8K, 16K, 32K FFT 모드에서 필요한 2개의 서브 인덱스 테이블들은, 2개의 서로 다른 PN 발생기에 의해 생성될 수 있다. 그리고, 32K FFT 모드의 경우에 추가로 필요한 2개의 서브 인덱스 테이블들은, 기 생성된 2개의 서브 인덱스 테이블을 반전시켜 생성될 수 있다.

즉, 16K FFT 모드를 지원하는 경우, PN1 과 PN2에 의한 CP 위치들을 순차적으로 나열함으로써, CP 위치 분포를 얻을 수 있다. 그러나, 32K FFT 모드를 지원하는 경우에는, PN1 과 PN2에 의한 CP 위치들을 반전시킴으로써 CP 위치 분포를 얻을 수 있다.

이에 따라, 32K FFT 모드에서의 CP 인덱스 테이블은 16K FFT 모드에서의 CP 인덱스 테이블을 포함할 수 있다. 또한, 16K FFT 모드에서의 CP 인덱스 테이블은 8K FFT 모드에서의 CP 인덱스 테이블을 포함할 수 있다. 실시예에 따라, 32K FFT 모드에서의 CP 인덱스 테이블을 저장하고, 이로부터 8K, 16K FFT 모드에서의 CP 인덱스 테이블을 선택/추출하여 8K, 16K FFT 모드에서의 CP 인덱스 테이블이 생성될 수도 있다.

전술한 패턴 반전 방법에 따를 경우, CP의 위치가 스펙트럼 상에서 균등하고 랜덤하게 분포될 수 있다. 또한, 전술한 포지션 멀티플렉싱 방법과 비교했을 때, 필요한 레퍼런스 인덱스 테이블의 크기를 줄일 수 있다는 장점이 있다. 또한, 수신기에 요구되는 메모리 스토리지양이 감소할 수 있다.

도 25는 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 레퍼런스 인덱스 테이블의 생성 방법의 일 실시예를 도시한 도면이다.

본 실시예에서는, Dx=3, Dy=4를 가지는 SP 패턴을 고려하여 CP 위치 정보를 발생시킬 수 있다. 또한 본 실시예는, 8K/16K/32K FFT 모드 (NOC: 1817/13633/27265) 에서 실행될 수 있다.

CP 위치 값은 8K FFT 모드를 기본 모드로 하여 서브 인덱스 테이블에 저장될 수 있다. 16K FFT 모드 이상의 FFT 모드를 지원할 경우, 서브 인덱스 테이블들이 기본으로 저장된 서브 인덱스 테이블에 추가될 수 있다. 추가되는 서브 인덱스 테이블의 값들은, 기본으로 저장된 서브 인덱스 테이블에 소정의 값을 더하거나 기본적인 서브 인덱스 테이블을 쉬프팅함으로써 얻을 수 있다.

32K FFT 모드의 인덱스 테이블은 PN1, PN2의 서브 인덱스 테이블의 패턴을 반전시켜 얻은 서브 인덱스 테이블을 이용해 생성될 수 있다.

서브 인덱스 테이블 PN1, PN2의 마지막에 주어지는 CP 위치 값은, 해당 서브 인덱스 테이블이 확장될 때 필요한 값을 의미한다. 즉, 마지막에 주어지는 CP 위치 값은, 멀티플렉싱을 위한 값일 수 있다. 마지막에 주어지는 CP 위치 값은, 도 20에 타원으로 표시되어 있다.

서브 인덱스 테이블의 마지막에 주어지는 CP 위치 값 v는 다음과 같이 나타낼 수 있다.

v는

의 정수배(i)로 표현될 수 있다. 8K FFT 모드가 적용될 경우, 서브 인덱스 테이블 PN1의 마지막 위치 값은 적용되지 않을 수 있다. 16K FFT 모드가 적용될 경우, 서브 인덱스 테이블 PN1의 마지막 위치 값은 적용되는 반면에, 서브 인덱스 테이블 PN2의 마지막 위치 값은 적용되지 않을 수 있다.

32K FFT 모드를 위한 인덱스 테이블은, 16K FFT 모드를 위한 인덱스 테이블과 16K FFT 모드를 위한 인덱스 테이블을 반전시킨 인덱스 테이블을 이용하여 생성될 수 있다. 따라서 서브 인덱스 테이블 PN1의 마지막 위치 값은 두 번 사용될 수 있으며, 서브 인덱스 테이블 PN2의 마지막 위치 값은 한 번만 사용될 수 있다.

서브 인덱스 테이블의 확장에 있어, v에 의한 확장은 실시예에 따라 필요할 수도, 필요하지 않을 수도 있다. 즉, v 없이 확장/반전하는 실시예도 있을 수 있다.

패턴 반전 방법을 이용한 CP 패턴 생성 방법 #1에 있어서, 전술한 멀티플렉싱 룰은 다음 수학식과 같이 표현될 수 있다. 다음 수학식은 주어진 레퍼런스 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 위치를 발생시키기 위한 수식일 수 있다.

수학식 8에 따라, 각 FFT 모드에서의 CP 패턴이 생성될 수 있다. 여기서, 기호들은 전술한 바와 같을 수 있다.

(베타)는 8K FFT 모드의 NOA와 가장 근접한 정수를 의미한다. 즉, NOA가 6817 일 경우,

는 6816일 수 있다.

CP_8K(k), CP_16K(k), CP_32K(k)에서, k는 각각 S_PN1-1, S_PN12-1, S_PN121-1, S_PN1212-1로 제한되어 있을 수 있다. 여기서 -1이 붙는 이유는, 전술한 바와 같이, 마지막에 주어지는 CP 위치 값 v는 경우에 따라 제외될 수도 있기 때문이다. 수학식 8에서, 박스 내부의

는 패턴 반전을 나타낼 수 있다.

도 26은 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2에 있어서, 레퍼런스 인덱스 테이블을 구성하는 개념의 일 실시예를 도시한 도면이다.

패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2를 설명한다.

전술한 바와 같이, 레퍼런스 인덱스 테이블을 생성할 때, 테이블을 일정한 크기의 서브 인덱스 테이블로 나눌 수 있다. 이 서브 인덱스 테이블들은 각각 서로 다른 PN 발생기(또는 서로 다른 시드(seed))를 이용하여 생성된 CP 위치들을 포함할 수 있다.

8K, 16K, 32K FFT 모드에서 필요한 2개의 서브 인덱스 테이블들은, 2개의 서로 다른 PN 발생기에 의해 생성될 수 있다. 이는 전술한 바와 같을 수 있다. 32K FFT 모드의 경우, 추가로 필요한 2개의 서브 인덱스 테이블들은 기 생성된 2개의 서브 인덱스 테이블들을 반전하여 생성될 수 있다. 그러나, 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2의 경우, 기 생성된 2개의 서브 인덱스 테이블들을 단순히 반전시키는 것이 아니라, 패턴들을 사이클릭 쉬프트시킨 후 반전시켜 필요한 2개의 서브 인덱스 테이블을 생성할 수 있다. 실시예에 따라 반전시키는 동작이 먼저 수행된 후, 사이클릭 쉬프팅이 수행될 수 있다. 또한 실시예에 따라 사이클릭 쉬프팅이 아닌 단순한 쉬프팅이 수행될 수도 있다.

이에 따라, 32K FFT 모드에서의 CP 인덱스 테이블은 16K FFT 모드에서의 CP 인덱스 테이블을 포함할 수 있다. 또한, 16K FFT 모드에서의 CP 인덱스 테이블은 8K FFT 모드에서의 CP 인덱스 테이블을 포함할 수 있다. 실시예에 따라, 32K FFT 모드에서의 CP 인덱스 테이블을 저장하고, 이로부터 8K, 16K FFT 모드에서의 CP 인덱스 테이블을 선택/추출하여 8K, 16K FFT 모드에서의 CP 인덱스 테이블이 생성될 수도 있다.

전술한 바와 같이, 16K FFT 모드를 지원하는 경우, PN1 과 PN2에 의한 CP 위치 값들을 순차적으로 나열함으로써, CP 위치 분포를 얻을 수 있다. 그러나, 32K FFT 모드를 지원하는 경우에 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2에 의하면, PN1 과 PN2 에 의한 CP 위치 값들을 사이클릭 쉬프팅시킨 후, 반전시킴으로써 CP 위치 분포를 얻을 수 있다.

패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2에 따를 경우, CP의 위치가 스펙트럼 상에서 균등하고 랜덤하게 분포될 수 있다. 또한, 전술한 포지션 멀티플렉싱 방법과 비교했을 때, 필요한 레퍼런스 인덱스 테이블의 크기를 줄일 수 있다는 장점이 있다. 또한, 수신기에 요구되는 메모리 스토리지양이 감소할 수 있다.

패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2에 있어서, 전술한 멀티플렉싱 룰은 다음 수학식과 같이 표현될 수 있다. 다음 수학식은 주어진 레퍼런스 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 위치를 발생시키기 위한 수식일 수 있다.

수학식 9에 의해, 각 FFT 모드에서의 CP 패턴이 생성될 수 있다. 여기서, 기호들은 전술한 바와 같을 수 있다.

(베타)는 8K FFT 모드의 NOA와 가장 근접한 정수를 의미한다. 즉, NOA가 6817일 경우,

는 6816일 수 있다.

는 사이클릭 쉬프팅 값일 수 있다.

CP_8K(k), CP_16K(k), CP_32K(k)에서, k는 각각 S_PN1-1, S_PN12-1, S_PN121-1, S_PN1212-1로 제한되어 있을 수 있다. 여기서 -1이 붙는 이유는, 전술한 바와 같이, 마지막에 주어지는 CP 위치 값 v는 경우에 따라 제외될 수도 있기 때문이다. 수학식 9에서, 박스 내부의

는 패턴 반전 및 사이클릭 쉬프팅을 나타낼 수 있다.

전술한 CP 패턴 생성 방법 외에도 다른 방법에 의해 CP 패턴이 생성될 수 있다. 실시예에 따라, 특정 FFT 사이즈의 CP 셋(CP 패턴)은 다른 FFT 사이즈의 CP 셋을 기반으로 유기적, 종속적으로 생성될 수 있다. 이 때, CP 셋의 전부 혹은 일부가 생성 과정의 기반이 될 수 있다. 예를 들어, 16K FFT 모드에서의 CP 셋은, 32K FFT 모드에서의 CP 셋에서 CP 위치가 선별/추출되어 생성될 수 있다. 마찬가지로, 8K FFT 모드에서의 CP 셋은, 32K FFT 모드에서의 CP 셋에서 CP 위치가 선별/추출되어 생성될 수 있다.

다른 실시예에 따라, CP 셋은 SP 베어링 CP 위치들 및/또는 논 SP 베어링 CP 위치들을 포함할 수 있다. 논 SP 베어링 CP 위치들은 커먼 CP 셋(Common CP set)이라고 불릴 수 있다. SP 베어링 CP 위치들은 추가 CP 셋(Additional CP set)이라 불릴 수 있다. 즉, CP 셋은 커먼 CP 셋 및/또는 추가 CP 셋을 포함할 수 있다. CP 셋에 커먼 CP 셋만 포함하는 경우를 노말 CP 모드(normal CP mode)라 부를 수 있다. CP 셋에 커먼 CP 셋과 추가 CP 셋을 모두 포함하는 경우를 확장 CP 모드(extended CP mode) 라 부를 수 있다.

커먼 CP 셋은 FFT 사이즈에 따라 다른 값을 가질 수 있다. 실시예에 따라, 커먼 CP 셋은 전술한 패턴 반전 방법 및/또는 포지션 멀티플렉싱 방법에 의해 생성될 수 있다.

추가 CP 셋은 SISO 또는 MIMO 등의 전송 방식에 따라 달라질 수 있다. 더 강인함이 요구되는 상황에 있어서(예를 들어 모바일 수신), 또는 다른 이유에 의하여, 추가 CP 위치들이 추가 CP 셋에 의하여 CP 셋에 더 추가될 수 있다.

결과적으로, 이러한 CP 셋(레퍼런스 인덱스 테이블)에 따라 CP 삽입이 수행될 수 있다.

도 27은 본 발명의 일 실시예에 따른 방송 신호 송신 방법을 나타낸다.

송신 방법은 DP 데이터를 인코딩하는 단계, 적어도 하나의 신호 프레임을 생성하는 단계, 및/또는 OFDM 방식으로 데이터를 변조하여 방송 신호를 전송하는 단계를 포함한다.

DP 데이터를 인코딩하는 단계에서, 전술한 코딩 앤 모듈레이션 모듈이 각각의 데이터 경로에서 DP 데이터를 인코딩할 수 있다. DP는 PLP (physical layer pipe)라고 불릴 수도 있다. DP 데이터를 인코딩하는 단계는 LDPC 인코딩 단계, 비트 인터리빙 단계, 컨스텔레이션으로의 매핑 단계, MIMO 인코딩 단계, 및/또는 타임 인터리빙 단계를 포함할 수 있다.

LDPC 인코딩 단계는 전술한 LDPC 인코딩에 해당한다. LDPC 인코딩은 코드 레이트에 따라 DP 데이터에 대해 수행될 수 있다.

비트 인터리빙 단계는 전술한 비트 인터리버에 의한 비트 인터리빙에 해당한다. 비트 인터리빙은 LDPC 인코딩된 DP 데이터에 대해 수행될 수 있다.

컨스텔레이션으로의 매핑 단계는 전술한 컨스텔레이션 맵퍼에 의한 컨스텔레이션 매핑에 해당한다. 컨스텔레이션으로의 매핑은 비트 인터리빙된 DP 데이터에 대해 수행될 수 있다.

MIMO 인코딩 단계는 전술한 MIMO 인코더에 의한 MIMO 인코딩에 해당한다. MIMO 인코딩은 MIMO 매트릭스를 이용해서 수행할 수 있다. MIMO 매트릭스는 파워 불균형 조절을 위한 MIMO 계수를 가질 수 있다. MIMO 인코딩은 매핑된 DP 데이터에 대해 수행될 수 있다.

타임 인터리빙 단계는 전술한 타임 인터리버에 의한 타임 인터리빙에 해당한다. 타임 인터리빙은 MIMO 인코딩된 DP 데이터에 대해 수행될 수 있다.

적어도 하나의 신호 프레임을 생성하는 단계에서, 전술한 프레임 스트럭쳐 모듈은 인코딩된 DP 데이터를 배열 (또는 할당)함으로써 신호 프레임을 생성할 수 있다.

OFDM 방식으로 데이터를 변조하여 방송 신호를 전송하는 단계에서, 전술한 웨이브폼 제너레이션 모듈은 OFDM 방식으로 데이터를 변조하여 방송 신호를 전송할 수 있다.

본 실시예에서, 변조하는 단계는 생성된 신호 프레임에서 CP를 삽입하는 단계를 포함할 수 있다. CP를 삽입하는 단계는 CP 셋에 기초하여 실행될 수 있다. CP 셋은 전술한 바와 같이 CP의 위치에 관한 정보를 포함할 수 있다. CP 셋은 전술한 레퍼런스 인덱스 테이블에 해당한다. CP 셋은 FFT 사이즈에 기초하여 정의될 수 있다.

본 발명의 다른 실시예에 따른 방송 신호 송신 방법에서, CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함한다. 커먼 CP 셋 및 추가 CP 셋은 전술하였다. 추가의 CP 위치가 SISO 방식 및 MIMO 방식과 같은 인코딩 방식에 근거하여 추가될 수 있다. 또는 낮은 SNR (signal-to-noise ratio) 상황에서, 추가의 CP 위치는 높은 강인성을 확보하기 위해 추가될 수 있다.

본 발명의 다른 실시예에 따른 방송 신호 송신 방법에서, 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함한다. 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋을 포함할 수 있다. 즉, 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋에서 사용될 수 있는 CP 위치를 포함할 수 있다. 패턴 반전 방법에서, 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋을 이용하여 생성될 수 있다. 따라서 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋에도 포함될 수 있는 CP의 위치에 관한 정보를 포함할 수 있다. 다른 실시예에서, 16K FFT 모드의 CP 셋은 32K FFT 모드의 CP 셋에서 추출될 수 있다. 따라서 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋에도 포함될 수 있는 CP의 위치에 관한 정보를 가질 수 있다. 이 관계는 16K FFT 모드의 CP 셋과 8K FFT 모드의 CP 셋 사이에서 설정될 수 있다.

본 발명의 다른 실시예에 따른 방송 신호 송신 방법에서, 전술한 바와 같이, 커먼 CP 셋은 논 SP-베어링 CP의 위치에 관한 정보를 포함하고, 추가 CP 셋은 SP-베어링 CP의 위치에 관한 정보를 포함한다. 커먼 CP 셋은 논 SP-베어링 CP 위치를 포함할 수 있고, 추가 CP 셋은 SP-베어링 CP 위치를 포함할 수 있다.

본 발명의 다른 실시예에 따른 방송 신호 송신 방법에서, 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋은 제1 서브셋, 제2 서브셋, 제3 서브셋, 네 번쩨 서브셋을 포함한다. 제3 서브셋은 제1 서브셋을 인버트(invert) 및 쉬프팅하여 생성한다. 제4 서브셋은 제2 서브셋을 인버트 및 쉬프팅하여 생성한다. 첫 번째, 두 번째, 세 번째, 제4 서브셋은 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2에서 각 서브셋에 해당할 수 있다. 어떤 서브셋을 인버트 및 쉬프팅하여 다른 서브셋을 생성할 수 있다. 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2는 위에 잘 서술되어 있다.

전술한 단계는 설계에 따라 생략되거나 유사하거나 동일한 기능을 수행하는 단계에 의해 대체될 수 있다.

도 28은 본 발명의 일 실시예에 따른 방송 신호 수신 방법을 나타낸다.

수신 방법은 방송 신호를 수신하여 OFDM 방식에 의해 데이터를 복조하는 단계, 적어도 하나의 신호 프레임을 파싱하는 단계, 및/또는 DP 데이터를 디코딩하는 단계를 포함한다.

방송 신호를 수신하여 OFDM 방식에 의해 데이터를 복조하는 단계에서, 전술한 싱크로나이제이션 앤 디모듈레이션 모듈은 방송 신호를 수신하여 OFDM 방식에 의해 데이터를 복조한다.

적어도 하나의 신호 프레임을 파싱하는 단계에서, 전술한 프레임 파싱 모듈은 DP 데이터를 디매핑함으로써 신호 프레임을 파싱한다.

DP 데이터를 디코딩하는 단계에서, 전술한 디매핑 앤 디코딩 모듈은 DP 데이터를 디코딩한다. DP 데이터를 디코딩하는 단계는 타임 디인터리빙 단계, MIMO 디코딩 단계, 컨스텔레이션으로부터의 디매핑 단계, 비트 디인터리빙 단계, 및/또는 LDPC 디코딩 단계를 포함할 수 있다.

타임 디인터리빙 단계에서, 전술한 타임 디인터리버는 DP 데이터를 타임 디인터리빙할 수 있다.

MIMO 디코딩 단계에서, 전술한 MIMO 디코더는 DP 데이터를 MIMO 디코딩할 수 있다. MIMO 디코딩은 MIMO 계수를 포함하는 MIMO 매트릭스를 이용해서 수행할 수 있다. MIMO 계수는 파워 불균형을 조절하는 데 사용될 수 있다.

컨스텔레이션으로부터의 디매핑 단계에서, 전술한 컨스텔레이션 디매퍼는 디매핑을 수행할 수 있다. 디매핑은 DP 데이터에 수행될 수 있다.

비트 디인터리빙 단계에서, 전술한 비트 디인터리버는 비트 디인터리빙을 수행할 수 있다.

LDPC 디코딩 단계에서, 전술한 LDPC 디코더 (또는 FEC 디코더)는 LDPC 코드에 따라 DP 데이터를 디코딩할 수 있다.

본 실시예에서, 복조 단계는 신호 프레임에서 CP를 획득하는 단계를 포함한다. CP는 CP 셋에 기초하여 위치한다. CP 셋은 전술한 CP 셋 (또는 레퍼런스 인덱스 테이블)에 해당한다. CP 셋은 CP의 위치에 관한 정보를 포함할 수 있다. CP 셋은 CP의 위치를 포함할 수 있다. CP 셋은 FFT 사이즈에 기초하여 정의될 수 있다.

본 발명의 다른 실시예에 따른 방송 신호 수신 방법에서, CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함한다. 커먼 CP 셋 및 추가 CP 셋은 전술하였다. 추가의 CP 위치가 SISO 방식 및 MIMO 방식과 같은 인코딩 방식에 근거하여 추가될 수 있다. 또는 낮은 SNR 상황에서, 추가의 CP 위치는 높은 강인성을 확보하기 위해 추가될 수 있다.

본 발명의 다른 실시예에 따른 방송 신호 수신 방법에서, 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함한다. 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋을 포함할 수 있다. 즉, 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋에서 사용될 수 있는 CP 위치를 포함할 수 있다. 패턴 반전 방법에서, 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋을 이용하여 생성될 수 있다. 따라서 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋에도 포함될 수 있는 CP의 위치에 관한 정보를 포함할 수 있다. 다른 실시예에서, 16K FFT 모드의 CP 셋은 32K FFT 모드의 CP 셋에서 추출될 수 있다. 따라서 32K FFT 모드의 CP 셋은 16K FFT 모드의 CP 셋에도 포함될 수 있는 CP의 위치에 관한 정보를 가질 수 있다. 이 관계는 16K FFT 모드의 CP 셋과 8K FFT 모드의 CP 셋 사이에서 설정될 수 있다.

본 발명의 다른 실시예에 따른 방송 신호 수신 방법에서, 전술한 바와 같이, 커먼 CP 셋은 논 SP-베어링 CP의 위치에 관한 정보를 포함하고, 추가 CP 셋은 SP-베어링 CP의 위치에 관한 정보를 포함한다. 커먼 CP 셋은 논 SP-베어링 CP 위치를 포함할 수 있고, 추가 CP 셋은 SP-베어링 CP 위치를 포함할 수 있다.

본 발명의 다른 실시예에 따른 방송 신호 수신 방법에서, 32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋은 제1 서브셋, 제2 서브셋, 제3 서브셋, 네 번쩨 서브셋을 포함한다. 제3 서브셋은 제1 서브셋을 인버트 및 쉬프팅하여 생성한다. 제4 서브셋은 제2 서브셋을 인버트 및 쉬프팅하여 생성한다. 첫 번째, 두 번째, 세 번째, 제4 서브셋은 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2에서 각 서브셋에 해당할 수 있다. 어떤 서브셋을 인버트 및 쉬프팅하여 다른 서브셋을 생성할 수 있다. 패턴 반전 방법을 이용한 CP 패턴 생성 방법 #2는 위에 잘 서술되어 있다.

전술한 단계는 설계에 따라 생략되거나 유사하거나 동일한 기능을 수행하는 단계에 의해 대체될 수 있다.

본 발명을 명확성을 위해 첨부된 각각의 도면을 참조하여 설명했으나, 첨부된 도면에 나타낸 실시예를 통합하여 새로운 실시예를 설계할 수 있다. 또한 위의 설명에 언급된 실시예를 실행하기 위한 프로그램이 기록된 컴퓨터로 판독할 수 있는 기록 매체가 당업자의 필요에 의해 설계된다면, 그것도 청구항 및 그 동등 범위에 속할 수 있다.

본 발명에 따른 장치 및 방법은 위의 설명에 언급된 실시예의 구성 및 방법에 의해 제한되지 않을 수 있다. 또한 위의 설명에 언급된 실시예는 다양한 변형을 가능하게 하기 위해 전체적으로 또는 부분적으로 다른 것과 선택적으로 결합하는 방식으로 구성될 수 있다.

또한, 본 발명에 따른 방법은 네트워크 장치에 제공된 프로세서가 판독 가능한 기록 매체에서 프로세서가 판독 가능한 코드로 실현할 수 있다. 프로세서가 판독 가능한 매체는 프로세서가 판독할 수 있는 데이터를 저장할 수 있는 모든 종류의 기록 장치를 포함할 수 있다. 프로세서가 판독 가능한 매체는 예를 들면 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등에서 하나를 포함할 수 있고, 또한 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한, 프로세서가 판독할 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 시스템에 따라 프로세서가 판독할 수 있는 코드가 저장되고 실행될 수 있다.

본 발명의 사상 및 범위에서 일탈하지 않는 한, 본 발명에서 다양한 변형 및 변경이 이루어질 수 있음은 당업자에게 이해될 것이다. 따라서 본 발명은 청구항 및 그 동등 범위 내에 있는 본 발명의 변형 및 변경을 포함하도록 의도된다.

본 명세서에 장치 발명과 방법 발명이 모두 언급되어 있으며, 장치 발명과 방법 발명 모두에 대한 서술이 서로에 상보적으로 적용될 수 있다.

발명을 실시하기 위한 구체적인 내용에 다양한 실시예가 서술되었다.

본 발명은 방송 및 통신 분야에 산업상 이용가능성이 있다.

Claims (20)

1. 코드 레이트에 따라 DP (data pipe) 데이터를 인코딩하는 단계;
   상기 인코딩된 DP 데이터를 배열하여 적어도 하나의 신호 프레임을 생성하는 단계;
   상기 생성된 적어도 하나의 신호 프레임에 CP (Continual Pilots)들을 삽입하는 단계;
   OFDM (orthogonal frequency division multiplexing) 방법에 의해 상기 생성된 신호 프레임에서 데이터를 변조하고, 상기 변조된 데이터를 갖는 방송 신호를 전송하는 단계를 포함하는 방송 신호 송신 방법에 있어서,
   상기 DP 데이터를 인코딩하는 단계는,
   상기 코드 레이트에 따라 상기 DP 데이터를 LDPC (lower density parity check) 인코딩하는 단계,
   상기 LDPC 인코딩된 DP 데이터를 비트 인터리빙하는 단계,
   상기 비트 인터리빙된 DP 데이터를 컨스텔레이션에 매핑하는 단계,
   상기 매핑된 DP 데이터를 MIMO (multiple-input multiple-output) 인코딩하는 단계, 및
   상기 MIMO 인코딩된 DP 데이터를 타임 인터리빙하는 단계를 포함하고,
   상기 삽입된 CP들은 32K FFT (Fast Fourier Transform) 사이즈에 대한 제 1 서브셋 및 제 2 서브셋을 포함하고,
   상기 제 2 서브셋 내의 CP의 위치는 상기 제 1 서브셋 내의 CP 위치를 리버싱 (reversing) 및 쉬프팅 (shifting) 오퍼레이션에 의해 획득되는, 방송 신호 송신 방법.
   
2. 제 1항에 있어서,
   상기 CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함하는 것을 특징으로 하는, 방송 신호 송신 방법.
   
3. 제 2항에 있어서,
   32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함하는 것을 특징으로 하는, 방송 신호 송신 방법.
   
4. 제 2항에 있어서,
   상기 커먼 CP 셋은 논 SP 베어링 CP (non scattered pilot bearing CP)의 위치에 관한 정보를 포함하고,
   상기 추가 CP 셋은 SP 베어링 CP (SP bearing CP)의 위치에 관한 정보를 포함하는 것을 특징으로 하는, 방송 신호 송신 방법.
   
5. 삭제
6. 적어도 하나의 신호 프레임을 포함하는 방송 신호를 수신하고, OFDM 방법에 의해 상기 적어도 하나의 신호 프레임에서 데이터를 복조하는 단계;
   DP 데이터를 디매핑함으로써 상기 적어도 하나의 신호 프레임을 파싱하는 단계; 및
   상기 DP 데이터를 디코딩하는 단계를 포함하는 방송 신호 수신 방법에 있어서,
   상기 DP 데이터를 디코딩하는 단계는,
   상기 DP 데이터를 타임 디인터리빙하는 단계,
   상기 타임 디인터리빙된 DP 데이터를 MIMO 디코딩하는 단계,
   상기 MIMO 디코딩된 DP 데이터를 컨스텔레이션으로부터 디매핑하는 단계,
   상기 디매핑된 DP 데이터를 비트 디인터리빙하는 단계, 및
   상기 비트 디인터리빙된 DP 데이터를 LDPC 디코딩하는 단계를 포함하고,
   상기 데이터를 복조하는 단계는,
   상기 적어도 하나의 신호 프레임에서 CP (Continual Pilots)들을 획득하는 단계를 포함하고,
   상기 획득된 CP들은 32K FFT (Fast Fourier Transform) 사이즈에 대한 제 1 서브셋 및 제 2 서브셋을 포함하고,
   상기 제 2 서브셋 내의 CP의 위치는 상기 제 1 서브셋 내의 CP 위치를 리버싱 (reversing) 및 쉬프팅 (shifting) 오퍼레이션에 의해 획득되는, 방송 신호 수신 방법.
7. 제 6항에 있어서,
   상기 CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함하는 것을 특징으로 하는, 방송 신호 수신 방법.
   
8. 제 7항에 있어서,
   32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함하는 것을 특징으로 하는, 방송 신호 수신 방법.
   
9. 제 7항에 있어서,
   상기 커먼 CP 셋은 논 SP 베어링 CP의 위치에 관한 정보를 포함하고,
   상기 추가 CP 셋은 SP 베어링 CP의 위치에 관한 정보를 포함하는 것을 특징으로 하는, 방송 신호 수신 방법.
   
10. 삭제
11. 코드 레이트에 따라 DP 데이터를 인코딩하도록 구성된 인코딩 모듈;
    상기 인코딩된 DP 데이터를 배열하여 적어도 하나의 신호 프레임을 생성하도록 구성된 프레임 생성 모듈;
    상기 생성된 적어도 하나의 신호 프레임에 CP (Continual Pilots)들을 삽입하는 파일럿 삽입기;
    OFDM 방법에 의해 상기 생성된 신호 프레임에서 데이터를 변조하고, 상기 변조된 데이터를 갖는 방송 신호를 전송하도록 구성된 OFDM 모듈을 포함하는 방송 신호 송신 장치에 있어서,
    상기 인코딩 모듈은,
    상기 코드 레이트에 따라 상기 DP 데이터를 LDPC 인코딩하도록 구성된 LDPC 인코딩 모듈,
    상기 LDPC 인코딩된 DP 데이터를 비트 인터리빙하도록 구성된 비트 인터리빙 모듈,
    상기 비트 인터리빙된 DP 데이터를 컨스텔레이션에 매핑하도록 구성된 매핑 모듈,
    상기 매핑된 DP 데이터를 MIMO 인코딩하도록 구성된 MIMO 인코딩 모듈, 및
    상기 MIMO 인코딩된 DP 데이터를 타임 인터리빙하도록 구성된 타임 인터리빙 모듈을 포함하고,
    상기 삽입된 CP들은 32K FFT (Fast Fourier Transform) 사이즈에 대한 제 1 서브셋 및 제 2 서브셋을 포함하고,
    상기 제 2 서브셋 내의 CP의 위치는 상기 제 1 서브셋 내의 CP 위치를 리버싱 (reversing) 및 쉬프팅 (shifting) 오퍼레이션에 의해 획득되는, 방송 신호 송신 장치.
    
12. 제 11항에 있어서,
    상기 CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함하는 것을 특징으로 하는, 방송 신호 송신 장치.
    
13. 제 12항에 있어서,
    32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함하는 것을 특징으로 하는, 방송 신호 송신 장치.
    
14. 제 12항에 있어서,
    상기 커먼 CP 셋은 논 SP 베어링 CP의 위치에 관한 정보를 포함하고,
    상기 추가 CP 셋은 SP 베어링 CP의 위치에 관한 정보를 포함하는 것을 특징으로 하는, 방송 신호 송신 장치.
    
15. 삭제
16. 적어도 하나의 신호 프레임을 포함하는 방송 신호를 수신하고, OFDM 방법에 의해 상기 적어도 하나의 신호 프레임에서 데이터를 복조하도록 구성된 OFDM 모듈;
    DP 데이터를 디매핑함으로써 상기 적어도 하나의 신호 프레임을 파싱하도록 구성된 파싱 모듈; 및
    상기 DP 데이터를 디코딩하도록 구성된 디코딩 모듈을 포함하는 방송 신호 수신 장치에 있어서,
    상기 디코딩 모듈은,
    상기 DP 데이터를 타임 디인터리빙하도록 구성된 타임 디인터리빙 모듈,
    상기 타임 디인터리빙된 DP 데이터를 MIMO 디코딩하도록 구성된 MIMO 디코딩 모듈,
    상기 MIMO 디코딩된 DP 데이터를 컨스텔레이션으로부터 디매핑하도록 구성된 디매핑 모듈,
    상기 디매핑된 DP 데이터를 비트 디인터리빙하도록 구성된 비트 디인터리빙 모듈, 및
    상기 비트 디인터리빙된 DP 데이터를 LDPC 디코딩하도록 구성된 LDPC 디코딩 모듈을 포함하고,
    상기 OFDM 모듈은 상기 적어도 하나의 신호 프레임에서 CP (Continual Piliots)들을 획득하도록 더 구성되고,
    상기 획득된 CP들은 32K FFT (Fast Fourier Transform) 사이즈에 대한 제 1 서브셋 및 제 2 서브셋을 포함하고,
    상기 제 2 서브셋 내의 CP의 위치는 상기 제 1 서브셋 내의 CP 위치를 리버싱 (reversing) 및 쉬프팅 (shifting) 오퍼레이션에 의해 획득되는, 방송 신호 수신 장치.
    
17. 제 16항에 있어서,
    상기 CP 셋은 커먼 CP 셋과 추가 CP 셋을 포함하는 것을 특징으로 하는, 방송 신호 수신 장치.
    
18. 제 17항에 있어서,
    32K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보는 16K FFT 사이즈에 근거하여 정의된 커먼 CP 셋에서의 CP의 위치에 관한 정보를 포함하는 것을 특징으로 하는, 방송 신호 수신 장치.
    
19. 제 17항에 있어서,
    상기 커먼 CP 셋은 논 SP 베어링 CP의 위치에 관한 정보를 포함하고,
    상기 추가 CP 셋은 SP 베어링 CP의 위치에 관한 정보를 포함하는 것을 특징으로 하는, 방송 신호 수신 장치.
    
20. 삭제

Images