[go: up one dir, main page]

KR101800888B1 - 산화물 반도체를 포함한 박막 트랜지스터 기판 - Google Patents

산화물 반도체를 포함한 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR101800888B1
KR101800888B1 KR1020100138284A KR20100138284A KR101800888B1 KR 101800888 B1 KR101800888 B1 KR 101800888B1 KR 1020100138284 A KR1020100138284 A KR 1020100138284A KR 20100138284 A KR20100138284 A KR 20100138284A KR 101800888 B1 KR101800888 B1 KR 101800888B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
oxide
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100138284A
Other languages
English (en)
Other versions
KR20120076221A (ko
Inventor
임훈
김대환
최병국
이슬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100138284A priority Critical patent/KR101800888B1/ko
Priority to US13/333,720 priority patent/US8803144B2/en
Priority to CN201110461343.4A priority patent/CN102544028B/zh
Publication of KR20120076221A publication Critical patent/KR20120076221A/ko
Application granted granted Critical
Publication of KR101800888B1 publication Critical patent/KR101800888B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/07—Manufacture or treatment of devices having bodies comprising cuprous oxide [Cu2O] or cuprous iodide [CuI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 산화물 반도체를 포함하는 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다. 본 발명에 의한 산화물 반도체를 포함한 평판 표시장치용 박막 트랜지스터 기판은, 투명 기판; 상기 투명 기판 위에 형성되며, 산화물 반도체 물질을 포함하는 박막 트랜지스터 층; 상기 박막 트랜지스터 층 위에 전면 도포된 보호막; 상기 보호막에 형성된 콘택홀을 통해 상기 박막 트랜지스터와 연결되고, 상기 보호막 위에 형성된 화소 전극; 그리고 상기 화소 전극 위에 전면 도포된 제1 자외선 흡수층을 포함한다. 본 발명은 자외선을 흡수함으로써 산화물 반도체의 자외선에 대한 광열특성을 개선함과 동시에, 가시광선은 투과함으로써 평판 표시장치의 주요 특성인 투과도가 저하되지 않는 우수한 박막 트랜지스터 기판을 제공한다.

Description

산화물 반도체를 포함한 박막 트랜지스터 기판{Thin Film Transistor Substrate Including Oxide Semiconductor}
본 발명은 산화물 반도체를 포함하는 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다. 특히, 본 발명은 n형(n-type) 반도체 성질의 산화물 반도체를 포함하면서 자외선에 대한 안정성을 개선한 박막 트랜지스터 기판에 관한 것이다.
최근, 휴대폰(Mobile Phone), 개인용 휴대 정보 단말기(Personal Digital Assistant), 노트북 컴퓨터와 같은 휴대용 전자기기가 발전함에 따라 경박단소용의 표시장치뿐만 아니라, 고 화질의 대형 표시장치에 대한 요구가 증가함에 따라 평판표시장치(Flat Panel Display Device)가 널리 연구되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 및 전계발광장치 (Electroluminescence Device: EL) 등이 있다. 양산화 기술, 구동수단의 용이성, 고화질의 구현, 저전력의 구동 수단이라는 이유로 하여 박막 트랜지스터가 매트릭스 배열로 배치된 기판을 이용한 액정표시장치 혹은 유기전계발광표시장치 등이 각광을 받고 있다.
이와 같은 능동 매트릭스(Active Matric) 방식의 박막 트랜지스터 기판은 비정질실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor: a-Si TFT)를 스위칭 소자로 사용하여 화소를 구동하는 방식이다. 비정질 실리콘은 제조비용이 저렴하고 저온에서 제작이 가능하다는 점 때문에, 평판 표시장치용 박막 트랜지스터 기판의 스위칭 소자로 주로 사용하고 있다.
그러나, 비정질실리콘은 이동도(mobility)가 매우 작고 정전특성이 나쁘기 때문에, 대면적 고화질의 표시소자를 제작하는 경우 화질이 저하되는 문제가 있다. 이러한 문제를 해결하기 위해 다결정실리콘으로 박막 트랜지스터를 제작하는 방법이 제안되고 있다. 그러나, 다결정실리콘으로 이루어진 박막 트랜지스터는 제조비용이 고가이고 대면적으로 형성할 경우 특성을 균일하게 하는 것이 어려우며, 고온에서 공정이 이루어진다는 문제점이 있다. 더욱이, 비정질실리콘과 마찬가지로 다결정실리콘은 정전특성이 좋지 않다는 문제점도 가지고 있다.
이러한 문제를 해결하기 위해, 최근 산화물 반도체를 이용한 산화물 박막 트랜지스터가 제안되었다. 산화물 박막 트랜지스터는 제조공정이 저온에서 이루어질 뿐만 아니라 비정질실리콘이나 다결정실리콘에 비해 정전특성이 우수하기 때문에 평판 표시장치용 박막 트랜지스터 기판에 적용할 경우 저렴한 가격으로 균일한 특성의 스위칭 소자를 형성할 수 있다는 장점이 있다.
산화물 반도체로서 가장 가능성이 있는 물질로 아몰퍼스-산화인듐갈륨아연 (a-InGaZnO4: a-IGZO)이 있다. a-IGZO는 기존의 a-Si의 장비로 우수한 특성을 확보할 수 있어, 추가 장비 투자가 발생하지 않는다는 점이다. a-IGZO의 증착 방식으로는 여러 가지가 있을 수 있으나, 스퍼터(Sputter)를 이용하는 방식이 상용화에 가장 우수하다. 또한, 산화물 반도체를 포함하는 박막 트랜지스터의 구조로는 백 채널 에치(Back Channel Etch) 방식과 에치 스토퍼(Etch Stopper) 방식을 모두 고려할 수 있다. 특히, 에치 스토퍼 방식이 소자의 특성면에서 더 우수하다.
a-IGZO 산화물 반도체를 사용한 경우, BTS(Bias Temperature Stress) 특성 또는 광 특성에 대한 각각의 평가에서는 큰 문제가 발견되지 않는다. 그러나, 두 가지 평가 조건을 동시에 만족시키는 경우에는 안정성 특성에서 문제가 발견되었다. 특히, 광열특성(Photo Bias Temperature Stress)에서는 자외선 영역대의 광원에 대해 안정성이 심각하게 저하되는 문제가 있다. 이러한 문제는, 투명한 특성을 가지는 평판 표시장치에서 산화물 반도체를 스위칭 소자로 사용하는데 장애가 된다.
본 발명의 목적은 상기 종래 기술의 문제점을 극복하고자 고안된 것으로 산화물 반도체를 포함하는 자외선에 대한 광열특성이 우수한 평판 표시장치용 박막 트랜지스터 기판을 제공하는 데 있다. 본 발명의 다른 목적은, 광열특성이 우수하면서, 투명성을 유지하는 평판 표시장치용 박막 트랜지스터 기판을 제공하는데 있다.
본 발명에 의한 산화물 반도체를 포함한 평판 표시장치용 박막 트랜지스터 기판은, 투명 기판; 상기 투명 기판 위에 형성되며, 산화물 반도체 물질을 포함하는 박막 트랜지스터 층; 상기 박막 트랜지스터 층 위에 전면 도포된 보호막; 상기 보호막에 형성된 콘택홀을 통해 상기 박막 트랜지스터와 연결되고, 상기 보호막 위에 형성된 화소 전극; 그리고 상기 화소 전극 위에 전면 도포된 제1 자외선 흡수층을 포함한다.
상기 제1 자외선 흡수층은, 자외선은 흡수하되 가시광선은 투과하는 물질을 포함하는 것을 특징으로 한다.
상기 제1 자외선 흡수층은, 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 투명 기판과 상기 박막 트랜지스터 층 사이에 개재된 제2 자외선 흡수층을 더 포함하는 것을 특징으로 한다.
상기 제1 자외선 흡수층 및 상기 제2 자외선 흡수층은, 자외선은 흡수하되 가시광선은 투과하는 물질을 포함하는 것을 특징으로 한다.
상기 제1 자외선 흡수층 및 상기 제2 자외선 흡수층은, 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 산화물 반도체 물질은, 인듐갈륨아연산화물을 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터 층은, 상기 투명 기판 위에서 가로 방향으로 진행하는 게이트 배선; 상기 게이트 배선에서 분기하는 게이트 전극; 상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하며 상기 산화물 반도체 물질을 포함하는 채널층; 상기 게이트 절연막 위에서 세로 방향으로 진행하는 데이터 배선; 상기 데이터 배선에서 분기하고 상기 채널층의 일측 변과 접촉하는 소스 전극; 그리고 상기 소스 전극과 대향하며, 상기 채널층의 타측 변과 접촉하는 드레인 전극을 더 포함하는 것을 특징으로 한다.
상기 게이트 절연막은 자외선은 흡수하되, 가시 광선은 투과하는 물질을 포함하는 것을 특징으로 한다.
상기 게이트 절연막은, 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판은, 산화물 반도체의 상부와 하부에, 투명 특성을 유지하며, 자외선을 흡수하는 물질층을 포함한다. 따라서, 자외선을 흡수함으로써 산화물 반도체의 자외선에 대한 광열특성을 개선할 수 있다. 이와 동시에, 가시광선은 투과함으로써 평판 표시장치의 주요 특성인 투과도가 저하되지 않는 우수한 박막 트랜지스터 기판을 제공한다.
도 1은 본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 2는 본 발명의 제1 실시 예에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 3은 본 발명의 제2 실시 예에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 구조를 나타내는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 의한 바람직한 실시 예들을 설명한다. 도 1은 본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 구조를 나타내는 평면도이다.
본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은 액정 표시장치나 유기전계발광 표시장치에서 사용하는 기판이다. 평판 표시장치는, 박막 트랜지스터 기판과 대향하여 부착되는 칼라필터 기판을 더 구비한다. 본 발명에서는 박막 트랜지스터 기판의 구조에 관련된 것이므로, 화소를 구동하기 위한 박막 트랜지스터가 매트릭스 형상으로 배치된 박막 트랜지스터 기판을 중심으로 설명한다.
도 2는 본 발명의 제1 실시 예에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 구조를 나타내는 단면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 단면이다. 도 1 및 2를 참조하면, 본 발명의 제1 실시 예에 의한 박막 트랜지스터 기판은, 투명 기판(SUB) 위에 서로 직교하면서 배치된 다수 개의 게이트 배선(GL)과 다수 개의 데이터 배선(DL)들을 포함한다. 또한, 게이트 배선들(GL)과 데이터 배선들(DL)의 교차 구조로 인하여 이루어진 화소 영역 내에는 박막 트랜지스터(T)와 화소 전극(PXL)이 형성된다.
투명 기판(SUB) 전면 위에는 하부 자외선 흡수층(UV1)이 전면 도포된다. 하부 자외선 흡수층(UV1)은 자외선(Ultraviolet Light)을 흡수하는 성질을 갖는 물질을 포함한다. 특히, 자외선을 흡수하되, 가시광선은 모두 투과하여 가시광선에 대하여 투명 기판(SUB)과 동일한 정도의 투명도를 유지하는 것이 바람직하다. 이를 위해, 하부 자외선 흡수층(UV1)은 인듐(Indium: In), 주석(Tin: Sn), 갈륨(Galium: Ga), 및 아연(Zinc: Zn)를 포함하는 산화물인 것이 바람직하다. 예를 들어, 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 선택한 적어도 어느 하나를 포함하는 것이 바람직하다.
하부 외선 흡수층(UV1) 위에는 가로 방향으로 진행하는 다수 개의 게이트 배선(GL)이 세로 방향으로 일정 간격을 두고 배열된다. 게이트 배선(GL)에서 화소 영역 내부로 분기된 게이트 전극(G)이 형성된다. 도면으로 도시하지 않았으나, 게이트 배선(GL)의 일측 단부에는 게이트 패드가 더 형성될 수 있다.
게이트 전극(G)이 형성된 투명 기판(SUB) 위에 게이트 절연막(GI)을 전면 도포한다. 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하는 부분에는 반도체 물질로 형성한 채널층(A)을 포함한다. 채널층(A)은 산화물 반도체 물질을 포함하는 것이 바람직하다. 예를 들어, 아몰퍼스 인듐갈륨아연산화물을 포함할 수 있다.
채널층(A)이 형성된 투명 기판(SUB) 위에 게이트 배선(GL)과 교차하는 데이터 배선(DL)이 형성된다. 채널층(A)의 일측 변에는 데이터 배선(DL)에서 분기된 소스 전극(S)이 접촉한다. 채널층(A)의 타측 변에는 소스 전극(S)과 대향하는 드레인 전극(D)이 형성된다. 소스 전극(S)과 드레인 전극(D) 각각과 채널층(A) 사이에는 오믹 접촉층(n)이 개재되어 있다. 오믹 접촉층(n)은 소스 전극(S)과 드레인 전극(D) 사이의 간격에 해당하는 채널층(A) 위에는 형성되어서는 안된다. 이를 위해 오믹 접촉층(n)을 도포한 후, 식각 공정으로 제거하는데, 이 식각 공정에서 채널층(A)이 영향을 받지 않도록 하기 위해, 채널층(A)의 중앙부에는 에치 스토퍼(ES)가 더 형성될 수 있다. 소스 전극(S), 드레인 전극(D), 채널층(A) 및 게이트 전극(G)을 포함하는 박막 트랜지스터(T)가 완성된다.
소스 전극(S)과 드레인 전극(D)이 형성된 투명 기판(SUB) 위에는 보호막(PAS)이 전면 도포된다. 보호막(PAS)을 패턴하여 드레인 전극(D)의 일부를 노출하는 드레인 콘택홀(DH)이 형성된다. 드레인 콘택홀(DH)을 통해 드레인 전극(D)과 접촉하는 화소 전극(PXL)이 보호막(PAS) 위에 형성된다.
화소 전극(PXL) 및 박막 트랜지스터(T)가 형성된 투명 기판(SUB) 위에는 상부 자외선 흡수층(UV2)이 전면 도포된다. 상부 자외선 흡수층(UV2)은 하부 자외선 흡수층(UV1)과 마찬가지로 자외선(Ultraviolet Light)을 흡수하되, 가시광선은 모두 투과하여 가시광선에 대하여 투명 기판(SUB)과 동일한 정도의 투명도를 유지하는 것이 바람직하다. 즉, 상부 자외선 흡수층(UV2)은 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 선택한 적어도 어느 하나를 포함하는 것이 바람직하다.
이와 같이, 본 발명의 제1 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은 박막 트랜지스터(T)가 형성된 층의 위와 아래에 각각 하부 자외선 흡수층(UV1)과 상부 자외선 흡수층(UV2)이 형성되어 있다. 이로써, 박막 트랜지스터(T)를 구성하는 산화물 반도체물질을 포함하는 채널층(A)으로 유입되는 자외선을 모두 차단한다. 이로써, 산화물 반도체 물질의 광열 특성이 우수한 박막 트랜지스터 기판을 얻을 수 있다. 한편, 가시광선은 모두 통과함으로써 표시장치로서의 기능은 저하되지 않는다.
이하, 도 1 및 도 3을 참조하여, 본 발명에 의한 제2 실시 예를 설명한다. 도 3은 본 발명의 제2 실시 예에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 구조를 나타내는 단면도이다. 도 3은 도 1에서 절취선 I-I'로 자른 단면이다.
도 1 및 3을 참조하면, 본 발명의 제2 실시 예에 의한 박막 트랜지스터 기판은, 투명 기판(SUB) 위에 서로 직교하면서 배치된 다수 개의 게이트 배선(GL)과 다수 개의 데이터 배선(DL)들을 포함한다. 또한, 게이트 배선들(GL)과 데이터 배선들(DL)의 교차 구조로 인하여 이루어진 화소 영역 내에는 박막 트랜지스터(T)와 화소 전극(PXL)이 형성된다.
투명 기판(SUB) 전면 위에는 가로 방향으로 진행하는 다수 개의 게이트 배선(GL)이 세로 방향으로 일정 간격을 두고 배열된다. 게이트 배선(GL)에서 화소 영역 내부로 분기된 게이트 전극(G)이 형성된다. 도면으로 도시하지 않았으나, 게이트 배선(GL)의 일측 단부에는 게이트 패드가 더 형성될 수 있다.
게이트 전극(G)이 형성된 투명 기판(SUB) 위에 게이트 절연막(GI)을 전면 도포한다. 게이트 절연막(GI)은 자외선(Ultraviolet Light)을 흡수하는 성질을 갖는 물질을 포함하는 것이 바람직하다. 특히, 자외선을 흡수하되, 가시광선은 모두 투과하여 가시광선에 대하여 투명 기판(SUB)과 동일한 정도의 투명도를 유지하는 것이 바람직하다. 이를 위해, 하부 자외선 흡수층(UV1)은 인듐(Indium: In), 주석(Tin: Sn), 갈륨(Galium: Ga), 및 아연(Zinc: Zn)를 포함하는 산화물인 것이 바람직하다. 예를 들어, 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 선택한 적어도 어느 하나를 포함하는 것이 바람직하다.
게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하는 부분에는 반도체 물질로 형성한 채널층(A)을 포함한다. 채널층(A)은 산화물 반도체 물질을 포함하는 것이 바람직하다. 예를 들어, 아몰퍼스 인듐갈륨아연산화물을 포함할 수 있다.
채널층(A)이 형성된 투명 기판(SUB) 위에 게이트 배선(GL)과 교차하는 데이터 배선(DL)이 형성된다. 채널층(A)의 일측 변에는 데이터 배선(DL)에서 분기된 소스 전극(S)이 접촉한다. 채널층(A)의 타측변에는 소스 전극(S)과 대향하는 드레인 전극(D)이 형성된다. 소스 전극(S)과 드레인 전극(D) 각각과 채널층(A) 사이에는 오믹 접촉층(n)이 개재되어 있다. 오믹 접촉층(n)은 소스 전극(S)과 드레인 전극(D) 사이의 간격에 해당하는 채널층(A) 위에는 형성되어서는 안된다. 이를 위해 오믹 접촉층(n)을 도포한 후, 식각 공정으로 제거하는데, 이 식각 공정에서 채널층(A)이 영향을 받지 않도록 하기 위해, 채널층(A)의 중앙부에는 에치 스토퍼 (ES)가 더 형성될 수 있다. 소스 전극(S), 드레인 전극(D), 채널층(A) 및 게이트 전극(G)을 포함하는 박막 트랜지스터(T)가 완성된다.
소스 전극(S)과 드레인 전극(D)이 형성된 투명 기판(SUB) 위에는 보호막(PAS)이 전면 도포된다. 보호막(PAS)을 패턴하여 드레인 전극(D)의 일부를 노출하는 드레인 콘택홀(DH)이 형성된다. 드레인 콘택홀(DH)을 통해 드레인 전극(D)과 접촉하는 화소 전극(PXL)이 보호막(PAS) 위에 형성된다.
화소 전극(PXL) 및 박막 트랜지스터(T)가 형성된 투명 기판(SUB) 위에는 자외선 흡수층(UV)이 전면 도포된다. 자외선 흡수층(UV)은 게이트 절연막(GI)와 마찬가지로 자외선(Ultraviolet Light)을 흡수하되, 가시광선은 모두 투과하여 가시광선에 대하여 투명 기판(SUB)과 동일한 정도의 투명도를 유지하는 것이 바람직하다. 즉, 자외선 흡수층(UV)은 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 선택한 적어도 어느 하나를 포함하는 것이 바람직하다.
본 발명의 제2 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은 박막 트랜지스터(T)를 구성하는 게이트 절연막(GI)이 자외선 흡수물질을 포함하고, 박막 트랜지스터(T)의 위에는 자외선 흡수층(UV)이 형성되어 있다. 이로써, 박막 트랜지스터(T)를 구성하는 산화물 반도체물질을 포함하는 채널층(A)으로 유입되는 자외선을 모두 차단한다. 이로써, 산화물 반도체 물질의 광열 특성이 우수한 박막 트랜지스터 기판을 얻을 수 있다. 한편, 가시광선은 모두 통과함으로써 표시장치로서의 기능은 저하되지 않는다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.
T: 박막 트랜지스터 GL: 게이트 배선
DL: 데이터 배선 G: 게이트 전극
A: 반도체 채널층 n: 오믹 접촉층
S: 소스 전극 D: 드레인 전극
DH: 드레인 콘택홀 GI: 게이트 절연막
PAS: 보호막 PXL: 화소 전극
UV1: 하부 자외선 흡수층 UV2: 상부 자외선 흡수층
UV: 자외선 흡수층 ES: 에치 스토퍼

Claims (10)

  1. 투명 기판;
    상기 투명 기판 위에 도포되며, 자외선은 흡수하되 가시광선은 투과하며, 상기 가시광선에 대해 상기 투명 기판과 동일한 투명도를 갖는 하부 자외선 흡수층;
    상기 하부 자외선 흡수층 위에 배치되며,
    가로 방향으로 진행하는 게이트 배선 및 상기 게이트 배선에서 분기하는 게이트 전극;
    상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하며 산화물 반도체 물질을 포함하는 채널 층;
    상기 채널 층의 중앙부 위에 배치된 에치 스토퍼;
    상기 게이트 절연막 위에서 세로 방향으로 진행하는 데이터 배선;
    상기 데이터 배선에서 분기하고 상기 채널 층의 일측 변과 접촉하는 소스 전극;
    상기 소스 전극과 대향하며, 상기 채널 층의 타측 변과 접촉하는 드레인 전극; 및
    상기 소스 전극과 상기 채널 층의 일측 변 그리고 상기 드레인 전극과 상기 채널 층의 타측 변 사이에 개재된 오믹 접촉층을 포함하는 박막 트랜지스터 층;
    상기 박막 트랜지스터 층 위에 전면 도포된 보호막;
    상기 보호막에 형성된 콘택홀을 통해 상기 박막 트랜지스터와 연결되고, 상기 보호막 위에 형성된 화소 전극; 그리고
    상기 화소 전극 위에 전면 도포되며, 상기 자외선은 흡수하되 상기 가시광선은 투과하며, 상기 가시광선에 대해 상기 투명 기판과 동일한 투명도를 갖는 상부 자외선 흡수층을 포함하며,
    상기 하부 자외선 흡수층 및 상기 상부 자외선 흡수층은, 상기 채널 층의 광열 특성이 상기 자외선에 의해 열화되는 것을 방지하는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 하부 자외선 흡수층 및 상기 상부 자외선 흡수층은, 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제 1 항에 있어서,
    상기 산화물 반도체 물질은, 인듐갈륨아연산화물을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 게이트 절연막은 상기 자외선은 흡수하되, 상기 가시 광선은 투과하는 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  10. 제 9 항에 있어서,
    상기 게이트 절연막은, 산화인듐(Indium Oxide), 산화주석(Tin Oxide), 산화갈륨(Galium Oxide) 및 산화아연 (Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
KR1020100138284A 2010-12-29 2010-12-29 산화물 반도체를 포함한 박막 트랜지스터 기판 Expired - Fee Related KR101800888B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100138284A KR101800888B1 (ko) 2010-12-29 2010-12-29 산화물 반도체를 포함한 박막 트랜지스터 기판
US13/333,720 US8803144B2 (en) 2010-12-29 2011-12-21 Thin film transistor susbtrate including oxide semiconductor
CN201110461343.4A CN102544028B (zh) 2010-12-29 2011-12-28 包含氧化物半导体的薄膜晶体管基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100138284A KR101800888B1 (ko) 2010-12-29 2010-12-29 산화물 반도체를 포함한 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20120076221A KR20120076221A (ko) 2012-07-09
KR101800888B1 true KR101800888B1 (ko) 2017-11-24

Family

ID=46350506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100138284A Expired - Fee Related KR101800888B1 (ko) 2010-12-29 2010-12-29 산화물 반도체를 포함한 박막 트랜지스터 기판

Country Status (3)

Country Link
US (1) US8803144B2 (ko)
KR (1) KR101800888B1 (ko)
CN (1) CN102544028B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332478A (zh) * 2014-11-17 2015-02-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104952881A (zh) * 2015-05-06 2015-09-30 合肥京东方光电科技有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105182595B (zh) * 2015-08-28 2019-10-18 京东方科技集团股份有限公司 显示基板、显示装置及其制作方法
CN105093667A (zh) * 2015-09-25 2015-11-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN111584594B (zh) * 2020-05-25 2022-12-09 京东方科技集团股份有限公司 显示面板、显示装置及其制造方法
KR102516936B1 (ko) * 2021-06-11 2023-03-31 숭실대학교산학협력단 향상모드 동작이 가능한 전계 효과 트랜지스터 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212759A1 (en) * 2003-03-27 2004-10-28 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994157A (en) * 1998-01-22 1999-11-30 Ois Optical Imaging Systems, Inc. Method of making a large area imager with UV Blocking layer, and corresponding imager
JP2001111076A (ja) * 1999-10-08 2001-04-20 Tdk Corp コーティング体および太陽電池モジュール
WO2002016679A1 (en) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Polycrystalline semiconductor material and method of manufacture thereof
JP4558752B2 (ja) 2007-02-22 2010-10-06 三菱電機株式会社 液晶表示装置の製造方法
JP2009037809A (ja) * 2007-07-31 2009-02-19 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス装置およびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN101789443B (zh) 2010-03-08 2011-09-21 友达光电股份有限公司 像素结构及其制造方法以及电子装置的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212759A1 (en) * 2003-03-27 2004-10-28 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
CN102544028A (zh) 2012-07-04
KR20120076221A (ko) 2012-07-09
US20120168746A1 (en) 2012-07-05
US8803144B2 (en) 2014-08-12
CN102544028B (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
US8604477B2 (en) Pixel structure and manufacturing method thereof
JP7085352B2 (ja) 表示装置
KR101539354B1 (ko) 액정 표시 장치
US20140132903A1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
JP5638833B2 (ja) 画像表示装置及びその製造方法
KR102182482B1 (ko) 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판
KR101800888B1 (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판
US20170162708A1 (en) Tft substrates and the manufacturing methods thereof
KR20140066931A (ko) 액정표시장치 어레이 기판 및 그 제조방법
US8377760B2 (en) Thin film transistor
US9620609B2 (en) Thin film transistor display panel and method of manufacturing the same
CN105161523B (zh) 一种电极、薄膜晶体管、阵列基板及显示设备
US9470916B2 (en) Array substrate, method of manufacturing array substrate, and liquid crystal display
WO2015078037A1 (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板
KR20140091396A (ko) 액정표시장치의 어레이기판 및 이의 제조 방법
US8748892B2 (en) Thin film transistor and method for fabricating the same
KR20160128518A (ko) 표시장치 및 그 제조방법
KR20130071997A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
KR102314738B1 (ko) 표시장치 및 그 제조방법
KR102422555B1 (ko) 표시장치
WO2016161700A1 (zh) 一种薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T13-X000 Administrative time limit extension granted

St.27 status event code: U-3-3-T10-T13-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20211118

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20211118

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000