[go: up one dir, main page]

KR101874347B1 - Method for saving electric power comsumption in the network device and the network device using the same - Google Patents

Method for saving electric power comsumption in the network device and the network device using the same Download PDF

Info

Publication number
KR101874347B1
KR101874347B1 KR1020170166232A KR20170166232A KR101874347B1 KR 101874347 B1 KR101874347 B1 KR 101874347B1 KR 1020170166232 A KR1020170166232 A KR 1020170166232A KR 20170166232 A KR20170166232 A KR 20170166232A KR 101874347 B1 KR101874347 B1 KR 101874347B1
Authority
KR
South Korea
Prior art keywords
interface
data
power consumption
network device
planes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170166232A
Other languages
Korean (ko)
Inventor
이태구
김영락
임정수
Original Assignee
주식회사 파이오링크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파이오링크 filed Critical 주식회사 파이오링크
Priority to KR1020170166232A priority Critical patent/KR101874347B1/en
Application granted granted Critical
Publication of KR101874347B1 publication Critical patent/KR101874347B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Power Sources (AREA)

Abstract

본 발명은, 네트워크 시스템의 트래픽 로드 정보 및/또는 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 트래픽 로드 정보에 대응하도록 제1 Data Plane 및 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블/디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 제1 Data Plane를 제어하는 제1 Control Plane, 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블/디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 프로세서를 포함한다.(I) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch using traffic load information and / ii) a process of changing a second data plane interface between the application engine management processor and the PCI Express switch chip, and iii) a data plane of at least one of a first data plane and a second data plane to correspond to the traffic load information. (Iv) a first control plane for controlling the first and second data planes and a first data plane to correspond to a preset power consumption level, and a second control for controlling a second data plane And a process of enabling / disabling at least one plane among the planes. .

Description

네트워크 장치에서의 소비 전력 절감 방법 및 이를 이용한 네트워크 장치{METHOD FOR SAVING ELECTRIC POWER COMSUMPTION IN THE NETWORK DEVICE AND THE NETWORK DEVICE USING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a method of reducing power consumption in a network device, and a network device using the method. [0002]

본 발명은 네트워크 장치에 관한 것이며, 보다 상세하게는 네트워크 장치에 있어서, 상기 네트워크 시스템의 트래픽 로드 정보 및 상기 네트워크 시스템에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 모니터링부; 및 상기 트래픽 로드 정보 및/또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller)와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블/디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블/디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 프로세서를 포함하는 것을 특징으로 하는 네트워크 장치 및 이를 이용한 소비 전력 절감 방법에 관한 것이다. The present invention relates to a network device, and more particularly, to a network device, comprising: a monitoring unit for obtaining at least one of traffic load information of the network system and power consumption monitoring information used in the network system; (I) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch using the traffic load information and / or the power consumption monitoring information, (ii) A process of changing a second data plane interface between the management processor and the PCI Express switch chip, (iii) enabling at least one of the first data plane and the second data plane to correspond to the traffic load information And (iv) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and a second control plane for controlling the second data plane And a process of enabling / disabling control of at least one Plane among the Control Planes The network device comprising: the document and to a power consumption reduction method using the same.

본 특허는 중소벤처기업부에서 지원하는 2017년도 산학연협력 기술개발사업(No. C0504084)의 연구수행으로 인한 결과물임을 밝힌다.This patent is the result of research carried out by the Ministry of Science and Technology (No. C0504084) supported by the Ministry of Small and Medium-Sized Venture Business in 2017.

네트워크 기술의 발달 및 네트워크 시스템의 보급에 따라 ADC(Application Delivery Controller) 장치를 포함하는 다양한 네트워크 장치들이 널리 사용되고 있다. 이러한 다양한 네트워크 장치는 대부분 24시간 켜진 상태로 유지되어 사용되고 있다.Various network devices including an ADC (Application Delivery Controller) device are widely used according to the development of network technology and the spread of network system. Most of these various network devices are kept turned on for 24 hours.

이러한 특성으로 인하여 네트워크 장치에서 소비되는 전력의 양이 무시할 수 없게 되었다. 특히 네트워크 장치의 보급 수량 증가 및 상시 운용 특성에 따라 소비 전력 소모로 인한 전력 낭비는 무시할 수 없는 수준이다. 따라서 환경 오염 및 에너지 절약을 위해 네트워크 장치에서의 소비 전력 절감 방법이 절실히 요구되는 상황이다.These characteristics make it impossible to ignore the amount of power consumed by network devices. In particular, power consumption due to consumption of power consumption is not negligible depending on the increase in the number of network devices and the characteristics of continuous operation. Therefore, in order to save environmental pollution and energy, there is a desperate need for a power saving method in a network device.

한편, 기존의 네트워크 장치나 x86 CPU를 사용하는 장치에서 소비 전력 절감을 위해 많이 사용하는 방법은 CPU 클록을 변경하는 것이다.On the other hand, in a conventional network device or a device using an x86 CPU, a method that is often used to reduce power consumption is to change the CPU clock.

그러나 CPU 클록을 변경하는 것 외에 하드웨어 및 소프트웨어를 통한 다양한 소비 전력 절감 방법의 필요성이 대두되고 있다. However, in addition to changing the CPU clock, there is a need for various power saving methods through hardware and software.

본 발명은 상술한 문제점을 모두 해결하는 것을 목적으로 한다.The present invention aims at solving all of the above problems.

본 발명은 네트워크 장치에서 소비 전력을 절감할 수 있는 다양한 방법을 제공하는 것을 목적으로 한다. It is another object of the present invention to provide various methods for reducing power consumption in a network device.

또한 본 발명은 네트워크 장치의 하드웨어 및 소프트웨어 제어를 통해 뛰어난 소비 전력 절감 성능을 제시하는 방법을 제공하는 것을 목적으로 한다. It is another object of the present invention to provide a method of providing excellent power saving performance through hardware and software control of a network device.

상기한 바와 같은 본 발명의 목적을 달성하고, 후술하는 본 발명의 특징적인 효과를 실현하기 위한, 본 발명의 특징적인 구성은 하기와 같다.In order to accomplish the objects of the present invention as described above and achieve the characteristic effects of the present invention described below, the characteristic structure of the present invention is as follows.

본 발명의 일 실시예에 따르면, 네트워크 장치에서 소비 전력을 절감하는 방법은, (a) 상기 네트워크 장치가, 상기 네트워크 시스템의 트래픽 로드 정보 및 상기 네트워크 시스템에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및 (b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 및/또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블/디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블/디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;를 포함한다.According to an embodiment of the present invention, there is provided a method for reducing power consumption in a network device, comprising the steps of: (a) receiving, by the network device, at least one of traffic load information of the network system and power consumption monitoring information Acquiring information; And (b) using the traffic load information and / or the power consumption monitoring information to change (i) a first data plane interface between an Ethernet controller and an Ethernet switch, (Ii) a process of changing a second Data Plane interface between an application engine management processor and a PCI Express switch chip; (iii) a process of changing the first Data Plane and the second Data Plane (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and At least one of the second control planes controlling the data planes, and a process of enabling / disabling at least one plane of the second control planes It includes; performing a process.

일 실시예에서, 상기 (b) 단계의 (i) 프로세스는 상기 이더넷 컨트롤러와 상기 이더넷 스위치 사이의 RS와 PCS 간의 이더넷 인터페이스의 속도 또는 대역폭을 제1 대역폭의 표준 인터페이스와 제2 대역폭의 표준 인터페이스 사이에서 변경하며, 상기 제1 대역폭의 표준 인터페이스는 SFI, XFI, XAUI 중 적어도 하나를 포함하는 10Gigabit 이더넷 인터페이스이며, 상기 제2 대역폭의 표준 인터페이스는 SerDes, SGMII, GMII, RGMII중 적어도 하나를 포함하는 1Gigabit 이더넷 인터페이스 이다.In one embodiment, step (i) of the step (b) further comprises the step of transmitting the speed or bandwidth of the Ethernet interface between the RS and the PCS between the Ethernet controller and the Ethernet switch to the standard interface of the first bandwidth and the standard interface of the second bandwidth Wherein the standard interface of the first bandwidth is a 10Gigabit Ethernet interface including at least one of SFI, XFI and XAUI, and the standard interface of the second bandwidth is a 1Gigabit interface including at least one of SerDes, SGMII, GMII, Ethernet interface.

일 실시예에서, 상기 (b) 단계의 (ii) 프로세스는, 상기 제2 Data Plane의 PCI Express 인터페이스의 속도 또는 대역폭을 제3 대역폭의 표준 인터페이스와 제4 대역폭의 표준 인터페이스 사이에서 변경하며, 상기 제3 대역폭의 표준 인터페이스는, PCI Express Gen3.0를 포함하는 8Gigabit 인터페이스 이며, 상기 제4 대역폭의 표준 인터페이스PCI Express Gen1.0를 포함하는 2.5Gigabit 인터페이스이다.In one embodiment, the step (ii) of the step (b) changes the speed or bandwidth of the PCI Express interface of the second data plane between a standard interface of the third bandwidth and a standard interface of the fourth bandwidth, The standard interface of the third bandwidth is an 8 Gigabit interface including PCI Express Gen 3.0, and is a 2.5 Gigabit interface including the standard interface PCI Express Gen 1.0 of the fourth bandwidth.

일 실시예에서, 상기 (b) 단계의 (iii) 프로세스는, 사용이 불필요하다고 판단되는 상기 제1 및 제2 Data Plane 을 디스에이블 시킴으로써 상기 Data Plane 블록의 전원을 제어한다.In one embodiment, the process (iii) of the step (b) controls the power of the Data Plane block by disabling the first and second data planes that are determined to be unnecessary.

일 실시예에서, 상기 (b) 단계의 (iii) 프로세스는, PCI Express upstream port들 중 적어도 하나의 upstream port을 디스에이블 하거나, 또는 PCI Express downstream port들 중 적어도 하나의 downstream port을 디스에이블 하거나, 또는 상기 PCI Express upstream port 중 적어도 하나의 upstream port 및 상기 upstream port 에 대응하는 downstream port을 디스에이블 함으로써, 상기 Data Plane 블록의 전원을 제어한다.In one embodiment, the process (iii) of (b) may include disabling at least one upstream port of the PCI Express upstream ports, disabling at least one downstream port of the PCI Express downstream ports, Or the PCI Express upstream port and the downstream port corresponding to the upstream port, thereby controlling the power of the Data Plane block.

일 실시예에서, 상기 (a) 단계의 트래픽 로드 정보에 기초하여 상기 트래픽의 대역폭이 소정의 임계치 이하일 경우에는, 상기 (b) 단계의 (i) 프로세스는, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 PCI Express 1 lane를 포함하는 상기 제1 Control Plane을 통해 상기 이더넷 스위치의 컨트롤 레지스터를 설정함으로써, 상기 제1 Data Plane의 이더넷 Interface를 제1 대역폭의 표준 인터페이스와 제2 대역폭의 표준 인터페이스 사이에서 변경하도록 제어하며, 상기 (b) 단계의 (ii) 프로세스는, AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 통합(integrated) 된 PCI Express Root Complex Port 와 PCI Express 인터페이스를 통해 상기 PCI Express 스위치 칩의 PCI Express Speed 컨트롤 레지스터를 설정함으로써, 상기 제2 Data Plane의 PCI Express 인터페이스의 속도 또는 대역폭을 제3 대역폭의 표준 인터페이스와 제4 대역폭의 표준 인터페이스 사이에서 변경하도록 제어하고, 상기 (a) 단계의 트래픽 로드 정보에 기초하여 상기 트래픽의 대역폭이 소정의 임계치 이상일 경우에는, 상기 (b) 단계의 (i) 프로세스는, 상기 SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 상기 PCI Express 1 lane를 포함하는 상기 제1 Control Plane을 통해 상기 이더넷 스위치의 상기 컨트롤 레지스터를 설정함으로써, 상기 제1 Data Plane의 이더넷 Interface의 포트들 중 일부 포트는 제1 대역폭의 표준 인터페이스로 설정하고, 나머지 포트는 제2 대역폭의 표준 인터페이스로 설정하여, 소비 전력을 조절하고, 상기 (b) 단계의 (ii) 프로세스는, 상기 AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 상기 통합(integrated) 된 PCI Express Root Complex Port 와 상기 PCI Express 인터페이스를 통해 상기 PCI Express 스위치 칩의 상기 PCI Express Speed 컨트롤 레지스터를 설정함으로써, 상기 제2 Data Plane의 PCI Express 인터페이스의 포트들 중 일부 포트는 제3 대역폭의 표준 인터페이스로 설정하고, 나머지 포트는 제4 대역폭의 표준 인터페이스로 설정한다.In one embodiment, if the bandwidth of the traffic is below a predetermined threshold based on the traffic load information of step (a), the step (i) of the step (b) The Ethernet interface of the first data plane is changed between the standard interface of the first bandwidth and the standard interface of the second bandwidth by setting the control register of the Ethernet switch through the first control plane including the PCI Express 1 lane (Ii) of the step (b), the application engine management processor of the AEU (APPLICATION ENGINE UNIT) controls the PCI Express switch chip through the integrated PCI Express Root Complex Port and the PCI Express interface. By setting the PCI Express Speed control register, the speed or speed of the PCI Express interface of the second Data Plane (B) changing the bandwidth between the standard interface of the third bandwidth and the standard interface of the fourth bandwidth, and when the bandwidth of the traffic is equal to or greater than a predetermined threshold based on the traffic load information of the step (a) (I) of the step (i), the SFU (Embedded Switching Fabric Unit) sets the control register of the Ethernet switch through the first control plane including the PCI Express 1 lane, (Ii) the process of (b) is performed by setting a port of some of the ports of the Ethernet interface of the first interface to the standard interface of the first bandwidth and setting the remaining ports of the standard interface to the standard interface of the second bandwidth, , And the application engine management processor of the APU (APPLICATION ENGINE UNIT) transmits the integrated PCI Express Root Complex P and setting the PCI Express Speed control register of the PCI Express switch chip through the PCI Express interface so that some of the ports of the PCI Express interface of the second data plane are set as the standard interface of the third bandwidth, The remaining ports are set to the standard interface of the fourth bandwidth.

일 실시예에서, 상기 트래픽 로드 정보는, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서에서 이더넷 스위치 칩의 포트 당 패킷 RMON 통계 정보를 모니터링함으로써 취득되거나, AEU(Application Engine Unit)의 애플리케이션 엔진 매니지먼트 프로세서가 SFU(Switching Fabric Unit)에서 상기 AEU로 전송되는 L4/7 패킷을 모니터링함으로써 취득한다.In one embodiment, the traffic load information is obtained by monitoring packet RMON statistical information per port of an Ethernet switch chip in a Switching Fabric Unit (SFU) embedded management processor, or the application engine management processor of an AEU (Application Engine Unit) (L4 / 7) packet transmitted from the Switching Fabric Unit to the AEU.

일 실시예에서, 상기 소비 전력은 상기 PMBus 가 지원되는 SMPS(switching-mode power supply) 를 통해 또는 메인보드의 전류 센싱을 통해 모니터링된다.In one embodiment, the power consumption is monitored through a switching-mode power supply (SMPS) supported by the PMBus or through current sensing of the main board.

일 실시예에서, 상기 제1 Control Plane은, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 상기 이더넷 스위치의 컨트롤 레지스터를 설정하도록 관리하는 PCI Express 1 lane를 포함하는 관리 인터페이스이며, 상기 제2 Control Plane 은, AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 상기 PCI Express 스위치 칩의 PCI Express Speed 컨트롤 레지스터를 설정할 수 있는 PCI Express 인터페이스이다.In one embodiment, the first control plane is a management interface including a PCI Express 1 lane for managing a control register of the Ethernet switch to be set by a Switching Fabric Unit (SFU) embedded management processor, , And an application engine management processor of an application engineering unit (AEU) is a PCI Express interface for setting a PCI Express Speed control register of the PCI Express switch chip.

본 발명의 다른 특징에 따르면, 네트워크 장치는, 상기 네트워크 시스템의 트래픽 로드 정보 및 상기 네트워크 시스템에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 모니터링부; 및 상기 트래픽 로드 정보 및/또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블/디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블/디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 프로세서;를 포함한다.According to another aspect of the present invention, a network device includes: a monitoring unit for obtaining at least one of traffic load information of the network system and power consumption monitoring information used in the network system; (I) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch using the traffic load information and / or the power consumption monitoring information, (ii) A process of changing a second data plane interface between the management processor and the PCI Express switch chip, (iii) enabling at least one of the first data plane and the second data plane to correspond to the traffic load information And (iv) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and a second control plane for controlling the second data plane And a process of enabling / disabling control of at least one Plane among the Control Planes Including the Guide.

본 발명은 네트워크 장치의 소비 전력 절감을 위해서 네트워크 장비에서 모니터링된 소비 전력뿐만 아니라, 네트워크 트래픽 양을 기반으로 하여 좀 더 능동적으로 소비 전력을 절감할 수 있다.The present invention can reduce the power consumption more actively based on the amount of network traffic as well as the power consumption monitored by the network equipment in order to reduce the power consumption of the network device.

또한 본 발명은 네트워크 장비 내의 여러 데이터 인터페이스를 트래픽 로드에 맞도록 인터페이스의 종류를 바꾸거나 인터페이스의 여러 포트들 중 일부만을 가동하는 방법을 제공하여 소비 전력을 절감할 수 있다.Also, the present invention can reduce the power consumption by changing the type of the interface to fit the traffic load of various data interfaces in the network equipment or by providing only a part of the ports of the interface.

또한 본 발명은 소비 전력량에 따라 기 설정된 소비 전력 레벨에 대응하여 데이터 경로나 제어 경로 일부를 디스에이블시켜 소비 전력을 효율적으로 절감할 수 있다. Also, according to the present invention, a part of a data path or a control path is disabled corresponding to a predetermined power consumption level according to an amount of power consumption, so that power consumption can be efficiently reduced.

도 1은 본 발명에 따른 네트워크 장비의 내부 구성을 간략하게 도시한 도면이다.
도 2 및 도 3은 본 발명의 소비 전력 절감 방안에 따른 제어 방법을 간략하게 도시한 도면이다.
도 4는 본 발명의 소비 전력 레벨에 따른 제어 경로 및 데이터 경로를 제어하는 일 예를 나타낸다.1 is a schematic view illustrating an internal configuration of a network equipment according to the present invention.
FIG. 2 and FIG. 3 are views briefly showing a control method according to the power saving method of the present invention.
4 shows an example of controlling the control path and the data path according to the power consumption level of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명에 따른 네트워크 장비의 내부 구성을 간략하게 도시한 도면이다.1 is a schematic view illustrating an internal configuration of a network equipment according to the present invention.

도 1을 참조하면, 본 발명에 따른 네트워크 장치(100)는 전원 공급부(10), 애플리케이션 엔진 매니지먼트 프로세서(20), PCI Express 스위치 칩(30), 이더넷 컨트롤러(40) 및 이더넷 스위치(50)를 포함한다. 상기 네트워크 장치(100)는 ADC(Application Delivery Controller) 장치일 수 있다.Referring to FIG. 1, a network device 100 according to the present invention includes a power supply unit 10, an application engine management processor 20, a PCI Express switch chip 30, an Ethernet controller 40, and an Ethernet switch 50 . The network device 100 may be an ADC (Application Delivery Controller) device.

전원 공급부(10)는 PMBus가 지원되는 SMPS(A switching-mode power supply)일 수 있으며, 상기 PMBus는 애플리케이션 엔진 매니지먼트 프로세서(20)와 I2C Bus로 연결하여 소비전력을 모니터링하여 소비자에게 제공할 수 있다. 그러나 네트워크 장치(100)의 메인 보드에 전류 센싱 아날로그 디지털 컨버터 등의 하드웨어 장치로 직접 전력량을 모니터링할 수도 있다. The power supply unit 10 may be an SMPS (A switching-mode power supply) supported by the PMBus, and the PMBus may be connected to the application engine management processor 20 through an I2C bus to monitor power consumption and provide the monitored power to the consumer . However, it is also possible to monitor the amount of power directly on a main board of the network device 100 by a hardware device such as a current sensing analog digital converter.

애플리케이션 엔진 매니지먼트 프로세서(20)는 Intel CPU 등일 수 있으며, PCI Express 스위치 칩(30)과 제2 Data Plane(31) 인터페이스로 연결된다. 그리고 제2 Control Plane(32)들이 제2 Data Plane(31)을 각각 제어한다. 상기 제2 Data Plane(31) 인터페이스는 PCI Express 인터페이스나 PCI Express 포트가 이용될 수 있다.The application engine management processor 20 may be an Intel CPU or the like and is connected to the PCI Express switch chip 30 through a second data plane 31 interface. And the second control planes 32 control the second data planes 31, respectively. The second Data Plane (31) interface may be a PCI Express interface or a PCI Express port.

한편, PCI Express 스위치 칩(30)은 이더넷 컨트롤러(40)과 연결된다, 이더넷 컨트롤러(40)은 예를 들어 PHY 칩일 수 있다.Meanwhile, the PCI Express switch chip 30 is connected to the Ethernet controller 40. The Ethernet controller 40 may be, for example, a PHY chip.

이더넷 컨트롤러(40)은 이더넷 스위치(50)과 제1 Data Plane(51) 인터페이스로 연결된다. 그리고 제1 Control Plane(52)들이 제1 Data Plane(51)을 각각 제어한다. 한편 이더넷 스위치(50)은 MAC 칩일 수 있다.The Ethernet controller 40 is connected to the Ethernet switch 50 through a first data plane 51 interface. And the first control planes 52 control the first data planes 51, respectively. On the other hand, the Ethernet switch 50 may be a MAC chip.

한편, 제2 Control Plane(32)은 제2 Data Plane(31)과 동일 라인에 존재하고, 애플리케이션 엔진 매니지먼트 프로세서(20)와 PCI Express 칩(30) 사이에 연결된 매니지먼트 인터페이스(Management Interface)가 사용될 수 있다. 상기 매니지먼트 인터페이스의 예로 PCI Express가 사용될 수 있다.The second control plane 32 is on the same line as the second data plane 31 and a management interface connected between the application engine management processor 20 and the PCI Express chip 30 can be used have. PCI Express may be used as an example of the management interface.

또한, 제1 Control Plane(52)은 제1 Data Plane(51)과 동일 라인에 존재하지는 않으며, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서(미도시)와 이더넷 스위치(50) 사이에 연결된 매니지먼트 인터페이스가 사용될 수 있다. 상기 매니지먼트 인터페이스의 예로는 PCI Express x 1 lane이 사용될 수 있다.The first control plane 52 does not exist on the same line as the first data plane 51 and the management interface connected between the SFU (Embedded Switching Unit) embedded management processor (not shown) and the Ethernet switch 50 Can be used. An example of the management interface may be PCI Express x 1 lane.

본 발명에 따른 네트워크 장치(100)는 우선, 네트워크 시스템의 트래픽 로드 정보 및 상기 네트워크 시스템에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득한다.The network device 100 according to the present invention first obtains at least one of traffic load information of the network system and power consumption monitoring information used in the network system.

예를 들어, 상기 네트워크 시스템의 트래픽 로드 정보를 취득하는 방법으로는, SFU(Switching Fabric Unit) 임베디드 매지니먼트 프로세서에서 이더넷 스위치 칩의 포트 당 패킷 RMON 통계 정보를 모니터링함으로써 취득할 수 있으며, 다른 방법으로AEU(Application Engine Unit)의 애플리케이션 엔진 매니지먼트 프로세서가 SFU(Switching Fabric Unit)에서 상기 AEU로 전송되는 L4/7 패킷을 모니터링함으로써 취득할 수 있다.For example, the method of acquiring the traffic load information of the network system can be obtained by monitoring the packet RMON statistical information per port of the Ethernet switch chip in a Switching Fabric Unit (SFU) embedded management processor, By monitoring the L4 / 7 packet transmitted from the Switching Fabric Unit (SFU) to the AEU by the application engine management processor of the AEU (Application Engine Unit).

여기서, SFU(Switching Fabric Unit)는 L2/3 스위치 칩과 스위치 칩을 포함해서 베이스 보드를 매니지먼트하는 프로세서로 구성된 유닛을 의미하며, AEU(Application Engine Unit)는 SFU에서 AEU로 전송되는 L4/7 패킷을 처리하는 애플리케이션 엔진 유닛을 의미한다. 예를 들어, ADC 장치는 인텔 아키텍처 기반의 프로세서를 사용하며, 제2 Data Plane(31) 에서 L4/7 패킷을 모니터링 하게 된다.Here, SFU (Switching Fabric Unit) refers to a unit consisting of a processor that manages a baseboard, including an L2 / 3 switch chip and a switch chip, and an AEU (Application Engine Unit) is a L4 / 7 packet transmitted from an SFU to an AEU To an application engine unit. For example, the ADC device uses an Intel architecture-based processor and monitors the L4 / 7 packet in a second data plane (31).

또한, 네트워크 장치(100)의 소비 전력은 PMBus가 지원되는 SMPS(switching-mode power supply) 즉, 전원 공급부(10)를 통해 모니터링된다. 또한, 네트워크 장치(100)의 메인 보드에 전류 센싱 아날로그 디지털 컨버터 등의 하드웨어 장치로 직접 전력량을 모니터링할 수도 있다. Also, the power consumption of the network device 100 is monitored through a switching-mode power supply (SMPS) supported by the PMBus, that is, the power supply unit 10. Also, the amount of power may be directly monitored on a main board of the network device 100 by a hardware device such as a current sensing analog digital converter.

네트워크 장치(100)에서 네트워크 시스템의 트래픽 로드 정보 및 소비 전력량 모니터링 정보를 취득하는 모니터링부는 SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서, AEU(Application Engine Unit)의 애플리케이션 엔진 매니지먼트 프로세서 및 SMPS로 구성될 수 있을 것이다.The monitoring unit for acquiring the traffic load information and the power consumption monitoring information of the network system in the network device 100 may be composed of a switching fabric unit (SFU) embedded management processor, an application engine management processor of an AEU (Application Engine Unit) will be.

한편, 네트워크 장치(100)는 상기 트래픽 로드 정보 및/또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane(51) 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane(31) 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane(51) 및 상기 제2 Data Plane(31)들 중 적어도 하나의 Data Plane을 인에이블/디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane(31) 및 상기 제1 Data Plane(51)를 제어하는 제1 Control Plane(52), 상기 제2 Data Plane(31)를 제어하는 제2 Control Plane(32) 들 중 적어도 하나의 Plane를 인에이블/디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행한다.The network device 100 may use the traffic load information and / or the power consumption monitoring information to (i) provide a first data plane interface 51 between the Ethernet controller and the Ethernet switch, (Ii) a process of changing a second Data Plane (31) interface between an application engine management processor and a PCI Express switch chip, (iii) a process of changing the first Data Plane 51 to correspond to the traffic load information, And the second data planes (31); and (iv) controlling the first and second data planes (31) and (31) so as to correspond to a predetermined power consumption level. The first control plane 52 controlling the first data planes 51 and the second control planes 32 controlling the second data planes 31 are enabled / Pro Or at least one of the processes.

이때, (i) 프로세스는 상기 이더넷 컨트롤러와 상기 이더넷 스위치 사이의 RS와 PCS 간의 이더넷 인터페이스의 속도 또는 대역폭을 제1 대역폭의 표준 인터페이스와 제2 대역폭의 표준 인터페이스 사이에서 변경하는 것이며, 이때, 상기 제1 대역폭의 표준 인터페이스는 SFI, XFI, XAUI 중 적어도 하나를 포함하는 10Gigabit 이더넷 인터페이스이며, 상기 제2 대역폭의 표준 인터페이스는 SerDes, SGMII, GMII, RGMII중 적어도 하나를 포함하는 1Gigabit 이더넷 인터페이스 일 수 있다. 상기 RS-PCS 인터페이스는 이더넷 컨트롤러(예를 들어, PHY 칩)와 상기 이더넷 스위치(예를 들어, MAC 칩) 사이의 내부 인터페이스이며, 1 Gigabit 이더넷(Ethernet) 인터페이스(ex. GMII), 10 Gigabit 이더넷(Ethernet) 인터페이스(ex. XGMII), 40 Gigabit 이더넷(Ethernet) 인터페이스(ex. XLGMII), 100 Gigabit 이더넷(Ethernet) 인터페이스(ex. CGMII) 등이 있다. In this case, (i) the process changes the speed or bandwidth of the Ethernet interface between the RS and the PCS between the Ethernet controller and the Ethernet switch between the standard interface of the first bandwidth and the standard interface of the second bandwidth, 1 bandwidth may be a 10 Gigabit Ethernet interface including at least one of SFI, XFI and XAUI, and the standard interface of the second bandwidth may be a 1 Gigabit Ethernet interface including at least one of SerDes, SGMII, GMII, and RGMII. The RS-PCS interface is an internal interface between an Ethernet controller (e.g., a PHY chip) and the Ethernet switch (e.g., a MAC chip), and includes a 1 Gigabit Ethernet interface (ex GMII), a 10 Gigabit Ethernet (Ethernet) interface (eg XGMII), a 40 Gigabit Ethernet interface (eg XLGMII), and a 100 Gigabit Ethernet interface (eg CGMII).

그리고, (ii) 프로세스는, 상기 제2 Data Plane(31)의 PCI Express 인터페이스의 속도 또는 대역폭을 제3 대역폭의 표준 인터페이스와 제4 대역폭의 표준 인터페이스 사이에서 변경하는 것이며, 상기 제3 대역폭의 표준 인터페이스는, PCI Express Gen3.0를 포함하는 8Gigabit 인터페이스 이며, 상기 제4 대역폭의 표준 인터페이스PCI Express Gen1.0를 포함하는 2.5Gigabit 인터페이스일 수 있다.(Ii) the process is to change the speed or bandwidth of the PCI Express interface of the second data plane 31 between the standard interface of the third bandwidth and the standard interface of the fourth bandwidth, and the standard of the third bandwidth The interface may be an 8 Gigabit interface including PCI Express Gen3.0 and a 2.5 Gigabit interface including the standard interface PCI Express Gen 1.0 of the fourth bandwidth.

그리고, (iii) 프로세스는, 사용이 불필요하다고 판단되는 상기 제1 및 제2 Data Plane(31) 을 디스에이블 시킴으로써 상기 Data Plane 블록의 전원을 제어하는 것일 수 있다. 예를 들어, (iii) 프로세스는, PCI Express upstream port들 중 적어도 하나의 upstream port을 디스에이블 하거나, 또는 PCI Express downstream port들 중 적어도 하나의 downstream port을 디스에이블 하거나, 또는 상기 PCI Express upstream port 중 적어도 하나의 upstream port 및 상기 upstream port 에 대응하는 downstream port을 디스에이블 함으로써, 상기 Data Plane 블록의 전원을 제어할 수 있다. And (iii) the process may be to control the power of the Data Plane block by disabling the first and second Data Planes 31, which are determined to be unnecessary. For example, (iii) the process may include disabling at least one upstream port of the PCI Express upstream ports, disabling at least one downstream port of the PCI Express downstream ports, The power of the Data Plane block can be controlled by disabling at least one upstream port and a downstream port corresponding to the upstream port.

그리고 (iv) 프로세스는 소비 전력 레벨을 다수의 소정 단계로 설정한 후, 해당 전력 소비량에 대응하는 소비 전력 레벨에 맞도록 설정된 Control Plane과 Data Plane 중 일부를 인에블(Enable)하고 나머지를 디스에이블(Disable)시켜, 디스에이블된 Control Plane이나 Data Plane에 연결된 블록의 전원을 컨트롤(즉, Standby 상태)할 수 있다. And (iv) the process sets the power consumption level to a number of predetermined levels, then enables some of the Control Plane and Data Plane set to match the power consumption level corresponding to the power consumption amount, (Ie, Standby state) of the blocks connected to the disabled control planes or data planes.

상기 제1 Data Plane(51)을 컨트롤하는 (i) 프로세서를 구체적으로 설명하면, 매니지먼트 인터페이스(예를 들어, ADC 장치의 PCI Express x 1 lane)를 통해, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서와 이더넷 스위치 사이에서 제1 Data Plane(51)을 제어하는 제어 프로세서(즉, 제1 Control Plane(52))를 통해, SFU(Switching Fabric Unit)의 임베디드 CPU가 스위치 칩에서 모니터링한 Port당 Packet RMON 통계 정보를 바탕 또는 AEU(Application Engine Unit)의 애플리케이션 엔진 매니지먼트 프로세서가 SFU에서 AEU로 전송되는 L4/7 패킷을 모니터링한 정보를 이용하여, 모니터링 정보가 소정의 임계치와 비교하여 소정 임계치보다 작은 경우에는, SFU 임베디드 CPU는 PCI Express 1 lane(스위치 칩의 Management 용도) 인터페이스를 통해 이더넷 스위치의 컨트롤 레지스터를 설정하여, 이더넷 스위치 칩과 이더넷 컨트롤러(PCI Express to 이더넷(Ethernet) 연결 컨트롤러) 사이의 제1 Data Plane(51)의 이더넷 인터페이스를 10 Gigabit 이더넷 인터페이스(예를 들어, SFI, XFI, XAUI 등등)에서 1 Gigabit 이더넷 인터페이스(예를 들어, 1G SerDes, SGMII, GMII, RGMII 등등)로 컨트롤 함으로써 전력을 줄이게 된다.(I) a processor that controls the first data plane 51 is described in detail below. A switching fabric unit (SFU) embedded management processor (hereinafter, referred to as " (Packet RMON per port) monitored by the embedded CPU of the Switching Fabric Unit (SFU) on the switch chip through the control processor (i.e., the first control plane 52) that controls the first data plane 51 between the Ethernet switches When the monitoring information is smaller than a predetermined threshold value by using information on the basis of information or the application engine management processor of the AEU (Application Engine Unit) monitors the L4 / 7 packet transmitted from the SFU to the AEU, The SFU embedded CPU sets the control register of the Ethernet switch through the PCI Express 1 lane (for management of the switch chip) interface, The Ethernet interface of the first Data Plane (51) between the Ethernet controller (PCI Express to Ethernet connection controller) is connected to a 1 Gigabit Ethernet interface (for example, 10 Gigabit Ethernet interface (eg SFI, XFI, XAUI, For example, 1G SerDes, SGMII, GMII, RGMII and so on) to reduce power.

또한, 제2 Data Plane(31)을 컨트롤하는 (ii) 프로세서를 구체적으로 설명하면, 매니지먼트 인터페이스(예를 들어, ADC 장치의 PCI Express)를 통해, 애플리케이션 엔진(Application Engine) 매니지먼트 프로세서와 PCI Express 스위치 칩 사이에서 제2 Data Plane(31)을 제어하는 제어 프로세서(즉, 제2 Control Plane(32))를 통해, SFU(Switching Fabric Unit)의 임베디드 CPU가 스위치 칩에서 모니터링한 Port당 Packet RMON 통계 정보를 바탕으로 하거나 AEU(Application Engine Unit)의 애플리케이션 엔진 매니지먼트 프로세서가 SFU에서 AEU로 전송되는 L4/7 패킷을 모니터링한 정보를 이용하여, 모니터링 정보가 소정의 임계치와 비교하여 소정 임계치보다 작은 경우에는, AEU CPU는 integrated 된 PCI Express Root Complex Port 와 PCI Express (PCI Express Switch칩의 Management 용도) 인터페이스를 통해 PCI Express 스위치의 PCI Express Speed 컨트롤 레지스터를 설정하여, PCI Express Switch칩과 애플리케이션 엔진(Application Engine) 매니지먼트 프로세서 간의 제2 Data Plane(31) 사이의 PCI Express Interface를 PCI Express Gen3.0(8Gbps)에서 PCI Express Gen1.0(2.5Gbps)로 컨트롤 함으로써 전력을 줄이게 된다.(Ii) a processor that controls the second data plane 31. Specifically, an application engine management processor and a PCI Express switch (not shown) are connected via a management interface The embedded CPU of the Switching Fabric Unit (SFU) monitors the Packet RMON statistical information per port monitored by the switch chip through the control processor (i.e., the second Control Plane 32) that controls the second data plane 31 between the chips Or when the application engine management processor of the AEU (Application Engine Unit) monitors the L4 / 7 packet transmitted from the SFU to the AEU and the monitoring information is smaller than a predetermined threshold by comparing with the predetermined threshold, The AEU CPU uses the integrated PCI Express Root Complex Port and PCI Express (PCI Express Switch chip management) Speed Control Register to set the PCI Express Interface between the PCI Express Switch chip and the Application Engine Management Processor to the second Data Plane (31) from PCI Express Gen3.0 (8Gbps) to PCI Express Gen1.0 (2.5 Gbps) to reduce power.

이때, 상기 제1 Control Plane(52)은, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 상기 이더넷 스위치의 컨트롤 레지스터를 설정하도록 관리하는 PCI Express 1 lane를 포함하는 관리 인터페이스이며, 상기 제2 Control Plane(32)은, AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 상기 PCI Express 스위치 칩의 PCI Express Speed 컨트롤 레지스터를 설정할 수 있는 PCI Express 인터페이스이다. In this case, the first control plane 52 is a management interface including a PCI Express 1 lane for managing a control register of the Ethernet switch by a Switching Fabric Unit (SFU) embedded management processor, and the second Control Plane 32 is a PCI Express interface in which an application engine management processor of an application engineering unit (AEU) can set a PCI Express Speed control register of the PCI Express switch chip.

도 2 및 도 3은 본 발명의 소비 전력 절감 방안에 따른 제어 방법을 간략하게 도시한 도면이다.FIG. 2 and FIG. 3 are views briefly showing a control method according to the power saving method of the present invention.

도 2를 참조하면, 트래픽 로드 정보에 따라 상기 (i) 내지 (iii) 프로세스를 수행하고, 전력 소비 모니터링 정보에 따라서 상기 (iv) 프로세스를 수행하는 예를 나타내고, 도 3을 참조하면, 상기 (i) 내지 (iv) 프로세스 모두 각각 트래픽 로드 정보 또는 전력 소비 모니터링 정보에 따라 수행될 수 있음을 나타내는 예이다.Referring to FIG. 2, the processes (i) to (iii) are performed according to the traffic load information and the process (iv) is performed according to the power consumption monitoring information. (i) to (iv) can be performed according to traffic load information or power consumption monitoring information, respectively.

이는 (i), (ii) 및 (iii) 프로세스는 트래픽 로드와 하나의 소정의 임계치를 지정하여, 트래픽 로드가 상기 하나의 소정의 임계를 넘는지 넘지 않는지를 판단한 후, 연결되는 인터페이스의 종류를 전부 변경시키고, (iv) 프로세스는 인터페이스의 각 포트들 중에서 일부의 포트만을 디스에이블시킬 수 있도록 하는 다수의 레벨을 설정하는 경우에는 도 2에서와 같이 트래픽 로드와 모니터링된 소비 전력 레벨에 따라 다른 프로세스를 수행할 수 있다.This is because the processes (i), (ii) and (iii) specify the traffic load and one predetermined threshold to determine whether the traffic load exceeds the one predetermined threshold or not, (Iv) the process sets a number of levels that allow only some of the ports of the interface to be disabled, it may be possible to set different levels depending on the traffic load and the monitored power consumption level Can be performed.

물론, 트래픽 로드를 다수의 임계치로 설정하고, 소비 전력 모니터링 레벨을 2개로 나눈 경우에는, 트래픽 로드 정보에 따라서는 (iv) 프로세스를 수행하고, 전력 소비 모니터링 정보에 따라서는 (i) 내지 (iii) 프로세스를 수행할 수도 있을 것이다.Of course, when the traffic load is set to a plurality of thresholds and the power consumption monitoring level is divided into two, the process is performed according to the traffic load information, and the processes (i) to (iii) ) Process.

도 3의 실시예는 트래픽 로드 정보와 비교되는 임계치가 다수 개여서, 연결되는 인터페이스 종류를 전부 일괄 변경하는 것이 아닌 일부 포트의 인터페이스만을 변경하는 경우, 그리고 전력 소비량 모니터링 정보에 따라 다수의 설정 레벨로 일부 Control 경로나 Data 경로를 선택하여 디스에이블하는 경우에 적용될 수 있을 것이다. In the embodiment of FIG. 3, there are a plurality of thresholds compared with the traffic load information. In this case, the interfaces of some ports are changed instead of changing the interface types all together, This can be applied when some control paths or data paths are selected and disabled.

또한, 본 발명에 따른 네트워크 장치(100)는 모니터링된 트래픽의 대역폭이 일정 수준 이하 일 때와 일정 수준 이상일 때를 구분하여 제1 Data Plane(51)과 제2 Data Plane(31)의 제어를 다른 방법으로 컨트롤 할 수 있다.In addition, the network device 100 according to the present invention distinguishes between when the bandwidth of monitored traffic is below a certain level and when it is above a certain level, and controls the first data plan 51 and the second data plan 31 You can control it by methods.

예를 들어, 본 발명에 따른 네트워크 장치(100)는, 상기 트래픽 로드 정보에 기초하여 상기 트래픽의 대역폭이 소정의 임계치 이하일 경우에는, 상기 (i) 프로세스는, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 PCI Express 1 lane를 포함하는 상기 제1 Control Plane(52)을 통해 상기 이더넷 스위치의 컨트롤 레지스터를 설정함으로써, 상기 제1 Data Plane(51)의 이더넷 인터페이스를 제1 대역폭의 표준 인터페이스와 제2 대역폭의 표준 인터페이스 사이에서 변경하도록 제어하며, 상기 (ii) 프로세스는, AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 통합(integrated) 된 PCI Express Root Complex Port 와 PCI Express 인터페이스를 통해 상기 PCI Express 스위치 칩의 PCI Express Speed 컨트롤 레지스터를 설정함으로써, 상기 제2 Data Plane(31)의 PCI Express 인터페이스의 속도 또는 대역폭을 제3 대역폭의 표준 인터페이스와 제4 대역폭의 표준 인터페이스 사이에서 변경하도록 제어하고, 상기 트래픽 로드 정보에 기초하여 상기 트래픽의 대역폭이 소정의 임계치 이상일 경우에는, 상기 (i) 프로세스는, 상기 SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 상기 PCI Express 1 lane를 포함하는 상기 제1 Control Plane(52)을 통해 상기 이더넷 스위치의 상기 컨트롤 레지스터를 설정함으로써, 상기 제1 Data Plane(51)의 이더넷 Interface의 포트들 중 일부 포트는 제1 대역폭의 표준 인터페이스로 설정하고, 나머지 포트는 제2 대역폭의 표준 인터페이스로 설정하여, 소비 전력을 조절하고, 상기 (ii) 프로세스는, 상기 AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 상기 통합(integrated) 된 PCI Express Root Complex Port 와 상기 PCI Express 인터페이스를 통해 상기 PCI Express 스위치 칩의 상기 PCI Express Speed 컨트롤 레지스터를 설정함으로써, 상기 제2 Data Plane(31)의 PCI Express 인터페이스의 포트들 중 일부 포트는 제3 대역폭의 표준 인터페이스로 설정하고, 나머지 포트는 제4 대역폭의 표준 인터페이스로 설정할 수 있을 것이다.For example, when the bandwidth of the traffic is below a predetermined threshold based on the traffic load information, the network device 100 according to the present invention may be configured such that the (i) process is a switching fabric unit (SFU) Sets the Ethernet interface of the first data plane 51 to the standard interface of the first bandwidth and the second bandwidth of the second interface of the first data plane 51 by setting the control register of the Ethernet switch through the first control plane 52 including the PCI Express 1 lane (Ii) the process is performed by the application engine management processor of the AEU (APPLICATION ENGINE UNIT) through the integrated PCI Express Root Complex Port and the PCI Express interface to the PCI Express switch chip By setting the PCI Express Speed control register of the second data plane 31, (I) controlling the rate or bandwidth to change between a standard interface of the third bandwidth and a standard interface of the fourth bandwidth, and if the bandwidth of the traffic is greater than or equal to a predetermined threshold based on the traffic load information, The Switching Fabric Unit (SFU) embedded management processor sets the control register of the Ethernet switch through the first control plane 52 including the PCI Express 1 lane so that the Ethernet of the first data plane 51 (Ii) the process is performed by setting the AEU (Application Engineering Unit) to be a standard interface of the first bandwidth and setting the remaining ports as a standard interface of the second bandwidth, The application engine management processor of the PCI Express system includes an integrated PCI Express Root Complex Port, By setting the PCI Express Speed control register of the PCI Express switch chip through the PCI Express interface, some of the ports of the PCI Express interface of the second data plane 31 are set as the standard interface of the third bandwidth, The remaining ports may be set as the standard interface of the fourth bandwidth.

예를 들어, 트래픽 대역폭이 일정 수준 이하 일 때는, SFU(Switching Fabric Unit)의 임베디드 CPU가 스위치 칩에서 포트 당 Packet RMON 통계 정보를 모니터링 하고, 그 조건이 만족할 때, 상기 SFU 임베디드CPU는 PCI Express 1 lane(Switch 칩의 Management 용도) 인터페이스를 통해 이더넷 스위치 (MAC)의 컨트롤 레지스터를 설정하여, 이더넷 스위치(MAC) 칩과 PCI Express 칩(PCI Express to Ethernet 연결 Controller) 사이의 Data Plane(System Port)의 Ethernet Interface를 SFI(10Gbps)에서 SerDes(1Gbps)로 컨트롤 함으로써 전력을 줄일 수 있다. 또한, Application Engine Unit(AEU)의 Intel x86 CPU 가 SFU에서 AEU로 전송되는 L4/7 패킷을 모니터링 하고, 그 조건이 만족할 때, AEU CPU는 통합(integrated)된 PCI Express Root Complex Port 와 PCI Express (PCI Express Switch칩의 Management 용도) 인터페이스를 통해 PCI Express Switch의 PCI Express Speed 컨트롤 레지스터를 설정하여, PCI Express 스위치 칩과 Intel CPU 간의 Data Plane(PCI Express port)사이의 PCI Express Interface를 PCI Express Gen3.0(8Gbps)에서 PCI Express Gen1.0(2.5Gbps)로 컨트롤 함으로써 전력을 줄일 수 있다.For example, when the traffic bandwidth is below a predetermined level, the embedded CPU of the Switching Fabric Unit (SFU) monitors the packet RMON statistical information per port in the switch chip, and when the condition is satisfied, the SFU embedded CPU performs PCI Express 1 lane (Management of Switch Chip) By setting the control register of the Ethernet switch (MAC) through the interface, the data plane (System Port) between the Ethernet switch (MAC) chip and the PCI Express chip Power can be reduced by controlling the Ethernet interface from SFI (10 Gbps) to SerDes (1 Gbps). In addition, when the Intel x86 CPU in the Application Engine Unit (AEU) monitors L4 / 7 packets sent from the SFU to the AEU, and the condition is met, the AEU CPUs are connected to the integrated PCI Express Root Complex Port and PCI Express Management of PCI Express Switch Chip) Set the PCI Express Speed control register of the PCI Express switch through the interface to set the PCI Express interface between the PCI Express port chip (PCI Express port) and the PCI Express switch chip to the PCI Express Gen3.0 (8Gbps) to PCI Express Gen1.0 (2.5Gbps).

아울러, 트래픽 대역폭이 일정 수준 이상 일 때, 대역폭 기준 단계별로, 제1 및 제2 Data Plane(31)의 포트 별로 위와 같은 방법을 통해 인터페이스 설정을 함으로써 전력을 줄일 수 있다.In addition, when the traffic bandwidth is equal to or higher than a certain level, the power can be reduced by setting the interface for each port of the first and second data planes 31 according to the bandwidth reference step.

예를 들어, 제1 Data Plane(51) 에 PCI Express 16 레인(lane) 포트가 2개이고, System Port가 12개이며, 제2 Data Plane(31)에 PCI Express Port가 12개일 때, 트래픽(Traffic) 대역폭 기준이 50Gbps 인 경우에는, a) System Port(제1 Data Plane(51)) 1 ~ 12번 중에, 1~5번은 Full 10Gbps 설정하고, 6~12번 포트는 1Gbps로 설정하여, Full 10Gbps급 인터페이스 보다 전력을 줄이고, b) PCI Express Port(제2 Data Plane(31)) 1 ~2 번 중, 1번은 Full 5Gbps 설정(즉, 5Gbps x 16 lane x 0.8 = 64Gbps로 설정)하고, 2번 포트는 2.5Gbps로 설정(즉, = 2.5Gbps x16lane x 0.8 = 32Gbps 로 설정하여)하여, 총 대역폭을 96Gbps로 설정함으로써, Full 8Gbps급 인터페이스(즉, PCI Express 1번 + 2번 모두 8Gbps로 설정하여, 총 대역폭이 8Gbps x 16 lane x 0.8 x 2포트 = 200Gbps 로 설정) 보다 전력을 줄인다.For example, when there are two PCI Express 16 lane ports in the first data plane 51, 12 system ports, and 12 PCI Express ports in the second data plane 31, ) When the bandwidth standard is 50Gbps, a) Full 10Gbps is set in 1 ~ 5 of the system ports (1 st Data Plane (51)) 1 ~ 12, 1Gbps is set in ports 6 ~ 12, B) One of the PCI Express Ports (2nd Data Plane (31)) # 1 and # 2 is set to Full 5Gbps (ie, 5Gbps x 16 lane x 0.8 = 64Gbps) The port is set to 2.5Gbps (ie, set to 2.5Gbps x16lane x 0.8 = 32Gbps), and the total bandwidth is set to 96Gbps so that a full 8Gbps interface (ie, PCI Express # 1 + , The total bandwidth is set at 8 Gbps x 16 lane x 0.8 x 2 port = 200 Gbps).

그리고, 트래픽 대역폭 기준이 80Gbps 인 경우에는, a) System Port(제1 Data Plane(51)) 1 ~ 12번 중에, 1~8번은 Full 10Gbps 설정하고, 9~12번 포트는 1Gbps로 설정하여, Full 10Gbps급 인터페이스 보다 전력을 줄이고, b) PCI Express Port(제2 Data Plane(31)) 1 ~2 번 중, 1번은 Full 8Gbps 설정하고, 2번 포트는 2.5Gbps로 설정하여, Full 8Gbps급 인터페이스 보다 전력을 줄인다. In the case where the traffic bandwidth reference is 80 Gbps, a) Full 10 Gbps is set as 1 through 8 in the System Port (first Data Plane 51) 1 to 12, 1 Gbps is set as the 9th to 12th ports, B) PCI Express Port (2nd Data Plane (31)) 1 ~ 2, Full 1 Gigabit Full 8Gbps, 2 Port 2.5Gbps, Full 8Gbps Interface More power.

도 4는 본 발명의 소비 전력 레벨에 따른 제어 경로 및 데이터 경로를 제어하는 일 예를 나타낸다.4 shows an example of controlling the control path and the data path according to the power consumption level of the present invention.

PMBus가 지원되는 SMPS(switching-mode power supply) 즉, 전원 공급부(10)를 통해 모니터링되거나 메인보드에서의 전류 센싱을 통해 모니터링된 소비 전력은 도 4에 도시된 바와 같이 N 개의 레벨로 미리 정의될 수 있을 것이다. 예를 들어, 제1 레벨은 최소인 40W의 소비 전력이 사용되는 상황이며, 제2 레벨은 45W의 소비 전력이 사용되는 상황이고, 제3 레벨은 50W의 소비 전력이 사용되는 상황 등등이며, 제N 레벨은 최대인 80W의 소비 전력이 사용되는 상황을 나타낸다.The power consumption monitored by a switching-mode power supply (SMPS) supported by the PMBus, that is, monitored through the power supply unit 10 or through current sensing on the main board, is predefined as N levels as shown in FIG. 4 It will be possible. For example, the first level is a situation where a minimum power consumption of 40W is used, the second level is a situation where a power consumption of 45W is used, the third level is a situation where a power consumption of 50W is used, The N level indicates a situation where a maximum power consumption of 80 W is used.

도 4에 도시된 예를 참조하면, 위 (iv) 프로세스를 구체적으로 설명하면, 네트워크 장치(100)는 모니터링된 소비 전력이 제1 레벨이면, N 개의 Control Plane(제1 Control Plane(52) 및 제2 Control Plane(32))의 포트 중 제1 포트는 ON으로 제2 내지 제N 포트는 OFF로 설정하고, N개의 Data Plane(제1 Data Plane(51) 및 제2 Data Plane(31))의 포트 중 제1 포트는 ON으로 제2 내지 제N 포트는 OFF로 설정하여, CPU의 N 개의 코어 중 제1 코어는 인에이블, 제2 내지 제N 코어는 디스에이블 시키도록 제어한다. 그리고, 모니터링된 소비 전력이 제2 레벨이면, N 개의 Control Plane의 포트 중 제1 내지 제2 포트는 ON으로 제3 내지 제N 포트는 OFF로 설정하고, N개의 Data Plane의 포트 중 제1 내지 제2 포트는 ON으로 제3 내지 제N 포트는 OFF로 설정하여, CPU의 N 개의 코어 중 제1 내지 제2 코어는 인에이블, 제3 내지 제N 코어는 디스에이블 시키도록 제어한다. 마찬가지로, 모니터링된 소비 전력이 제3 레벨이면, N 개의 Control Plane의 포트 중 제1 내지 제3 포트는 ON으로 제4 내지 제N 포트는 OFF로 설정하고, N개의 Data Plane의 포트 중 제1 내지 제2 포트는 ON으로 제4 내지 제N 포트는 OFF로 설정하여, CPU의 N 개의 코어 중 제1 내지 제3 코어는 인에이블, 제4 내지 제N 코어는 디스에이블 시키도록 제어하며, 모니터링된 소비 전력이 제N 레벨이면, N 개의 Control Plane의 포트 모두 ON으로 설정하고, N개의 Data Plane의 포트 모두 ON으로 설정하여, CPU의 N 개의 코어 모두 인에이블 시키도록 제어한다.4, when the monitored power consumption is at the first level, the network device 100 selects one of the N Control Planes (the first Control Plane 52 and the second Control Plane 52) (First Data Plane 51 and second Data Plane 31) are set to ON and the second to N-th ports are set to OFF and N data planes (first Data Plane 51 and second Data Plane 32) The first port of the N ports of the CPU is set to ON and the second to Nth ports are set to OFF to control the first of the N cores of the CPU to be enabled and the second to the Nth cores to be disabled. If the monitored power consumption is the second level, the first to second ports of the N control planes are turned ON and the third to Nth ports are set to OFF, and the first to the The second port is turned ON and the third to Nth ports are turned OFF to control the first to second cores among the N cores of the CPU to be enabled and the third to the Nth cores to be disabled. Similarly, if the monitored power consumption is at the third level, the first to third ports of the N control planes are turned ON, the fourth to Nth ports are set to OFF, and the first to third ports The second port is set to ON and the fourth to Nth ports are set to OFF to control the first to third cores among the N cores of the CPU to be enabled and the fourth to Nth cores to be disabled, If the power consumption is the Nth level, all the ports of the N control planes are set to ON, and all the ports of the N data planes are set to ON to control all the N cores of the CPU to be enabled.

이와 같은 제어를 통해, 사용자는 네트워크 장치의 소비 전력 레벨을 선택하거나 모니터링된 소비 전력 레벨에 맞도록 제어되어, CPU 코어와 Control Plane 및/또는 Data Plane을 제어하여, 필요한 만큼의 전력만을 소비할 수 있도록 하게 한다.Through such control, the user can control the CPU core and the control plane and / or the data plane by controlling the power consumption level of the network device or matching the monitored power consumption level to consume only the necessary power .

한편, 본 발명에 따른 네트워크 장치의 실시예에서, 상술한 (i) 내지 (iv) 프로세스는 SFU(Switching Fabric Unit)의 임베디드 CPU에서 수행할 수도 있으며, AFU(Application Engine Unit)의 애플리케이션 엔진 매니지먼트 프로세서(예를 들어, Intel x86 CPU)에서 수행될 수도 있을 것이다.Meanwhile, in the embodiment of the network device according to the present invention, the above-described processes (i) to (iv) may be performed in an embedded CPU of a Switching Fabric Unit (SFU) (For example, an Intel x86 CPU).

이상 설명된 본 발명에 따른 실시예들은 다양한 컴퓨터 구성요소를 통하여 수행될 수 있는 프로그램 명령어의 형태로 구현되어 컴퓨터 판독 가능한 기록 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능한 기록 매체는 프로그램 명령어, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 컴퓨터 판독 가능한 기록 매체에 기록되는 프로그램 명령어는 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 분야의 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능한 기록 매체의 예에는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM, DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 ROM, RAM, 플래시 메모리 등과 같은 프로그램 명령어를 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령어의 예에는, 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드도 포함된다. 상기 하드웨어 장치는 본 발명에 따른 처리를 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The embodiments of the present invention described above can be implemented in the form of program instructions that can be executed through various computer components and recorded on a computer-readable recording medium. The computer-readable recording medium may include program commands, data files, data structures, and the like, alone or in combination. The program instructions recorded on the computer-readable recording medium may be those specially designed and constructed for the present invention or may be those known and used by those skilled in the computer software arts. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks and magnetic tape, optical recording media such as CD-ROMs and DVDs, magneto-optical media such as floptical disks, media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those generated by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware device may be configured to operate as one or more software modules for performing the processing according to the present invention, and vice versa.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims.

따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be construed as being limited to the above-described embodiments, and all of the equivalents or equivalents of the claims, as well as the following claims, I will say.

Claims (20)

네트워크 장치에서 소비 전력을 절감하는 방법에 있어서,
(a) 상기 네트워크 장치가, 상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및
(b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;
를 포함하며,
상기 (b) 단계의 (i) 프로세스는 상기 이더넷 컨트롤러와 상기 이더넷 스위치 사이의 RS와 PCS 간의 이더넷 인터페이스의 속도 또는 대역폭을 제1 대역폭의 표준 인터페이스와 제2 대역폭의 표준 인터페이스 사이에서 변경하는 것을 특징으로 하는 방법.A method for reducing power consumption in a network device,
(a) acquiring at least one of the traffic load information of the network device and the power consumption monitoring information used by the network device; And
(b) using the traffic load information or the power consumption monitoring information, the network device transmits (i) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a second data plane interface between the application engine management processor and the PCI Express switch chip is changed; (iii) at least one of the first data planes and the second data planes corresponding to the traffic load information (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and (ii) At least one of the second control planes controlling the enable or disable of at least one of the second control planes Performing a process;
/ RTI >
The process (i) of the step (b) changes the speed or bandwidth of the Ethernet interface between the RS and the PCS between the Ethernet controller and the Ethernet switch between the standard interface of the first bandwidth and the standard interface of the second bandwidth Lt; / RTI > 삭제delete 제 1 항에 있어서
상기 제1 대역폭의 표준 인터페이스는 SFI, XFI, XAUI 중 적어도 하나를 포함하는 10Gigabit 이더넷 인터페이스이며, 상기 제2 대역폭의 표준 인터페이스는 SerDes, SGMII, GMII, RGMII중 적어도 하나를 포함하는 1Gigabit 이더넷 인터페이스 인 것을 특징으로 하는 방법.The method of claim 1, wherein
Wherein the standard interface of the first bandwidth is a 10Gigabit Ethernet interface including at least one of SFI, XFI, and XAUI, and the standard interface of the second bandwidth is a 1Gigabit Ethernet interface including at least one of SerDes, SGMII, GMII, and RGMII Lt; / RTI > 네트워크 장치에서 소비 전력을 절감하는 방법에 있어서,
(a) 상기 네트워크 장치가, 상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및
(b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;
를 포함하며,
상기 (b) 단계의 (ii) 프로세스는,
상기 제2 Data Plane의 PCI Express 인터페이스의 속도 또는 대역폭을 제3 대역폭의 표준 인터페이스와 제4 대역폭의 표준 인터페이스 사이에서 변경하는 것을 특징으로 하는 방법.A method for reducing power consumption in a network device,
(a) acquiring at least one of the traffic load information of the network device and the power consumption monitoring information used by the network device; And
(b) using the traffic load information or the power consumption monitoring information, the network device transmits (i) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a second data plane interface between the application engine management processor and the PCI Express switch chip is changed; (iii) at least one of the first data planes and the second data planes corresponding to the traffic load information (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and (ii) At least one of the second control planes controlling the enable or disable of at least one of the second control planes Performing a process;
/ RTI >
The process (ii) of the step (b)
Wherein the rate or bandwidth of the PCI Express interface of the second data plane is changed between a standard interface of the third bandwidth and a standard interface of the fourth bandwidth. 제 4 항에 있어서,
상기 제3 대역폭의 표준 인터페이스는, PCI Express Gen3.0를 포함하는 8Gigabit 인터페이스 이며, 상기 제4 대역폭의 표준 인터페이스PCI Express Gen1.0를 포함하는 2.5Gigabit 인터페이스인 것을 특징으로 하는 방법.5. The method of claim 4,
Wherein the standard interface of the third bandwidth is an 8 Gigabit interface including PCI Express Gen 3.0 and a 2.5 Gigabit interface including the standard interface PCI Express Gen 1.0 of the fourth bandwidth. 네트워크 장치에서 소비 전력을 절감하는 방법에 있어서,
(a) 상기 네트워크 장치가, 상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및
(b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;
를 포함하며,
상기 (b) 단계의 (iii) 프로세스는, 사용이 불필요하다고 판단되는 상기 제1 및 제2 Data Plane 을 디스에이블 시킴으로써 상기 Data Plane 블록의 전원을 제어하는 것을 특징으로 하는 방법.A method for reducing power consumption in a network device,
(a) acquiring at least one of the traffic load information of the network device and the power consumption monitoring information used by the network device; And
(b) using the traffic load information or the power consumption monitoring information, the network device transmits (i) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a second data plane interface between the application engine management processor and the PCI Express switch chip is changed; (iii) at least one of the first data planes and the second data planes corresponding to the traffic load information (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and (ii) At least one of the second control planes controlling the enable or disable of at least one of the second control planes Performing a process;
/ RTI >
Wherein the step (iii) of the step (b) controls the power of the Data Plane block by disabling the first and second data planes that are determined to be unnecessary. 제 6 항에 있어서,
상기 (b) 단계의 (iii) 프로세스는, PCI Express upstream port들 중 적어도 하나의 upstream port을 디스에이블 하거나, 또는 PCI Express downstream port들 중 적어도 하나의 downstream port을 디스에이블 하거나, 또는 상기 PCI Express upstream port 중 적어도 하나의 upstream port 및 상기 upstream port 에 대응하는 downstream port을 디스에이블 함으로써, 상기 Data Plane 블록의 전원을 제어하는 것을 특징으로 하는 방법.The method according to claim 6,
The process of (b) may include disabling at least one upstream port of the PCI Express upstream ports, disabling at least one downstream port of the PCI Express downstream ports, wherein the power of the Data Plane block is controlled by disabling at least one upstream port and a downstream port corresponding to the upstream port. 네트워크 장치에서 소비 전력을 절감하는 방법에 있어서,
(a) 상기 네트워크 장치가, 상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및
(b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;
를 포함하며,
상기 (a) 단계의 트래픽 로드 정보에 기초하여 상기 트래픽의 대역폭이 소정의 임계치 이하일 경우에는,
상기 (b) 단계의 (i) 프로세스는, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 PCI Express 1 lane를 포함하는 상기 제1 Control Plane을 통해 상기 이더넷 스위치의 컨트롤 레지스터를 설정함으로써, 상기 제1 Data Plane의 이더넷 Interface를 제1 대역폭의 표준 인터페이스와 제2 대역폭의 표준 인터페이스 사이에서 변경하도록 제어하며,
상기 (b) 단계의 (ii) 프로세스는, AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 통합(integrated) 된 PCI Express Root Complex Port 와 PCI Express 인터페이스를 통해 상기 PCI Express 스위치 칩의 PCI Express Speed 컨트롤 레지스터를 설정함으로써, 상기 제2 Data Plane의 PCI Express 인터페이스의 속도 또는 대역폭을 제3 대역폭의 표준 인터페이스와 제4 대역폭의 표준 인터페이스 사이에서 변경하도록 제어하고,
상기 (a) 단계의 트래픽 로드 정보에 기초하여 상기 트래픽의 대역폭이 소정의 임계치 이상일 경우에는,
상기 (b) 단계의 (i) 프로세스는, 상기 SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 상기 PCI Express 1 lane를 포함하는 상기 제1 Control Plane을 통해 상기 이더넷 스위치의 상기 컨트롤 레지스터를 설정함으로써, 상기 제1 Data Plane의 이더넷 Interface의 포트들 중 일부 포트는 제1 대역폭의 표준 인터페이스로 설정하고, 나머지 포트는 제2 대역폭의 표준 인터페이스로 설정하여, 소비 전력을 조절하고,
상기 (b) 단계의 (ii) 프로세스는, 상기 AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 상기 통합(integrated) 된 PCI Express Root Complex Port 와 상기 PCI Express 인터페이스를 통해 상기 PCI Express 스위치 칩의 상기 PCI Express Speed 컨트롤 레지스터를 설정함으로써, 상기 제2 Data Plane의 PCI Express 인터페이스의 포트들 중 일부 포트는 제3 대역폭의 표준 인터페이스로 설정하고, 나머지 포트는 제4 대역폭의 표준 인터페이스로 설정하는 것을 특징으로 하는 방법.A method for reducing power consumption in a network device,
(a) acquiring at least one of the traffic load information of the network device and the power consumption monitoring information used by the network device; And
(b) using the traffic load information or the power consumption monitoring information, the network device transmits (i) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a second data plane interface between the application engine management processor and the PCI Express switch chip is changed; (iii) at least one of the first data planes and the second data planes corresponding to the traffic load information (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and (ii) At least one of the second control planes controlling the enable or disable of at least one of the second control planes Performing a process;
/ RTI >
If the bandwidth of the traffic is less than a predetermined threshold based on the traffic load information of step (a)
In step (b), the SFU (Embedded Management Unit) sets a control register of the Ethernet switch through the first control plane including a PCI Express 1 lane, so that the first data To control the Ethernet interface of Plane to change between the standard interface of the first bandwidth and the standard interface of the second bandwidth,
The process (ii) of the step (b) may include a PCI Express (PCI Express) speed control of the PCI Express switch chip through a PCI Express Root Complex Port integrated with the application engine management processor of the APPLICATION ENGINE UNIT Register to set the speed or bandwidth of the PCI Express interface of the second data plane to be changed between the standard interface of the third bandwidth and the standard interface of the fourth bandwidth,
If the bandwidth of the traffic is equal to or greater than a predetermined threshold based on the traffic load information in step (a)
(I) of the step (b), the SFU (Embedded Management Unit) sets the control register of the Ethernet switch through the first control plane including the PCI Express 1 lane, Some of the ports of the Ethernet interface of the first data plane are set as the standard interface of the first bandwidth and the remaining ports are set as the standard interfaces of the second bandwidth,
Wherein the step (ii) of the step (b) comprises the steps of: the application engine management processor of the AEU (APPLICATION ENGINE UNIT) accesses the integrated PCI Express Root Complex Port and the PCI Express switch chip By setting the PCI Express Speed control register, some of the ports of the PCI Express interface of the second data plane are set as the standard interface of the third bandwidth, and the remaining ports are set as the standard interface of the fourth bandwidth. How to. 네트워크 장치에서 소비 전력을 절감하는 방법에 있어서,
(a) 상기 네트워크 장치가, 상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및
(b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;
를 포함하며,
상기 트래픽 로드 정보는, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서에서 이더넷 스위치 칩의 포트 당 패킷 RMON 통계 정보를 모니터링함으로써 취득되는 것을 특징으로 하는 방법.A method for reducing power consumption in a network device,
(a) acquiring at least one of the traffic load information of the network device and the power consumption monitoring information used by the network device; And
(b) using the traffic load information or the power consumption monitoring information, the network device transmits (i) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a second data plane interface between the application engine management processor and the PCI Express switch chip is changed; (iii) at least one of the first data planes and the second data planes corresponding to the traffic load information (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and (ii) At least one of the second control planes controlling the enable or disable of at least one of the second control planes Performing a process;
/ RTI >
Wherein the traffic load information is obtained by monitoring packet RMON statistical information per port of an Ethernet switch chip in a Switching Fabric Unit (SFU) embedded management processor. 네트워크 장치에서 소비 전력을 절감하는 방법에 있어서,
(a) 상기 네트워크 장치가, 상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및
(b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;
를 포함하며,
상기 트래픽 로드 정보는,
AEU(Application Engine Unit)의 애플리케이션 엔진 매니지먼트 프로세서가 SFU(Switching Fabric Unit)에서 상기 AEU로 전송되는 L4/7 패킷을 모니터링함으로써 취득하는 것을 특징으로 하는 방법.A method for reducing power consumption in a network device,
(a) acquiring at least one of the traffic load information of the network device and the power consumption monitoring information used by the network device; And
(b) using the traffic load information or the power consumption monitoring information, the network device transmits (i) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a second data plane interface between the application engine management processor and the PCI Express switch chip is changed; (iii) at least one of the first data planes and the second data planes corresponding to the traffic load information (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and (ii) At least one of the second control planes controlling the enable or disable of at least one of the second control planes Performing a process;
/ RTI >
The traffic load information includes:
Characterized in that the application engine management processor of the AEU (Application Engine Unit) obtains by monitoring L4 / 7 packets sent from the Switching Fabric Unit (SFU) to the AEU. 네트워크 장치에서 소비 전력을 절감하는 방법에 있어서,
(a) 상기 네트워크 장치가, 상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및
(b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;
를 포함하며,
상기 소비 전력은 PMBus 가 지원되는 SMPS(switching-mode power supply) 를 통해 또는 메인보드의 전류 센싱을 통해 모니터링되는 것을 특징으로 하는 방법.A method for reducing power consumption in a network device,
(a) acquiring at least one of the traffic load information of the network device and the power consumption monitoring information used by the network device; And
(b) using the traffic load information or the power consumption monitoring information, the network device transmits (i) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a second data plane interface between the application engine management processor and the PCI Express switch chip is changed; (iii) at least one of the first data planes and the second data planes corresponding to the traffic load information (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and (ii) At least one of the second control planes controlling the enable or disable of at least one of the second control planes Performing a process;
/ RTI >
Wherein the power consumption is monitored through a switching-mode power supply (SMPS) supported by the PMBus or through current sensing of the main board. 네트워크 장치에서 소비 전력을 절감하는 방법에 있어서,
(a) 상기 네트워크 장치가, 상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 단계; 및
(b) 상기 네트워크 장치가, 상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 단계;
를 포함하며,
상기 제1 Control Plane은, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 상기 이더넷 스위치의 컨트롤 레지스터를 설정하도록 관리하는 PCI Express 1 lane를 포함하는 관리 인터페이스이며,
상기 제2 Control Plane 은, AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 상기 PCI Express 스위치 칩의 PCI Express Speed 컨트롤 레지스터를 설정할 수 있는 PCI Express 인터페이스인 것을 특징으로 하는 방법.A method for reducing power consumption in a network device,
(a) acquiring at least one of the traffic load information of the network device and the power consumption monitoring information used by the network device; And
(b) using the traffic load information or the power consumption monitoring information, the network device transmits (i) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch, (ii) a second data plane interface between the application engine management processor and the PCI Express switch chip is changed; (iii) at least one of the first data planes and the second data planes corresponding to the traffic load information (I) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and (ii) At least one of the second control planes controlling the enable or disable of at least one of the second control planes Performing a process;
/ RTI >
The first Control Plane is a management interface including a PCI Express 1 lane that manages a Switching Fabric Unit (SFU) Embedded Management Processor to set a control register of the Ethernet switch,
Wherein the second control plane is a PCI Express interface in which an application engine management processor of an application engineering unit (AEU) can set a PCI Express Speed control register of the PCI Express switch chip. 네트워크 장치에 있어서,
상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 모니터링부; 및
상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 프로세서
를 포함하며,
상기 프로세서는 상기 (i) 프로세스에서 상기 이더넷 컨트롤러와 상기 이더넷 스위치 사이의 RS와 PCS 간의 이더넷 인터페이스의 속도 또는 대역폭을 제1 대역폭의 표준 인터페이스와 제2 대역폭의 표준 인터페이스 사이에서 변경하는 것을 특징으로 하는 네트워크 장치.In a network device,
A monitoring unit for acquiring at least one of traffic load information of the network device and power consumption monitoring information used in the network device; And
(I) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch using the traffic load information or the power consumption monitoring information, (ii) a process of changing an interface between the application engine management processor (Iii) enabling or disabling at least one Data Plane of the first Data Plane and the second Data Planes to correspond to the traffic load information; (Iv) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and second control planes for controlling the second data plane And a process of enabling or disabling at least one Plane among the plurality of Planes Processor
/ RTI >
The processor changes the speed or bandwidth of the Ethernet interface between the RS and the PCS between the Ethernet controller and the Ethernet switch between the standard interface of the first bandwidth and the standard interface of the second bandwidth in the process (i) Network device. 삭제delete 제 13 항에 있어서
상기 제1 대역폭의 표준 인터페이스는 SFI, XFI, XAUI 중 적어도 하나를 포함하는 10Gigabit 이더넷 인터페이스이며, 상기 제2 대역폭의 표준 인터페이스는 SerDes, SGMII, GMII, RGMII중 적어도 하나를 포함하는 1Gigabit 이더넷 인터페이스 인 것을 특징으로 하는 네트워크 장치.The method of claim 13, wherein
Wherein the standard interface of the first bandwidth is a 10Gigabit Ethernet interface including at least one of SFI, XFI, and XAUI, and the standard interface of the second bandwidth is a 1Gigabit Ethernet interface including at least one of SerDes, SGMII, GMII, and RGMII Characterized by a network device. 네트워크 장치에 있어서,
상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 모니터링부; 및
상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 프로세서
를 포함하며,
상기 프로세서는 상기 (ii) 프로세스에서, 상기 제2 Data Plane의 PCI Express 인터페이스의 속도 또는 대역폭을 제3 대역폭의 표준 인터페이스와 제4 대역폭의 표준 인터페이스 사이에서 변경하는 것을 특징으로 하는 네트워크 장치.In a network device,
A monitoring unit for acquiring at least one of traffic load information of the network device and power consumption monitoring information used in the network device; And
(I) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch using the traffic load information or the power consumption monitoring information, (ii) a process of changing an interface between the application engine management processor (Iii) enabling or disabling at least one Data Plane of the first Data Plane and the second Data Planes to correspond to the traffic load information; (Iv) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and second control planes for controlling the second data plane And a process of enabling or disabling at least one Plane among the plurality of Planes Processor
/ RTI >
Wherein the processor changes the speed or bandwidth of the PCI Express interface of the second data plane between the standard interface of the third bandwidth and the standard interface of the fourth bandwidth in the process (ii). 제 16 항에 있어서,
상기 제3 대역폭의 표준 인터페이스는, PCI Express Gen3.0를 포함하는 8Gigabit 인터페이스 이며, 상기 제4 대역폭의 표준 인터페이스PCI Express Gen1.0를 포함하는 2.5Gigabit 인터페이스인 것을 특징으로 하는 네트워크 장치.17. The method of claim 16,
Wherein the standard interface of the third bandwidth is an 8 Gigabit interface including PCI Express Gen 3.0 and a 2.5 Gigabit interface including the standard interface PCI Express Gen 1.0 of the fourth bandwidth. 네트워크 장치에 있어서,
상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 모니터링부; 및
상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 프로세서
를 포함하며,
상기 프로세서는 상기 (iii) 프로세스에서, 사용이 불필요하다고 판단되는 상기 제1 및 제2 Data Plane 을 디스에이블 시킴으로써 상기 Data Plane 블록의 전원을 제어하는 것을 특징으로 하는 네트워크 장치.In a network device,
A monitoring unit for acquiring at least one of traffic load information of the network device and power consumption monitoring information used in the network device; And
(I) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch using the traffic load information or the power consumption monitoring information, (ii) a process of changing an interface between the application engine management processor (Iii) enabling or disabling at least one Data Plane of the first Data Plane and the second Data Planes to correspond to the traffic load information; (Iv) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and second control planes for controlling the second data plane And a process of enabling or disabling at least one Plane among the plurality of Planes Processor
/ RTI >
Wherein the processor controls the power of the data plane block by disabling the first and second data planes which are determined to be unnecessary in the process (iii). 제 18 항에 있어서,
상기 프로세서는 상기 (iii) 프로세스에서, PCI Express upstream port들 중 적어도 하나의 upstream port을 디스에이블 하거나, 또는 PCI Express downstream port들 중 적어도 하나의 downstream port을 디스에이블 하거나, 또는 상기 PCI Express upstream port 중 적어도 하나의 upstream port 및 상기 upstream port 에 대응하는 downstream port을 디스에이블 함으로써, 상기 Data Plane 블록의 전원을 제어하는 것을 특징으로 하는 네트워크 장치.19. The method of claim 18,
In the process (iii), the processor disables at least one upstream port of the PCI Express upstream ports, disables at least one downstream port of the PCI Express downstream ports, or disables at least one of the PCI Express upstream ports Wherein the controller controls power of the data plane block by disabling at least one upstream port and a downstream port corresponding to the upstream port. 네트워크 장치에 있어서,
상기 네트워크 장치의 트래픽 로드 정보 및 상기 네트워크 장치에서 사용하는 소비 전력량 모니터링 정보 중 적어도 하나의 정보를 취득하는 모니터링부; 및
상기 트래픽 로드 정보 또는 상기 소비 전력량 모니터링 정보를 이용하여, (i) 이더넷 컨트롤러(Ethernet Controller) 와 이더넷 스위치(Ethernet Switch) 사이의 제1 Data Plane 인터페이스를 변경하는 프로세스, (ii) 어플리케이션 엔진 매니지먼트 프로세서와 PCI Express 스위치 칩 사이의 제2 Data Plane 인터페이스를 변경하는 프로세스, (iii) 상기 트래픽 로드 정보에 대응하도록 상기 제1 Data Plane 및 상기 제2 Data Plane들 중 적어도 하나의 Data Plane을 인에이블 또는 디스에이블 제어하는 프로세스 및 (iv) 기 설정된 소비 전력 레벨에 대응하도록 상기 제1 및 제2 Data Plane 및 상기 제1 Data Plane를 제어하는 제1 Control Plane, 상기 제2 Data Plane를 제어하는 제2 Control Plane 들 중 적어도 하나의 Plane를 인에이블 또는 디스에이블 제어하는 프로세스 중 적어도 어느 한 프로세스를 수행하는 프로세서
를 포함하며,
상기 모니터링부에서 취득한 트래픽 로드 정보에 기초하여 상기 트래픽의 대역폭이 소정의 임계치 이하일 경우에는,
상기 프로세서는 상기 (i) 프로세스에서, SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 PCI Express 1 lane를 포함하는 상기 제1 Control Plane을 통해 상기 이더넷 스위치의 컨트롤 레지스터를 설정함으로써, 상기 제1 Data Plane의 이더넷 Interface를 제1 대역폭의 표준 인터페이스와 제2 대역폭의 표준 인터페이스 사이에서 변경하도록 제어하며,
상기 프로세서는 상기 (ii) 프로세스에서, AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 통합(integrated) 된 PCI Express Root Complex Port 와 PCI Express 인터페이스를 통해 상기 PCI Express 스위치 칩의 PCI Express Speed 컨트롤 레지스터를 설정함으로써, 상기 제2 Data Plane의 PCI Express 인터페이스의 속도 또는 대역폭을 제3 대역폭의 표준 인터페이스와 제4 대역폭의 표준 인터페이스 사이에서 변경하도록 제어하고,
상기 모니터링부에서 취득한 트래픽 로드 정보에 기초하여 상기 트래픽의 대역폭이 소정의 임계치 이상일 경우에는,
상기 프로세서는 상기 (i) 프로세스에서, 상기 SFU(Switching Fabric Unit) 임베디드 매니지먼트 프로세서가 상기 PCI Express 1 lane를 포함하는 상기 제1 Control Plane을 통해 상기 이더넷 스위치의 상기 컨트롤 레지스터를 설정함으로써, 상기 제1 Data Plane의 이더넷 Interface의 포트들 중 일부 포트는 제1 대역폭의 표준 인터페이스로 설정하고, 나머지 포트는 제2 대역폭의 표준 인터페이스로 설정하여, 소비 전력을 조절하고,
상기 프로세서는 상기 (ii) 프로세스에서, 상기 AEU(APPLICATION ENGINE UNIT)의 애플리케이션 엔진 매니지먼트 프로세서가 상기 통합(integrated) 된 PCI Express Root Complex Port 와 상기 PCI Express 인터페이스를 통해 상기 PCI Express 스위치 칩의 상기 PCI Express Speed 컨트롤 레지스터를 설정함으로써, 상기 제2 Data Plane의 PCI Express 인터페이스의 포트들 중 일부 포트는 제3 대역폭의 표준 인터페이스로 설정하고, 나머지 포트는 제4 대역폭의 표준 인터페이스로 설정하는 것을 특징으로 하는 네트워크 장치.In a network device,
A monitoring unit for acquiring at least one of traffic load information of the network device and power consumption monitoring information used in the network device; And
(I) a process of changing a first data plane interface between an Ethernet controller and an Ethernet switch using the traffic load information or the power consumption monitoring information, (ii) a process of changing an interface between the application engine management processor (Iii) enabling or disabling at least one Data Plane of the first Data Plane and the second Data Planes to correspond to the traffic load information; (Iv) a first control plane for controlling the first and second data planes and the first data plane to correspond to a predetermined power consumption level, and second control planes for controlling the second data plane And a process of enabling or disabling at least one Plane among the plurality of Planes Processor
/ RTI >
When the bandwidth of the traffic is below a predetermined threshold based on the traffic load information acquired by the monitoring unit,
In the process (i), the processor sets a control register of the Ethernet switch through the first control plane including a PCI Express 1 lane by a Switching Fabric Unit (SFU) embedded management processor, Controls the Ethernet Interface to change between a standard interface of the first bandwidth and a standard interface of the second bandwidth,
In the process (ii), the processor controls the PCI Express Speed control register of the PCI Express switch chip through the PCI Express Root Complex Port integrated with the application engine management processor of the AEU (APPLICATION ENGINE UNIT) So as to change the speed or bandwidth of the PCI Express interface of the second data plane between the standard interface of the third bandwidth and the standard interface of the fourth bandwidth,
When the bandwidth of the traffic is equal to or greater than a predetermined threshold based on the traffic load information acquired by the monitoring unit,
Wherein the processor is configured to set the control register of the Ethernet switch through the first control plane including the PCI Express 1 lane, in the process (i), wherein the switching fabric unit (SFU) Some of the ports of the Ethernet interface of Data Plane are set as the standard interface of the first bandwidth and the remaining ports are set as the standard interface of the second bandwidth to control the power consumption,
In the process (ii), the application engine management processor of the AEU (APPLICATION ENGINE UNIT) accesses the integrated PCI Express Root Complex Port and the PCI Express Speed control register is set so that some of the ports of the PCI Express interface of the second data plane are set as the standard interface of the third bandwidth and the remaining ports are set as the standard interface of the fourth bandwidth. Device.
KR1020170166232A 2017-12-05 2017-12-05 Method for saving electric power comsumption in the network device and the network device using the same Active KR101874347B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170166232A KR101874347B1 (en) 2017-12-05 2017-12-05 Method for saving electric power comsumption in the network device and the network device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170166232A KR101874347B1 (en) 2017-12-05 2017-12-05 Method for saving electric power comsumption in the network device and the network device using the same

Publications (1)

Publication Number Publication Date
KR101874347B1 true KR101874347B1 (en) 2018-07-05

Family

ID=62920512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166232A Active KR101874347B1 (en) 2017-12-05 2017-12-05 Method for saving electric power comsumption in the network device and the network device using the same

Country Status (1)

Country Link
KR (1) KR101874347B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115277537A (en) * 2022-06-24 2022-11-01 新华三技术有限公司合肥分公司 Method for calculating route and controlling device board card overhead and network device
US20240007955A1 (en) * 2022-06-30 2024-01-04 Xilinx, Inc. Power and temperature driven bandwidth throttling using delay insertion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013518516A (en) * 2010-01-26 2013-05-20 オラクル・アメリカ・インコーポレイテッド Data link energy efficiency management

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013518516A (en) * 2010-01-26 2013-05-20 オラクル・アメリカ・インコーポレイテッド Data link energy efficiency management

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115277537A (en) * 2022-06-24 2022-11-01 新华三技术有限公司合肥分公司 Method for calculating route and controlling device board card overhead and network device
US20240007955A1 (en) * 2022-06-30 2024-01-04 Xilinx, Inc. Power and temperature driven bandwidth throttling using delay insertion
US12425974B2 (en) * 2022-06-30 2025-09-23 Xilinx, Inc. Power and temperature driven bandwidth throttling using delay insertion

Similar Documents

Publication Publication Date Title
CN101707380B (en) Method, device and system for configuring power supply system
US7472293B2 (en) Network processor power management
US9110668B2 (en) Enhanced buffer-batch management for energy efficient networking based on a power mode of a network interface
US8661279B2 (en) Power capping using C-states
US20120166731A1 (en) Computing platform power management with adaptive cache flush
US20200210304A1 (en) Server power consumption management method and device
US11256321B2 (en) Network-driven, packet context-aware power management for client-server architecture
CN113839878B (en) Network-on-chip approximate communication system for data intensive application
KR101874347B1 (en) Method for saving electric power comsumption in the network device and the network device using the same
US20150208341A1 (en) Power Efficient Network with Network Controller
JP6263995B2 (en) Information processing system, management apparatus, information processing system control method, and management apparatus control program
US10528117B2 (en) Thermal mitigation in devices with multiple processing units
CN112114650B (en) A power consumption control method, device, equipment and readable storage medium
US20190094939A1 (en) Method and apparatus for preemptively scaling transactions to minimize power virus effects
EP2112573B1 (en) Power supply control method and circuit in communication equipment
US20180239407A1 (en) Power providing device and method
US8046602B2 (en) Controlling connection status of network adapters
US10326638B2 (en) Implementing an energy proportional network architecture from desired network criteria
CN112084089B (en) Method, device, device and storage medium for determining upper limit of power consumption of data center nodes
JP2010050890A (en) Network monitoring control apparatus, network monitoring control method and program
US20120188871A1 (en) Ethernet port speed control method and device
Andújar et al. Powar: Power-aware routing in hpc networks with on/off links
Arabas Energy aware data centers and networks: a survey
JP2010103655A (en) Network connection device
KR101628376B1 (en) System and method for schedulling low-power processor based on priority

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171205

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20171220

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20171205

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180214

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180620

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180628

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180628

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210610

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230612

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240610

Start annual number: 7

End annual number: 7