[go: up one dir, main page]

KR101877017B1 - 반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법 - Google Patents

반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법 Download PDF

Info

Publication number
KR101877017B1
KR101877017B1 KR1020170003064A KR20170003064A KR101877017B1 KR 101877017 B1 KR101877017 B1 KR 101877017B1 KR 1020170003064 A KR1020170003064 A KR 1020170003064A KR 20170003064 A KR20170003064 A KR 20170003064A KR 101877017 B1 KR101877017 B1 KR 101877017B1
Authority
KR
South Korea
Prior art keywords
coating layer
less
base material
metal base
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170003064A
Other languages
English (en)
Inventor
도정만
최영준
윤진국
한승희
유병용
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020170003064A priority Critical patent/KR101877017B1/ko
Priority to CN201810018154.1A priority patent/CN108385148B/zh
Priority to PCT/KR2018/000436 priority patent/WO2018128527A1/ko
Priority to JP2019535243A priority patent/JP6927646B2/ja
Priority to US16/476,574 priority patent/US20200152426A1/en
Application granted granted Critical
Publication of KR101877017B1 publication Critical patent/KR101877017B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/06—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/06—Alloys based on aluminium with magnesium as the next major constituent
    • C22C21/08—Alloys based on aluminium with magnesium as the next major constituent with silicon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/024—Anodisation under pulsed or modulated current or potential
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/026—Anodisation with spark discharge
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 일 관점에 따른 반도체 반응기용 금속모재 상의 코팅층 형성방법은 반도체 반응기용 금속모재를 NaOH 및 NaAlO2를 포함하는 알칼리 수용액성 전해액에 담지하는 단계; 및 상기 금속모재에 전극을 연결하고 상기 전극에 전원을 공급하여, 플라즈마 전해 산화(plasma electrolytic oxidation, PEO)법으로 상기 금속모재 상에 코팅층을 형성하는 단계를 포함한다.

Description

반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법{Semiconductor reactor and method of forming coating layer on metallic substrate for semiconductor reactor}
본 발명은 반도체 제조장치에 관한 것으로서, 특히 반응성 플라즈마 환경하에서 내식성 및 내침식성을 높일 수 있는 반도체 반응기 및 그 코팅층에 관한 것이다.
반도체 제조공정에서는 실리콘 웨이퍼의 표면 산화막층 제거 및 초미세 에칭 가공 공정에 플라즈마 발생 장치 채택이 증가되고 있다. 이러한 플라즈마를 사용하는 반도체 제조공정에서는 주로 염화붕소(BCl), 불화탄소 (CF4), 황화불소(SF6)와 같이 부식성이 강한 원소를 사용하고 있다. 이 경우, 플라즈마 방전에 의해 생성된 여기 이온, 해리 분자 또는 라디칼들과 같은 플라즈마 환경에 노출된 부품들에 부식 및 침식이 발생되기도 하고, 또한 부품들과 반응하여 화합물을 형성하여 부품 또는 장치를 오염시킴으로써 반도체의 성능 및 신뢰성을 저하시킬 수 있다.
따라서 이러한 문제를 해결하기 위해서는 내플라즈마 특성이 우수한 플라즈마 반응기 내부 라이너(liner)가 절실히 요구되고 있다. 플라즈마 환경에 노출되는 반도체 제조 장치용 소재로는 스테인레스강, 알루미늄, 석영. 알루미나, 실리콘 카바이 등 다양한 소재가 사용되고 있다.
반도체 제조공정에 사용되는 플라즈마 발생 장치 및 플라즈마 가스가 통과하는 부품의 표면을 보호하기 위하여 경질 양극산화법을 이용하여 밸브금속(Al, Mg, Ti, Ta, Hf, Nb, W, Zr 등) 표면에 내부식성과 내침성 산화막을 형성시키는 방법을 채택해 왔다. 하지만 경질 양극산화법에 의해 제조된 비정질 산화층의 경우 가장자리 또는 곡률 반경이 작은 돌출 부위에는 균열이 발생되는 근본적인 단점이 존재하고, 또한 실제 사용 중에 코팅층이 박리되는 문제가 발생되기도 한다. 또한, 구리와 규산염은 같은 석출물이 존재하는 소재의 경우 양극산화법으로 균일한 산화피막층 생성이 곤란하기 때문에 양극산화에 사용 가능한 금속모재가 한정되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 플라즈마 내침식성, 내부식성을 높이면서 내부 오염을 감소시킬 수 있는 반도체 반응기용 금속모재 표면에 코팅층 형성방법을 제공하는 것을 목적으로 한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따른 반도체 반응기용 금속모재의 표면에 코팅층 형성방법은 반도체 반응기용 금속모재를 NaOH 및 NaAlO2를 포함하는 알칼리 수용액성 전해액에 담지하는 단계; 및 상기 금속모재에 전극을 연결하고 상기 전극에 전원을 공급하여, 플라즈마 전해 산화(plasma electrolytic oxidation, PEO)법으로 상기 금속모재 표면에 코팅층을 형성하는 단계를 포함한다.
상기 코팅층 형성방법에 있어서, 상기 금속모재는 알루미늄 합금을 포함하고,
상기 전해액은 이트륨염을 더 포함하고, 상기 코팅층은 내부에 알루미늄 산화막을 포함하고, 표면부에 알루미늄 산화물 및 이트륨 산화물의 복합산화막을 포함할 수 있다.
상기 코팅층 형성방법에 있어서, 상기 복합산화막은 알루미늄-이트륨 산화물을 더 포함할 수 있다.
상기 코팅층 형성방법에 있어서, 상기 전해액은 이트륨염으로 Y(NO3)3를 포함할 수 있다.
상기 코팅층 형성방법에 있어서, 상기 코팅층을 형성하는 단계에서, 플라즈마 전해 산화를 위해서 음전압 인가시간이 양전압 인가시간보다 큰 쌍극펄스 전류를 인가할 수 있다.
상기 코팅층 형성방법에 있어서, 상기 코팅층을 형성하는 단계에서, 상기 쌍극펄스 전류의 음전류 밀도가 양전류 밀도보다 클 수 있다.
상기 코팅층 형성방법에 있어서, 상기 코팅층 내 구리(Cu) 및 규소(Si)의 함량을 낮추기 위해서, 상기 금속모재는 0.5 중량% 이하(0 중량% 초과)의 구리(Cu), 0.5 중량% 이하(0 중량% 초과)의 규소(Si)를 함유하는 알루미늄 합금을 포함할 수 있다.
상기 코팅층 형성방법에 있어서, 상기 코팅층 마그네슘(Mg)의 함량을 높이기 위해서, 상기 알루미늄 합금은 0.5 중량% 이하(0 중량% 초과)의 구리(Cu), 0.5 중량% 이하(0 중량% 초과)의 규소(Si) 및 1.0 ~ 50 중량%의 마그네슘(Mg)을 함유할 수 있다.
상기 코팅층 형성방법에 있어서, 상기 알루미늄 합금은 0.2 중량% 이하(0 중량% 초과)의 구리(Cu), 0.4 중량% 이하(0 중량% 초과)의 규소(Si) 및 2.0 ~ 50 중량%의 마그네슘(Mg)을 함유하고, 상기 코팅층에서 칼륨 농도가 0.1 중량% 이하이고, 구리농도가 0.1 중량% 이하이며, 실리콘 농도가 0.5 중량% 이하일 수 있다.
본 발명의 다른 관점에 따른 반도체 반응기는 금속모재; 및 상기 금속모재 상에 플라즈마 전해 산화(plasma electrolytic oxidation, PEO)법으로 형성된 코팅층을 포함할 수 있다. 상기 코팅층은 상기 금속모재를 NaOH 및 NaAlO2를 포함하는 알칼리 수용액성 전해액에 담지한 상태에서 상기 금속모재에 전극을 연결하고 상기 전극에 전원을 공급하여, 플라즈마 전해 산화(plasma electrolytic oxidation, PEO)법으로 형성된다.
상기 반도체 반응기에 있어서, 상기 금속모재는 알루미늄 합금을 포함하고, 상기 전해액은 이트륨염을 더 포함하고, 상기 코팅층은 내부에 알루미늄 산화막을 포함하고, 표면부에 알루미늄 산화물 및 이트륨 산화물의 복화산화막을 포함할 수 있다.
상기 반도체 반응기에 있어서, 상기 알루미늄 합금은 0.5 중량% 이하(0 중량% 초과)의 구리(Cu), 0.5 중량% 이하(0 중량% 초과)의 규소(Si)를 함유하고, 상기 코팅층의 칼륨 농도가 0.1 중량% 이하이고, 구리농도가 0.1 중량% 이하이며, 실리콘 농도가 0.5 중량% 이하인 결정질 α-Al2O3와 γ-Al2O3을 포함할 수 있다.
상기 반도체 반응기에 있어서, 상기 알루미늄 합금은 0.5 중량% 이하(0 중량% 초과)의 구리(Cu), 0.5 중량% 이하(0 중량% 초과)의 규소(Si)를 함유하고, 상기 코팅층의 표면부에서 칼륨 농도는 0.1 중량% 이하이고 이트륨 산화물의 농도는 10.0 중량% 이상인 Al-Y-O-rich 복합산화막을 포함할 수 있다.
상기 반도체 반응기에 있어서, 상기 코팅층의 두께는 20 내지 100㎛ 범위일 수 있다.
상기한 바와 같이 이루어진 본 발명의 일실시예에 따른 반도체 반응기용 금속모재의 코팅방법에 따르면 코팅층의 플라즈마 내침식성 및 내식성을 크게 높이고, 반도체 반응기 내 유해 성분의 오염을 줄일 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실험예에 따라 제조된 시편의 단면을 보여주는 주사전자현미경(scanning electron microscope, SEM) 사진이다.
도 2는 본 발명의 다른 실험예에 따라 제조된 시편의 단면을 보여주는 주사전자현미경(SEM) 사진이다.
도 3은 도 2의 시편의 단면 미세구조와 농도분포를 보여주는 주사전자현미경(SEM) 사진이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
본 발명의 실시예들에서, 반도체 반응기는 반도체 제조장치에서 증착, 식각 등의 반응이 일어나는 부품으로 이해될 수 있다. 예를 들어, 반도체 반응기는 플라즈마를 이용하는 반도체 제조장치의 반응 공간, 예컨대 플라즈마 챔버를 포함하는 것으로 이해될 수 있다.
본 발명의 실시예들에서, 반도체 반응기의 금속모재는 밸브금속(Al, Mg, Ti, Ta, Hf, Nb, W, Zr 등)의 하나일 수 있다. 일부 실시예에서, 반도체 반응기의 금속모재는 알루미늄(Al) 합금일 수 있다.
본 발명의 실시예들에 따르면, 기존 양극산화의 문제점을 해결하기 위해 플라즈마에 대한 내식성 및 내침식성이 보다 우수한 산화층을 생성시키기 위한 플라즈마 전해 산화법 (plasma electrolytic oxidation process, PEO)이 이용된다. PEO법은 전해액에 침지된 금속 표면을 산화시키고, 산화층 표면에 플라즈마 아크를 발생시켜 고온의 열로 산화층을 소성시킴으로써 경도를 높이고, 내마모성, 내부식성 및 내열성을 향상시키는 표면처리방법을 말한다. 플라즈마 전해 산화법을 이용하는 경우, 밸브금속의 표면에 산화막을 치밀하게 형성할 수 있다.
반도체 제조 장치의 금속모재 및 코팅층에 포함된 구리(Cu), 규소(Si), 칼륨(K) 등과 같은 원소들은 실리콘 웨이퍼 및 반응기 내부를 오염시켜 해로운 영향일 미치고, 마그네슘은(Mg) 활로겐 가스와 반응하여 안전한 산화물을 형성하여 표면산화층을 보호하는 역할을 한다. 구리와 실리카 석출물은 균일 코팅층 형성을 억제하며, 반응성 플라즈마 분위기에서 PEO 코팅층으로부터 용출되는 구리는 실리콘 기판과 반도체 제조 장치를 오염시키고, 결정질 알루미나 코팅층으로 유입되는 실리카(SiO2)는 비정질 상을 형성하여 PEO 코팅층의 내식 및 내침식성을 저하시키는 문제가 발생된다. 따라서 반응기의 금속모재와 표면 코팅층 내의 구리, 규소, 칼륨 성분은 가능한 낮추고, 마그네슘 성분은 증가시킬 수 있다면 실리콘 웨이퍼 및 반응기 내부를 오염을 감소시키고, 반도체 장치의 수명을 증대시킬 수 있다.
반도체 부품 및 반도체 소자 제조용 실리콘 기판에 유해한 영향을 미치는 구리(Cu), 실리콘(Si), 칼륨(K) 등의 함량은 주로 PEO 코팅층 내부보다는 최외각 표면부에서 높게 나타난다. 따라서 PEO 코팅층 표면부의 유해원소(Cu, Si, K 등) 함량 낮추기 위해서는 Cu와 Si 함량이 낮은 금속모재를 선정하여야 하고, K와 Si가 포함되지 않은 PEO 전해액을 선정할 필요성이 있다.
이에 따라, 본 발명의 일 실시예에 따른 반도체 반응기용 금속모재 상의 코팅층 형성방법은 반도체 반응기용 금속모재를 전해액에 담지하는 단계와, 이러한 금속모재에 전극을 연결하고 전극에 전원을 공급하여, 플라즈마 전해 산화(PEO)법으로 금속모재 상에 코팅층을 형성하는 단계를 포함할 수 있다. 이러한 PEO법을 이용하면, 금속모재 상에 코팅층이 형성된 구조, 예컨대 반도체 제조장치 또는 그 부품, 예컨대 반도체 반응기 또는 플라즈마 챔버를 제조할 수 있다.
예를 들어, 반도체 반응기와 같은 반도체 부품의 플라즈마 전해 산화를 위한 전해액으로는 알칼리 수용액이 사용될 수 있다. 전해액의 성분 및 첨가제는 전해조건의 제어 및 코팅층의 품질 제어를 위해서 선정될 수 있다.
본 발명의 실시예들에서는, 코팅층 내에 유해 원소로서 칼륨(K)이 혼입되는 것을 억제하기 위해서, 전해액에 종래의 KOH 대신 NaOH가 사용될 수 있다. NaOH가 함유된 전해액을 사용할 경우 코팅층에 고용되어 있는 나트륨(Na)과 금속모재의 알루미늄(Al)이 반도체 공정에 사용되는 불소(F) 가스와 반응하여 NaF-AlF3 반응염(NaF-AlF3 상태도 참조)을 생성할 수 있다. 이 NaF-AlF3 반응염의 융점은 KOH가 함유된 전해액을 사용할 경우 코팅층에 고용되어 있는 칼륨(K)과 금속모재의 알루미늄(Al)과 불소(F) 가스가 반응하여 생성된 KF-AlF3 반응염의 융점보다 약 100℃ 높다. 그러므로, NaOH를 사용한 전해액에서 생성된 PEO 코팅층의 내열성이 KOH를 사용한 전해액에서 생성된 PEO 코팅층의 내열성보다 약 100℃ 정도 향상되게 된다.
본 발명의 일부 실시예에서, 전해액 내 NaOH와 NaAlO2를 같이 포함할 수 있다. 이러한 전해액은 전술한 NaOH 부가에 따른 코팅층 내열성 향상에 더 효과적이며, 코팅 속도 향상에 기여할 수 있다. 예를 들어, 이러한 실시예에 따른 코팅층의 두께는 수십 내지 수백㎛ 일 수 있고, 나아가 반도체 반응기용으로 적합하게 사용하게 위하여 20 내지 100㎛ 범위일 수 있다.
본 발명의 일부 실시예에서, 전해액은 첨가제로 이트륨염(yttrium salt)을 포함할 수 있다. 예를 들어, 전해액은 이트륨염으로 Y(NO3)3를 포함할 수 있다. 예컨대, NaOH, NaAlO2, Y(NO3)3를 포함하는 전해액이 알루미늄 합금의 PEO 코팅층 형성에 이용될 수 있다. 전해액 내에 첨가된 이트륨은 플라즈마 전해 산화 단계에서 코팅층 내에 이트륨 산화물을 형성할 수 있다. 이 경우, 코팅층은 내부에 결정질 알루미늄 산화막을 포함하고, 표면부에 알루미늄 산화물 및 이트륨 산화물의 복합산화막을 포함할 수 있다. 이러한 복합산화물 또는 표면부의 이트륨 산화물은 코팅층의 플라즈마 내침식성 및 내부식성을 더욱 높일 수 있다.
전술한 실시예들에서, 전해액은 전술한 성분 외에 유기물 결합제를 더 포함할 수 있다.
본 발명의 일부 실시예에서, 전해 조건은 PEO 코팅층의 성장속도 및 품질을 높이기 위해서 제어될 수 있다. 예를 들어, 플라즈마 전해 산화를 이용한 코팅층 형성 단계에서, 음전압 인가시간이 양전압 인가시간보다 큰 쌍극펄스 전류를 인가할 수 있다. 나아가, 쌍극펄스 전류의 음전류 밀도가 양전류 밀도보다 더 크도록 제어될 수 있다.
본 발명의 일부 실시예에서, 코팅층 내 조성을 제어하기 위하여, 금속모재의 성분 및 함량을 제어할 수 있다. 예를 들어, 코팅층 내 구리(Cu) 및 규소(Si)의 함량을 낮추기 위해서, 금속모재는 0.5 중량%(wt%) 이하(0 중량% 초과)의 구리(Cu) 및 1.0 중량% 이하(0 중량% 초과)의 규소(Si)를 함유하는 알루미늄 합금을 포함할 수 있다. 바람직하게는 이러한 구리 및 규소의 영향을 더욱 제한하기 위해서, 알루미늄 합금 내 구리의 함량은 0.25 중량% 이하로 제한하고, 더욱 엄격하게는 0.1 중량% 이하로 제한될 수 있다. 나아가, 규소의 함량은 0.5 중량% 이하로 제한되고, 더욱 엄격하게는 0.4 중량% 이하로 더욱 제한할 수 있다.
나아가, 코팅층의 보호역할을 하는 보호피막을 형성하기 위해서 코팅층 내 마그네슘(Mg)의 함량을 높이기 위해서, 금속모재로 이용되는 알루미늄 합금은 1.0 ~ 50 중량%의 마그네슘(Mg)을 더 함유할 수 있다. 일부 실시예에서, 알루미늄 합금은 0.2 중량% 이하(0 중량% 초과)의 구리(Cu), 0.4 중량% 이하(0 중량% 초과)의 규소(Si) 및 1.5 ~ 50 중량%의 마그네슘(Mg)을 함유할 수 있다. 보다 제한적인 경우, 구리 농도는 0.1 중량% 이하로 더욱 제한하고, 마그네슘 함량은 2.0 ~ 50 중량%의으로 그 하한치를 더욱 높일 수 있다.
보다 구체적으로 보면, 금속모재로는 구리 농도가 0.5 중량% 이하이고, 규소의 농도가 1.0 중량% 이하인 알루미늄 합금, 바람직하게는 구리농도가 0.25 중량%의 이하이고, 규소의 농도가 0.5 중량% 이하인 알루미늄 합금, 보다 바람직하게는 구리농도가 0.15 중량% 이하이고, 규소의 농도가 0.4 중량% 이하인 알루미늄 합금이 사용될 수 있다. 또한 금속모재로는 구리농도가 0.5 중량% 이하이고, 규소의 농도가 1.0 중량% 이하이며, 마그네슘 농도가 1.0 ~ 50 중량%인 알루미늄 합금, 바람직하게는 구리농도가 0.25 중량% 이하이고, 규소의 농도가 0.5 중량% 이하이며, 마그네슘 농도가 1.5 ~ 50 중량%인 알루미늄 합금, 보다 바람직하게는 구리농도가 0.1 중량% 이하이고. 규소의 농도가 0.4 중량% 이하이며, 마그네슘 농도가 2.0 ~ 50 중량%인 알루미늄 합금이 사용될 수 있다.
이러한 알루미늄 합금으로는 이러한 조성을 갖는 개발합금 또는 상용합금이 모두 사용될 수 있다. 예를 들어, 상용 알루미늄 합금 중에서는 구리와 규소 농도가 낮고, 마그네슘 농도가 높은 A5052, A5082, A5083, A5086 합금 등이 이러한 금속모재로 이용될 수 있다.
이와 같이, 금속모재의 성분과 조성을 제한함으로써 코팅층 내에 구리와 규소의 혼입량을 줄이고, 마그네슘의 혼입량을 늘일 수 있다. 이에 따라, 이러한 금속모재와 코팅층을 이용한 반도체 반응기의 내플라즈마 특성이 높아짐과 더불어서 반도체 반응기로부터 내부로 반도체 소자에 유해한 불순물 등의 혼입을 억제하여 반도체 반응기의 신뢰성을 높이고 수명을 향상시킬 수 있다.
본 발명의 일부 실시예에서, PEO 코팅 시 전해액 내에 규소(Si)의 혼입을 줄이거나 아예 배제하고, 규소 농도가 낮은 알루미늄 금속모재를 사용함으로써, PEO 과정 중에 비정질 실리카(SiO2)가 결정질 Al2O3 알루미나 코팅층으로 혼입되어 결정성이 저하하는 것을 억제하고, 규산염에 의해 코팅층의 내식 및 내침식성이 저하하는 문제를 해결할 수 있게 된다.
한편, 플라즈마 환경에서 결정질 산화물이 비정질 산화물 보다 우수한 내식 및 내침식성을 나타내는 것으로 알려져 있다. 전술한 실시예들에 따르면, 금속모재 내 구리 함량을 낮추고 PEO 코팅 시 전해액 내의 칼륨 함량을 줄임으로써, 코팅층 내 알루미나의 결정성을 높여, 플라즈마 내식성 및 내침식성을 높일 수 있다.
이하에서는 본 발명에 따른 실험예와, 비교예를 비교하여 설명한다.
실험예 1
50mmㅧ50mmㅧ5mm의 크기, 즉 6,000㎟의 면적을 가지는 평판형 A5083 알루미늄 합금을 준비하였다. 준비된 A5083 알루미늄 합금을 10℃로 유지된 알칼리 수용액에 담지한 후 시료에 양극을 연결하였다. 여기서 알칼리 수용액은 2g/ℓ의 NaOH, 2g/ℓ의 NaAlO2 및 유기물 첨가제를 함유하였다. 쌍극펄스 직류전원장치를 이용하여 양극에 연결된 A5083 알루미늄 합금을 1시간 동안 PEO 코팅처리하였다. 즉, A5083 알루미늄 합금에 5A/dm2의 양전류를 8,000μs 동안 인가하였고, 6A/dm2의 음전류를 11,000μs 동안 인가하였다.
도 1에는, 실험예 1에 따라 제조된 A5083 알루미늄 합금 표면의 산화층의 단면구조의 주사전자현미경 사진이 도시된다.
도 1을 참조하면, 금속모재인 A5083 알루미늄 합금(10)의 표면에 코팅층으로 Al2O3 알루미나산화층(20)이 생성된 것을 확인할 수 있다. 여기에서, Al2O3 알루미나 산화층(20)은 A5083 알루미늄 합금(10)의 표면에 균일하게 생성되었고, 그 조직도 치밀하였다. Al2O3 알루미나 산화층(20)은 α-Al2O3와 γ-Al2O3로 이루어져 있고, 알루미나 산화층의 기공율은 약 5% 이내의 매우 치밀한 미세 구조를 가졌다. 코팅층의 성분을 EPMA로 정량한 결과 코팅층 표면부 구리농도는 0.03 중량%로써 0.1 중량% 이하이고, 실리콘농도가 0.34 중량%로써 0.5 중량% 이하이며, 칼륨농도가 0.02 중량%, 마그네슘 농도가 2.31 중량%로써 2.0 중량% 이상인 결정질 Al2O3 알루미나 코팅층으로 이루어져 있다. 2.0 중량% 이상의 마그네슘을 함유한 결정질 Al2O3 알루미나 산화층(20)의 두께는 약 33㎛ 이상 이었다.
실험예 2
50mmㅧ50mmㅧ5mm의 크기, 즉 6,000㎟의 면적을 가지는 판형 A5083 알루미늄 합금을 준비하였다. 준비된 A5083 알루미늄 합금을 10℃로 유지된 알칼리 수용액에 담지한 후 시료에 양극을 연결하였다. 여기서 알칼리 수용액은 2g/ℓ의 NaOH, 2g/ℓ의 NaAlO2, 1.5g/ℓ의 Y(NO3)3 및 유기물 결합제를 함유하였다. 쌍극펄스 직류전원장치를 이용하여 양극에 연결된 A5083 알루미늄 합금을 1시간 동안 PEO 코팅처리하였다. 즉, A5083 알루미늄 합금에 5A/dm2의 양전류를 8,000μs 동안 인가하였고, 6A/dm2의 음전류를 11,000μs 동안 인가하였다.
도 2에는 실험예 2에 따라 제조된 A5083 알루미늄 합금 표면 산화층의 단면구조의 주사전자현미경 사진이 도시된다.
도 2를 참조하면, 금속모재인 A5083 알루미늄 합금(10) 상에 코팅층으로 결정질 Al2O3 알루미나 산화층(20a)과 Al-Y-O-rich 복합산화막(30)이 생성된 것을 확인할 수 있다. 최외각 Al-Y-O-rich 복합산화막(30)은 다소 불균일하게 생성되었다. PEO 코팅층의 함량을 EPMA로 정량한 결과 코팅층 표면부는 구리농도가 0.37 중량%로써 0.5 중량% 이하이고, 실리콘농도가 0.45 중량%로써 0.5 중량% 이하이며, 칼륨농도가 0.03 중량%로 0.1 중량% 이하이고, 마그네슘 농도가 0.27 중량%, 이트리아 농도가 70.6 중량%인 복합 코팅층으로 이루어져 있었다. 이로부터, 코팅층 내 칼륨 농도가 0.1 중량% 이하(0 중량% 초과)로 낮고, 구리 농도가 0.1 중량 % 이하(0 중량% 초과)로 낮고, 실리콘 농도가 0.5 중량%(0 중량% 초과)이하로 낮게 제어될 수 있다. 나아가, 바람직하게는 코팅층 내 칼륨, 구리, 실리콘 중 적어도 하나가 거의 검출되지 않을 수도 있다. 또한, 코팅층 표면부 내 이트륨 산화물의 농도는 10.0 중량% 이상, 나아가 50.0 중량% 이상으로 높을 수 있다.
XRD 분석결과 PEO 코팅층은 반응성 플라즈마에 대한 내식성 및 내침식성이 우수한 결정질 Al2O3, Y2O3, Y4Al2O9 등으로 구성된 복합산화막으로 구성되어 있었다.
PEO 내부 결정질 Al2O3 알루미나 산화층(20a) 두께는 약 48㎛ 이고, PEO 코팅층 최외각 표면부 Al-Y-O-rich 복합산화막(30)의 두께는 약 18.8㎛ 이었다.
도 3의 (a)는 실험예 2에 따른 미세조직를 보여주고, (b)는 단면상에서 알루미늄 농도 분포를 보여주고, (c)는 이트륨 농도 분포를 보여준다. 이로부터, 플라즈마에 대한 내침식성이 우수한 것으로 알려진 이트륨 산화물 또는 Al2O3-Y2O3 또는 Al2O3-Y4Al2O9 또는 Y2O3-Y4Al2O9 또는 Al2O3-Y2O3-Y4Al2O9 형태의 복합산화막(30)은 주로 PEO 코팅층 최외각 표면부에 집중되어 있다는 것을 알 수 있다.
비교예 1
50mmㅧ50mmㅧ5mm의 크기, 즉 6,000㎟의 면적을 가지는 평판형 A5083 알루미늄 합금을 준비하였다. 준비된 A5083 알루미늄 합금을 10℃로 유지된 알칼리 수용액에 담지한 후 시료에 양극을 연결하였다. 여기서 알칼리 수용액은 2g/ℓ의 KOH, 4g/ℓ의 Na2SiO3 및 유기물 첨가제를 함유하였다. 쌍극펄스 직류전원장치를 이용하여 양극에 연결된 A5083 알루미늄 합금을 1시간 동안 PEO 코팅처리하였다. 즉, A5083 알루미늄 합금에 5A/dm2의 양전류를 8,000μs 동안 인가하였고, 6A/dm2의 음전류를 11,000μs 동안 인가하였다.
비교예 1에 의해 금속모재 표면에 생성된 코팅층을 EDS로 분석한 결과 구리농도가 0.03 중량%, 실리콘농도가 21.16 중량%, 칼륨농도가 4.4 중량%, 마그네슘 농도가 1.63 중량%로써 칼륨과 실리콘 농도가 매우 높게 나타났다. 이와 같이 실리콘 함량이 높은 PEO 코팅층은 반응성 플라즈마 분위기 하에서 고순도 결정질 알루미나층에 비해 내부식성 및 내침식성이 떨어지게 되는 근원적인 문제점이 발생되게 된다.
비교예 2
50mmㅧ50mmㅧ5mm의 크기, 즉 6,000㎟의 면적을 가지는 판형 A5083 알루미늄 합금을 준비하였다. 준비된 A5083 알루미늄 합금을 10℃로 유지된 알칼리 수용액에 담지한 후 시료에 양극을 연결하였다. 여기서 알칼리 수용액은 2g/ℓ KOH를 함유하고 있다. 쌍극펄스 직류전원장치를 이용하여 양극에 연결된 A5083 알루미늄 합금을 1시간 동안 PEO 코팅 처리하였다. 즉, A5083 알루미늄 합금에 480V 양전압을 100μs 동안 인가하였고, 300V 음전압을 1000μs 동안 인가하였다. 그 결과 얻어진 코팅층의 두께는 약 3~4㎛로써 코팅층 성장 속도가 대단히 느리게 나타났다.
비교예 3
50mmㅧ50mmㅧ5mm의 크기, 즉 6,000㎟의 면적을 가지는 판형 A5083 알루미늄 합금을 준비하였다. 준비된 A5083 알루미늄 합금을 10℃로 유지된 알칼리 수용액에 담지한 후 시료에 양극을 연결하였다. 여기서 알칼리 수용액은 2g/ℓ KOH, 1g/ℓ Y(NO3)3를 함유하고 있다. 쌍극펄스 직류전원장치를 이용하여 양극에 연결된 A5083 알루미늄 합금을 1시간 동안 PEO 코팅 처리하였다. 즉, A5083 알루미늄 합금에 480V 양전압을 100μs 동안 인가하였고, 300V 음전압을 1000μs 동안 인가하였다. 그 결과 얻어진 코팅층의 두께는 약 3~5㎛로써 코팅층 성장 속도가 대단히 느리게 나타났다.
실험예 1과 2의 결과로 부터 본 발명에 따른 코팅 방법으로는 1시간 PEO 코팅으로는 두께 50㎛ 전후의 코팅층 형성이 가능하였으나 비교예 1, 2에 따르면 1시간 PEO 코팅층 두께가 3~5㎛로 후막 코팅층 형성이 곤란하였다. 이상의 사실로부터 KOH 전해액을 사용한 종래 PEO 기술로는 반응성 플라즈마 환경에 노출된 반도체 제조 장치에 적용이 곤란한데 비해 본 발명에서 개발한 두께 50㎛ 전후의 결정질 Al2O3 알루미나 또는 Al-Y-O-rich 복합산화막은 반도체 제조 장치에 적용될 수 있을 것으로 기대된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 알루미늄 합금
20, 20a: 결정질 알루미나 산화층
30: 복합산화막

Claims (15)

  1. 반도체 반응기용 금속모재를 NaOH 및 NaAlO2를 포함하는 알칼리 수용액성 전해액에 담지하는 단계; 및
    상기 금속모재에 전극을 연결하고 상기 전극에 전원을 공급하여, 플라즈마 전해 산화(plasma electrolytic oxidation, PEO)법으로 상기 금속모재 상에 코팅층을 형성하는 단계를 포함하고,
    상기 금속모재는 알루미늄 합금을 포함하고,
    상기 전해액은 이트륨염을 더 포함하고,
    상기 코팅층은 내부에 알루미늄 산화막을 포함하고, 표면부에 알루미늄 산화물 및 이트륨 산화물의 복합산화막을 포함하고,
    상기 코팅층의 내부의 알루미늄 산화막 및 상기 코팅층의 표면부의 상기 복합산화막 내 알루미늄 산화물은 상기 플라즈마 전해 산화법으로 상기 코팅층을 형성하는 단계에서 상기 금속모재로부터 제공된 알루미늄이 전해 산화되어 형성된,
    반도체 반응기용 금속모재 상의 코팅층 형성방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 복합산화막은 알루미늄-이트륨 산화물을 더 포함하는, 반도체 반응기용 금속모재 상의 코팅층 형성방법.
  4. 제 1 항에 있어서, 상기 전해액은 이트륨염으로 Y(NO3)3를 포함하는, 반도체 반응기용 금속모재 상의 코팅층 형성방법.
  5. 제 1 항에 있어서, 상기 코팅층을 형성하는 단계에서, 플라즈마 전해 산화를 위해서 음전압 인가시간이 양전압 인가시간보다 큰 쌍극펄스 전류를 인가하는, 반도체 반응기용 금속모재 상의 코팅층 형성방법.
  6. 제 5 항에 있어서, 상기 코팅층을 형성하는 단계에서, 상기 쌍극펄스 전류의 음전류 밀도가 양전류 밀도보다 큰, 반도체 반응기용 금속모재 상의 코팅층 형성방법.
  7. 제 1 항 또는 제 3 항 내지 제 6 항의 어느 한 항에 있어서,
    상기 코팅층 내 구리(Cu) 및 규소(Si)의 함량을 낮추기 위해서, 상기 금속모재는 0.5 중량% 이하(0 중량% 초과)의 구리(Cu) 및 0.5 중량% 이하(0 중량% 초과)의 규소(Si)를 함유하는 알루미늄 합금을 포함하는, 반도체 반응기용 금속모재 상의 코팅층 형성방법.
  8. 제 7 항에 있어서, 상기 코팅층 내 마그네슘(Mg)의 함량을 높이기 위해서, 상기 알루미늄 합금은 0.5 중량% 이하(0 중량% 초과)의 구리(Cu), 0.5 중량% 이하(0 중량% 초과)의 규소(Si) 및 1.0 ~ 50 중량%의 마그네슘(Mg)을 함유하는, 반도체 반응기용 금속모재 상의 코팅층 형성방법.
  9. 제 8 항에 있어서, 상기 알루미늄 합금은 0.2 중량% 이하(0 중량% 초과)의 구리(Cu), 0.4 중량% 이하(0 중량% 초과)의 규소(Si) 및 2.0 ~ 50 중량%의 마그네슘(Mg)을 함유하고,
    상기 코팅층에서 칼륨 농도가 0.1 중량% 이하이고, 구리농도가 0.1 중량% 이하이며, 실리콘 농도가 0.5 중량% 이하인, 반도체 반응기용 금속모재 상의 코팅층 형성방법.
  10. 금속모재; 및
    상기 금속모재 상에 플라즈마 전해 산화(plasma electrolytic oxidation, PEO)법으로 형성된 코팅층을 포함하고,
    상기 코팅층은 상기 금속모재를 NaOH 및 NaAlO2를 포함하는 알칼리 수용액성 전해액에 담지한 상태에서 상기 금속모재에 전극을 연결하고 상기 전극에 전원을 공급하여, 플라즈마 전해 산화(plasma electrolytic oxidation, PEO)법으로 형성되고,
    상기 금속모재는 알루미늄 합금을 포함하고,
    상기 전해액은 이트륨염을 더 포함하고,
    상기 코팅층은 내부에 알루미늄 산화막을 포함하고, 표면부에 알루미늄 산화물 및 이트륨 산화물의 복합산화막을 포함하고,
    상기 코팅층의 내부의 알루미늄 산화막 및 상기 코팅층의 표면부의 상기 복합산화막 내 알루미늄 산화물은 상기 플라즈마 전해 산화법으로 상기 코팅층을 형성하는 단계에서 상기 금속모재로부터 제공된 알루미늄이 전해 산화되어 형성된,
    반도체 반응기.
  11. 삭제
  12. 제 10 항에 있어서, 상기 복합산화막은 알루미늄-이트륨 산화물을 더 포함하는, 반도체 반응기.
  13. 제 10 항에 있어서,
    상기 알루미늄 합금은 0.5 중량% 이하(0 중량% 초과)의 구리(Cu), 0.5 중량% 이하(0 중량% 초과)의 규소(Si)를 함유하고,
    상기 코팅층의 칼륨 농도가 0.1 중량% 이하이고, 구리농도가 0.1 중량% 이하이며, 실리콘 농도가 0.5 중량% 이하인 결정질 α-Al2O3와 γ-Al2O3을 포함하는, 반도체 반응기.
  14. 제 10 항에 있어서,
    상기 알루미늄 합금은 0.5 중량% 이하(0 중량% 초과)의 구리(Cu), 0.5 중량% 이하(0 중량% 초과)의 규소(Si)를 함유하고,
    상기 코팅층의 표면부에서 칼륨 농도는 0.1 중량% 이하이고 이트륨 산화물의 농도는 10.0 중량% 이상인 Al-Y-O-rich 복합산화막을 포함하는, 반도체 반응기.
  15. 제 10 항에 있어서,
    상기 코팅층의 두께는 20 내지 100㎛ 범위인, 반도체 반응기.
KR1020170003064A 2017-01-09 2017-01-09 반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법 Active KR101877017B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170003064A KR101877017B1 (ko) 2017-01-09 2017-01-09 반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법
CN201810018154.1A CN108385148B (zh) 2017-01-09 2018-01-09 半导体反应器及半导体反应器用金属母材的涂层形成方法
PCT/KR2018/000436 WO2018128527A1 (ko) 2017-01-09 2018-01-09 반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법
JP2019535243A JP6927646B2 (ja) 2017-01-09 2018-01-09 半導体反応器及び半導体反応器用金属母材のコーティング層形成方法
US16/476,574 US20200152426A1 (en) 2017-01-09 2018-01-09 Semiconductor reactor and method for forming coating layer on metal base material for semiconductor reactor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170003064A KR101877017B1 (ko) 2017-01-09 2017-01-09 반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법

Publications (1)

Publication Number Publication Date
KR101877017B1 true KR101877017B1 (ko) 2018-07-12

Family

ID=62789490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170003064A Active KR101877017B1 (ko) 2017-01-09 2017-01-09 반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법

Country Status (5)

Country Link
US (1) US20200152426A1 (ko)
JP (1) JP6927646B2 (ko)
KR (1) KR101877017B1 (ko)
CN (1) CN108385148B (ko)
WO (1) WO2018128527A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041440A (ko) * 2020-09-25 2022-04-01 한국과학기술연구원 레이저 소결을 이용한 내플라즈마 코팅막 치밀화 방법
KR20220041439A (ko) * 2020-09-25 2022-04-01 한국과학기술연구원 레이저를 이용한 내플라즈마 코팅막 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220403531A1 (en) * 2021-06-17 2022-12-22 Applied Materials, Inc. Conformal yttrium oxide coating
CN114015915A (zh) * 2021-10-25 2022-02-08 宁波吉胜铸业有限公司 一种耐磨泵盖

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010024758A (ko) * 1997-12-17 2001-03-26 아일 코트 리미티드 알루미늄 합금 제품상의 경질 보호코팅 제조 방법
KR20050008855A (ko) * 2002-06-27 2005-01-21 램 리서치 코포레이션 플라즈마 반응기용 열 스프레이 이트리아 함유 코팅
KR20110091759A (ko) * 2008-11-10 2011-08-12 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 챔버 부품용 플라즈마 내성 코팅
KR20110094196A (ko) * 2008-12-26 2011-08-22 니혼 파커라이징 가부시키가이샤 금속의 전해 세라믹스 코팅방법, 금속의 전해 세라믹스 코팅용 전해액 및 금속재료
KR20130123821A (ko) * 2012-05-04 2013-11-13 (주)코미코 내 플라즈마 코팅막, 이의 제조 방법 및 내 플라즈마성 부품
US20160148788A1 (en) * 2014-11-24 2016-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Gas ring for plasma system and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871560B2 (ja) * 2001-12-03 2007-01-24 昭和電工株式会社 皮膜形成処理用アルミニウム合金、ならびに耐食性に優れたアルミニウム合金材およびその製造方法
JP2004277812A (ja) * 2003-03-14 2004-10-07 Shinsuke Mochizuki Ａｌ系複合部材とその製造方法
TWI562205B (en) * 2007-04-27 2016-12-11 Applied Materials Inc Method and apparatus which reduce the erosion rate of surfaces exposed to halogen-containing plasmas
CN101608332B (zh) * 2008-06-19 2011-06-29 深圳富泰宏精密工业有限公司 表面具微弧氧化陶瓷膜的铝合金及其制备方法
US9123651B2 (en) * 2013-03-27 2015-09-01 Lam Research Corporation Dense oxide coated component of a plasma processing chamber and method of manufacture thereof
JP6257944B2 (ja) * 2013-07-29 2018-01-10 ハンファテクウィン株式会社Ｈａｎｗｈａ Ｔｅｃｈｗｉｎ Ｃｏ．，Ｌｔｄ． アルミニウム合金部材およびアルミニウム合金の表面保護膜形成方法
CN103820832B (zh) * 2014-03-12 2016-03-23 湖南大学 一种在铝合金表面生成超耐磨涂层的两步微弧氧化法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010024758A (ko) * 1997-12-17 2001-03-26 아일 코트 리미티드 알루미늄 합금 제품상의 경질 보호코팅 제조 방법
KR20050008855A (ko) * 2002-06-27 2005-01-21 램 리서치 코포레이션 플라즈마 반응기용 열 스프레이 이트리아 함유 코팅
KR20110015676A (ko) * 2002-06-27 2011-02-16 램 리써치 코포레이션 플라즈마 반응기용 용사 이트리아 함유 코팅
KR20110091759A (ko) * 2008-11-10 2011-08-12 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 챔버 부품용 플라즈마 내성 코팅
KR20110094196A (ko) * 2008-12-26 2011-08-22 니혼 파커라이징 가부시키가이샤 금속의 전해 세라믹스 코팅방법, 금속의 전해 세라믹스 코팅용 전해액 및 금속재료
KR20130123821A (ko) * 2012-05-04 2013-11-13 (주)코미코 내 플라즈마 코팅막, 이의 제조 방법 및 내 플라즈마성 부품
US20160148788A1 (en) * 2014-11-24 2016-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Gas ring for plasma system and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041440A (ko) * 2020-09-25 2022-04-01 한국과학기술연구원 레이저 소결을 이용한 내플라즈마 코팅막 치밀화 방법
KR20220041439A (ko) * 2020-09-25 2022-04-01 한국과학기술연구원 레이저를 이용한 내플라즈마 코팅막 형성방법
KR102496309B1 (ko) * 2020-09-25 2023-02-07 한국과학기술연구원 레이저를 이용한 내플라즈마 코팅막 형성방법
KR102497053B1 (ko) * 2020-09-25 2023-02-08 한국과학기술연구원 레이저 소결을 이용한 내플라즈마 코팅막 치밀화 방법

Also Published As

Publication number Publication date
JP2020504241A (ja) 2020-02-06
JP6927646B2 (ja) 2021-09-01
WO2018128527A1 (ko) 2018-07-12
CN108385148A (zh) 2018-08-10
CN108385148B (zh) 2020-08-21
US20200152426A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
CN100503859C (zh) 用在半导体处理设备中的抗卤素的阳极氧化铝
JP4643478B2 (ja) 半導体加工装置用セラミック被覆部材の製造方法
KR101877017B1 (ko) 반도체 반응기 및 반도체 반응기용 금속모재의 코팅층 형성방법
EP1918427B1 (en) Metal oxide film, laminate, metal member and process for producing the same
CN1321207C (zh) 用于半导体处理设备中的抗卤素的阳极氧化铝
JP4996868B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2001164354A (ja) プラズマ処理容器内部材およびその製造方法
US20090080136A1 (en) Electrostatic chuck member
WO2007108546A1 (ja) 半導体加工装置用セラミック被覆部材
US8282807B2 (en) Metal member having a metal oxide film and method of manufacturing the same
US20140318974A1 (en) Corrosion and erosion-resistant mixed oxide coatings for the protection of chemical and plasma process chamber components
US20070207267A1 (en) Disposable liners for etch chambers and etch chamber components
JP3919996B2 (ja) プラズマ処理装置用アルミニウム合金、プラズマ処理装置用アルミニウム合金部材およびプラズマ処理装置
Cheng et al. Effect of NaOH on plasma electrolytic oxidation of A356 aluminium alloy in moderately concentrated aluminate electrolyte
KR100995774B1 (ko) 세라믹이 코팅된 반도체 제조용 부품 제조방법
JP2004003022A (ja) プラズマ処理容器内部材
KR100664900B1 (ko) 내열균열성이 우수한 양극산화된 알루미늄 혹은 알루미늄 합금 부재의 제조방법과 알루미늄 혹은 알루미늄 합금 부재
JP4711724B2 (ja) 溶融塩めっき用電解浴及び該電解浴を用いた溶融塩めっき方法
JP5629898B2 (ja) 耐プラズマエロージョン性に優れるサーメット皮膜の形成方法とサーメット皮膜被覆部材
Shi et al. Study of the corrosion process of a PEO-treated aluminum alloy in different concentrations of NaCl
KR102117420B1 (ko) 결함이 없는 알루미늄 합금 코팅층 제조방법
Senbahavalli et al. Enhanced corrosion resistance of anodic non-porous alumina (ANPA) coatings on aluminium fabricated from mixed organic-inorganic electrolytes
Li et al. Al2O3-Y2O3 ceramic coatings produced by cathodic micro-arc electrodeposition and their high temperature oxidation resistance
Elshina et al. The mechanism of formation of thin oxide coatings and nanopowders at the anodic oxidation of zirconium in molten salts
KR20040077221A (ko) 반도체 제조장치용 부품 표면에 보호막을 제조하는 방법및 표면 보호막이 형성된 반도체 제조장치용 부품

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170109

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180209

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180704

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180705

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210624

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220623

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230705

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240703

Start annual number: 7

End annual number: 7