[go: up one dir, main page]

KR101871682B1 - 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법 - Google Patents

페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법 Download PDF

Info

Publication number
KR101871682B1
KR101871682B1 KR1020170014957A KR20170014957A KR101871682B1 KR 101871682 B1 KR101871682 B1 KR 101871682B1 KR 1020170014957 A KR1020170014957 A KR 1020170014957A KR 20170014957 A KR20170014957 A KR 20170014957A KR 101871682 B1 KR101871682 B1 KR 101871682B1
Authority
KR
South Korea
Prior art keywords
page
decoding
itr
wear
leveling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170014957A
Other languages
English (en)
Inventor
이현빈
강태근
Original Assignee
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR1020170014957A priority Critical patent/KR101871682B1/ko
Application granted granted Critical
Publication of KR101871682B1 publication Critical patent/KR101871682B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 바람직한 실시예에 따른 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법에 관한 것으로서, 블록 또는 페이지 단위로 동작하고 LDPC 코드를 이용하여 오류 여부를 확인하는 플래시 메모리 기반 저장 장치에 있어서, 데이터 읽기 동작마다 페이지 단위 및 블록 단위의 복호 반복 횟수 정보를 획득하고 이를 페이지 단위 및 블록 단위로 저장하는 복호 반복 횟수 기록부 및 상기 복호 반복 횟수 기록부에 기록된 정보들을 바탕으로 각 페이지의 쓰기 동작을 제한하여 페이지 단위의 웨어-레벨링을 수행하는 웨어-레벨링 수행부를 포함함으로써, SSD의 전체적인 수명을 연장하여 SSD의 신뢰성을 높이고 SSD 교체에 드는 비용을 낮출 수 있다.

Description

페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법{METHOD FOR IMPROVING THE RELIABILITY OF WEAR-LEVELING BY RECORDING AND WEAR-LEVEL MONITORING THE NUMBER OF LDPC DECODING INTERATIONS IN PAGES}
본 발명은 신뢰도 높은 웨어-레벨링 수행방법에 관한 것으로, 더욱 상세하게는 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법에 관한 것이다.
고체 상태 드라이브(SSD; Solid-State-Drive)는 플래시 메모리 기반 저장장치로서 고속 입출력, 저전력 등의 장점을 가지고 있다. 하지만, 플래시 메모리는 쓰고 지우는 횟수에 한계가 있다는 단점을 가지고 있다. 데이터를 저장하는 기본 단위인 셀(cell)의 플로팅 게이트(floating gate)는 전자를 가두고 내보내는 쓰기 및/또는 지우기 과정을 반복하면 마모가 생겨 결국에는 더 이상 사용할 수 없는 고장 상태에 이른다. 이 때문에 플래시 메모리의 수명은 제한적이다. 플래시 메모리는 다수의 블록으로 구성되어 있고 각 블록은 페이지라는 단위로 구분된다. 쓰기 동작은 페이지 단위로, 지우기 동작은 블록 단위로 수행되는데, 이 때문에 쓰기 또는 지우기 동작이 특정 블록이나 특정 페이지에 집중될 경우 더 빠르게 고장 상태에 이르게 된다. 이를 방지하고 플래시 메모리의 전체적인 수명을 늘이기 위하여 웨어-레벨링(Wear-Leveling)이라는 기술이 SSD에 적용된다. 웨어-레벨링은 블록별로 수행되었던 쓰기 및/또는 지우기 동작 횟수에 관련된 정보를 기록하여 가능한 한 모든 블록을 고르게 사용하도록 동작 횟수를 평준화하는 것이다. 하지만, 복잡한 반도체 제조 공정이 복잡하고 미세하기 때문에 같은 공정을 거쳐 생산된 플래시 메모리라 할지라도 서로 마모 정도가 같을 수는 없다. 또한 사용되는 하나의 플래시 메모리 내에서도 블록 간, 페이지 간 마모 정도가 다를 수 있다. 다시 말하자면, 같은 SSD 내에서도 블록별, 페이지별 최대 쓰기 및/또는 지우기 동작 횟수가 다를 수 있다는 것이다. 따라서, 단순히 쓰기 및/또는 지우기 동작 횟수만을 고려하는 것이 아니라 실제 마모 진행 정도를 파악할 필요가 있다. 즉, 플래시 메모리를 구성하고 있는 블록 또는 페이지별로 마모도를 모니터링하고 상대적으로 마모가 빠르게 진행된 부분의 사용을 제한해야 하는 것이다.
SSD의 기반이 되는 플래시 메모리에서는 쓰기 동작은 페이지 단위로, 지우기 동작은 블록 단위로 수행된다. 페이지 단위로 데이터를 바로 바꾸는 덮어쓰기가 불가능하며, 페이지의 데이터를 갱신하기 위해서는 해당 페이지를 포함하여 해당 블록의 다른 페이지들까지 지우기 동작을 수행 후 다시 쓰기 동작을 수행해야 한다. 이 경우 불필요한 지우기/쓰기 동작이 발생하는 데, 이를 방지하기 위하여 데이터의 갱신이나 삭제가 필요할 경우 바로 지우기 동작을 수행하는 대신 해당 데이터가 있는 페이지에 무효(invalid) 표시를 하고 다른 페이지에 데이터를 쓴 뒤에 논리적 주소를 다시 매핑을 한다. 한 블록에 무효 처리가 된 페이지가 일정량 이상 쌓일 경우 유효한 데이터를 다른 블록에 쓰고 해당 블록에 지우기 동작을 수행하여 빈(free) 상태를 만드는 데 이 기술을 가비지 컬렉션(Garbage Collection)이라 한다. 따라서 가비지 컬렉션은 블록 단위로 수행되며 블록 단위의 웨어-레벨링에 중요한 역할을 한다.
SSD의 신뢰성을 위하여 오류정정코드(ECC; Error Correction Code)가 필수적으로 사용된다. 오류정정코드는 크게 두 가지 과정으로 나눌 수 있다. 첫 번째, 부호 과정에서는 실제 데이터(메세지)를 메모리에 저장하기 전에 오류정정을 위한 추가 데이터(리던던시)를 생성하고 이 두 가지를 합한 데이터(코드워드)를 메모리에 저장한다. 두 번째, 복호 과정에서는 데이터를 읽을 때 오류가 발생하였을 경우 부호 과정에서 생성한 리던던시를 활용하여 오류를 제거한다. 일반적으로 SSD에 적용되는 오류정정코드는 BCH(Bose, Chaudhri, Hocquenghem) 코드인데 최근에는 더 높은 오류정정률이 증명된 LDPC(Low-Density Parity-Check) 코드의 적용이 고려되고 있다. LDPC 코드는 기존의 오류정정코드와 달리 복호할 코드워드를 확률적인 정보로 변경한 뒤 일련의 과정을 반복한다. 그 일련의 과정은 다음과 같다.
① 초기화: 복호할 코드워드를 확률 정보로 변경하여 복호 회로의 메모리에 설정
② 체크-노드 업데이트: 해당 LDPC 코드의 패리티-체크 행렬 구성을 바탕으로 확률 정보를 업데이트
③ 변수-노드 업데이트: ②에서 업데이트한 정보를 바탕으로 코드워드의 각 비트를 결정
④ 패리티-체크: 결정된 코드워드가 유효한 코드워드인지(오류가 모두 제거되었는지) 검사
SSD의 오류 정정을 위한 기존의 BCH 코드와 달리 LDPC 코드는 복호 작업을 시작한 뒤 최초로 한번 ①을 수행한 뒤, 유효한 코드워드가 생성될 때까지 ②, ③ 및 ④를 반복 한다. 위 복호 과정을 반복할 수 있는 횟수는 제한되어 있으며 제한된 수만큼 복호를 반복했음에도 유효한 코드워드를 생성하지 못한다면 복호 실패를 선언하고 복호를 중단한다.
일반적으로 코드워드에 포함된 오류가 많을수록 복호 반복 횟수가 증가하게 된다. 따라서 LDPC 코드를 SSD에 적용하였을 때 복호 반복 횟수의 증가는 해당 블록 또는 페이지에 오류가 다수 포함되어 있다는 것을 나타내며 마모가 진행되었음을 나타내는 데 근거가 될 수 있다.
대한민국 공개특허공보 제10-2015-0024489호(공개일자: 2015.03.09) 대한민국 등록특허공보 제10-1484066호(등록일자: 2015.01.13) 대한민국 등록특허공보 제10-1466555호(등록일자: 2014.11.24)
일반적으로 블록 단위의 웨어-레벨링은 가비지 컬렉션이 수행될 때마다 블록 단위의 지우기 동작을 카운트한 정보들을 바탕으로 수행한다. 그러나 제조상태에 따라 페이지별 최대 지우기/쓰기 반복 횟수는 다를 수 있으며 기본적으로 쓰기 동작과 읽기 동작은 페이지 단위로 수행되기 때문에 페이지별로 진행되는 마모도는 다를 수 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 본래 블록 단위로 수행하는 웨어-레벨링과 더불어 LDPC 코드의 페이지별 복호 반복 횟수를 이용하여 각 페이지의 마모도를 예측하고, 이를 통하여 페이지 단위의 웨어-레벨링을 수행할 수 있는 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 시스템은, 블록 또는 페이지 단위로 동작하고 LDPC 코드를 이용하여 오류 여부를 확인하는 플래시 메모리 기반 저장 장치에 있어서, 데이터 읽기 동작마다 페이지 단위 및 블록 단위의 복호 반복 횟수 정보를 획득하고 이를 페이지 단위 및 블록 단위로 저장하는 복호 반복 횟수 기록부 및 상기 복호 반복 횟수 기록부에 기록된 정보들을 바탕으로 각 페이지의 쓰기 동작을 제한하여 페이지 단위의 웨어-레벨링을 수행하는 웨어-레벨링 수행부를 포함한다.
상술한 바와 같이, 본 발명에 의한 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법은 다음과 같은 효과를 제공한다.
본 발명의 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법에 따르면 페이지 단위의 유연한 웨어-레벨링이 가능하다. 또한, 읽기 과정 속 LDPC 코드의 복호 과정에서 자연스럽게 발생하는 복호 반복 횟수를 활용하기 때문에 오류율 또는 오류 개수를 측정해야 하는 오버헤드를 감수하지 않을 수 있다. 그리고, 복호 반복 횟수를 고려한 웨어-레벨링과 함께 LDPC 코드의 높은 오류정정율까지 고려한다면 SSD의 높은 수명을 기대할 수 있다.
도 1은 본 발명의 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 시스템이 적용되는 플래시 메모리의 플래시 변환 계층 전체의 구성을 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 바람직한 실시예에 따른 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 시스템의 구성을 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 바람직한 실시예에 따른 복호 반복 횟수 기록부가 페이지 읽기 동작에서 복호 반복 횟수를 갱신하는 과정을 나타낸 흐름도이다.
도 4는 본 발명의 바람직한 실시예에 따른 웨어-레벨링 수행부가 페이지 쓰기 동작 발생 시 복호 반복 횟수 기록부(110)에 기록된 복호 반복 횟수 정보를 바탕으로 각 페이지의 쓰기 동작을 제한하여 실제 웨어-레벨링을 수행하는 과정을 나타낸 흐름도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
도 1은 본 발명의 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 시스템이 적용되는 플래시 메모리의 플래시 변환 계층 전체의 구성을 개략적으로 나타낸 블록도이다.
이하에서 제시될 본 발명에 의한 신뢰도 높은 웨어-레벨링 시스템은 도 1과 같이 플래시 메모리와 파일 시스템 사이에 위치하면서 매핑, 웨어-레벨링, 가비지 컬렉션, 배드 블록 매니지먼트, 오류정정정코드를 수행하는 구성들로 이루어져, 플래시 메모리를 디스크처럼 사용할 수 있게 해주는 사상 기술을 수행할 뿐만 아니라, 플래시 메모리 섹터들의 최대 쓰기/지우기 횟수가 유한한 결점을 보완하는 역할을 하는 플래시 변환 계층(FTL; Flash Translation Layer)을 바탕으로 하는 경우를 바람직한 실시예로서 제안한다.
또한, 본 명세서에서는 설명의 편의를 위해 본 발명의 바람직한 실시예에 따른 웨어-레벨링 시스템이 SSD에 적용되는 것을 예시하나, 해당 기술분야의 통상의 기술자들은 본 발명이 이에 한정되지 않고 그러한 SSD 뿐만 아니라, SSD와 같이 블록 또는 페이지 단위로 동작하는 임의의 다른 플래시 메모리 기반 저장 장치들에 적용 가능하다는 것을 이해할 것이다.
이하 본 발명의 바람직한 실시예에 따른 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 시스템에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 페이지 단위의 LDPC 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 시스템의 구성을 개략적으로 나타낸 블록도이다.
도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 웨어-레벨링 시스템(100)은 데이터 읽기 동작마다 페이지 단위 및 블록 단위의 복호 반복 횟수 정보를 획득하고, 이를 페이지 단위 및 블록 단위로 저장하는 복호 반복 횟수 기록부(110) 및 복호 반복 횟수 기록부(110)에 기록된 정보들을 바탕으로 각 페이지의 쓰기 동작을 제한하여 페이지 단위의 웨어-레벨링을 수행하는 웨어-레벨링 수행부(120)를 포함하여 이루어진다.
플래시 메모리를 구성하는 작은 단위는 셀이며 각 셀의 마모도 즉, 최대 쓰기 및 지우기 동작 횟수는 다를 수 있다. 따라서 이 셀들이 모여 구성되는 페이지별로, 그리고 페이지가 모여 구성되는 블록별로 그 마모 진행의 정도가 다를 수 있다. 일반적으로 블록 단위의 웨어-레벨링이 가비지 컬렉션이 수행될 때마다 블록 단위의 지우기 동작을 카운트한 정보들을 바탕으로 수행하는 것에 비하여, 본 발명의 웨어-레벨링은 플래시 메모리의 제조상태에 따라 페이지별 최대 지우기/쓰기 반복 횟수가 다를 수 있다는 점 그리고 기본적으로 플래시 메모리의 쓰기 동작과 읽기 동작은 페이지 단위로 수행된다는 점을 감안하여 페이지 단위의 웨어-레벨링을 수행한다. 그에 따라, 복호 반복 횟수 기록부(110)는 오류정정코드 확인 구성(도 1)으로부터 데이터 읽기 동작마다 페이지 단위 및 블록 단위의 복호 반복 횟수 정보를 획득하고, 이를 도 2에서와 같은 페이지 단위 및 블록 단위의 복호 반복 횟수 테이블에 저장한다. 이때, 테이블은 각 블록의 페이지별로 복호 반복 횟수 정보를 가지며, 또한 블록 단위의 평균 복호 반복 횟수 정보도 가지고 있다.
도 3은 본 발명의 바람직한 실시예에 따른 복호 반복 횟수 기록부(110)가 페이지 읽기 동작에서 복호 반복 횟수를 갱신하는 과정을 나타낸 흐름도이다.
복호 반복 횟수는 데이터의 읽기 동작에서 LDPC 코드의 복호 과정에서 얻을 수 있으므로 복호 반복 횟수의 갱신은 페이지 읽기 동작에서 수행된다. 따라서, 복호 반복 횟수 기록부(110)는 페이지 읽기 동작이 시작되면(단계 S300), 해당 페이지의 복호 반복 횟수 정보(ITR P Pre )와 해당 블록의 복호 반복 횟수 정보(ITR B Pre )를 테이블에서 불러온다(단계 S310). 이후 해당 페이지 읽기 동작의 LDPC 코드의 복호 수행 뒤에 얻는 해당 페이지의 현재 복호 반복 횟수(ITR P Cur )와 테이블에 저장된 해당 페이지의 복호 반복 횟수 정보(ITR P Pre )를 비교하여(단계 S320) 같을 경우 바로 페이지 읽기 동작을 수행하고(단계 S340) 다를 경우 복호 반복 횟수 정보들을 갱신한다(단계 S330). 갱신되어 테이블에 저장될 해당 페이지의 복호 반복 횟수 정보(ITR P New )와 갱신되어 테이블에 저장될 해당 블록의 복호 반복 횟수 정보(ITR B New )의 값은 각각 다음과 같다:
Figure 112017011186919-pat00001
Figure 112017011186919-pat00002
ITR P New 와 ITR B New 값은 모두 각각 페이지에 저장된 이전 값(ITR P Pre , ITR B Pre )과 해당 페이지의 읽기 과정에서 얻는 새로운 복호 반복 횟수(ITR P Cur , ITR B Cur )를 바탕으로 갱신되어 다시 복호 반복 횟수 테이블에 저장된다. 여기서, a 및 b는 현재 복호 과정에서 얻은 복호 반복 횟수와 테이블에 저장된 과거 복호 반복 횟수 가중치를 조절하는 역할을 한다. 예를 들어, 과거 값과 현재 값에 따라 큰 값 또는 작은 값에 가중치를 유동적으로 적용하여 웨어-레벨링의 강도를 조절할 수 있다.
그 다음 웨어-레벨링 수행부(120)가 복호 반복 횟수 기록부(110)에 기록된 정보들을 바탕으로 각 페이지의 쓰기 동작을 제한하여 페이지 단위의 웨어-레벨링을 수행한다.
도 4는 본 발명의 바람직한 실시예에 따른 웨어-레벨링 수행부(120)가 페이지 쓰기 동작 발생 시 복호 반복 횟수 기록부(110)에 기록된 복호 반복 횟수 정보를 바탕으로 각 페이지의 쓰기 동작을 제한하여 실제 웨어-레벨링을 수행하는 과정을 나타낸 흐름도이다.
웨어-레벨링 수행부(120)는 특정 페이지에 쓰기 동작 발생 시(단계 S400), 복호 반복 횟수 기록부(110)의 테이블에 저장된 해당 페이지의 복호 반복 횟수(ITR P Pre )와 해당 블록의 복호 반복 횟수(ITR B Pre )를 불러오고(단계 S410), 해당 블록의 복호 반복 횟수(ITR B Pre ) 값에 임계치 조절 변수인 c를 곱하여 해당 페이지 쓰기 동작 여부를 결정하는 임계치(c· ITR B Pre )를 생성한다(단계 S420). 그리고 임계치(c· ITR B Pre )와 해당 페이지의 복호 반복 횟수(ITR P Pre ) 값을 비교하여(단계 S430), 해당 페이지의 복호 반복 횟수(ITR P Pre ) 값이 그 임계치(c· ITR B Pre )보다 낮을 경우 마모도가 높지 않다고 판단하여 해당 페이지의 쓰기 동작이 수행되고(단계 S432) 그렇지 않을 경우 해당 페이지의 쓰기 동작이 중단되고(단계 S434) 해당 페이지의 무효(invalid)를 표시한 다음(단계 S436) 해당 데이터가 다른 페이지에 매핑이 되도록 한다(단계 S438). 여기서, c 값은 웨어-레벨링의 강도를 조절하는 변수이다.
이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
100 : 웨어-레벨링 시스템
110 : 복호 반복 횟수 기록부
120 : 웨어-레벨링 수행부

Claims (5)

  1. 블록 또는 페이지 단위로 동작하고 LDPC 코드를 이용하여 오류 여부를 확인하기 위하여, 데이터 읽기 동작마다 페이지 단위 및 블록 단위의 복호 반복 횟수 정보를 획득하고 이를 페이지 단위 및 블록 단위로 저장하는 복호 반복 횟수 기록부, 및 상기 복호 반복 횟수 기록부에 기록된 정보들을 바탕으로 각 페이지의 쓰기 동작을 제한하여 페이지 단위의 웨어-레벨링을 수행하는 웨어-레벨링 수행부를 포함하는 플래시 메모리 기반 저장 장치의 웨어-레벨링 수행방법으로서,
    상기 복호 반복 횟수 기록부는,
    페이지 읽기 동작 시, 해당 페이지의 복호 반복 횟수 정보(ITRP Pre )와 해당 블록의 복호 반복 횟수 정보(ITRB Pre )를 테이블에서 불러오는 단계;
    해당 페이지 읽기 동작의 LDPC 코드의 복호 수행 후, 상기 복호 수행에 따른 해당 페이지의 현재 복호 반복 횟수(ITRP Cur )와 테이블에 저장된 해당 페이지의 복호 반복 횟수 정보(ITRP Pre )를 비교하는 단계; 및
    비교 결과, 해당 페이지의 현재 복호 반복 횟수(ITRP Cur )와 상기 테이블에 저장된 해당 페이지의 복호 반복 횟수 정보(ITRP Pre )가 같은 경우 페이지 읽기 동작을 수행하고, 다를 경우 복호 반복 횟수 정보들을 갱신하는 단계;를 수행하고,
    갱신되어 테이블에 저장될 해당 페이지의 복호 반복 횟수 정보(ITRP New )와 갱신되어 테이블에 저장될 해당 블록의 복호 반복 횟수 정보(ITRB New )의 값은 각각 다음 식에 의해 계산되는 것을 특징으로 하는 웨어-레벨링 수행방법:
    Figure 112018014411273-pat00003

    Figure 112018014411273-pat00004

    상기 식에서 a 및 b는 현재 복호 과정에서 얻은 복호 반복 횟수와 테이블에 저장된 과거 복호 반복 횟수 가중치를 조절하는 변수이다.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 웨어-레벨링 수행부는,
    특정 페이지에 쓰기 동작 발생 시, 상기 복호 반복 횟수 기록부의 테이블에 저장된 해당 페이지의 복호 반복 횟수(ITRP Pre )와 해당 블록의 복호 반복 횟수(ITRB Pre )를 불러오는 단계;
    상기 해당 블록의 복호 반복 횟수(ITRB Pre ) 값에 임계치 조절 변수(c)를 곱하여 임계치(c·ITRB Pre )를 생성하는 단계;
    상기 임계치(c·ITRB Pre )와 상기 해당 페이지의 복호 반복 횟수(ITRP Pre ) 값을 비교하는 단계;
    상기 비교 결과, 상기 해당 페이지의 복호 반복 횟수(ITRP Pre ) 값이 상기 임계치(c·ITRB Pre )보다 낮을 경우 해당 페이지에 상기 쓰기 동작을 수행하고, 그렇지 않을 경우 해당 페이지의 쓰기 동작을 중단하고 해당 페이지의 무효(invalid)를 표시한 다음 해당 데이터가 다른 페이지에 매핑시키는 단계를 수행하는 것을 특징으로 하는 웨어-레벨링 수행방법.
  5. 청구항 4에 있어서,
    상기 조절 변수(c)는 웨어-레벨링의 강도를 조절하는 변수인 것을 특징으로 하는 웨어-레벨링 수행방법.
KR1020170014957A 2017-02-02 2017-02-02 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법 Active KR101871682B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170014957A KR101871682B1 (ko) 2017-02-02 2017-02-02 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170014957A KR101871682B1 (ko) 2017-02-02 2017-02-02 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법

Publications (1)

Publication Number Publication Date
KR101871682B1 true KR101871682B1 (ko) 2018-06-28

Family

ID=62780293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170014957A Active KR101871682B1 (ko) 2017-02-02 2017-02-02 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법

Country Status (1)

Country Link
KR (1) KR101871682B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021253A (ko) * 2018-08-20 2020-02-28 에스케이하이닉스 주식회사 디코더, 그것의 동작 방법 및 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013546039A (ja) * 2010-09-29 2013-12-26 インターナショナル・ビジネス・マシーンズ・コーポレーション ソリッド・ステート・メモリ・デバイスにおける復号
KR101466555B1 (ko) 2010-03-12 2014-12-02 엘에스아이 코포레이션 플래시 메모리들을 위한 ｌｄｐｃ 소거 디코딩
KR101484066B1 (ko) 2013-11-29 2015-01-19 한국과학기술원 엘디피시 부호의 디코딩 방법
KR20150024489A (ko) 2013-08-26 2015-03-09 삼성전자주식회사 메모리 시스템에서의 ｌｄｐｃ 디코딩 방법 및 이를 이용한 ｌｄｐｃ 디코더

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466555B1 (ko) 2010-03-12 2014-12-02 엘에스아이 코포레이션 플래시 메모리들을 위한 ｌｄｐｃ 소거 디코딩
JP2013546039A (ja) * 2010-09-29 2013-12-26 インターナショナル・ビジネス・マシーンズ・コーポレーション ソリッド・ステート・メモリ・デバイスにおける復号
KR20150024489A (ko) 2013-08-26 2015-03-09 삼성전자주식회사 메모리 시스템에서의 ｌｄｐｃ 디코딩 방법 및 이를 이용한 ｌｄｐｃ 디코더
KR101484066B1 (ko) 2013-11-29 2015-01-19 한국과학기술원 엘디피시 부호의 디코딩 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021253A (ko) * 2018-08-20 2020-02-28 에스케이하이닉스 주식회사 디코더, 그것의 동작 방법 및 메모리 시스템
KR102475805B1 (ko) 2018-08-20 2022-12-09 에스케이하이닉스 주식회사 디코더, 그것의 동작 방법 및 메모리 시스템

Similar Documents

Publication Publication Date Title
US8769374B2 (en) Multi-write endurance and error control coding of non-volatile memories
US9037951B2 (en) Data management in solid state storage systems
CN105009088B (zh) 具有运行时变量raid保护方案的方法、固态驱动器控制器以及数据存储设备
US8904261B2 (en) Data management in solid state storage devices
JP5846589B2 (ja) ソリッド・ステート・メモリ・デバイスにおける復号
CN102693760B (zh) Nand快闪存储器的错误校正方法
US9583217B2 (en) Decoding method, memory storage device and memory control circuit unit
US9910606B2 (en) End of life extension of solid state memory
US9543983B2 (en) Decoding method, memory storage device and memory control circuit unit
US10284231B2 (en) Adaptive outer code for consistent overprovisioning (OP) level
JP2012137994A (ja) メモリシステムおよびその制御方法
US20160350179A1 (en) Decoding method, memory storage device and memory control circuit unit
JP2015056184A (ja) メモリにおけるデータの管理のための方法および装置
US8463985B2 (en) Constrained coding to reduce floating gate coupling in non-volatile memories
WO2011153124A1 (en) Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
US10459630B2 (en) Memory management method, memory storage device and memory controlling circuit unit
JP2010079485A (ja) 半導体記録装置
CN101308706B (zh) 适用于闪存的数据写入方法及错误修正编解码方法
JP2009271852A (ja) 半導体記憶装置
JP7177338B2 (ja) メモリコントローラ装置、メモリコントローラ装置を有するメモリ装置及びメモリコントロール方法
KR101871682B1 (ko) 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법
KR101893064B1 (ko) Ldpc 복호 반복 횟수 기록 및 모니터링을 통한 웨어-레벨링 신뢰도 향상 시스템 및 방법
CN104681095A (zh) 储存装置及其操作方法
CN106297881B (zh) 非挥发性存储器的健康管理
JP2015138498A (ja) フラッシュメモリの誤り訂正符号化装置および方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170202

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171218

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180620

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180621

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180622

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210527

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220510

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230524

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240429

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20250402

Start annual number: 8

End annual number: 8