[go: up one dir, main page]

KR101905770B1 - Method for manufacturing compound semiconductor using germanium substrate having pore layer - Google Patents

Method for manufacturing compound semiconductor using germanium substrate having pore layer Download PDF

Info

Publication number
KR101905770B1
KR101905770B1 KR1020170049167A KR20170049167A KR101905770B1 KR 101905770 B1 KR101905770 B1 KR 101905770B1 KR 1020170049167 A KR1020170049167 A KR 1020170049167A KR 20170049167 A KR20170049167 A KR 20170049167A KR 101905770 B1 KR101905770 B1 KR 101905770B1
Authority
KR
South Korea
Prior art keywords
substrate
compound semiconductor
pore layer
resin
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170049167A
Other languages
Korean (ko)
Inventor
오지훈
박상현
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020170049167A priority Critical patent/KR101905770B1/en
Application granted granted Critical
Publication of KR101905770B1 publication Critical patent/KR101905770B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H01L31/03046—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H01L31/02167—
    • H01L31/047—
    • H01L31/18—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/10—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in a single semiconductor substrate, the photovoltaic cells having vertical junctions or V-groove junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Weting (AREA)

Abstract

Provided is a technology for minimizing the thickness of a compound semiconductor and reducing the manufacturing costs in manufacturing a Ge or III-V group compound semiconductor. According to an embodiment of the present invention, a method for manufacturing a compound semiconductor using a germanium (Ge) substrate having a pore layer formed thereon comprises the steps of: preparing a Ge substrate; generating a plurality of separated holes with a predetermined size on the Ge substrate; generating a thin film sealing the hole in an upper part of the Ge substrate by treating the Ge substrate with heat to form a pore layer inside the Ge substrate; growing a compound semiconductor on the thin film; and separating the thin film and the compound semiconductor from the Ge substrate by cutting the Ge substrate in a part on which the pore layer is formed.

Description

기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법{METHOD FOR MANUFACTURING COMPOUND SEMICONDUCTOR USING GERMANIUM SUBSTRATE HAVING PORE LAYER}TECHNICAL FIELD [0001] The present invention relates to a method of manufacturing a compound semiconductor using a Ge substrate having a pore layer formed thereon,

본 발명은 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법에 관한 것으로서, 보다 자세하게는 Ge 기판의 표면에 기공층을 생성하고 기공층 상부의 표면에 화합물 반도체를 성장시켜 분리하는 화합물 반도체 제조 방법에 관한 것이다.The present invention relates to a compound semiconductor manufacturing method using a Ge substrate on which a pore layer is formed, more specifically, a method of producing a compound semiconductor by forming a pore layer on the surface of a Ge substrate and growing and separating a compound semiconductor on the surface of the pore layer .

Ge 기판은 Ge 또는 III-Ⅴ 족 화합물 반도체를 에피택시(epitaxy)하기 위한 성장 기판으로 사용된다. 예를 들어 고효율의 GaInP/GaAs/Ge 다중 접합 태양전지를 제작하기 위해서는 III-Ⅴ 족 화합물 반도체 중 하나인 GaAs를 성장시키기 위해 Ge 기판을 사용하고 있다. The Ge substrate is used as a growth substrate to epitaxy Ge or III-V compound semiconductors. For example, to fabricate high-efficiency GaInP / GaAs / Ge multi-junction solar cells, Ge substrates are used to grow GaAs, one of III-V group compound semiconductors.

이때 기존에는 Ge 기판의 표면 층에 GaAs를 성장시켜 Ge 기판과 함께 GaAs를 사용하였으나, 이러한 기법은 GaAs를 성장시킬 때마다 고가의 Ge 기판을 필요로 하므로 제조 비용이 높고, Ge 기판과 GaAs를 분리시킬 수 있는 방법이 없어 이를 함께 사용해야 하므로 두께를 소형화시키기 어렵다는 문제가 있다. In this case, GaAs is grown on the surface layer of the Ge substrate, and GaAs is used together with the Ge substrate. However, since this technique requires expensive Ge substrate every time GaAs is grown, the manufacturing cost is high. There is a problem in that it is difficult to downsize the thickness because it has to be used together.

따라서 다중 접합 태양전지는 높은 제작 비용으로 인해 그 사용이 제한되고 있다. Therefore, the use of multi-junction solar cells is limited due to high manufacturing cost.

본 발명의 실시예에서 해결하고자 하는 과제는 Ge 또는 III-Ⅴ 족 화합물 반도체를 제조함에 있어 제조 비용을 절감하고 화합물 반도체의 두께를 소형화하는 기술을 제공하는 것이다. A problem to be solved in the embodiments of the present invention is to provide a technique for reducing manufacturing costs and miniaturizing the thickness of a compound semiconductor in the production of Ge or III-V compound semiconductors.

다만, 본 발명의 실시예가 이루고자 하는 기술적 과제는 이상에서 언급한 과제로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 기술적 과제가 도출될 수 있다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed.

본 발명의 일 실시예에 따른 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법은 Ge 기판을 마련하는 단계, 상기 Ge 기판에 소정의 크기의 복수의 이격된 홀을 생성하는 단계, 상기 Ge 기판을 열처리하여 상기 Ge 기판의 상부에 상기 홀을 밀폐시키는 박막을 생성시켜 상기 Ge 기판의 내부에 기공층을 형성하는 단계, 상기 박막 위에 화합물 반도체를 성장시키는 단계 및 상기 기공층이 형성된 부분의 Ge 기판을 절단하여 상기 박막 및 상기 화합물 반도체를 상기 Ge 기판으로부터 분리시키는 단계를 포함한다. According to an embodiment of the present invention, there is provided a method of fabricating a compound semiconductor using a Ge substrate having a pore layer formed thereon, the method comprising: providing a Ge substrate; generating a plurality of spaced holes of a predetermined size on the Ge substrate; Forming a pore layer inside the Ge substrate by forming a thin film that hermetically seals the hole on the Ge substrate by heat treatment, growing a compound semiconductor on the thin film, forming a Ge substrate on the pore layer- And separating the thin film and the compound semiconductor from the Ge substrate by cutting.

이때 상기 복수의 이격된 홀을 생성하는 단계는 상기 Ge 기판의 상부에 레진을 도포하는 단계, 상기 레진에 복수의 이격된 함몰부를 생성하는 단계, 상기 복수의 이격된 함몰부를 식각하여 상기 Ge 기판에 상기 복수의 이격된 홀을 생성하는 단계 및 상기 레진을 제거하는 단계를 포함할 수 있다. Wherein forming the plurality of spaced holes comprises: applying a resin to the top of the Ge substrate; creating a plurality of spaced dimples in the resin; etching the plurality of spaced dimples to form a plurality of spaced- Creating the plurality of spaced holes, and removing the resin.

더불어 상기 복수의 이격된 함몰부를 생성하는 단계는 일면에 외측으로 연장된 복수의 이격된 돌기 모형을 갖는 형틀을 상기 레진에 압착시키고 상기 레진을 열 또는 빛으로 경화시켜 상기 함몰부를 생성시키는 단계를 포함할 수 있다. In addition, the step of creating the plurality of spaced depressions includes pressing a mold having a plurality of spaced protrusion patterns outwardly on one surface thereof to the resin and curing the resin with heat or light to form the depression can do.

또한 상기 방법은 상기 Ge 기판에 HBr를 가하여 클리닝하는 단계를 포함할 수 있다. The method may further include cleaning the Ge substrate with HBr.

한편 상기 복수의 이격된 홀은 사각형의 격자 배열 모양으로 형성되거나, 또는 상기 복수의 이격된 홀은 격자 배열 모양의 적어도 하나 이상의 격자점에서 존재하지 않도록 형성될 수 있다. Meanwhile, the plurality of spaced holes may be formed in the shape of a rectangular lattice array, or the plurality of spaced holes may not be present at at least one lattice point in the form of a lattice arrangement.

이때 상기 복수의 이격된 홀은 상기 홀의 지름에 대한 깊이의 비율이 5 이상 9 이하이고, 근접하고 있는 상기 홀의 중점을 이은 도형의 면적에 대한 상기 도형 내에 생성된 홀의 면적의 비율이 40% 이상 50% 이하일 수 있다. Wherein a ratio of a depth of the plurality of spaced holes to a diameter of the hole is 5 or more and 9 or less and a ratio of an area of holes generated in the graphic form to an area of a graphic form having a center point of the adjacent hole is not less than 40% % ≪ / RTI >

또한 상기 복수의 이격된 홀은 상기 홀의 지름에 대한 깊이의 비율이 3 이상 6.5 이하이고, 근접하고 있는 상기 홀의 중점을 이은 도형의 면적에 대한 상기 도형 내에 생성된 홀의 면적의 비율이 30% 이상 40% 이하일 수 있다. And the ratio of the depth of the plurality of spaced holes to the diameter of the holes is not less than 3 and not more than 6.5 and the ratio of the area of holes generated in the graphic form to the area of the graphic form having the center of the adjacent holes is not less than 30% % ≪ / RTI >

아울러 상기 기공층을 형성하는 단계는 수소를 포함하는 공간에서 열처리하는 단계를 포함할 수 있다. 예를 들면, 섭씨 500도 내지 900도의 상압의 공간에서 상기 Ge 기판을 10분 내지 60분 동안 열처리할 수 있다. In addition, the forming of the pore layer may include a step of performing heat treatment in a space containing hydrogen. For example, the Ge substrate can be heat-treated for 10 minutes to 60 minutes in a space of atmospheric pressure of 500 to 900 degrees centigrade.

본 발명의 일 실시예에 따른 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법은 Ge 기판을 마련하는 단계, 상기 Ge 기판에 소정의 크기의 복수의 이격된 홀을 생성하는 단계, 상기 Ge 기판을 열처리하여 상기 Ge 기판의 상부에 상기 홀을 밀폐시키는 박막을 생성시켜 상기 Ge 기판의 내부에 기공층을 형성하는 단계, 상기 기공층이 형성된 부분의 Ge 기판을 절단하여 상기 박막을 상기 Ge 기판으로부터 분리시키는 단계 및 상기 분리된 박막 위에 화합물 반도체를 성장시키는 단계를 포함한다. According to an embodiment of the present invention, there is provided a method of fabricating a compound semiconductor using a Ge substrate having a pore layer formed thereon, the method comprising: providing a Ge substrate; generating a plurality of spaced holes of a predetermined size on the Ge substrate; Forming a pore layer inside the Ge substrate by forming a thin film that hermetically seals the hole on the Ge substrate by heat treatment; cutting the Ge substrate where the pore layer is formed to separate the thin film from the Ge substrate And growing a compound semiconductor on the separated thin film.

이때 상기 복수의 이격된 홀을 생성하는 단계는 상기 Ge 기판의 상부에 레진을 도포하는 단계, 상기 레진에 복수의 이격된 함몰부를 생성하는 단계, 상기 복수의 이격된 함몰부를 식각하여 상기 Ge 기판에 상기 복수의 이격된 홀을 생성하는 단계 및 상기 레진을 제거하는 단계를 포함할 수 있다. Wherein forming the plurality of spaced holes comprises: applying a resin to the top of the Ge substrate; creating a plurality of spaced dimples in the resin; etching the plurality of spaced dimples to form a plurality of spaced- Creating the plurality of spaced holes, and removing the resin.

본 발명의 실시예에 따르면, 기공층을 통해 Ge 또는 III-Ⅴ 족 화합물 반도체를 Ge 기판으로부터 분리시킬 수 있다는 점에서 Ge 기판을 재활용하여 제조 비용을 절감할 수 있고, 화합물 반도체의 두께를 소형화할 수 있다. According to the embodiment of the present invention, since the Ge or III-V compound semiconductor can be separated from the Ge substrate through the pore layer, the manufacturing cost can be reduced by recycling the Ge substrate, and the thickness of the compound semiconductor can be reduced .

이때 생성된 화합물 반도체는 두께가 감소함에 따라 물리적 유연성을 가질 수 있다. The resulting compound semiconductor may have physical flexibility as the thickness decreases.

도 1은 본 발명의 일 실시예에 따른 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법의 프로세스에 따른 단면도이다.
도 2는 본 발명의 일 실시예에 따라 레진에 함몰부를 형성하여 식각하는 단계를 예시하는 사시도 및 단면도이다.
도 3은 본 발명의 일 실시예에 따라 열처리를 통해 기공층을 형성하여 화합물 반도체를 생성하는 단계를 예시하는 사시도이다.
도 4는 본 발명의 일 실시예에 따른 홀의 배열 형태에 따라 열처리 과정 후 기공층이 생성되는 모습을 나타내는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 홀의 배열이 사각 형태인 경우 홀의 지름에 대한 깊이의 비율 및 공극률의 범위에 따라 생성되는 기공층의 형태를 나타내는 그래프이다.
도 6은 발명의 일 실시예에 따른 홀의 배열이 육각 형태인 경우 홀의 지름에 대한 깊이의 비율 및 공극률의 범위에 따라 생성되는 기공층의 형태를 나타내는 단면도이다.
도 7은 발명의 일 실시예에 따른 홀의 지름에 대한 깊이의 비율 및 공극률의 범위에 따라 생성되는 기공층의 형태를 나타내는 단면도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 홀의 이격된 형태에 따라 열처리 이후 기공층이 형성된 모습을 나타내는 예시도이다.
도 9는 본 발명의 일 실시예에 따라 Ge 기판에 HF 및 HBr를 가하여 클리닝함에 따라 형성되는 기공층의 차이점을 설명하기 위한 예시도이다.
도 10a 내지 도 10c는 XPS(X-ray photoelectron spectroscopy)를 통해 HF 처리, HBr 처리, HBr 세척에 따른 Ge, Br, O의 생성 정도를 측정한 실험 결과이다. 1 is a cross-sectional view illustrating a process of a method for fabricating a compound semiconductor using a Ge substrate having a pore layer formed therein according to an embodiment of the present invention.
FIG. 2 is a perspective view and a cross-sectional view illustrating a step of forming and etching a depression in a resin according to an embodiment of the present invention.
3 is a perspective view illustrating a step of forming a pore layer through heat treatment to produce a compound semiconductor according to an embodiment of the present invention.
4 is a cross-sectional view illustrating formation of a pore layer after a heat treatment process according to an arrangement of holes according to an embodiment of the present invention.
FIG. 5 is a graph showing the shape of the pore layer generated according to the ratio of the depth to the diameter of the hole and the range of the porosity when the arrangement of the holes according to an embodiment of the present invention is rectangular.
6 is a cross-sectional view illustrating a shape of a pore layer generated according to a ratio of a depth to a diameter of a hole and a porosity range when the arrangement of holes according to an embodiment of the present invention is hexagonal.
7 is a cross-sectional view illustrating the shape of a pore layer generated according to the ratio of the depth to the diameter of the hole and the porosity range according to an embodiment of the present invention.
FIGS. 8A and 8B are views illustrating the formation of a pore layer after heat treatment according to a spaced-apart shape of a hole according to an embodiment of the present invention.
9 is an exemplary view for explaining the differences of the pore layers formed by applying HF and HBr to a Ge substrate to clean the Ge substrate according to an embodiment of the present invention.
FIGS. 10A to 10C are experimental results of measurement of the degree of formation of Ge, Br, and O by HF treatment, HBr treatment, and HBr cleaning through X-ray photoelectron spectroscopy (XPS).

본 발명의 이점 및 특징,　그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.　　그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있으며,　단지 본 실시예들은 본 발명의 개시가 완전하도록 하고,　본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며,　본 발명의 범주는 청구항에　의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but may be embodied in various forms and should not be construed as limited to the embodiments set forth herein, To fully disclose the scope of the invention to a person skilled in the art, and the scope of the invention is only defined by the claims.

본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 실시예들을 설명함에 있어 실제로 필요한 경우 외에는 생략될 것이다.　　그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다.　　그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In describing embodiments of the present invention, a detailed description of well-known functions or constructions will be omitted unless otherwise described in order to describe embodiments of the present invention. The following terms are defined in consideration of the functions in the embodiments of the present invention, which may vary depending on the intention of the user, the intention or the custom of the operator. Therefore, the definition should be based on the contents throughout this specification.

또한 어떤 구성 요소들을 포함한다는 표현은 개방형의 표현으로서 해당 구성 요소들이 존재하는 것을 단순히 지칭할 뿐이며, 추가적인 구성 요소들을 배제하는 것으로 이해되어서는 안 된다.Also, to the extent that the inclusion of certain elements is merely an indication of the presence of that element as an open-ended expression, it should not be understood as excluding any additional elements.

나아가 어떤 구성 요소가 다른 구성 요소에 연결되어 있다거나 접속되어 있다고 언급될 때에는, 그 다른 구성 요소에 직접적으로 연결 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 한다. Further, when a component is referred to as being connected or connected to another component, it may be directly connected or connected to the other component, but it should be understood that there may be other components in between.

또한 '제1, 제2' 등과 같은 표현은 복수의 구성들을 구분하기 위한 용도로만 사용된 표현으로써, 구성들 사이의 순서나 기타 특징들을 한정하지 않는다. Also, the expressions such as 'first, second', etc. are used only to distinguish a plurality of configurations, and do not limit the order or other features between configurations.

이하에서는 도면들을 참조하여 본 발명의 실시예들에 대해 설명하도록 한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 기공층(102)이 형성된 Ge 기판(100)을 이용한 화합물 반도체(130) 제조 방법의 프로세스에 따른 단면도이다. 1 is a cross-sectional view illustrating a process of a method for fabricating a compound semiconductor 130 using a Ge substrate 100 having a pore layer 102 formed thereon according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 기공층(102)이 형성된 Ge 기판(100)을 이용한 화합물 반도체(130) 제조 방법의 첫 단계로서 Ge 기판(100)을 마련한다(S110). Ge 기판(100)은 Ge 또는 III-Ⅴ족 화합물 반도체(130)를 에피택시(epitaxy)하기 위한 성장 기판으로 사용할 수 있다. Referring to FIG. 1, a Ge substrate 100 is provided as a first step of a method of manufacturing a compound semiconductor 130 using a Ge substrate 100 having a pore layer 102 formed therein according to an embodiment of the present invention (S110) . The Ge substrate 100 may be used as a growth substrate for epitaxial growth of a Ge or III-V compound semiconductor 130.

이후, Ge 기판(100)의 상부에 레진(110)을 도포한다(S120). 이때 도포되는 레진(110)은 Ge 기판(100)을 깨짐 없이 식각시키기 위한 용도로서, 예를 들면, Ge 기판(100) 상에 스핀 코팅을 이용하여 폴리머 레진 중 하나인 MRI-8020 레지스트를 200 nm 두께로 도포한 후 130 상에서 2분간 열처리를 수행할 수 있다. 다만, 이러한 재질 및 수치는 하나의 예시일 뿐 이에 한정되지 않는다. Thereafter, the resin 110 is coated on the Ge substrate 100 (S120). In this case, the applied resin 110 is used to etch the Ge substrate 100 without cracking. For example, MRI-8020 resist, one of the polymer resins, is coated on the Ge substrate 100 by spin coating to a thickness of 200 nm And the heat treatment can be performed for 2 minutes at 130 ° C. However, such materials and numerical values are only examples, and the present invention is not limited thereto.

다음으로, 도 2와 같이 도포된 레진(110)에 복수의 이격된 함몰부(111)를 생성한다(S130). 이를 위해 일면에 외측으로 연장된 복수의 이격된 돌기(121) 모형을 갖는 형틀(120)을 레진(110)에 압착시키고 레진(110)을 열 또는 빛으로 경화시켜 도 2에 도시된 바와 같이 함몰부(111)를 생성시킬 수 있다. 이때 포토리소그래피(photo lithography), 전자빔 리소그래피 (electron-beam lithography), 나노임프린트 리소그래피(nanoimprint lithography), 나노구 리소그래피 (naosphere lithography) 및 그 이외의 마이크로 및 나노 패턴 공정을 사용할 수 있다.Next, a plurality of spaced indentations 111 are formed in the resin 110 as shown in FIG. 2 (S130). To this end, a mold 120 having a plurality of spaced protrusions 121 extending outward on one side is pressed onto the resin 110 and the resin 110 is cured by heat or light to form a recess It is possible to generate the portion 111. At this time, photo lithography, electron-beam lithography, nanoimprint lithography, nanosphere lithography, and other micro- and nano-pattern processes can be used.

한편, 형틀(120)의 모양으로서 일면에 지름 100 nm, 높이 200 nm의 돌기 모형(121)이 200 nm 간격으로 사각형의 격자 배열 형태를 갖는 형틀(120)을 Ge 기판(100) 상에 도포된 레진(110)과 마주보게 하여 30 bar, 180 조건에서 3분간 압착하여 레진(110)에 복수의 이격된 함몰부(111)를 형성할 수 있다. 다만, 이러한 돌기모형(121)의 배열 형태 및 수치는 하나의 예시일 뿐 이에 한정되지 않는다. On the other hand, as a form of the mold 120, a mold 120 having a square array of lattice arrangements of 200 nm in diameter and 100 nm in height and 200 nm in height is coated on a Ge substrate 100 The resin 110 may be pressed against the resin 110 at 30 bar and 180 for 3 minutes to form a plurality of spaced dimples 111 on the resin 110. However, the arrangement type and the numerical value of the protrusion model 121 are merely one example, and are not limited thereto.

이후, 도 2에 도시된 바와 같이 복수의 이격된 함몰부(111)를 식각하여 Ge 기판(100)에 소정의 크기의 복수의 이격된 홀(101)을 생성한다(S140). 예를 들어, Ge 기판(100) 상에 홀(101)을 생성하는 방법으로는 플라즈마 에칭 (plasma etching), RIE (reactive ion etching), MACE (metal assisted chemical etching)와 같은 건식 또는 습식 식각 공정과 그 이외의 식각 공정을 통해 형성할 수 있다. Thereafter, as shown in FIG. 2, a plurality of spaced apart depressions 111 are etched to form a plurality of spaced holes 101 of a predetermined size on the Ge substrate 100 (S140). For example, the hole 101 may be formed on the Ge substrate 100 by a dry or wet etching process such as plasma etching, reactive ion etching (RIE), or metal assisted chemical etching (MACE) And may be formed through other etching processes.

가령, 건식 식각 장비 중 하나인 ICP-RIE 장비를 이용하여 bosch 공정을 통해 레진(110)의 함몰부(111)에 대응되는 Ge 기판(100) 상의 위치에 복수의 이격된 홀(101)을 생성시킬 수 있다. For example, a plurality of spaced holes 101 are formed at a position on the Ge substrate 100 corresponding to the depression 111 of the resin 110 through the bosch process using ICP-RIE equipment, which is one of the dry etching equipment. .

이때 식각 공정이 이뤄지는 시간, 입력 파워, 가스 조성비, 가스 유량, 압력 등에 따라 Ge 기판(100) 상에 생성되는 홀(101)의 지름 및 깊이를 조절할 수 있다. 홀(101)은 Ge 기판(100) 상의 전체 영역에 형성되는 것으로 설명하나 이에 제한되거나 한정되지 않고, 기판 상의 일부분에만 형성될 수도 있다. 또한 홀(101)의 지름은 수십 nm 내지 수십

Figure 112017037350101-pat00001
의 범위에서 형성될 수 있고, 홀(101)의 수평 단면의 모양은 원형일 수 있으나, 이에 제한되지는 않는다.At this time, the diameters and depths of the holes 101 formed on the Ge substrate 100 can be controlled according to the time during which the etching process is performed, input power, gas composition ratio, gas flow rate, pressure, and the like. The hole 101 is described as being formed in the entire region on the Ge substrate 100, but is not limited thereto and may be formed only on a part of the substrate. Further, the diameter of the hole 101 may be in the range of several tens nm to several tens
Figure 112017037350101-pat00001
And the shape of the horizontal cross section of the hole 101 may be circular, but is not limited thereto.

식각 공정에 따라 홀(101)이 생성되고 나면 도 2에 도시된 바와 같이 Ge 기판(100) 상에 남아있는 레진(110)을 제거한다(S150). 식각 공정 후 남아있는 레진(110)은 아세톤 세척과 추가적인 산소 플라즈마를 이용하여 완전하게 제거가 가능하다. After the hole 101 is formed according to the etching process, the resin 110 remaining on the Ge substrate 100 is removed as shown in FIG. 2 (S150). The remaining resin (110) after the etching process can be completely removed using acetone cleaning and additional oxygen plasma.

이때 Ge 기판(100)에 HBr를 가하여 클리닝할 수 있다. HBr을 가하는 경우 Ge 기판(100)에 생성된 홀(101)의 표면에 Br이 붙어있게 되어 추후 S160 단계에서 열처리시 Ge 기판(100)의 표면에 GeO, GeO2의 생성을 억제할 수 있다. GeO2가 생성되는 경우에는 공기 중에 날아가므로 문제가 되지 않지만, GeO는 Ge 표면에 붙어 이후 설명할 열처리 과정에서 기공층(102)의 형성을 방해한다. 이에 따라 형성되는 기공층(102)의 모양은 S160의 열처리 단계에서 설명한다. At this time, HBr may be added to the Ge substrate 100 for cleaning. When HBr is applied, Br is attached to the surface of the hole 101 generated in the Ge substrate 100, so that generation of GeO and GeO 2 can be suppressed on the surface of the Ge substrate 100 during the heat treatment in step S160. When GeO 2 is generated, it is not a problem since it is blown into the air. However, GeO is attached to the Ge surface and interferes with the formation of the pore layer 102 in a heat treatment process to be described later. The shape of the pore layer 102 thus formed will be described in the heat treatment step of S160.

다음으로, 도 3에 도시된 바와 같이 Ge 기판(100)을 열처리하여 Ge 기판(100)의 상부에 홀(101)을 밀폐시키는 박막(103)을 생성시켜 Ge 기판(100)의 내부에 기공층(102)을 형성한다(S160). 3, the Ge substrate 100 is heat-treated to form a thin film 103 that hermetically closes the hole 101 on the Ge substrate 100 to form a porous layer 103 in the Ge substrate 100, (Step S160).

이를 위해, S160 단계는 수소를 포함하는 공간에서 열처리하는 단계를 포함할 수 있다. 예를 들어, 100% 수소를 포함하는 공간에서 섭씨 500도 내지 900도의 상압의 공간에서 상기 Ge 기판을 10분 내지 60분 동안 열처리할 수 있다. To this end, step S160 may include a heat treatment in a space containing hydrogen. For example, the Ge substrate can be heat-treated for 10 minutes to 60 minutes in a space containing 100% hydrogen at an atmospheric pressure of 500 to 900 degrees Celsius.

100% 수소를 포함하는 섭씨 750도의 상압의 공간에서 Ge 기판(100)을 10분 내지 60분 동안 열처리할 수 있다. 홀(101)이 생성된 Ge 기판(100)에 열처리를 수행하면 Ge 기판(100)에서는 표면 에너지를 감소하기 위해 재조직화가 발생하며, 이로 인하여 홀(101) 부근의 Ge 기판(100)에서는 홀(101)을 덮는 박막(103)과 박막(103)의 하부에 홀(101)이 변형된 기공층(102)이 형성된다. 이때 박막(103)은 결정질 게르마늄 층은 기공층(102)의 상부에 형성되며, 박막(103)의 두께는 열처리 전 초기 함몰부(111)의 크기, 간격, 종횡비에 따라 수십 nm 내지 수십

Figure 112017037350101-pat00002
값으로 조절할 수 있고, 열처리 시간에 따라 표면 거칠기를 조절할 수 있다. 이때 열처리 시간이 길수록 표면 거칠기는 감소한다. The Ge substrate 100 can be heat-treated for 10 minutes to 60 minutes in a space of atmospheric pressure of 750 degrees Celsius containing 100% hydrogen. When the Ge substrate 100 on which the holes 101 are formed is heat-treated, reorganization occurs to reduce the surface energy in the Ge substrate 100. As a result, in the Ge substrate 100 in the vicinity of the holes 101, And a porous layer 102 having a hole 101 deformed is formed in a lower portion of the thin film 103. At this time, the thin film 103 is formed on the upper portion of the pore layer 102 and the thickness of the thin film 103 is about several tens of nanometers to several tens of micrometers depending on the size, spacing and aspect ratio of the initial depression 111 before the heat treatment.
Figure 112017037350101-pat00002
And the surface roughness can be adjusted according to the heat treatment time. At this time, the longer the heat treatment time, the lower the surface roughness.

한편 S140 단계에서 생성된 복수의 이격된 홀(101)은 사각형의 격자 배열 모양으로 형성될 수 있다. 도 4는 본 발명의 일 실시예에 따른 홀(101)의 배열 형태에 따라 열처리 과정 후 기공층(102)이 생성되는 모습을 나타내는 단면도이다. Meanwhile, the plurality of spaced holes 101 generated in step S140 may be formed into a rectangular lattice array. 4 is a cross-sectional view illustrating formation of a pore layer 102 after a heat treatment process according to an arrangement of holes 101 according to an embodiment of the present invention.

도 4를 참조하면, 복수의 이격된 홀(101)은 육각형의 배열일 때보다 사각형의 배열인 경우 기공층(102)을 갖는 박막(103)이 쉽게 형성된다. 육각형의 배열인 경우 홀(101)의 간격이 매우 촘촘하여 열처리 과정에서 박막(103)이 쉽게 무너져 내릴 수 있다. Referring to FIG. 4, a plurality of spaced holes 101 are easily formed in the case of a rectangular array than in the case of a hexagonal array, the thin film 103 having the pore layer 102. In the case of the hexagonal arrangement, the spacing of the holes 101 is very narrow, and the thin film 103 can be easily broken down during the heat treatment process.

또한 형성되는 기공층(102)의 모양은 구형 또는 평판의 형태, 혹은 그 이외의 형태를 가질 수 있으며, 최종 형성되는 기공층(102)의 모양은 재조직화가 발생하기 이전의 홀(101)의 지름, 깊이, 간격, 종횡비 등을 조절하여 제어할 수 있다. 도 5는 본 발명의 일 실시예에 따른 홀(101)의 배열이 사각 형태인 경우 홀(101)의 지름에 대한 깊이의 비율 및 공극률의 범위에 따라 생성되는 기공층(102)의 형태를 나타내는 그래프이다. 이때 본 명세서에서 사용되는 공극률은 근접하고 있는 홀(101)의 중점을 이은 도형의 면적에 대한 도형 내에 생성된 홀(101)의 면적의 비율을 의미한다.The shape of the pore layer 102 to be formed may have a spherical shape or a flat shape or other shapes and the shape of the finally formed pore layer 102 may be a shape of a diameter of the hole 101 before reorganization , Depth, spacing, and aspect ratio. 5 illustrates the shape of the pore layer 102 generated according to the ratio of the depth to the diameter of the hole 101 and the range of the porosity when the arrangement of the holes 101 according to an embodiment of the present invention is rectangular Graph. Here, the porosity used herein refers to the ratio of the area of the hole 101 generated in the graphic form to the area of the graphic form having the center of the adjacent hole 101 in close proximity.

도 5를 참조하면, 복수의 이격된 홀(101)이 지름에 대한 깊이의 비율이 3 이상 6.5 이하이고, 공극률(porosity)이 30% 이상 40% 이하인 경우 구형 형태의 기공층(102)을 형성한다. 또한 복수의 이격된 홀(101)이 지름에 대한 깊이의 비율이 5 이상 9 이하이고, 공극률이 40% 이상 50% 이하인 경우 평판 형태의 기공층(102)을 형성한다. 5, when a plurality of spaced holes 101 have a depth to diameter ratio of 3 or more and 6.5 or less and a porosity of 30% or more and 40% or less, a spherical pore layer 102 is formed do. In addition, when the ratio of the depth of the plurality of spaced holes 101 to the diameter is not less than 5 and not more than 9 and the porosity is not less than 40% and not more than 50%, a planar pore layer 102 is formed.

도 6은 발명의 일 실시예에 따른 홀(101)의 배열이 육각 형태인 경우 홀(101)의 지름에 대한 깊이의 비율 및 공극률의 범위에 따라 생성되는 기공층(102)의 형태를 나타내는 단면도이다. 도 6을 참조하면, 홀(101)의 배열이 육각 형태인 경우에는 지름에 대한 깊이의 비율 및 공극률을 조절하여도 홀(101)의 간격이 매우 촘촘하여 열처리 과정에서 박막(103)이 쉽게 무너져 내리기 때문에 평판 형태의 기공층(102)이 생성되지 않음을 확인할 수 있다. 6 is a cross-sectional view showing the shape of the pore layer 102 generated according to the ratio of the depth to the diameter of the hole 101 and the porosity range when the arrangement of the holes 101 according to the embodiment of the present invention is hexagonal to be. 6, when the arrangement of the holes 101 is hexagonal, the spacing of the holes 101 is very narrow even if the ratio of the depth to the diameter and the porosity are adjusted, so that the thin film 103 easily collapses during the heat treatment process It can be confirmed that the pore layer 102 in the form of a flat plate is not formed.

도 7은 발명의 일 실시예에 따른 홀(101)의 지름에 대한 깊이의 비율 및 공극률의 범위에 따라 생성되는 기공층(102)의 형태를 나타내는 단면도이다. 도 7을 참조하면, 홀(101)의 간격 300nm, 홀(101)의 지름 180nm, 깊이 1200nm, 종횡비 6.5, 공극률 30%인 경우 구형 형태의 기공층(102)이 형성되고, 홀(101)의 간격 300nm, 홀(101)의 지름 220nm, 깊이 1400nm, 종횡비 6.4, 공극률 42%인 경우 평판 형태의 기공층(102)이 형성됨을 확인할 수 있다. 7 is a cross-sectional view showing the shape of the pore layer 102 generated according to the ratio of the depth to the diameter of the hole 101 and the porosity range according to an embodiment of the present invention. 7, a spherical porous layer 102 is formed when the distance between the holes 101 is 300 nm, the diameter of the hole 101 is 180 nm, the depth is 1200 nm, the aspect ratio is 6.5, and the porosity is 30% It can be confirmed that the pore layer 102 in the form of a flat plate is formed when the interval 101 is 300 nm, the diameter of the hole 101 is 220 nm, the depth is 1400 nm, the aspect ratio is 6.4, and the porosity is 42%.

한편 기공층(102)이 평판 형태인 경우 박막(103)을 분리하기 용이하나, 박막(103)이 쉽게 무너져 내릴 수도 있다. 따라서 박막(103)이 기공층(102) 상부에 떠있게 하기 위하여 박막(103)과 Ge 기판(100) 사이에 이를 지탱하기 위한 버팀 기둥 혹은 버팀막이 존재할 수 있다. 이를 위하여 사각형의 격자 배열 모양의 격자점 중 적어도 하나 이상의 격자점에서 홀(101)이 존재하지 않도록 S130 및 S140 단계에서 해당 격자점에 함몰부(111) 및 홀(101)을 형성시키지 않을 수 있다. 도 8a 및 도 8b는 본 발명의 일 실시예에 따른 홀(101)의 이격된 형태에 따라 열처리 이후 기공층(102)이 형성된 모습을 나타내는 예시도이다.On the other hand, when the pore layer 102 is in the form of a flat plate, it is easy to separate the thin film 103, but the thin film 103 may easily collapse. Therefore, a supporting column or a supporting film for supporting the thin film 103 between the thin film 103 and the Ge substrate 100 may exist in order to allow the thin film 103 to float above the pore layer 102. For this purpose, the depressions 111 and the holes 101 may not be formed at the corresponding lattice points in steps S130 and S140 so that there is no hole 101 in at least one of the lattice points of the square lattice array . 8A and 8B are diagrams illustrating a state in which the pore layer 102 is formed after the heat treatment according to the separated form of the hole 101 according to the embodiment of the present invention.

도 8a와 같이 복수의 이격된 홀(101)이 지름에 대한 깊이의 비율이 5 이상 9 이하이고, 공극률이 40% 이상 50% 이하인 경우에는 S160 단계의 열처리를 통해 평판 형태의 기공층(102)이 생성된다. 이때 도 8b와 같이 사각형의 격자 배열 모양의 격자점 중 적어도 하나 이상의 격자점에 홀(101)이 존재하지 않도록 하면 S160 단계의 열처리 이후 박막(103)이 박막(103)과 Ge 기판(100) 사이에 이를 지탱하기 위한 버팀 기둥 또는 버팀막이 생성된다. 이러한 기둥 또는 버팀막을 생성하여 기공층(102)이 평판 형태인 경우에도 박막(103)의 분리를 용이하게 하면서 박막(103)이 쉽게 무너져 내리는 것을 방지할 수 있다. 8A, when the ratio of the depth to the diameter of the plurality of spaced holes 101 is 5 or more and 9 or less and the porosity is 40% or more and 50% or less, the pore layer 102 of the plate- Is generated. If the holes 101 are not present in at least one lattice point of the lattice points in the form of a square lattice array as shown in FIG. 8B, the thin film 103 may be formed between the thin film 103 and the Ge substrate 100 after the heat treatment in step S160 A supporting column or a strut film for supporting this is formed. Even when the pore layer 102 is in the form of a flat plate, the thin film 103 can be easily separated and the thin film 103 can be prevented from collapsing easily by generating such a column or supporting film.

도 9는 본 발명의 일 실시예에 따라 Ge 기판(100)에 HF 및 HBr를 가하여 클리닝함에 따라 형성되는 기공층(102)의 차이점을 설명하기 위한 예시도이고, 도 10a 내지 도 10c는 XPS(X-ray photoelectron spectroscopy)를 통해 HF 처리, HBr 처리, HBr 세척에 따른 Ge, Br, O의 생성 정도를 측정한 실험결과이다. 9A and 9B are diagrams for explaining the difference of the pore layer 102 formed by applying HF and HBr to the Ge substrate 100 according to an embodiment of the present invention. X-ray photoelectron spectroscopy (HF), HBr treatment, and HBr cleaning.

S150 단계에서는 Ge 기판(100)에 HBr를 가하여 클리닝할 수 있다. 도 10a 내지 도 10c에서 측정한 실험 결과를 참조하면, HBr을 가하여 클리닝하는 경우 Ge 기판(100)에 생성된 홀(101)의 표면에 Br이 붙어있게 되어, Br이 패시베이션 역할을 하게 되므로 S160 단계에서 열처리시 Ge 기판(100)의 표면에 GeO, GeO2 등의 GeOx 성분의 생성을 억제하여 홀(101)의 표면의 거칠기를 감소시킬 수 있다. 이에 따라 도 9에 도시된 바와 같이 S160 단계에서 열처리 시 HF를 처리하여 클리닝한 경우에는 GeO 및 GeO2의 영향으로 홀(101)의 열처리 과정에서 균일한 재조직화가 발생하지않아 기공층(102)이 형성되지 않으나, HBr을 처리하여 클리닝한 경우에는 GeO 및 GeO2 생성이 억제되어 홀(101)의 열처리 과정에서 균일한 재조직화가 발생하여 기공층(102)을 형성할 수 있다. 또한, HBr 처리한 홀이 형성된 Ge 기판을 열처리한 경우 표면거칠기가 작아 Ⅲ-Ⅴ 족 화합물을 에피할 수 있는 성장기판으로의 활용이 용이하다.In step S150, HBr may be added to the Ge substrate 100 to perform cleaning. 10A to 10C, when cleaning is performed by applying HBr, since Br is attached to the surface of the hole 101 formed in the Ge substrate 100, Br acts as a passivation, so that in step S160 in the heat treatment to suppress the formation of a GeOx component GeO, GeO 2, etc. on the surface of the Ge substrate 100, it is possible to reduce the surface roughness of the hole (101). Accordingly, when the cleaning process the heat treatment HF in step S160 as shown in Figure 9 has a pore layer 102 it does not reorganize painter does not occur even in the heat treatment process of the hole (101) under the influence of GeO, and GeO 2 is However, when HBr is treated and cleaned, generation of GeO and GeO 2 is suppressed, uniform reorganization occurs in the heat treatment process of the hole 101, and the pore layer 102 can be formed. In addition, when the Ge substrate on which the HBr-treated holes are formed is heat-treated, the surface roughness is small and it is easy to use the substrate as a growth substrate capable of epitaxially epitaxially growing III-V group compounds.

이에, 기공층(102)의 상부에 생성된 박막(103) 위에 화합물 반도체(130)를 에피택시를 통해 Ge 또는 -Ⅴ 족 화합물 반도체(130)를 성장시킬 수 있고(S170), 화합물 반도체(130)가 성장된 후 기공층(102)이 형성된 부분의 Ge 기판(100)을 절단하여 화합물 반도체(130)를 Ge 기판(100)으로부터 분리시킬 수 있다(S180). The Ge or-V compound semiconductor 130 can be grown by epitaxy on the thin film 103 formed on the pore layer 102 (S170) and the compound semiconductor 130 The compound semiconductor 130 may be separated from the Ge substrate 100 by cutting the Ge substrate 100 where the pore layer 102 is formed (S180).

한편 다른 실시예로서 화합물 반도체(130)를 성장시키기 전에 기공층(102)이 형성된 부분의 Ge 기판(100)을 절단하여 박막(103)을 먼저 Ge 기판(100)으로부터 분리시킨 이후, 분리된 박막(103) 위에 화합물 반도체(130)를 성장시킬 수 있다. In another embodiment, the Ge substrate 100 in which the pore layer 102 is formed is cut to separate the thin film 103 from the Ge substrate 100 before the compound semiconductor 130 is grown, The compound semiconductor 130 can be grown on the substrate 103.

상술한 실시예에 따르면, 기공층(102)을 통해 Ge 또는 III-Ⅴ 족 화합물 반도체(130)를 Ge 기판(100)으로부터 분리시킬 수 있다는 점에서 Ge 기판(100)을 재활용하여 제조 비용을 절감할 수 있고, 화합물 반도체(130)의 두께를 소형화할 수 있으며, 이때 생성된 화합물 반도체(130)는 두께가 감소함으로 인하여 추가적인 기계적 유연성을 가질 수 있다. According to the embodiment described above, since the Ge or III-V compound semiconductor 130 can be separated from the Ge substrate 100 through the pore layer 102, the Ge substrate 100 can be recycled, The thickness of the compound semiconductor 130 can be reduced, and the compound semiconductor 130 generated at this time can have additional mechanical flexibility due to reduction in thickness.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Thus, those skilled in the art will appreciate that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100: Ge 기판
101: 홀
102: 기공층
103: 박막
110: 레진
111: 함몰부
120: 형틀
121: 돌기 모형
130: 화합물 반도체 100: Ge substrate
101: Hall
102: pore layer
103: Thin film
110: Resin
111: depression
120: mold
121: protrusion model
130: Compound semiconductor

Claims (12)

Ge 기판을 마련하는 단계;
상기 Ge 기판에 소정의 크기의 복수의 홀을 사각형의 격자 배열 모양으로 이격되게 형성하는 단계;
상기 Ge 기판을 열처리하여 상기 Ge 기판의 상부에 상기 홀을 밀폐시키는 박막을 생성시켜 상기 Ge 기판의 내부에 기공층을 형성하되, 상기 홀의 지름에 대한 깊이의 비율 및 근접하고 있는 홀의 중점을 이은 도형의 면적에 대한 상기 도형 내에 생성된 홀의 면적의 비율인 공극률을 조절함으로써, 상기 기공층이 구형 형태 또는 평판 형태 중 어느 하나를 갖도록 결정하는 단계;
상기 박막 위에 화합물 반도체를 성장시키는 단계; 및
상기 기공층이 형성된 부분의 Ge 기판을 절단하여 상기 박막 및 상기 화합물 반도체를 상기 Ge 기판으로부터 분리시키는 단계를 포함하고,
상기 복수의 홀을 형성하는 단계는,
상기 Ge 기판의 상부에 레진을 도포하는 단계;
상기 레진에 복수의 이격된 함몰부를 생성하는 단계;
상기 복수의 이격된 함몰부를 식각하여 상기 Ge 기판에 상기 복수의 홀을 형성하는 단계;
상기 레진을 제거하는 단계; 및
상기 레진을 제거한 후 상기 Ge 기판에 HBr를 가하여 상기 Ge 기판을 클리닝하는 단계를 포함하는
기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법.Providing a Ge substrate;
Forming a plurality of holes of a predetermined size on the Ge substrate so as to be spaced apart in a rectangular lattice array;
The Ge substrate is thermally treated to form a thin film that hermetically seals the hole on the Ge substrate to form a porous layer in the Ge substrate, wherein a ratio of the depth to the diameter of the Ge substrate, Determining the pore layer to have either a spherical shape or a planar shape by adjusting a porosity that is a ratio of an area of the hole produced in the figure to an area of the shape of the figure;
Growing a compound semiconductor on the thin film; And
And separating the thin film and the compound semiconductor from the Ge substrate by cutting the Ge substrate where the pore layer is formed,
Wherein forming the plurality of holes comprises:
Applying a resin to the top of the Ge substrate;
Creating a plurality of spaced depressions in the resin;
Etching the plurality of spaced depressions to form the plurality of holes in the Ge substrate;
Removing the resin; And
Removing the resin and then applying HBr to the Ge substrate to clean the Ge substrate
A method for fabricating a compound semiconductor using a Ge substrate on which a pore layer is formed. 삭제delete 제1항에 있어서,
상기 복수의 이격된 함몰부를 생성하는 단계는,
일면에 외측으로 연장된 복수의 이격된 돌기 모형을 갖는 형틀을 상기 레진에 압착시키고 상기 레진을 열 또는 빛으로 경화시켜 상기 함몰부를 생성시키는 단계를 포함하는
기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법.The method according to claim 1,
Wherein the step of creating the plurality of spaced-
Pressing a mold having a plurality of outwardly extending spaced protrusion patterns on one side against the resin and curing the resin with heat or light to create the depression
A method for fabricating a compound semiconductor using a Ge substrate on which a pore layer is formed. 삭제delete 삭제delete 제1항에 있어서,
상기 복수의 홀은,
상기 사각형의 격자 배열 모양의 적어도 하나 이상의 격자점에서 존재하지 않도록 형성되는
기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법.The method according to claim 1,
Wherein the plurality of holes
Are formed so as not to exist at at least one or more lattice points of the rectangular lattice array shape
A method for fabricating a compound semiconductor using a Ge substrate on which a pore layer is formed. 제6항에 있어서,
상기 복수의 홀은,
상기 홀의 지름에 대한 깊이의 비율이 5 이상 9 이하이고, 상기 공극률이 40% 이상 50% 이하인
기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법.The method according to claim 6,
Wherein the plurality of holes
Wherein the ratio of the depth to the diameter of the hole is 5 or more and 9 or less and the porosity is 40% or more and 50% or less
A method for fabricating a compound semiconductor using a Ge substrate on which a pore layer is formed. 제6항에 있어서,
상기 복수의 홀은,
상기 홀의 지름에 대한 깊이의 비율이 3 이상 6.5 이하이고, 상기 공극률이 30% 이상 40% 이하인
기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법.The method according to claim 6,
Wherein the plurality of holes
Wherein the ratio of the depth to the diameter of the hole is not less than 3 and not more than 6.5 and the porosity is not less than 30% and not more than 40%
A method for fabricating a compound semiconductor using a Ge substrate on which a pore layer is formed. 제1항에 있어서,
상기 기공층을 형성하는 단계는,
수소를 포함하는 공간에서 상기 Ge 기판을 열처리하는 단계를 포함하는
기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법.The method according to claim 1,
Wherein forming the pore layer comprises:
And thermally treating the Ge substrate in a space containing hydrogen
A method for fabricating a compound semiconductor using a Ge substrate on which a pore layer is formed. Ge 기판을 마련하는 단계;
상기 Ge 기판에 소정의 크기의 복수의 홀을 사각형의 격자 배열 모양으로 이격되게 형성하는 단계;
상기 Ge 기판을 열처리하여 상기 Ge 기판의 상부에 상기 홀을 밀폐시키는 박막을 생성시켜 상기 Ge 기판의 내부에 기공층을 형성하되, 상기 홀의 지름에 대한 깊이의 비율 및 근접하고 있는 홀의 중점을 이은 도형의 면적에 대한 상기 도형 내에 생성된 홀의 면적의 비율인 공극률을 조절함으로써, 상기 기공층이 구형 형태 또는 평판 형태 중 어느 하나를 갖도록 결정하는 단계;
상기 기공층이 형성된 부분의 Ge 기판을 절단하여 상기 박막을 상기 Ge 기판으로부터 분리시키는 단계; 및
상기 분리된 박막 위에 화합물 반도체를 성장시키는 단계를 포함하고,
상기 복수의 홀을 형성하는 단계는,
상기 Ge 기판의 상부에 레진을 도포하는 단계;
상기 레진에 복수의 이격된 함몰부를 생성하는 단계;
상기 복수의 이격된 함몰부를 식각하여 상기 Ge 기판에 상기 복수의 홀을 형성하는 단계;
상기 레진을 제거하는 단계; 및
상기 레진을 제거한 후 상기 Ge 기판에 HBr를 가하여 상기 Ge 기판을 클리닝하는 단계를 포함하는
기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법.Providing a Ge substrate;
Forming a plurality of holes of a predetermined size on the Ge substrate so as to be spaced apart in a rectangular lattice array;
The Ge substrate is thermally treated to form a thin film that hermetically seals the hole on the Ge substrate to form a porous layer in the Ge substrate, wherein a ratio of the depth to the diameter of the Ge substrate, Determining the pore layer to have either a spherical shape or a planar shape by adjusting a porosity that is a ratio of an area of the hole produced in the figure to an area of the shape of the figure;
Cutting the Ge substrate at the portion where the pore layer is formed to separate the thin film from the Ge substrate; And
And growing a compound semiconductor on the separated thin film,
Wherein forming the plurality of holes comprises:
Applying a resin to the top of the Ge substrate;
Creating a plurality of spaced depressions in the resin;
Etching the plurality of spaced depressions to form the plurality of holes in the Ge substrate;
Removing the resin; And
Removing the resin and then applying HBr to the Ge substrate to clean the Ge substrate
A method for fabricating a compound semiconductor using a Ge substrate on which a pore layer is formed. 삭제delete 제1항 및 제3항, 제6항 내지 제10항 중 어느 한 항의 방법에 의해 생성된 화합물 반도체. 10. A compound semiconductor produced by the method of any one of claims 1, 3, and 6 to 10.
KR1020170049167A 2017-04-17 2017-04-17 Method for manufacturing compound semiconductor using germanium substrate having pore layer Active KR101905770B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170049167A KR101905770B1 (en) 2017-04-17 2017-04-17 Method for manufacturing compound semiconductor using germanium substrate having pore layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170049167A KR101905770B1 (en) 2017-04-17 2017-04-17 Method for manufacturing compound semiconductor using germanium substrate having pore layer

Publications (1)

Publication Number Publication Date
KR101905770B1 true KR101905770B1 (en) 2018-12-05

Family

ID=64743660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170049167A Active KR101905770B1 (en) 2017-04-17 2017-04-17 Method for manufacturing compound semiconductor using germanium substrate having pore layer

Country Status (1)

Country Link
KR (1) KR101905770B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006518544A (en) 2003-01-07 2006-08-10 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ Recycling wafers with multilayer structure after thin layer removal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006518544A (en) 2003-01-07 2006-08-10 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ Recycling wafers with multilayer structure after thin layer removal

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
단결정 박막 태양전지 형성을 위한 Si 및 Ge 박막 전이 기술 개발 (한국과학기술원 EEWS대학원,2015.2, [vi,47p])(2015.02.28.)*

Similar Documents

Publication Publication Date Title
US7368395B2 (en) Method for fabricating a nano-imprinting mold
JP2006075981A (en) Sensor element with trenched cavity
CN103531672B (en) Epitaxial structure with pores and growth method thereof
US9269724B2 (en) Semiconductor device comprising epitaxially grown semiconductor material and an air gap
US9308676B2 (en) Method for producing molds
KR102317697B1 (en) Method of Etching
US20090032997A1 (en) Resin pattern formation method
CN104810245B (en) Improve groove pattern method
KR101905770B1 (en) Method for manufacturing compound semiconductor using germanium substrate having pore layer
US7514282B2 (en) Patterned silicon submicron tubes
JP4997811B2 (en) Mold and mold manufacturing method
KR101347149B1 (en) Method using dry and wet combination process for fabricating inp gunn diodes
KR20210044922A (en) Selective liquid sliding surface and manufacturing method thereof
KR101336100B1 (en) Single crystalline silicon tubular nanostructures and method for manufacturing the same
KR101100859B1 (en) Multi-scale surface processing method and solid substrate having a multi-scale surface produced by the method
KR101355930B1 (en) Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same
Hiller et al. ECR-Ectching of Submicron and Nanometer Sized 3C-SiC (100) Mesa Structures
Choquette et al. Dry lithography using focused ion beam implantation and reactive ion etching of SiO2
US8828520B2 (en) Micro-posts having improved uniformity and a method of manufacture thereof
KR101979068B1 (en) Master mold having surface of stair shape and method for manufacturing the same
WO2003015145A1 (en) Micromachining method using ionbeam
KR101539172B1 (en) Method for fabricating cone-shape nanostructures using plasma etching and the cone-shape nanostructures
EP1241703B1 (en) Method for masking silicon during anisotropic wet etching
CN108257865A (en) The discrete silicon cone of low-density is bored without mask preparation method and prepared discrete silicon
Park et al. Fabrication of highly ordered silicon pin-in-a-hole nanostructures via chemical etching of nanopatterned polymer masks

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8