[go: up one dir, main page]

KR101908496B1 - Thin Film Transistor and Electrode Substrate Used in Display Device, and Methods for Manufacturing Thereof - Google Patents

Thin Film Transistor and Electrode Substrate Used in Display Device, and Methods for Manufacturing Thereof Download PDF

Info

Publication number
KR101908496B1
KR101908496B1 KR1020110112548A KR20110112548A KR101908496B1 KR 101908496 B1 KR101908496 B1 KR 101908496B1 KR 1020110112548 A KR1020110112548 A KR 1020110112548A KR 20110112548 A KR20110112548 A KR 20110112548A KR 101908496 B1 KR101908496 B1 KR 101908496B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
insulating film
taos
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110112548A
Other languages
Korean (ko)
Other versions
KR20120056767A (en
Inventor
히데오 카와노
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20120056767A publication Critical patent/KR20120056767A/en
Application granted granted Critical
Publication of KR101908496B1 publication Critical patent/KR101908496B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 바텀 콘택트 구조이며 셀프얼라인의 TAOS TFT 및 이의 TAOS TFT 를 이용한 표시장치용 전극기판과 이들의 제조방법을 제공하는 것으로, 본 발명의 TFT는, 기판 상에 형성된 게이트 전극;과, 상기 게이트 전극상에 형성된 게이트 절연막;과, 상기 게이트 절연막상에, 상기 게이트 전극과 중첩하지 않도록 각각 형성된 소스 전극 및 드레인 전극;과, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극상에, 상기 게이트 전극을 사이에 두고 상기 소스 전극과 상기 드레인 전극을 연결하도록 형성된 투명 아몰퍼스 산화물 반도체층; 및 상기 투명 아몰퍼스 산화물 반도체층 상에, 상기 게이트 전극을 마스크로 한 상기 기판측으로부터의 노광에 의해 형성된 섬상 절연막을 포함하여 이루어지며, 상기 투명 아몰퍼스 산화물 반도체층의 상기 섬상 절연막과 중첩하지 않는 영역의 저항치는, 플라즈마 처리에 의해, 상기 섬상 절연막과 중첩하는 영역의 저항치보다도 적게 된 것을 특징으로 한다. The present invention provides an electrode substrate for a display using a TAOS TFT of a self-aligning structure and a TAOS TFT thereof and a method of manufacturing the same, wherein the TFT of the present invention comprises: a gate electrode formed on a substrate; A source electrode and a drain electrode formed on the gate insulating film, the source electrode and the drain electrode not overlapping with the gate electrode, and a gate insulating film formed on the gate electrode, the source electrode, A transparent amorphous oxide semiconductor layer interposed between the source electrode and the drain electrode; And a gate insulating film formed on the transparent amorphous oxide semiconductor layer by exposure from the side of the substrate using the gate electrode as a mask, wherein the gate insulating film of the region of the transparent amorphous oxide semiconductor layer which does not overlap the island- And the resistance value is smaller than the resistance value of the region overlapping with the island-like insulating film by the plasma treatment.

Description

박막 트랜지스터와 표시장치용 전극기판 및 이들의 제조방법 {Thin Film Transistor and Electrode Substrate Used in Display Device, and Methods for Manufacturing Thereof}[0001] The present invention relates to a thin film transistor, an electrode substrate for a display, and a method of manufacturing the same. More particularly,

본 발명은 투명 아몰퍼스 산화물 반도체 (TAOS: Transparent Amorphous Oxide Semiconductor(or silicon))를 이용한 박막 트랜지스터(TFT: Thin Film Transistor) 및 박막 트랜지스터(TFT)를 이용한 표시장치용 전극기판과, 이들을 제조하는 방법에 관한 것이다.The present invention relates to an electrode substrate for a display device using a thin film transistor (TFT) and a thin film transistor (TFT) using a transparent amorphous oxide semiconductor (TAOS) .

종래부터, 박막 트랜지스터(TFT)로서, B/C형이라 불려지는 바텀 게이트와 탑 콘택트 구조가 널리 이용되고 있다. 또한, 근래, TFT의 반도체층으로서, 투명 아몰퍼스 산화물 반도체(TAOS)를 이용하는 것이 제안되고 있다 (예를 들어, 특허문헌 1 참조). 여기서, TAOS를 TFT에 이용할 때에, 반도체층을 종래의 아몰퍼스 실리콘(a-Si: amorphous Silicon)을 TAOS으로 치환하는 것을 염두에 두어 개발이 진행되고 있다.BACKGROUND ART Conventionally, a bottom gate and a top contact structure called a B / C type are widely used as a thin film transistor (TFT). In recent years, it has been proposed to use a transparent amorphous oxide semiconductor (TAOS) as a semiconductor layer of a TFT (for example, see Patent Document 1). Here, when TAOS is used for a TFT, the semiconductor layer is being developed in consideration of replacing a conventional amorphous silicon (a-Si: amorphous silicon) with TAOS.

특허문헌 1: 특개 2000-150900호 공보.Patent Document 1: JP-A-2000-150900.

그러나, 상기와 같은 종래의 기술에는, 다음과 같은 문제점이 있다.However, the above-described conventional techniques have the following problems.

종래의 탑 콘택트(top contact) 구조의 TFT에 있어서, 반도체층으로서 TAOS(투명 아몰퍼스 산화물 반도체: Transparent Amorphous Oxide Semiconductor)를 이용하는 경우에는, 소스 전극 및 드레인 전극이 되는 금속층이 TAOS층의 바로 위에 위치하는 것으로 이루어진다. 또, TAOS 재료 중에서 제품화가 유력시되는 IGZO (In, Ga 및 Zn를 포함하는 산화물)은, 산이나 알칼리에 대해 내약액성이 낮아, 플라즈마 데미지(plasma damage)를 얻기 쉽다.In a conventional TFT having a top contact structure, when TAOS (Transparent Amorphous Oxide Semiconductor) is used as a semiconductor layer, a metal layer serving as a source electrode and a drain electrode is located directly above the TAOS layer . IGZO (an oxide including In, Ga and Zn), which is a commercial product of the TAOS material, is low in resistance to acids and alkalis, and easily causes plasma damage.

그 때문에, 소스 전극 및 드레인 전극의 패터닝시, 내약액성이 적은 TAOS는, 프로세스데미지를 받기 쉽다. 즉, 프로세스에 대해 데미지 내성이 작은 것으로서, TFT 특성의 저하나 수율의 저하를 일으키기 쉽다. 그래서, TAOS를 이용한 TFT(TAOS TFT)는, 소스 전극 및 드레인 전극이 패터닝된 후에, TAOS층이 형성된 바텀 콘택트(bottom contact) 구조로 하는 것이 바람직하다.Therefore, when the source electrode and the drain electrode are patterned, the TAOS having a low liquid medicine resistance is susceptible to process damage. That is, since the damage resistance is small for the process, the TFT characteristics are liable to be lowered and the yield tends to be lowered. Thus, it is preferable that the TFT (TAOS TFT) using the TAOS has a bottom contact structure in which the TAOS layer is formed after the source electrode and the drain electrode are patterned.

또, 종래의 a-Si(amorphous silicon)를 이용한 TFT를 이용한 TFT(a-Si TFT)는, 정렬 오차에 의한 TFT의 기생용량의 변동을 억제하기 위해, 정렬 오차에 의한 영향이 작게 되도록, [U]자 형상으로 구성된다. 그러나, TAOS TFT는, a-Si TFT의 10배 이상의 이동도를 갖는 것으로, [U]자 형상으로 하면, TFT의 사이즈가 요구치를 초과하게 된다.In order to suppress the variation of the parasitic capacitance of the TFT due to the alignment error, the TFT (a-Si TFT) using the conventional TFT using the a-Si (amorphous silicon) U] shape. However, the TAOS TFT has a mobility of 10 times or more as much as the a-Si TFT, and when the TFT has a [U] shape, the TFT size exceeds the required value.

만약, TFT가 요구사이즈보다도 크게 되면, TFT의 기생용량에 의해 화질에의 영향이 급격히 크게 되는 것으로, TFT를 [U]자 형상으로 할 수 없다. 그 때문에, TAOS TFT는, 정렬 오차에 의한 기생용량의 변동이 발생하기 쉬운 스트레이트 형상을 취하지 않으면 안되어, 필연적으로 종래의 a-Si TFT보다도 정렬오차에 의한 화질의 저하가 발생하기 쉽다.If the TFT is larger than the required size, the parasitic capacitance of the TFT rapidly increases the influence on the image quality, so that the TFT can not be formed into a [U] shape. For this reason, the TAOS TFT must take a straight shape, in which fluctuation of the parasitic capacitance due to the alignment error tends to occur. Inevitably, the quality of the TAOS TFT is more likely to be lowered by the alignment error than the conventional a-Si TFT.

더불어, 종래의 탑 컨택트(top contact) 구조의 TAOS를 이용한 경우에는, 소스 전극 및 드레인 전극을 게이트에 대해 위치정렬시키는 것에 의해, 정렬 오차 마진만의 TFT의 기생용량이 크게 되고, 또한 정렬 오차에 따라 표시화면 내의 기생용량의 크기가 불균일하게 된다.In addition, in the case of using the TAOS of the conventional top contact structure, by aligning the source electrode and the drain electrode with respect to the gate, the parasitic capacitance of the TFT only in the alignment error margin becomes large, The magnitude of the parasitic capacitance in the display screen becomes uneven.

여기서, 액정표시장치에 있어서, 개구율이나 화질을 향상시키기 위해, TFT 의 기생용량을 저감시키는 방법으로서, 자외선에 의한 이면노광을 이용한 i/s 형의 셀프얼라인(자기정합형) TFT가 있다. 그 때문에, 기생용량을 저감하여 개구율이나 화질을 향상시키기 위해, TAOS TFT는, 셀프얼라인으로 하는 것이 바람직하다.Here, as a method of reducing the parasitic capacitance of the TFT in order to improve the aperture ratio and the image quality in the liquid crystal display device, there is an i / s type self-aligning (self-aligning type) TFT using back exposure by ultraviolet rays. Therefore, in order to reduce the parasitic capacitance and improve the aperture ratio and the picture quality, it is preferable that the TAOS TFT is self-aligned.

그러나, TAOS TFT를 바텀 콘택트 구조로 한 경우에는, 소스 전극 및 드레인 전극이 되는 금속층이 차광성을 갖는 것으로, TFT를 셀프얼라인으로 할 수 없다. 또, TAOS TFT를 이면노광에 의해 셀프얼라인으로 한 경우에는, 소스 전극 및 드레인 전극이 되는 금속층을 게이트 전극과 중첩하도록 배치할 수 없다.However, when the TAOS TFT has a bottom contact structure, the metal layer serving as the source electrode and the drain electrode has a light shielding property, so that the TFT can not be self-aligned. In the case where the TAOS TFT is self-aligned by back exposure, a metal layer serving as a source electrode and a drain electrode can not be arranged so as to overlap with the gate electrode.

즉, TAOS TFT에 있어서, 바텀 콘택트 구조와 이면 노광에 의한 셀프얼라인은, 소스 전극 및 드레인 전극이 되는 금속층이 차광성을 갖는 것으로, 서로 정합시키지 않고는, 실현할 수가 없다는 문제가 있다. That is, in the TAOS TFT, the bottom contact structure and the self-alignment by the back surface exposure have a problem that the metal layer serving as the source electrode and the drain electrode has a light shielding property and can not be realized without matching them.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 바텀 콘택트 구조이며 또한 셀프 얼라인의 TAOS TFT와, 이 TAOS TFT를 이용한 표시장치용 전극기판 및 이들의 제조방법을 제공하는 데, 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a TAOS TFT of a bottom contact structure and a self-aligning electrode substrate for a display device using the TAOS TFT, .

상기와 같은 목적을 달성하기 위한 본 발명의 TFT는, 기판 상에 형성된 게이트 전극;과, 상기 게이트 전극상에 형성된 게이트 절연막;과, 상기 게이트 절연막상에, 상기 게이트 전극과 중첩하지 않도록 각각 형성된 소스 전극 및 드레인 전극;과, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극상에, 상기 게이트 전극을 사이에 두고 상기 소스 전극과 상기 드레인 전극을 연결하도록 형성된 투명 아몰퍼스 산화물 반도체층; 및 상기 투명 아몰퍼스 산화물 반도체층 상에, 상기 게이트 전극을 마스크로 한 상기 기판측으로부터의 노광에 의해 형성된 섬상 절연막을 포함하여 이루어지며, 상기 투명 아몰퍼스 산화물 반도체층의 상기 섬상 절연막과 중첩하지 않는 영역의 저항치는, 플라즈마 처리에 의해, 상기 섬상 절연막과 중첩하는 영역의 저항치보다도 적게 된 것에 그 특징이 있다. According to an aspect of the present invention, there is provided a TFT including: a gate electrode formed on a substrate; a gate insulating film formed on the gate electrode; a source electrode formed on the gate insulating film so as not to overlap the gate electrode, A transparent amorphous oxide semiconductor layer formed on the gate electrode, the source electrode, and the drain electrode to connect the source electrode and the drain electrode with the gate electrode interposed therebetween; And a gate insulating film formed on the transparent amorphous oxide semiconductor layer by exposure from the side of the substrate using the gate electrode as a mask, wherein the gate insulating film of the region of the transparent amorphous oxide semiconductor layer which does not overlap the island- The resistance value is smaller than the resistance value of a region overlapping with the island-like insulating film by the plasma treatment.

또한, 동일한 목적을 달성하기 위한 본 발명의 TFT의 제조방법은, 기판 상에 게이트 전극을 형성하는 스텝과, 상기 게이트 전극상에 게이트 절연막을 형성하는 스텝과, 상기 게이트 절연막상에, 상기 게이트 전극과 중첩하지 않도록 소스 전극 및 드레인 전극을 각각 형성하는 스텝과, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극상에, 상기 게이트 전극을 사이에 두고 상기 소스 전극과 상기 드레인 전극을 연결하도록 투명 아몰퍼스 산화물 반도체층을 형성하는 스텝과, 상기 투명 아몰퍼스 산화물 반도체층상에, 상기 게이트 전극을 마스크로 한 상기 기판측으로부터의 노광에 의해 섬상 절연막을 형성하는 스텝 및 상기 기판의 전면에, 상기 섬상 절연막을 마스크로 하여, 상기 섬상 절연막측으로부터 플라즈마를 조사하는 스텝을 포함한다. A method of manufacturing a TFT according to the present invention for achieving the same object includes the steps of forming a gate electrode on a substrate, forming a gate insulating film on the gate electrode, Forming a source electrode and a drain electrode so as not to overlap each other; and forming a transparent amorphous oxide film on the gate electrode, the source electrode, and the drain electrode so as to connect the source electrode and the drain electrode, Forming a semiconductor layer on the transparent amorphous oxide semiconductor layer; forming a gate insulating film on the transparent amorphous oxide semiconductor layer by exposure from the substrate side using the gate electrode as a mask; And irradiating a plasma from the side of the island-like insulating film.

상기와 같은 본 발명의 박막 트랜지스터와 표시장치용 전극기판 및 이들의 제조방법은 다음과 같은 효과가 있다.The thin film transistor, the electrode substrate for a display device, and the manufacturing method thereof according to the present invention have the following effects.

본 발명에 관한 TFT(박막 트랜지스터)에 따르면, 투명 아몰퍼스 산화물 반도체층상에, 게이트 전극을 마스크로 한 기판측으로부터의 노광에 의해 섬상 절연막이 형성되고, 투명 아몰퍼스 산화물 반도체층의 섬상 절연막과 중첩되지 않는 영역의 저항치는, 플라즈마 처리에 의해, 섬상 절연막과 중첩하는 영역의 저항치보다도 적게 된다.According to the TFT (thin film transistor) of the present invention, the island-shaped insulating film is formed on the transparent amorphous oxide semiconductor layer by exposure from the substrate side using the gate electrode as a mask, and the island- The resistance value of the region becomes smaller than the resistance value of the region overlapping the island-like insulating film by the plasma treatment.

또, 본 발명의 관한 TFT(박막 트랜지스터)의 제조방법에 의하면, 투명 아몰퍼스 산화물 반도체층상에, 게이트 전극을 마스크로 한 기판측으로부터의 노광에 의해 섬상절연막을 형성한 후, 기판의 전면에, 섬상 절연막을 마스크로 하여, 섬상 절연막으로부터 플라즈마를 조사하고 있다. 이에 따라, 투명 아몰퍼스 산화물 반도체층의 플라즈마가 조사된 영역(섬상 절연막에 의해 마스크되지 않는 영역)이 저저항화된다.Further, according to the manufacturing method of the TFT (thin film transistor) of the present invention, after the island-shaped insulating film is formed on the transparent amorphous oxide semiconductor layer by exposure from the substrate side using the gate electrode as a mask, Plasma is irradiated from the island-like insulating film using the insulating film as a mask. As a result, the region of the transparent amorphous oxide semiconductor layer irradiated with the plasma (the region not masked by the island-like insulating film) is reduced in resistance.

그 때문에, 바텀 콘택트 구조에서, 더불어, 셀프 얼라인의 TAOS TFT, 이 TAOS TFT를 이용한 표시장치용 전극기판 및 이들의 제조방법을 얻을 수 있다. Therefore, in the bottom contact structure, a self-aligned TAOS TFT, an electrode substrate for a display device using the TAOS TFT, and a manufacturing method thereof can be obtained.

도 1은 이 발명의 실시의 형태 1에 관한 TAOS TFT의 구성을 도시한 단면도
도 2는 이 발명의 실시의 형태 1에 관한 TAOS TFT의 TAOS층의 저항치를, 도시한 설명도1 is a cross-sectional view showing the structure of a TAOS TFT according to Embodiment 1 of the present invention
2 is a graph showing resistance values of a TAOS layer of a TAOS TFT according to Embodiment 1 of the present invention

이하, 첨부된 도면을 참조하여 본 발명의 TFT 및 표시 장치용 전극기판의 바람직한 실시의 형태에 관한 도면을 설명하지만, 각 도에 있어서, 동일, 또는 상당한 부분에 대해서는, 동일 부호를 부여하여 설명한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the TFT and the electrode substrate for a display device of the present invention will be described with reference to the accompanying drawings, wherein the same or corresponding parts are denoted by the same reference numerals .

본 발명의 박막 트랜지스터와, 표시 장치용 전극기판 및 이들의 제조방법을 상세히 설명하면 다음과 같다.The thin film transistor of the present invention, the electrode substrate for a display device, and a method of manufacturing the same will be described in detail below.

[실시의 형태 1][Embodiment Mode 1]

도 1은 이 발명의 실시의 형태 1에 관한 TAOS TFT의 구성을 도시한 단면도이다.1 is a cross-sectional view showing a structure of a TAOS TFT according to a first embodiment of the present invention.

도 1에 있어서, TAOS TFT 는, 글래스 기판 (11)과, 게이트 전극 (12)와, 게이트 절연막(13)과, 소스 전극(14)과, 드레인 전극(15)과, 제 1 TAOS층 (16: 16a, 16b, 16c을 합하여 지칭)(투명 아몰퍼스 산화물 반도체층)과, 제 2 TAOS층(17: 17a, 17b, 17c를 합하여 지칭)(투명 아몰퍼스 산화물 반도체층)과, 섬상 절연막(18)과, 수지절연막(19)을 갖춘 것이다.1, the TAOS TFT includes a glass substrate 11, a gate electrode 12, a gate insulating film 13, a source electrode 14, a drain electrode 15, a first TAOS layer 16 (A transparent amorphous oxide semiconductor layer), a second TAOS layer (referred to as a combination of 17a, 17b and 17c) (transparent amorphous oxide semiconductor layer), a first insulating film 18, , And a resin insulating film (19).

게이트 전극(12)은, 글래스 기판(11) 상에 형성되어 있다. 또, 기판은, 글래스 기판(11)에 한정되지 않고, 투명하며, 또한 절연성을 갖는 것이라면, 어느 것이라도 좋다. 게이트 절연막(13)은, 게이트 전극(12) 상에 형성되어 있다. 소스 전극(14) 및 드레인 전극(15)은, 게이트 절연막(13) 상에, 게이트 전극(12)과 중첩하지 않도록 각각 형성된다.The gate electrode 12 is formed on the glass substrate 11. In addition, the substrate is not limited to the glass substrate 11, and any substrate may be used as long as it is transparent and has insulating properties. The gate insulating film 13 is formed on the gate electrode 12. The source electrode 14 and the drain electrode 15 are formed on the gate insulating film 13 so as not to overlap with the gate electrode 12, respectively.

제 1 TAOS층(16)은, 게이트 전극(12), 소스 전극(14) 및 드레인 전극(15) 상에, 게이트 전극(12)을 사이에 두고 소스 전극(14)과 드레인 전극(15)을 연결하도록 형성된 TAOS층이다. 여기에서, 제 1 TAOS층(16) 및 제 2 TAOS층(17)은, 재료로서, 상술한 In, Ga 및 Zn를 함유하는 산화물인 IGZO를 이용한다.The first TAOS layer 16 is formed by depositing a source electrode 14 and a drain electrode 15 on the gate electrode 12, the source electrode 14 and the drain electrode 15 with the gate electrode 12 therebetween Is a TAOS layer formed to connect. Here, as the material of the first TAOS layer 16 and the second TAOS layer 17, IGZO which is an oxide containing In, Ga and Zn is used.

제 2 TAOS층(17)은, 제 1 TAOS층(16)에 적층하여 연속적으로 형성되고, 또한, 게이트 전극(12), 소스 전극(14) 및 드레인 전극(15) 상에, 게이트 전극(12)을 사이에 두고 소스 전극(14)과 드레인 전극(15)을 연결하도록 형성된 TAOS층이다. 여기에, 제 2 TAOS층(17)은, 제 1 TAOS층(16)과는 다른 성막조건(후술한다)에 의해 형성되고, 제 1 TAOS층(16) 및 제 2 TAOS층(17)은, 적층구조로 구성된다.The second TAOS layer 17 is formed continuously on the first TAOS layer 16 and is formed on the gate electrode 12, the source electrode 14 and the drain electrode 15, And the source electrode 14 and the drain electrode 15 are connected to each other. Here, the second TAOS layer 17 is formed by deposition conditions (to be described later) different from the first TAOS layer 16, and the first TAOS layer 16 and the second TAOS layer 17 are formed by, Layer structure.

섬상 절연막(18)은, 제 2 TAOS층(17)상에, 게이트 전극(12)을 마스크로 한 글래스 기판(11) 측으로부터의 노광(이면노광)에 의해 형성된 절연막이다. 수지 절연막(19)은, 제 2 TAOS층(17) 및 섬상 절연막(18) 상에 형성되어 있다.The island-like insulating film 18 is an insulating film formed on the second TAOS layer 17 by exposure (backside exposure) from the glass substrate 11 side using the gate electrode 12 as a mask. The resin insulating film 19 is formed on the second TAOS layer 17 and the island-like insulating film 18.

여기에, 제 1 TAOS 층(16) 및 제 2 TAOS층(17)의, 섬상 절연막(18)과 중첩되지 않는 영역의 저항치는, 후술하는 플라즈마 처리에 의해, 섬상 절연막(18)과 중첩된 영역의 저항치보다도 저저항화되어 있다. 구체적으로는, 제 1 TAOS층(16)은, 소스로서 기능하는 소스 영역(16a), 드레인으로서 기능하는 드레인 영역(16b) 및 채널 영역(16c)을 포함한다.The resistances of the regions of the first TAOS layer 16 and the second TAOS layer 17 that do not overlap with the island-like insulating film 18 are determined by the plasma treatment to be described later, Which is lower than the resistance value of the resistor. Specifically, the first TAOS layer 16 includes a source region 16a serving as a source, a drain region 16b serving as a drain, and a channel region 16c.

제 2 TAOS층(17)은, 후술하는 바와 같이, O2의 함유량이 큰 것으로, 플라즈마 처리에 의해서도 더욱 절연성을 갖고, 소스 영역(16a)을 보호하는 소스 보호영역(17a), 드레인 영역(16b)을 보호하는 드레인 보호영역(17b) 및 채널 보호 영역(17c)을 포함한다.The second TAOS layer 17 has a larger content of O 2 and is more insulating by the plasma treatment and has a source protection region 17a and a drain region 16b for protecting the source region 16a, A drain protection region 17b and a channel protection region 17c.

이 때, 제 1 TAOS층(16) 및 제 2 TAOS층(17)의 채널 영역(16c) 및 채널 보호영역(17c)은, 후술하는 바와 같이, 게이트 전극(12)에 대하여 셀프 얼라인(self align)이 되어, 소스 영역(16a) 및 소스 보호영역(17a)과, 드레인 영역(16b) 및 드레인 보호영역(17b)과의 사이에 형성되어 있다.At this time, the channel region 16c and the channel protection region 17c of the first TAOS layer 16 and the second TAOS layer 17 are self-aligned with respect to the gate electrode 12, and is formed between the source region 16a and the source protection region 17a and between the drain region 16b and the drain protection region 17b.

또, TAOS TFT(10)를 이용한 표시장치용 전극기판은, TAOS TFT(10)에 더하여, 글래스 기판(11) 상에 형성된 투명한 절연성의 상기 기판상에 복수개의 주사 신호선(도시하지 않음)과, 절연막을 개재하여 상기 복수개의 주사 신호선과 교차하도록 형성한 복수개의 표시 신호선(도시하지 않음)과, 상기 복수의 주사 신호선과 상기 복수의 표시 신호선과의 각 교차영역에 복수의 TAOS TFT(10)과 전기적으로 접속된 복수의 표시 화소전극(도시하지 않음)을 더 포함하여 이루어진다.In addition to the TAOS TFT 10, the electrode substrate for a display using the TAOS TFT 10 includes a plurality of scanning signal lines (not shown) on the transparent insulating substrate formed on the glass substrate 11, A plurality of display signal lines (not shown) formed so as to cross the plurality of scanning signal lines with an insulating film interposed therebetween, and a plurality of TAOS TFTs 10 and a plurality of TFTs 10 in crossing regions of the plurality of scanning signal lines and the plurality of display signal lines And a plurality of electrically-connected display pixel electrodes (not shown).

또한, 이 표시 장치용 전극 기판에 있어서, 게이트 전극(12)은, 주사 신호선의 일부 또는 연장부로부터 구성되고, 소스 전극(14) 및 드레인 전극(15)은, 표시신호선과 동일 공정에 의해 형성된다.The source electrode 14 and the drain electrode 15 are formed by the same process as that of the display signal line. do.

이어, TAOS TFT(10)의 제조방법을, 순서에 따라 설명한다.Next, a method of manufacturing the TAOS TFT 10 will be described in order.

먼저, 글래스 기판(11) 상에 게이트 전극(12)을 형성한다. 여기서, 상기 게이트 전극(12)은, 예를 들어, 스퍼터링에 의해 형성된 금속층을 패터닝하는 것에 의해 형성된다. First, a gate electrode 12 is formed on a glass substrate 11. Here, the gate electrode 12 is formed, for example, by patterning a metal layer formed by sputtering.

이어, 상기 게이트 전극(12) 상에 게이트 절연막(13)을 형성한다. 여기서, 상기 게이트 절연막(13)은, 예를 들어, CVD 방식에 의해 형성된다.Next, a gate insulating film 13 is formed on the gate electrode 12. Here, the gate insulating film 13 is formed by, for example, a CVD method.

이어, 상기 게이트 절연막(13) 상에, 상기 게이트 전극(12)과 중첩하지 않도록 소스 전극(14) 및 드레인 전극(15)을 형성한다. 여기서, 소스 전극(14) 및 드레인 전극(15)은, 예를 들어, 스퍼터링에 의해 형성된 금속층을 패터닝하는 것에 의해 형성된다.A source electrode 14 and a drain electrode 15 are formed on the gate insulating film 13 so as not to overlap with the gate electrode 12. Here, the source electrode 14 and the drain electrode 15 are formed by, for example, patterning a metal layer formed by sputtering.

이어, 상기 게이트 전극(12), 상기 소스 전극(14) 및 상기 드레인 전극(15) 상에, 상기 게이트 전극(12)을 사이에 두고 상기 소스 전극(14)과 상기 드레인 전극(15)을 연결하도록 제 1 TAOS층 (투명 아몰퍼스 산화물반도체층)(16)을 형성한다. 여기서, 제 1 TAOS층(16)은, 적어도 Ar 및 O2를 포함하는 혼합가스를 이용하여, 스퍼터링에 의해 형성된다.Next, the source electrode 14 and the drain electrode 15 are connected to each other with the gate electrode 12 interposed therebetween on the gate electrode 12, the source electrode 14 and the drain electrode 15, A first TAOS layer (transparent amorphous oxide semiconductor layer) 16 is formed. Here, the first TAOS layer 16 is formed by sputtering using a mixed gas containing at least Ar and O 2 .

이어, 상기 제 1 TAOS(16) 상에, 적층하여 연속적으로, 게이트 전극(12), 소스 전극(14) 및 드레인 전극(15) 상에, 게이트 전극(12)을 사이에 두고 소스 전극(14)과 드레인 전극(15)을 연결하도록, 제 2 TAOS층(17)을 형성한다. 여기서, 제 2 TAOS층(17)은, 적어도 Ar 및 O2를 포함하는 혼합가스를 이용하여, 스퍼터링에 의해 형성된다. 상기 제 1 TAOS(16), 제 2 TAOS(17)는 각각 적어도 Ar 및 O2를 포함하는 혼합가스로 이용하며 In, Ga 및 Zn의 금속 재료를 스퍼터링 하여 투명 아몰퍼스 산화물 반도체층을 성막하여 형성하며, 제 1 TAOS(16) 성막시에는, 상기 혼합가스의 유량에 대한 O2의 유량비를 5%이하로 하고, 상기 적층구조의 제 2 TAOS(17) 성막시에는, 상기 혼합가스의 유량에 대한 O2의 유량비를 20% 이상으로 한다.The source electrode 14 and the drain electrode 15 are sequentially laminated on the first TAOS 16 so that the gate electrode 12 is sandwiched between the gate electrode 12 and the source electrode 14 And the drain electrode 15 are connected to each other, a second TAOS layer 17 is formed. Here, the second TAOS layer 17 is formed by sputtering using a mixed gas containing at least Ar and O 2 . Each of the first TAOS 16 and the second TAOS 17 is used as a mixed gas containing at least Ar and O 2 and is formed by depositing a transparent amorphous oxide semiconductor layer by sputtering a metal material of In, Ga, and Zn , The flow rate ratio of O 2 to the flow rate of the mixed gas is set to 5% or less at the time of forming the first TAOS (16), and at the time of forming the second TAOS (17) The flow rate ratio of O 2 should be 20% or more.

이어, 제 2 TAOS층(17) 상에, 상기 게이트 전극(12)을 마스크로 한 상기 글래스 기판(11)측으로부터의 노광에 의해 섬상 절연막(18)을 형성한다. 여기서, 섬상 절연막(18)의 재료로서, 도포 성막 가능한 수지제 재료나 산화 실리콘계 또는 질화 실리콘계의 SiNx, SiOx 또는 SiOxNy 가 고려된다. 예를 들어, 상기 섬상 절연막(18)은 파지티브 수지제 재료를 제 2 TAOS층(17)을 포함한 기판 전면에 도포한 후, 상기 게이트 전극(12)을 마스크로 하여 글래스 기판(11) 하면으로부터 노광하여, 노광되지 않는 부분만을 남겨 형성할 수 있다.Next, the island-shaped insulating film 18 is formed on the second TAOS layer 17 by exposure from the glass substrate 11 side using the gate electrode 12 as a mask. Here, as the material of the island-like insulating film 18, a resin material capable of coating film formation, SiNx, SiOx, or SiOxNy of silicon oxide type or silicon nitride type is considered. For example, the island-like insulating film 18 is formed by applying a purging resin material to the entire surface of the substrate including the second TAOS layer 17 and then removing the gate insulating film 18 from the bottom surface of the glass substrate 11 using the gate electrode 12 as a mask So that only the unexposed portion can be formed.

이어, 글래스 기판(11)의 전면에, 상기 섬상 절연막(18)을 마스크로 하여, 상기 섬상 절연막(18)측으로부터 플라즈마를 조사한다. 이 때, O2, N2, CF4, CHF3, Ar 중, 적어도 하나를 포함하는 가스를 전리시키는 플라즈마가 글래스 기판(11)에 조사된다. 여기서, 제 1 TAOS 층(16) 및 제 2 TAOS(17) 중 섬상 절연막(18)으로부터 노출된 소스 영역(16a) 및 소스 보호영역(17a)과, 드레인 영역(16b) 및 드레인 보호영역(17b)에 플라즈마가 조사되면, TAOS층(IGZO) 중의 산소원자가 나와 산소 공공(空孔)이 증가하고, 성질이 도전체층에 가깝게 된다. Next, plasma is irradiated on the entire surface of the glass substrate 11 from the side of the island-like insulating film 18 using the island-like insulating film 18 as a mask. At this time, a plasma for ionizing a gas containing at least one of O 2 , N 2 , CF 4 , CHF 3 and Ar is irradiated onto the glass substrate 11. The source region 16a and the source protection region 17a exposed from the island-like insulating film 18 of the first TAOS layer 16 and the second TAOS 17, the drain region 16b and the drain protection region 17b Is irradiated with a plasma, oxygen atoms in the TAOS layer IGZO come out and oxygen vacancies increase, and the properties become closer to the conductor layer.

이에 의해, 제 1 TAOS 층(16) 및 제 2 TAOS층(17)의 소스 영역(16a) 및 소스 보호영역(17a)과 드레인 영역(16b) 및 드레인 보호영역(17b)이 저저항화되고, 소스 영역(16a) 및 드레인 영역(16b)이 전극으로서 사용할 수 있을 정도의 도전율이 된다. 이어, 제 2 TAOS 층(17) 및 섬상 절연막(18) 상에, 수지제 재료에 의해, 수지절연막(19)을 형성한다.Thereby, the source region 16a and the source protection region 17a, the drain region 16b, and the drain protection region 17b of the first TAOS layer 16 and the second TAOS layer 17 are reduced in resistance, The conductivity is such that the source region 16a and the drain region 16b can be used as electrodes. Next, a resin insulating film 19 is formed on the second TAOS layer 17 and the island-like insulating film 18 by a resin material.

또한, TAOS TFT(1)을 이용한 표시장치용 전극기판의 제조방법은, TAOS TFT(10)의 제조방법에 더하여, 이하의 수순을 갖추어 이루어진다. 즉, 글래스 기판(11) 상에 형성된 투명한 절연성의 상기 기판상에 복수개의 주사 신호선(도시하지 않음)을 형성하는 단계와, 절연막을 개재하여 상기 복수개의 주사 신호선과 교차하도록 복수개의 표시 신호선(도시하지 않음)을 형성하는 단계와, 상기 복수의 주사 신호선과 상기 복수의 표시 신호선과의 각 교차영역에 복수의 TAOS TFT(10)과 전기적으로 접속된 복수의 표시 화소 전극(도시하지 않음)을 형성하는 단계를 더 포함하여 이루어진다.In addition to the manufacturing method of the TAOS TFT 10, the manufacturing method of the electrode substrate for a display device using the TAOS TFT 1 has the following procedure. A step of forming a plurality of scanning signal lines (not shown) on the transparent insulating substrate formed on the glass substrate 11; a step of forming a plurality of display signal lines A plurality of display pixel electrodes (not shown) electrically connected to the plurality of TAOS TFTs 10 are formed in respective intersecting regions of the plurality of scanning signal lines and the plurality of display signal lines The method comprising the steps of:

또한, 본 발명의 표시장치용 전극기판의 제조방법에 있어서, 상기 게이트 전극(12)은, 복수개의 주사 신호선을 형성하는 단계에 동시에 형성되고, 상기 소스 전극(14) 및 드레인 전극(15)은, 상기 복수개의 표시 신호선을 형성하는 단계와 동시에 형성된다.In the method of manufacturing an electrode substrate for a display device according to the present invention, the gate electrode 12 is simultaneously formed in the step of forming a plurality of scanning signal lines, and the source electrode 14 and the drain electrode 15 And forming the plurality of display signal lines at the same time.

여기서, TAOS TFT(10)의 제 1 TAOS층(16) 에 있어서, 플라즈마 처리 후의 저항치를, 도 2에 도시한다. 도 2에 있어서, 우의 2점(N2 /30s 및 N2 /60s)가 플라즈마 처리 후의 저항치를 도시하고 있다. 도 2에 의해, 제 1 TAOS층(16)의 섬상 절연막(18)과 중첩하지 않는 영역(소스 영역(16a) 및 드레인 영역(16b))의 저항치가, 10㏀ 정도까지 저하하는 것을 알 수 있다. Here, the resistance value after the plasma treatment in the first TAOS layer 16 of the TAOS TFT 10 is shown in Fig. 2, the Wu two points (N 2 / 30s and the N 2 / 60s) that shows a resistance value after the plasma treatment. 2 shows that the resistance values of the regions (the source region 16a and the drain region 16b) which do not overlap with the island-like insulating film 18 of the first TAOS layer 16 decrease to about 10 k? .

상술한 바와 같이, IGZO는 내약액성이 적은 것으로, 이 실시의 형태 1에는, 소스 전극(14) 및 드레인 전극(15)가 패터닝된 후에 IGZO의 제 1 TAOS층(16) 및 제 2 TAOS층(17)이 형성된다. 즉, IGZO에 대하여 소스 전극(14) 및 드레인 전극(15)은 바텀 콘택트 구조가 된다. The first TAOS layer 16 and the second TAOS layer 16 of the IGZO after the source electrode 14 and the drain electrode 15 are patterned are formed in the first embodiment. 17 are formed. That is, for the IGZO, the source electrode 14 and the drain electrode 15 have a bottom contact structure.

또, IGZO의 내약액성이 적음은, 포토리소그래피에 의한 레지스트 공정에 있어서, IGZO 표면의 변질에 수반하는 TFT 특성의 저하를 일으키기 쉽다. 그래서, 이 실시의 형태 1에는, TFT 특성의 저하를 방지하기 위해, 바텀 콘택트 구조를 이용하여, 채널 영역(16c)이 되는 부분을 포함하는 제 1 TAOS 층(16)의 성막과 연속하여, 절연성을 갖는 고저항인 제 2 TAOS층(17)을 성막하는 것에 의해, 채널 영역(16c)이되는 IGZO를 피복한다. 그 결과로, 내약액성이 적음에 기인하는 프로세스 데미지를 저감할 수 있다.In addition, the low liquid resistance of IGZO is liable to cause deterioration of TFT characteristics accompanying deterioration of the IGZO surface in a resist process by photolithography. In order to prevent deterioration of the TFT characteristics, the first embodiment of the present invention uses a bottom contact structure to continuously form the first TAOS layer 16 including the portion to be the channel region 16c, The second TAOS layer 17 having a high resistance is formed to cover the IGZO which becomes the channel region 16c. As a result, it is possible to reduce the process damage due to the low liquid medicine resistance.

더불어, 이 실시의 형태 1에는, 이면 노광에 의해 형성된 섬상 절연막(18)을 마스크로 하여 플라즈마 조사된 IGZO가 소스 영역(16a) 및 소스 보호영역(17a), 또는 드레인 영역(16b) 및 드레인 보호영역(17b)이 되어, 게이트 전극(12)에 대하여 채널 영역(16c) 및 채널 보호영역(17c)의 정렬 오차가 해소되는 것만이 아니라, 채널 영역(16c) 및 채널 보호영역(17c)에 대한 소스 영역(16a) 및 소스 보호 영역(17a)과 더불어 드레인 영역(16b) 및 드레인 보호영역(17b)의 정렬 오차도 해소되어, 완전한 셀프 얼라인을 실현할 수 있다.IGZO plasma-irradiated using the island-like insulating film 18 formed by the back-side exposure as a mask is formed on the source region 16a and the source protection region 17a or the drain region 16b and the drain protection Not only the channel region 16c and the channel protection region 17c are aligned with respect to the gate electrode 12 but also the alignment error between the channel region 16c and the channel protection region 17c is eliminated, The alignment error between the source region 16a and the source protection region 17a as well as between the drain region 16b and the drain protection region 17b is eliminated, thereby realizing complete self-alignment.

이상과 같이, 실시의 형태 1에 관한 TFT(박막 트랜지스터)에 따르면, 투명 아몰퍼스 산화물 반도체층상에, 게이트 전극을 마스크로 한 기판측으로부터의 노광에 의해 섬상 절연막이 형성되고, 투명 아몰퍼스 산화물 반도체층의 섬상 절연막과 중첩되지 않는 영역의 저항치는, 상술한 플라즈마 처리에 의해, 섬상 절연막과 중첩하는 영역의 저항치보다도 적게 되며, 도 2와 같이, 10kΩ 정도로 낮아지게 된다.As described above, according to the TFT (thin film transistor) according to Embodiment 1, the island-shaped insulating film is formed on the transparent amorphous oxide semiconductor layer by exposure from the substrate side using the gate electrode as a mask, and the transparent amorphous oxide semiconductor layer The resistance value of the region not overlapping with the island-like insulating film becomes smaller than the resistance value of the region overlapping the island-like insulating film by the above-described plasma treatment, and becomes as low as about 10 k? As shown in Fig.

또, 본 발명의 관한 TFT(박막 트랜지스터)의 제조방법에 의하면, 투명 아몰퍼스 산화물 반도체층상에, 게이트 전극을 마스크로 한 기판측으로부터의 노광에 의해 섬상절연막을 형성한 후, 기판의 전면에, 섬상 절연막을 마스크로 하여, 섬상 절연막으로부터 플라즈마를 조사하고 있다. 이에 따라, 투명 아몰퍼스 산화물 반도체층의 플라즈마가 조사된 영역(섬상 절연막에 의해 마스크되지 않는 영역)이 저저항화된다.Further, according to the manufacturing method of the TFT (thin film transistor) of the present invention, after the island-shaped insulating film is formed on the transparent amorphous oxide semiconductor layer by exposure from the substrate side using the gate electrode as a mask, Plasma is irradiated from the island-like insulating film using the insulating film as a mask. As a result, the region of the transparent amorphous oxide semiconductor layer irradiated with the plasma (the region not masked by the island-like insulating film) is reduced in resistance.

그 때문에, 바텀 콘택트 구조에서, 더불어, 셀프 얼라인의 TAOS TFT, 이 TAOS TFT를 이용한 표시장치용 전극기판 및 이들의 제조방법을 얻을 수 있다. Therefore, in the bottom contact structure, a self-aligned TAOS TFT, an electrode substrate for a display device using the TAOS TFT, and a manufacturing method thereof can be obtained.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Will be apparent to those of ordinary skill in the art.

11: 글래스 기판 12: 게이트 전극
13: 게이트 절연막 14: 소스 전극
15: 드레인 전극 16: 제 1 TAOS층
16a: 소스 영역 16b: 드레인 영역
16c: 채널영역 17: 제 2 TAOS층
17a: 소스 보호영역 17b: 드레인 보호영역
17c: 채널보호영역 18: 섬상 절연막
19: 수지절연막11: glass substrate 12: gate electrode
13: gate insulating film 14: source electrode
15: drain electrode 16: first TAOS layer
16a: source region 16b: drain region
16c: channel region 17: second TAOS layer
17a: source protection region 17b: drain protection region
17c: channel protection region 18:
19: resin insulating film

Claims (8)

삭제delete 삭제delete 삭제delete 기판 상에 게이트 전극을 형성하는 스텝과,
상기 게이트 전극상에 게이트 절연막을 형성하는 스텝과,
상기 게이트 절연막상에, 상기 게이트 전극과 중첩하지 않도록 소스 전극 및 드레인 전극을 각각 형성하는 스텝과,
상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극상에, 상기 게이트 전극을 사이에 두고 상기 소스 전극과 상기 드레인 전극을 연결하며, 상부층이 하부층보다 산소 함량을 많게 하도록, IGZO (Indium Gallium Zinc Oxide)를 스퍼터링하여 투명 아몰퍼스 산화물 반도체층을 형성하는 스텝과,
상기 투명 아몰퍼스 산화물 반도체층상에, 상기 게이트 전극을 마스크로 한 상기 기판측으로부터의 노광에 의해 섬상 절연막을 형성하는 스텝 및
상기 기판의 전면에, 상기 섬상 절연막을 마스크로 하여, 상기 섬상 절연막측으로부터 O2, N2, CF4, CHF3 중 적어도 하나를 포함하는 가스를 전리시키는 플라즈마를 조사하여, 상기 섬상 절연막 외측의 투명 아몰퍼스 산화물 반도체층의 저항치를 10kΩ 정도로 낮추는 스텝을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
Forming a gate electrode on a substrate;
Forming a gate insulating film on the gate electrode,
Forming a source electrode and a drain electrode on the gate insulating film so as not to overlap the gate electrode,
A source electrode and a drain electrode are formed on the gate electrode, the source electrode, and the drain electrode, the source electrode and the drain electrode are connected to each other with the gate electrode interposed therebetween, and the upper layer is made of indium gallium zinc oxide (IGZO) Forming a transparent amorphous oxide semiconductor layer by sputtering;
Forming a gate insulating film on the transparent amorphous oxide semiconductor layer by exposure from the substrate side using the gate electrode as a mask and
A plasma is applied to the front surface of the substrate to ionize a gas containing at least one of O 2 , N 2 , CF 4 and CHF 3 from the island-like insulating film side using the island-like insulating film as a mask, And lowering the resistance value of the transparent amorphous oxide semiconductor layer to about 10 k OMEGA.
삭제delete 제 4항에 있어서,
상기 투명아몰퍼스 산화물반도체층을 형성하는 스텝은,
상기 IGZO를 스퍼터링할 때, 적어도 Ar 및 O2를 포함하는 혼합가스를 이용하여, 상기 투명 아몰퍼스 산화물 반도체층을 적층 구조로 성막하되,
상기 적층 구조의 최하층의 성막시에는, 상기 혼합가스의 유량에 대한 O2의 유량비를 5%이하로 하고,
상기 적층구조의 최상층의 성막시에는, 상기 혼합가스의 유량에 대한 O2의 유량비를 20% 이상으로 하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.5. The method of claim 4,
Wherein the step of forming the transparent amorphous oxide semiconductor layer comprises:
Wherein the transparent amorphous oxide semiconductor layers are formed in a laminated structure using a mixed gas containing at least Ar and O 2 when sputtering the IGZO,
The flow rate ratio of O 2 to the flow rate of the mixed gas is set to 5% or less at the time of forming the lowermost layer of the laminated structure,
Wherein a flow rate ratio of O 2 to a flow rate of the mixed gas is 20% or more at the time of forming the uppermost layer of the laminated structure. 삭제delete 제 4 항 및 제 6 항 중 어느 한 항에 따른 박막 트랜지스터의 제조방법을 이용한 표시장치용 전극기판의 제조방법에 있어서,
투명한 절연성의 상기 기판상에 복수개의 주사 신호선을 형성하는 스텝과,
절연막을 개재하여 상기 복수개의 주사 신호선과 교차하도록 복수개의 표시 신호선을 형성하는 스텝과,
상기 복수의 주사 신호선과 상기 복수의 표시 신호선과의 각 교차영역에 형성된 복수의 상기 박막 트랜지스터와 전기적으로 접속되도록 복수의 표시 화소 전극을 형성하는 스텝을, 더 포함하고,
상기 게이트 전극을 형성하는 스텝과, 상기 복수개의 주사 신호선을 형성하는 스텝은, 동일 스텝이고,
상기 소스 전극 및 드레인 전극을 각각 형성하는 스텝과, 상기 복수개의 표시 신호선을 형성하는 스텝은, 동일 스텝인 것을 특징으로 하는 표시장치용 전극기판의 제조방법. A method of manufacturing an electrode substrate for a display device using the method for manufacturing a thin film transistor according to any one of claims 4 and 6,
Forming a plurality of scanning signal lines on the transparent insulating substrate;
Forming a plurality of display signal lines so as to cross the plurality of scanning signal lines with an insulating film interposed therebetween;
Further comprising the step of forming a plurality of display pixel electrodes so as to be electrically connected to a plurality of the thin film transistors formed in the respective intersecting regions of the plurality of scanning signal lines and the plurality of display signal lines,
The step of forming the gate electrode and the step of forming the plurality of scanning signal lines are the same step,
The step of forming the source electrode and the drain electrode, and the step of forming the plurality of display signal lines are the same step.
KR1020110112548A 2010-11-25 2011-10-31 Thin Film Transistor and Electrode Substrate Used in Display Device, and Methods for Manufacturing Thereof Active KR101908496B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010262030A JP2012114245A (en) 2010-11-25 2010-11-25 Thin-film transistor, electrode substrate for display device, and manufacturing methods thereof
JPJP-P-2010-262030 2010-11-25

Publications (2)

Publication Number Publication Date
KR20120056767A KR20120056767A (en) 2012-06-04
KR101908496B1 true KR101908496B1 (en) 2018-12-19

Family

ID=46498133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110112548A Active KR101908496B1 (en) 2010-11-25 2011-10-31 Thin Film Transistor and Electrode Substrate Used in Display Device, and Methods for Manufacturing Thereof

Country Status (2)

Country Link
JP (1) JP2012114245A (en)
KR (1) KR101908496B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262477B2 (en) * 2013-09-13 2018-01-17 エルジー ディスプレイ カンパニー リミテッド THIN FILM TRANSISTOR, ELECTRODE SUBSTRATE FOR DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2015056566A (en) * 2013-09-13 2015-03-23 エルジー ディスプレイ カンパニー リミテッド Thin film transistor, electrode substrate for display device and manufacturing methods of those
KR102345617B1 (en) * 2014-01-13 2022-01-03 삼성디스플레이 주식회사 Display panel
JP6412322B2 (en) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 Semiconductor device, manufacturing method thereof, and manufacturing apparatus thereof
KR20170041433A (en) * 2015-10-07 2017-04-17 경희대학교 산학협력단 Dual gate thin film transistor and method for fabricating thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220816A (en) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center Thin film transistor and manufacturing method thereof
JP2008040343A (en) 2006-08-09 2008-02-21 Nec Corp Thin film transistor array, manufacturing method thereof, and liquid crystal display device
JP2010153842A (en) * 2008-11-28 2010-07-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4154176B2 (en) * 2002-05-31 2008-09-24 株式会社吉野工業所 Storage dish for stick-shaped cosmetics
JP5354999B2 (en) * 2007-09-26 2013-11-27 キヤノン株式会社 Method for manufacturing field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220816A (en) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center Thin film transistor and manufacturing method thereof
JP2008040343A (en) 2006-08-09 2008-02-21 Nec Corp Thin film transistor array, manufacturing method thereof, and liquid crystal display device
US20100320471A1 (en) 2006-08-09 2010-12-23 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same
JP2010153842A (en) * 2008-11-28 2010-07-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20120056767A (en) 2012-06-04
JP2012114245A (en) 2012-06-14

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9726940B2 (en) Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus
KR102248645B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
US8237878B2 (en) Liquid crystal display
KR101597312B1 (en) Thin film transistor display panel and method of manufacturing the same
WO2017166341A1 (en) Method for manufacturing tft substrate and manufactured tft substrate
US20120280239A1 (en) Thin film transistor array substrate and method for fabricating the thin film transistor array substrate
US20170288060A1 (en) Thin film transistor, method for manufacturing the same, array substrate and display device
US20080108226A1 (en) Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same
CN105226015A (en) A kind of tft array substrate and preparation method thereof
KR101908496B1 (en) Thin Film Transistor and Electrode Substrate Used in Display Device, and Methods for Manufacturing Thereof
US9972643B2 (en) Array substrate and fabrication method thereof, and display device
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
KR20160012082A (en) Display device
JP6262477B2 (en) THIN FILM TRANSISTOR, ELECTRODE SUBSTRATE FOR DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME
US20210336040A1 (en) Manufacturing method of tft substrate and tft substrate
TWI569456B (en) Thin film transistor and method of manufacturing same
US8058649B2 (en) Thin-film transistor and method of manufacturing the same
KR101888429B1 (en) Method for Manufacturing Thin Film Transistor and Electrode Substrate Used in Display Device
US9035364B2 (en) Active device and fabricating method thereof
KR101888430B1 (en) Method for Manufacturing Thin Film Transistor and Electrode Substrate Used in Display Device
KR20080048726A (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP2020031107A (en) Thin film transistor, thin film transistor substrate, and method of manufacturing the same
US20120081628A1 (en) Liquid crystal display device and manufacturing method thereof
KR20130040386A (en) Fabrication method of oxide semiconductor thin film transistor and display device having oxide semiconductor thin film transistor prepared by the method, sensor device prepared by the method

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8