KR101928328B1

KR101928328B1 - Semiconductor light emitting device

Info

Publication number: KR101928328B1
Application number: KR1020120081788A
Authority: KR
Inventors: 안상정
Original assignee: 안상정
Priority date: 2012-07-26
Filing date: 2012-07-26
Publication date: 2018-12-12
Anticipated expiration: 2032-07-26
Also published as: KR20140013691A

Abstract

본 개시에 의하면, 반도체 발광소자에 있어서, 제1 면과 제1 면에 대향하는 제2 면을 가지며, 제2 면으로부터 제1 면으로 이어져 있는 제1 전기적 통로(electrical pass)와 제2 전기적 통로를 구비하는 지지 기판(Supporting substrate); 제1 면상에 형성된 적어도 두 개의 반도체 적층체;로서, 각각(제1 반도체 적층체와 제2 반도체 적층체라 함.)이 성장 기판을 이용하여 순차로 성장되며, 복수의 반도체층을 구비하는, 적어도 두 개의 반도체 적층체; 복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키며, 제1 전기적 통로와 전기적으로 연결된 접합층(Bonded layer); 그리고, 제2 면 측에서 제1 반도체 적층체를 제2 반도체 적층체의 제1 전기적 통로 및 제2 전기적 통로 중 적어도 하나와 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.According to the present disclosure, there is provided a semiconductor light emitting device including: a first electrical path having a first surface and a second surface opposite to the first surface, the first electrical path extending from the second surface to the first surface, A supporting substrate (e.g. At least two semiconductor laminated bodies formed on a first surface, each of which is sequentially grown by using a growth substrate (referred to as a first semiconductor laminated body and a second semiconductor laminated body) Two semiconductor stacks; A bonding layer electrically connecting the first semiconductor layer side of the plurality of semiconductor layers to the first surface side of the support substrate and electrically connected to the first electrical path; And an electrical connection for connecting the first semiconductor laminate to at least one of the first electrical path and the second electrical path of the second semiconductor laminate at the second surface side .

Description

Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 지지 기판에 전기적 통로를 구비한 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having an electrical path on a supporting substrate.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The III-nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0 = x = 1, 0 = y = 1, 0 = x + y = 1). A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다.FIG. 1 is a diagram showing a conventional semiconductor light emitting device. The semiconductor light emitting device includes a substrate 100, a buffer layer 200, a first semiconductor layer (not shown) having a first conductivity 300, an active layer 400 for generating light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, A conductive film 600 and an electrode 700 serving as a bonding pad are formed on the first semiconductor layer 300. An electrode 800 serving as a bonding pad is formed on the exposed first semiconductor layer 300. [

도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901), 전극막(902) 및 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.FIG. 2 is a view showing another example of a conventional semiconductor light emitting device (Flip Chip). The semiconductor light emitting device includes a substrate 100, a first semiconductor layer 300 having a first conductivity, An active layer 400 for generating light through recombination of holes and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited on the substrate 100, An electrode film 901, an electrode film 902 and an electrode film 903 are formed in three layers. An electrode 800 functioning as a bonding pad is formed on the exposed first semiconductor layer 300 have.

도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 제2 반도체층(500)에 제1 반도체층(300)으로 빛을 반사시키기 위한 금속 반사막(910)이 형성되어 있고, 지지 기판(930) 측에 전극(940)이 형성되어 있다. 금속 반사막(910)과 지지 기판(930)은 웨이퍼 본딩층(920)에 의해 결합된다. 제1 반도체층(300)에는 본딩 패드로 기능하는 전극(800)이 형성되어 있다. FIG. 3 is a view showing another example of a conventional semiconductor light emitting device (Vertical Chip). The semiconductor light emitting device includes a first semiconductor layer 300 having a first conductivity, an active layer 300 that generates light through recombination of electrons and holes, A second semiconductor layer 500 having a second conductivity different from the first conductivity is sequentially deposited on the first semiconductor layer 500 and a second semiconductor layer 500 having a second conductivity different from the first conductivity is deposited on the second semiconductor layer 500, A reflective film 910 is formed, and an electrode 940 is formed on the side of the supporting substrate 930. The metal reflective film 910 and the supporting substrate 930 are joined by the wafer bonding layer 920. An electrode 800 functioning as a bonding pad is formed on the first semiconductor layer 300.

도 4 및 도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 4에 도시된 바와 같이, 도 2에 도시된 것과 같은 반도체 발광소자(Flip Chip)를 배선 기판(1000)에 탑재한 다음, 도 5에 도시된 바와 같이, 기판(100)을 제거함으로써, 도 3에 도시된 것과 같은 반도체 발광소자(Vertical Chip; 기판(100)이 제거되었다는 의미에서)를 구현하는 방법이다. 전극막(901,902,903)과 전극 패턴(1010)을 정렬시키고, 전극(800)과 전극 패턴(1020)을 정렬시킨 다음, 스터드 범프, 페이스트 또는 유테틱 금속(950,960)을 이용하여 반도체 발광소자를 배선 기판(1000)에 탑재하고, 레이저를 이용하여 기판(100)을 제거함으로써, 이러한 반도체 발광소자의 구현이 가능하다.4 and 5 show another example of a conventional semiconductor light emitting device. As shown in FIG. 4, a semiconductor light emitting device (Flip Chip) as shown in FIG. 2 is mounted on a wiring substrate 1000 Then, as shown in FIG. 5, the substrate 100 is removed, thereby realizing a semiconductor light emitting device (Vertical Chip) shown in FIG. 3 (in the sense that the substrate 100 is removed). The electrode films 901 902 903 and the electrode patterns 1010 are aligned and the electrodes 800 and the electrode patterns 1020 are aligned with each other. Then, the semiconductor light emitting elements are bonded to the wiring substrate 100 by using stud bumps, paste or eutectic metals 950, And the substrate 100 is removed using a laser, thereby realizing such a semiconductor light emitting device.

그러나 칩 레벨에서 이런 공정을 행해야 하므로, 공정이 길고 복잡하며, 전극막(910,902,903) 및 전극(800)과, 전극 패턴(1010,1020)의 정렬에도 어려움이 따른다. 또한 칩 레벨의 형광체 코팅으로 인한 비용 증가도 문제가 된다.However, since such a process must be performed at the chip level, the process is long and complicated, and it is difficult to align the electrode films 910, 902, 903, the electrode 800 and the electrode patterns 1010, 1020. Cost increases due to chip-level phosphor coating also become a problem.

따라서 이러한 칩 레벨에서의 TFFC(Thin Flim Flip Chip) 기술의 상용화는 고도의 반도체 발광소자 제조 기술을 보여주는 것이기도 하지만, 한편으로, 웨이퍼 레벨에서 이러한 기술의 적용이 아직 쉽지 않다는 것을 보여주는 것이기도 하다. 웨이퍼 레벨에서 이러한 개념을 적용하기 위해, 여러 제안들이 있어 왔지만, 전극막(910,902,903) 및 전극(800)과, 전극 패턴(1010,1020) 정렬의 어려움 그리고, 웨이퍼 레벨 본딩 이후, 기판(100)의 제거 공정 및 이의 후속 공정에서 반도체층(200,300,400)의 깨짐의 문제를 실질적으로 해소한 반도체 발광소자 및 이의 제조 방법은 제안되고 있지 않은 실정이다.Therefore, commercialization of TFFC (Thin Flip Flip Chip) technology at such a chip level is a demonstration of a high-level semiconductor light emitting device manufacturing technology, but also shows that application of such a technology at the wafer level is not easy yet. Although several proposals have been made to apply this concept at the wafer level, the difficulty of aligning electrode films 910, 902, 903 and electrode 800 with electrode patterns 1010, 1020 and, after wafer level bonding, The semiconductor light emitting device and the method of manufacturing the semiconductor light emitting device in which the problem of breakage of the semiconductor layers 200, 300, and 400 are substantially eliminated in the removing process and the subsequent processes have not been proposed.

도 22는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 하나의 성장 기판(100) 위에 형성된 두 개의 반도체 적층체(A,B)를 구비하며, 각각의 반도체 적층체(A,B)는 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 본딩 패드 또는 반사막으로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 반도체 적층체(A)의 전극(700)과 반도체 적층체(B)의 전극(800)을 전기적 연결(780)을 통해 연결함으로써, 반도체 적층체(A)와 반도체 적층체(B)가 전기적으로 연결된다.22 is a diagram showing another example of a conventional semiconductor light emitting device. The semiconductor light emitting device includes two semiconductor stacked bodies A and B formed on one growth substrate 100, and each semiconductor stacked body A and B are formed of a first semiconductor layer 300 having a first conductivity, an active layer 400 generating light through recombination of electrons and holes, a second semiconductor layer 500 having a second conductivity different from the first conductivity An electrode 700 serving as a bonding pad or a reflective film is formed in this order and an electrode 800 serving as a bonding pad is formed on the first semiconductor layer 300 exposed and etched. The electrode 700 of the semiconductor stacked body A and the electrode 800 of the semiconductor stacked body B are connected through the electrical connection 780 so that the semiconductor stacked body A and the semiconductor stacked body B are electrically connected .

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 면과 제1 면에 대향하는 제2 면을 가지며, 제2 면으로부터 제1 면으로 이어져 있는 제1 전기적 통로(electrical pass)와 제2 전기적 통로를 구비하는 지지 기판(Supporting substrate); 제1 면상에 형성된 적어도 두 개의 반도체 적층체;로서, 각각(제1 반도체 적층체와 제2 반도체 적층체라 함.)이 성장 기판을 이용하여 순차로 성장되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하고, 전자 및 정공 중 하나가 제1 전기적 통로를 통해 공급되며, 전자 및 정공 중 나머지 하나가 제2 전기적 통로를 통해 공급되고, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 가지는 복수의 반도체층을 구비하는, 적어도 두 개의 반도체 적층체; 복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키며, 제1 전기적 통로와 전기적으로 연결된 접합층(Bonded layer); 그리고, 제2 면 측에서 제1 반도체 적층체를 제2 반도체 적층체의 제1 전기적 통로 및 제2 전기적 통로 중 적어도 하나와 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a semiconductor light emitting device has a first surface and a second surface opposite to the first surface, and extends from the second surface to the first surface A supporting substrate having a first electrical pass and a second electrical pass; At least two semiconductor laminated bodies formed on a first surface, each of the first semiconductor laminated body and the second semiconductor laminated body being sequentially grown using a growth substrate, A second semiconductor layer having a second conductivity different from the first conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, One of which is supplied through a first electrical path, the other of the electrons and holes being supplied through a second electrical path, and a plurality of semiconductor layers having a growth substrate-removed surface on the first semiconductor layer side At least two semiconductor stacks; A bonding layer electrically connecting the first semiconductor layer side of the plurality of semiconductor layers to the first surface side of the support substrate and electrically connected to the first electrical path; And an electrical connection for connecting the first semiconductor laminate to at least one of the first electrical path and the second electrical path of the second semiconductor stack at the second surface side .

도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4 및 도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 기술 사상을 설명하는 도면,
도 7 내지 도 11은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 12는 본 개시에 따라 전기적 연결을 형성하는 방법의 일 예를 나타내는 도면,
도 13은 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 14는 본 개시에 따란 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 15는 본 개시에 따른 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 16은 도 12에 도시된 반도체 발광소자에 있어서, 성장 기판 제거 면의 형상의 예들을 나타내는 도면,
도 17은 본 개시에 따른 전기적 연결의 형상의 예들을 나타내는 도면,
도 18 내지 도 20은 본 개시에 형광체가 적용한 예들을 나타내는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면,
도 22는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 24는 반도체 적층체(A)와 반도체 적층체(B)의 전기적 결합 관계의 예들을 보이는 도면,
도 25는 반도체 적층체(A)와 반도체 적층체(B)의 전기적 연결의 실제 일 예를 나타내는 도면,
도 26은 반도체 적층체(A)와 반도체 적층체(B)의 전기적 연결의 실제 다른 예를 나타내는 도면,
도 27 내지 도 31은 도 23에 도시된 반도체 적층체(A)와 반도체 적층체(B)의 전기적 결합 관계의 예들을 나타내는 도면,
도 32는 도 12의 반도체 발광소자를 도 25에 도시된 전기적 연결에 적용한 일 예를 나타내는 도면,
도 33은 도 12의 반도체 발광소자를 도 26에 도시된 전기적 연결에 적용한 일 예를 나타내는 도면,
도 34는 도 12의 반도체 발광소자를 도 25에 도시된 전기적 연결에 적용한 다른 예를 나타내는 도면,
도 35는 도 14의 반도체 발광소자를 도 25에 도시된 전기적 연결에 적용한 일 예를 나타내는 도면.1 is a view showing an example of a conventional semiconductor light emitting device (lateral chip)
2 is a view showing another example (Flip Chip) of a conventional semiconductor light emitting device,
3 is a view showing still another example of a conventional semiconductor light emitting device (Vertical Chip)
FIGS. 4 and 5 are views showing still another example of a conventional semiconductor light emitting device,
6 is a view for explaining the technical concept of the semiconductor light emitting device according to the present disclosure,
7 to 11 are views for explaining an example of a method for manufacturing a semiconductor light emitting device according to the present disclosure,
12 is a diagram illustrating an example of a method of forming an electrical connection in accordance with the present disclosure;
13 is a diagram illustrating another example of a method of forming an electrical connection according to the present disclosure;
Figure 14 is a diagram illustrating another example of a method for forming an electrical connection according to the present disclosure;
15 is a diagram illustrating another example of a method of forming an electrical connection according to the present disclosure;
FIG. 16 is a view showing examples of shapes of a growth substrate removing surface in the semiconductor light emitting device shown in FIG. 12;
17 is a diagram showing examples of the shape of the electrical connection according to the present disclosure,
18 to 20 are views showing examples of application of the phosphor to the present disclosure,
21 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
22 is a view showing still another example of a conventional semiconductor light emitting device,
23 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
24 is a diagram showing examples of the electrical coupling relationship between the semiconductor laminate A and the semiconductor laminate B,
25 is a diagram showing an actual example of electrical connection between the semiconductor laminate A and the semiconductor laminate B,
26 is a diagram showing another practical example of electrical connection between the semiconductor laminate A and the semiconductor laminate B,
FIGS. 27 to 31 are views showing examples of the electrical coupling relationship between the semiconductor laminate A and the semiconductor laminate B shown in FIG. 23;
FIG. 32 is a view showing an example in which the semiconductor light emitting device of FIG. 12 is applied to the electrical connection shown in FIG. 25;
FIG. 33 is a view showing an example in which the semiconductor light emitting device of FIG. 12 is applied to the electrical connection shown in FIG. 26;
FIG. 34 is a view showing another example in which the semiconductor light emitting device of FIG. 12 is applied to the electrical connection shown in FIG. 25;
FIG. 35 is a view showing an example in which the semiconductor light emitting device of FIG. 14 is applied to the electrical connection shown in FIG. 25;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 6은 본 개시에 따른 반도체 발광소자의 기술 사상을 설명하는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; p형 GaN), 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층(40; 예: InGaN/GaN 다중양자우물구조)을 구비하는 복수의 반도체층을 구비한다. 제1 반도체층(30)의 도전성과 제2 반도체층(50)의 도전성은 바뀔 수 있다. 복수의 반도체층(30,40,50)은 성장 기판(10; 도 7 참조)이 제거되어 노출되는 성장 기판 제거 면(31)을 구비한다. 성장 기판 제거 면(31)은 성장 기판이 제거되는 조건 및 이때 제거되는 희생층에 따라, 도핑된 n층, 도핑되지 않는 n층, 도 1의 버퍼층(200) 등으로 이루어질 수 있으며, 광 취출효율을 높이기 위해, 거친 표면(rough surface)으로 될 수 있다. 또한 반도체 발광소자는 제1 면(101a)과 제1 면(101a)에 대향하는 제2 면(101b)을 가지는 지지 기판(101)을 구비한다. 지지 기판(101)에는 제1 전기적 통로(91)와 제2 전기적 통로(92)가 구비되어 있다. 도 6에서 제1 전기적 통로(91)와 제2 전기적 통로(92)는 제2 면(101b)으로부터 제1 면(101a)로 이어져 있다. 복수의 반도체층(30,40,50)과 지지 기판(101)은 접합층(90)에 의해 결합 또는 접합된다. 접합층(90)은 도 3과 같은 반도체 발광소자를 제조할 때 사용되는 통상의 웨이퍼 본딩법에 의해 형성될 수 있다. 제1 전기적 통로(91)는 접합층(90)을 거쳐 복수의 반도체층(30,40,50)으로 전자와 정공 중의 하나를 공급한다. 제2 전기적 통로(92)는 접합 후, 접합층(90)을 제거함으로써 비로소 제1 면(101a)으로부터 노출되며, 이렇게 접합층(90)이 제거되어, 복수의 반도체층(30,40,50) 쪽으로 개방되어 노출된 제1 면(101a) 영역을 접합층 제거 면(102)이라 정의한다. 전기적 연결(93)은 실시예에 따라 제1 반도체층(30) 또는 제2 반도층(50)으로 제2 전기적 통로(92)를 전기적으로 연결한다.6 is a view for explaining a technical concept of the semiconductor light emitting device according to the present disclosure, in which the semiconductor light emitting device includes a first semiconductor layer 30 (e.g., n-type GaN) having a first conductivity, And an active layer 40 (e.g., p-type GaN) interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generating light by recombination of electrons and holes : InGaN / GaN multiple quantum well structure). The conductivity of the first semiconductor layer 30 and the conductivity of the second semiconductor layer 50 may be changed. The plurality of semiconductor layers 30, 40, 50 has a growth substrate removal surface 31 on which the growth substrate 10 (see FIG. 7) is removed and exposed. The growth substrate removing surface 31 may be composed of a doped n layer, an undoped n layer, a buffer layer 200 of FIG. 1, and the like, depending on the conditions under which the growth substrate is removed and the sacrifice layer removed at this time. In order to increase the surface roughness. The semiconductor light emitting device further includes a supporting substrate 101 having a first surface 101a and a second surface 101b opposed to the first surface 101a. The supporting substrate 101 is provided with a first electrical path 91 and a second electrical path 92. In Fig. 6, the first electrical passage 91 and the second electrical passage 92 extend from the second surface 101b to the first surface 101a. The plurality of semiconductor layers 30, 40, and 50 and the support substrate 101 are bonded or bonded by the bonding layer 90. The bonding layer 90 may be formed by a conventional wafer bonding method used in manufacturing the semiconductor light emitting device as shown in FIG. The first electrical path 91 supplies one of electrons and holes to the plurality of semiconductor layers 30, 40, 50 through the bonding layer 90. The second electrical path 92 is exposed from the first surface 101a by removing the bonding layer 90 after bonding and the bonding layer 90 is thus removed to form a plurality of semiconductor layers 30, And the exposed first surface 101a region is defined as the bonding layer removing surface 102. [ The electrical connection 93 electrically connects the second electrical path 92 to the first semiconductor layer 30 or the second semiconductive layer 50 according to the embodiment.

도 7 내지 도 11은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면으로서, 도 7에 도시된 바와 같이, 먼저 성장 기판(10; 예: 사파이어 기판)에 순차로 성장된, 제1 반도체층(30), 활성층(40), 제2 반도체층(40)을, 접합층(90)을 형성하여, 제1 전기적 통로(91)와 제2 전기적 통로(92)가 형성된 지지 기판(101)과 접합한다. 성장 기판(10)으로는 사파이어, Si, AlN, AlGaN, SiC 등의 물질이 이용될 수 있으며, 이들에 제한되지 않는다. 지지 기판(101)으로는 전기적으로 절연성 특성을 갖는 물질; Si, SiC, AlSiC, AlN, AlGaN, GaN, 사파이어, LTCC(Low Temperature Co-fired Ceramic), HTCC(High Temperature Co-fired Ceramic) 등이 이용될 수 있으며, 성장 기판 제거시에 복수의 반도체층(30,40,50)의 깨짐을 방지하고, 열 방출 성능이 좋은 물질이 적합하다. 복수의 반도체층(30,40,50)의 성장시에 도 1에서와 같은 버퍼층(200)을 구비하는 것도 좋다. 다음으로, 도 8에 도시된 바와 같이, 성장 기판(10)을 복수의 반도체층(30,40,50)과 분리, 제거한다. 이러한 성장 기판(10)의 제거에는 공지의 레이저 리프트 오프법(Laser Lift-off), 희생층을 이용한 습식 식각법, 그라인딩법, CMP(Chemical-Mechanical Polishing) 등의 방법이 이용될 수 있다. 다음으로, 도 9에 도시된 바와 같이, 웨이퍼 레벨 상태에서(칩 레벨에 대해 웨이퍼 레벨은 상대적인 개념으로 이해되어야 한다. 일반적으로 웨이퍼 레벨은 성장 기판(10) 위에 복수의 반도체층(30,40,50)이 적층된 상태를 의미하지만, 칩 레벨 이전 즉, 실제 사용되는 형태로 잘려진 칩이 되기 이전에, 칩 레벨보다 큰 벌크로 잘려져 있는 성장 기판(10) 위의 복수의 반도체층(30,40,50) 상태를 포함하는 것으로 이해되어야 한다.) 개별 칩으로 분리하기 위해, 복수의 반도체층(30,40,50)을 일부 제거하여, 분리(isolation)한다. 다음으로, 도 10에 도시된 바와 같이, 접합층(90)을 제거하여, 접합층 제거 면(102)을 형성하고, 제2 전기적 통로(92)를 노출시킨다. 접합층(90)의 제거에는 공지의 건식 식각, 습식 식각이 이용될 수 있다. 복수의 반도체층(30,40,50)을 개별 칩으로 분리하는 과정과, 접합층(90)을 제거하는 과정의 순서는 반드시 이 순서를 따라야 하는 것은 아니며, 먼저, 접합층(90)을 형성하기 위해, 복수의 반도체층(30,40,50)과 접합층(90)을 제거하여 접합층 제거 면(102)을 형성한 다음, 복수의 반도체층(30,40,50)을 개별 칩으로 분리하여 좋다. 다음으로, 도 11에 도시된 바와 같이, 필요에 따라 절연층(110; 예: SiO₂)을 형성하고, 전기적 연결(93)을 형성한다. 전기적 연결(93)은 반도체 공정에 널리 사용되는 금속을 증착함으로써 형성될 수 있다. 접합층(90)은 복수의 반도체층(30,40,50) 및 지지 기판(101) 모두에 접합 물질을 구비하여 형성되어도 좋고, 일측에만 접합 물질을 구비하여 형성되어도 좋다. 제1 전기적 통로(91)와 제2 전기적 통로(92)는 지지 기판(101)에 구멍을 형성한 후, 도전성 물질을 삽입함으로써 형성될 수 있으며, 예를 들어, 전기 도금이 사용될 수 있다. 제1 전기적 통로(91) 및 제2 전기적 통로(92)는 처음부터 제2 면(101b; 도 6 참조)까지 이어져 있어도 좋고, 제2 면(101b)이 그라인딩되어 노출되는 형태여도 좋다.7 to 11 are diagrams for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure. As shown in FIG. 7, first, a growth substrate 10 (for example, a sapphire substrate) The first semiconductor layer 30, the active layer 40 and the second semiconductor layer 40 are formed as the bonding layer 90 so that the first electrical path 91 and the second electrical path 92, And is bonded to the substrate 101. As the growth substrate 10, materials such as sapphire, Si, AlN, AlGaN, and SiC may be used, but the present invention is not limited thereto. As the support substrate 101, a material having an electrically insulating property; (SiC), AlSiC, AlN, AlGaN, GaN, sapphire, low temperature co-fired ceramic (LTCC), and high temperature co-fired ceramic (HTCC) 30, 40, 50) are prevented from cracking, and materials having good heat-releasing performance are suitable. The buffer layer 200 as shown in FIG. 1 may be provided at the time of growing the plurality of semiconductor layers 30, 40, and 50. Next, as shown in FIG. 8, the growth substrate 10 is separated and removed from the plurality of semiconductor layers 30, 40, and 50. For removing the growth substrate 10, a known method such as a laser lift-off method, a wet etching method using a sacrificial layer, a grinding method, or a chemical-mechanical polishing (CMP) method may be used. Next, as shown in FIG. 9, the wafer level should be understood as a relative concept in the wafer level state (the chip level is a relative concept). Generally, the wafer level is formed on the growth substrate 10 by a plurality of semiconductor layers 30, 50) stacked on the growth substrate 10, but a plurality of semiconductor layers 30, 40 (not shown) on the growth substrate 10, which is cut into a bulk larger than the chip level before the chip level, , 50) state.) In order to separate into individual chips, a plurality of semiconductor layers 30, 40, 50 are partially removed and isolated. Next, as shown in Fig. 10, the bonding layer 90 is removed to form the bonding layer removing surface 102, and the second electrical passage 92 is exposed. For removing the bonding layer 90, a known dry etching or wet etching may be used. The process of separating the plurality of semiconductor layers 30, 40, and 50 into individual chips and the process of removing the bonding layer 90 are not necessarily performed in this order. First, the bonding layer 90 is formed The bonding layer removing surface 102 is formed by removing the plurality of semiconductor layers 30, 40 and 50 and the bonding layer 90 and then the plurality of semiconductor layers 30, You can separate it. Next, as shown in FIG. 11, an insulating layer 110 (for example, SiO ₂ ) is formed as necessary and an electrical connection 93 is formed. The electrical connection 93 may be formed by depositing a metal that is widely used in semiconductor processing. The bonding layer 90 may be formed with a bonding material on both the semiconductor layers 30, 40, and 50 and the supporting substrate 101, or may be formed with bonding materials on only one side. The first electrical path 91 and the second electrical path 92 may be formed by forming a hole in the support substrate 101 and then inserting a conductive material, for example, electroplating may be used. The first electrical path 91 and the second electrical path 92 may extend from the beginning to the second surface 101b (see FIG. 6), or may be in a form in which the second surface 101b is exposed by grinding.

도 12는 본 개시에 따라 전기적 연결을 형성하는 방법의 일 예를 나타내는 도면으로서, 제1 전기적 연결(91)이 접합층(90)을 통해 제1 반도체층(30)에 전기적으로 연결되어, 제1 반도체층(30)을 통해 활성층(40)으로 전자를 공급한다. 제2 전기적 연결(92)이 전기적 연결(93)을 통해, 제1 도전층(94)을 거쳐, 제2 반도체층(40)에 전기적으로 연결되어, 제2 반도체층(50)을 통해 활성층(40)으로 정공을 공급한다. 12 shows an example of a method of forming an electrical connection according to the present disclosure in which a first electrical connection 91 is electrically connected to the first semiconductor layer 30 through a bonding layer 90, Electrons are supplied to the active layer 40 through the first semiconductor layer 30. The second electrical connection 92 is electrically connected to the second semiconductor layer 40 through the electrical connection 93 and the first conductive layer 94 to form the active layer 40).

제1 도전층(94)은 복수의 반도체층(30,40,50)이 제거됨으로써 노출되어, 전기적 연결(93)과 전기적으로 연결된다. 제1 도전층(94)은 제2 반도체층(50)으로 전류를 확산시키는 한편, 활성층(40)에서 생성된 빛을 제1 반도체층(30) 측으로 반사하는 역할을 동시에 가지는 물질로 이루어지는 것이 바람직하다. 제1 도전층(94)은 Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, ITO, ZnO, SnO₂, In₂O₃, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.The first conductive layer 94 is exposed by removing the plurality of semiconductor layers 30, 40, 50 and is electrically connected to the electrical connection 93. The first conductive layer 94 is preferably made of a material having both a function of diffusing a current to the second semiconductor layer 50 and reflecting light generated in the active layer 40 toward the first semiconductor layer 30 Do. The first conductive layer 94 may be formed of a metal such as Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, SnO ₂ , In ₂ O ₃ , or an alloy thereof, or an alloy thereof, may be formed of two or more layers.

전기적 연결(93)은 Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.The electrical connection 93 may be made of any of Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, These or their alloys can be formed in a multilayer structure composed of two or more layers.

접합층(90)은 지지 기판(101)에 구비되는 도전 접합층(96)과, 복수의 반도체층(30,40,50)에 구비되어 제2 반도체층(50)과 활성층(30)을 관통하여 제1 반도체층(30)으로 이어진 제2 도전층(95)을 구비한다. 도전 접합층(95)은 단일의 물질로 되어도 좋고, 도전 접합층(96)과 접하는 측이 접합에 적합한 별개의 물질로 되어도 좋다.The bonding layer 90 is provided on the conductive bonding layer 96 and the plurality of semiconductor layers 30, 40 and 50 provided on the supporting substrate 101 to penetrate the second semiconductor layer 50 and the active layer 30 And a second conductive layer 95 extending to the first semiconductor layer 30. The conductive bonding layer 95 may be made of a single material or may be a separate material on the side in contact with the conductive bonding layer 96 that is suitable for bonding.

도전 접합층(95)은 GaN 물질과 오믹접촉(Ohmic contact)을 형성하는 물질과 접합(Bonding) 역할을 하는 물질로 구성되며, Au, Pt, Ag, Al, Rh, Cu, Ta, Ni, Pd, Ti, V, Mo, W, TiW, CuW, Sn, In, Bi, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.Pt, Ag, Al, Rh, Cu, Ta, Ni, and Pd are formed of a material that forms a ohmic contact with the GaN material and serves as a bonding material. , Ti, V, Mo, W, TiW, CuW, Sn, In, Bi, or alloys thereof, or alloys thereof may be formed in two or more layers.

도전 접합층(96)은 지지 기판과 접착력(Adhesion)이 우수한 물질과 접합(Bonding) 역할을 하는 물질로 구성되며, Ti, Ni, W, Cu, Ta, V, TiW, CuW, Au, Pd, Sn, In, Bi, 또는 이들의 합금, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.The conductive bonding layer 96 is composed of a material having a good adhesion with the supporting substrate and a material that serves as a bonding agent and is made of a material such as Ti, Ni, W, Cu, Ta, V, TiW, CuW, Au, Pd, Sn, In, Bi, an alloy thereof, an alloy thereof, or an alloy thereof may be formed of two or more layers.

도면 번호 110과 111은 절연층이다.Numerals 110 and 111 are insulating layers.

이러한 구성을 통해, 복수의 반도체층(30,40,50)의 전체 면과 지지 기판(101)의 전체 면이 접합에 이용되며, 성장 기판(10; 도 7 참조)의 제거시에도 전체 면이 접합된 상태를 유지함으로써, 복수의 반도체층(30,40,50)의 깨짐을 방지할 수 있게 된다. 또한 제1 전기적 통로(91) 및 제2 전기적 통로(92)와, 복수의 반도체층(30,40,50) 간의 정렬(Alignment)도 어려움 없이 행할 수 있게 된다. 다만, 성장 기판(10)의 제거 후에, 제2 전기적 통로(92)와 복수의 반도체층(30,40,50)의 전기적 이음이 필요하며, 이를 위해, 이미 접합된 접합층(90)을 제거하여 접합층 제거 면(102)을 형성하고, 전기적 연결(93)을 이용하여, 제2 전기적 통로(92)와 제2 반도체층(50)을 전기적으로 연결한다. 본 개시의 회피를 목적으로, 접합층(90)을 형성하기에 앞서, 제2 도전층(95) 또는 도전 접합층(96)에 조그마한 구멍들을 형성할 수 있을 것이며, 이러한 점을 당업자는 염두에 두어야 한다. 바람직하게는, 지지 기판(101)의 제2 면(101b)에 후면 전극(120)과 후면 전극(121)을 제1 전기적 통로(91)와 제2 전기적 통로(92)와 연결되도록 마련하여, 리드 프레임으로 기능하게 할 수 있다. With this configuration, the entire surface of the plurality of semiconductor layers 30, 40, and 50 and the entire surface of the support substrate 101 are used for bonding, and even when the growth substrate 10 (see FIG. 7) is removed, By maintaining the bonded state, breakage of the plurality of semiconductor layers 30, 40, and 50 can be prevented. Alignment between the first electrical path 91 and the second electrical path 92 and the plurality of semiconductor layers 30, 40, 50 can also be performed without difficulty. However, after the growth substrate 10 is removed, electrical connection between the second electrical path 92 and the plurality of semiconductor layers 30, 40, 50 is required. For this purpose, the junction layer 90 already bonded is removed And a second electrical path 92 is electrically connected to the second semiconductor layer 50 by using an electrical connection 93. The second semiconductor layer 50 is electrically connected to the second semiconductor layer 50 through the second electrical path 92. [ For the purpose of avoiding the present disclosure, prior to forming the bonding layer 90, small holes may be formed in the second conductive layer 95 or the conductive bonding layer 96, Should be. The rear electrode 120 and the rear electrode 121 may be connected to the first electrical path 91 and the second electrical path 92 on the second surface 101b of the supporting substrate 101, And can function as a lead frame.

도 13은 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 제1 도전층(94)과 도전 접합층(96)이 접합되어 접합층(90)을 형성하고, 제2 도전층(95)이 전기적 연결(93)과 연결되어, 제2 전기적 통로(92)로부터 제1 반도체층(30)으로 전류가 공급된다.13 shows another example of a method of forming an electrical connection in accordance with the present disclosure in which a first conductive layer 94 and a conductive bonding layer 96 are bonded to form a bonding layer 90, A conductive layer 95 is connected to the electrical connection 93 to supply current from the second electrical path 92 to the first semiconductor layer 30.

도 14는 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 도전 접합층(96)과 제2 도전층(94)이 접합되어 접합층(90)을 형성한다. 다만 제2 도전층(94)은 접합에만 관여할 뿐, 제1 반도체층(30)으로 전류를 공급하지는 않는다. 제1 전기적 통로(91)는 접합층(90)과 제1 도전층(95)을 거쳐서 제2 반도체층(50)과 전기적으로 연결된다. 이때, 제1 도전층(95)은 반사막 및/또는 전류 확산층으로 기능할 수 있다. 제1 반도체층(30)으로의 전류 공급은 제2 전기적 통로(92)로부터 성장 기판 제거 면(31)으로 이어진 전기적 연결(93)에 의해 이루어진다.14 shows another example of a method for forming an electrical connection in accordance with the present disclosure, in which a conductive bonding layer 96 and a second conductive layer 94 are bonded to form a bonding layer 90. Fig. However, the second conductive layer 94 only participates in the junction, and does not supply the current to the first semiconductor layer 30. The first electrical path 91 is electrically connected to the second semiconductor layer 50 via the bonding layer 90 and the first conductive layer 95. At this time, the first conductive layer 95 may function as a reflection film and / or a current diffusion layer. Current supply to the first semiconductor layer 30 is provided by an electrical connection 93 extending from the second electrical path 92 to the growth substrate removal surface 31.

도 15는 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 접합에 앞서, 복수의 반도체층(30,40,50)에 제2 반도체층(50)과 활성층(40)이 제거되어 제1 반도체층(30)에 메사 면(32)이 형성되어 있다. 또한 메사 면(32)을 형성한 후, 복수의 반도체층(30,40,50)에 분리(isolation) 공정을 미리 해 두는 것도 가능하다. 이러한 구성에 의하면, 메사 면(32) 형성 후, 활성층(40)을 보호하는 보호층(예: SiO₂; 절연층(110)의 일부가 된다.)을 구비할 수 있게 되어, 후속 공정에서 소자의 신뢰성을 향상시킬 수 있게 된다.15 shows another example of a method for forming an electrical connection in accordance with the present disclosure. The semiconductor layer 30, the second semiconductor layer 50, the active layer 40, And the mesa surface 32 is formed on the first semiconductor layer 30. It is also possible to arrange a plurality of semiconductor layers 30, 40, and 50 in advance after the mesa surface 32 is formed. According to this structure, after forming the mesa surface 32, it becomes possible to provide a protective layer (for example, SiO ₂ (which becomes a part of the insulating layer 110) for protecting the active layer 40) It is possible to improve the reliability of the apparatus.

도 16은 도 12에 도시된 반도체 발광소자에 있어서, 성장 기판 제거 면의 형상의 예들을 나타내는 도면으로서, 성장 기판 제거 면(102)은 반도체 발광소자의 1면, 2면(도시 생략), 3면 또는 4면에 형성되거나, 단순히 개구의 형태로 형성될 수 있다. 미설명 동일 부호에 대한 설명은 생략한다. 전기적 연결(93)은 성장 기판 제거 면(102) 내에 위치되어도 좋고, 칩과 칩이 분리되는 경계면에 위치되어도 좋다.Fig. 16 is a diagram showing examples of shapes of the growth substrate removing surface in the semiconductor light emitting device shown in Fig. 12, in which the growth substrate removing surface 102 is formed on one surface, two surfaces (not shown), 3 Or four-sided, or may simply be formed in the form of an opening. The description of the same reference numerals will be omitted. The electrical connection 93 may be located within the growth substrate removal surface 102 or may be located at the interface between the chip and the chip.

도 17은 본 개시에 따른 전기적 연결의 구성의 예들을 나타내는 도면으로서, (a)에는 2개의 전기적 연결(93)이 형성되어 있다. (b) 및 (d)에는 전기적 연결(93)에 가지 전극(93a)이 구비되어 있다. 이러한 구성은 도 14에 도시된 반도체 발광소자에 적용될 수 있다. (c)에는 절연체(111)가 제거되어 접합층(90)이 노출되어 전기 접촉부(81)가 구비되어 있다. 전기 접촉부(81)와 전기적 연결(93)을 이용함으로써, 소자의 제조 과정에서 프로빙(probing) 및 소팅(sorting)이 원활히 가능해진다.17 shows examples of the configuration of the electrical connection according to the present disclosure, in which (a) two electrical connections 93 are formed. (b) and (d), branched electrodes 93a are provided on the electrical connection 93. [ This configuration can be applied to the semiconductor light emitting device shown in Fig. (c), the insulator 111 is removed, and the bonding layer 90 is exposed, so that the electrical contact portion 81 is provided. By using the electrical contact portion 81 and the electrical connection 93, probing and sorting can be smoothly performed in the manufacturing process of the device.

도 18 내지 도 20은 본 개시에 형광체를 적용한 예들을 나타내는 도면으로서, 도 18에 도시된 바와 같이 형광체가 함유된 봉지제(1)를 직접 적용하거나, 도 19에 도시된 바와 같이, 형광체가 함유되지 않은 봉지제(2)를 이용하여, 봉지제(1)를 반도체 발광소자의 상부에만 구비하거나, 도 20에 도시된 바와 같이, 형광체가 함유되지 않은 봉지제(2)를 이용하여, 봉지제(1)를 반도체 발광소자로부터 일정 거리를 두고 적용할 수 있다.18 to 20 are views showing examples in which phosphors are applied to the present disclosure, in which the encapsulant 1 containing a phosphor is directly applied as shown in Fig. 18, or, as shown in Fig. 19, The encapsulant 1 may be provided only on the upper portion of the semiconductor light emitting device or the encapsulant 2 may be provided using the encapsulant 2 containing no phosphor as shown in Fig. (1) can be applied with a certain distance from the semiconductor light emitting element.

도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 하나의 지지 기판(101) 위에서, 제2 전기적 통로(92)가 제거되고, 반도체 발광소자 또는 반도체 적층체(A)와 반도체 발광소자 또는 반도체 적층체(B)가 접합층 제거 면(102)을 전기적 연결(93)에 의해 연결되어 있다.21 is a view showing another example of the semiconductor light emitting device according to the present disclosure. In the semiconductor light emitting device or the semiconductor laminate A and the semiconductor light emitting device 100, the second electrical path 92 is removed on one support substrate 101, The semiconductor light emitting element or the semiconductor laminate B is connected to the bonding layer removing face 102 by an electrical connection 93. [

도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 하나의 지지 기판(101)에 두 개의 반도체 적층체(A,B)가 구비되어 있다. 각각의 반도체 적층체(A,B)는 제1 반도체층(30), 활성층(40) 및 제2 반도체층(50)을 가지며, 제2 반도체층(50) 측이 접합층(90)을 통해 지지 기판(101)과 접합되어 있다. 반도체 적층체(A)의 제1 전기적 통로(91a) 및 반도체 적층체(B)의 제1 전기적 통로(91b)가 접합층(90)과 전기적으로 연결되어 있고, 반도체 적층체(A)의 제2 전기적 통로(92a)와 반도체 적층체(B)의 제2 전기적 통로(92b)가 각각 전기적 연결(93,93)을 통해 반도체 적층체(A) 및 반도체 적층체(B)와 전기적으로 연결된다.23 shows another example of the semiconductor light emitting device according to the present disclosure. In the semiconductor light emitting device, two semiconductor stacked layers A and B are provided on one support substrate 101. [ Each of the semiconductor stacks A and B has a first semiconductor layer 30, an active layer 40 and a second semiconductor layer 50. The second semiconductor layer 50 side is connected to the bonding layer 90 And is bonded to the support substrate 101. The first electrical path 91a of the semiconductor laminate A and the first electrical path 91b of the semiconductor laminate B are electrically connected to the bonding layer 90, 2 electrical path 92a and the second electrical path 92b of the semiconductor laminate B are electrically connected to the semiconductor laminate A and the semiconductor laminate B via the electrical connections 93 and 93, .

도 24는 반도체 적층체(A)와 반도체 적층체(B)의 전기적 결합 관계의 예들을 보이는 도면으로서, (a)는 반도체 적층체(A)와 반도체 적층체(B)를 직렬 연결한 것이며, (b)는 반도체 적층체(A)와 반도체 적층체(B)를 병렬 연결한 것이며, 그리고 (c)는 반도체 적층체(A)와 반도체 적층체(B)를 역방향으로 병렬 연결한 것이다. 직렬 연결은 예를 들어, 제2 전기적 통로(92a)와 제1 전기적 통로(91b)를 연결함으로써 구현이 가능하며, 병렬 연결은 예를 들어, 제1 전기적 통로(91a)와 제1 전기적 통로(91b)를 연결하고, 제2 전기적 통로(92a)와 제2 전기적 통로(92b)를 연결함으로써 가능하고, 역방향 병렬 연결은 제1 전기적 통로(91a)와 제2 전기적 통로(92b)를 연결하고, 제2 전기적 통로(92a)와 제1 전기적 통로(91b)를 연결함으로써 가능하다.24A and 24B show examples of the electrical coupling relationship between the semiconductor multilayer body A and the semiconductor multilayer body B, wherein (a) is a series connection of the semiconductor multilayer body A and the semiconductor multilayer body B, (b) shows a state in which the semiconductor laminate A and the semiconductor laminate B are connected in parallel, and (c) the semiconductor laminate A and the semiconductor laminate B are connected in parallel in the reverse direction. The series connection can be implemented, for example, by connecting the second electrical path 92a and the first electrical path 91b, and the parallel connection can be realized, for example, by connecting the first electrical path 91a and the first electrical path 91b 91b and connecting the second electrical path 92a and the second electrical path 92b while the reverse parallel connection connects the first electrical path 91a and the second electrical path 92b, By connecting the second electrical path 92a and the first electrical path 91b.

도 25는 반도체 적층체(A)와 반도체 적층체(B)의 전기적 연결의 실제 일 예를 나타내는 도면으로서, 반도체 적층체(A)의 제2 전기적 통로(92a)와 반도체 적층체(B)의 제1 전기적 통로(91b)가 전기적 연결(122)에 의해 직렬 연결되어 있다. 바람직하게는 후면 전극(120)과 후면 전극(121)이 각각 반도체 적층체(A)의 제1 전기적 통로(91a)와 반도체 적층체(B)의 제2 전기적 통로(92b)에 구비되어 있다. 전기적 연결(122)을 형성하는 방법은 증착기(evaporator), 스퍼터(sputter), 펄스 레이저 증착(pulse laser deposition; PLD) 등의 물리 증기 증착 (PVD) 또는 도금(plating) 등의 전기화학 증착(electrochemical deposition) 등의 기술을 적용할 수 있다.25 is a diagram showing an actual example of electrical connection between the semiconductor stacked body A and the semiconductor stacked body B in which the second electrical path 92a of the semiconductor stacked body A and the The first electrical path 91b is connected in series by an electrical connection 122. [ The back electrode 120 and the back electrode 121 are preferably provided in the first electrical path 91a of the semiconductor laminate A and the second electrical path 92b of the semiconductor laminate B respectively. The method for forming the electrical connection 122 may include electrochemical deposition such as physical vapor deposition (PVD) or plating such as evaporator, sputter, pulse laser deposition (PLD) deposition and the like can be applied.

도 26은 반도체 적층체(A)와 반도체 적층체(B)의 전기적 연결의 실제 다른 예를 나타내는 도면으로서, 반도체 적층체(A)의 제2 전기적 통로(92a)와 반도체 적층체(B)의 제1 전기적 통로(91b)가 일체로 되어 있으며, 전기적 연결(122)이 구비되어 있다. 전기적 연결(122)은 생략될 수 있다. 전기적 연결(122)은 절연층(111)에 덮혀 있으며, 그 위에 후면 전극(120)이 형성되어 있다. 후면 전극(121)이 절연층(111) 위를 덮는 형태여도 좋다. 후면 전극(120)을 넓게 형성함으로써, 반도체 발광소자의 열방출을 도울 수 있다. 후면 전극(121)은 후면 전극(120)과 같은 높이로 형성되어 있다. 후면 전극(120,121)의 구비 및 그 형상은 이에 한정되지 않으며, 설계상에 필요에 따라 다양한 형태를 가질 수 있다.26 is a view showing another practical example of the electrical connection between the semiconductor laminate A and the semiconductor laminate B in which the second electrical path 92a of the semiconductor laminate A and the The first electrical passage 91b is integrated and an electrical connection 122 is provided. The electrical connection 122 may be omitted. The electrical connection 122 is covered with an insulating layer 111, and a rear electrode 120 is formed thereon. The back electrode 121 may cover the insulating layer 111. By forming the rear electrode 120 wide, it is possible to help dissipate heat of the semiconductor light emitting element. The rear electrode 121 is formed at the same height as the rear electrode 120. The shape and shape of the rear electrodes 120 and 121 are not limited thereto, and may have various shapes as required in the design.

도 27 내지 도 31은 도 23에 도시된 반도체 적층체(A)와 반도체 적층체(B)의 전기적 결합 관계의 예들을 나타내는 도면으로서, 도 27에는, 하나의 지지 기판(101) 위에 6개의 반도체 적층체(A to F)가 직렬로 연결되어 있다. 각각의 반도체 적층체의 제2 전기적 통로(92a)와 제1 전기적 통로(91b)를 전기적 연결(122)로 연결함으로써, 이러한 구성이 가능해진다. 도 28에는 반도체 적층체(A,B,C)가 직렬 연결되어 있고, 반도체 적층체(D,E,F)가 직렬 연결되어 있으며, 반도체 적층체(A,B,C)와 반도체 적층체(D,E,F)는 병렬 연결되어 있다. 도 29에는 반도체 적층체(A,D)가 병렬 연결되어 있고, 반도체 적층체(B,E)가 병렬 연결되어 있으며, 반도체 적층체(C,F)가 병렬 연결되어 있고, 이들이 직렬 연결되어 있다. 도 30에는 반도체 적층체(B)와 반도체 적층체(E)가 일체로 되어 있는 것을 제외하면, 도 29에 도시된 전기적 연결과 같다. 도 31에는 반도체 적층체(A,B,C)와 반도체 적층체(D,E,F)가 역방향으로 병렬 연결되어 있다. 이외에도 제1 전기적 통로(91a)와 제2 전기적 통로(92b)를 지지 기판(101)의 제2 면(101b)에서 전기적으로 연결함으로써, pn다이오드를 이용하여 형성할 수 있는 다양한 전기적 배선(electrical configurations; 예: 정류 회로-휘스톤 브릿지, Schottky-type 교류 LED array)을 만들 수 있게 된다.27 to 31 are views showing examples of the electrical coupling relationship between the semiconductor laminate A and the semiconductor laminate B shown in Fig. The stacks (A to F) are connected in series. This configuration is made possible by connecting the second electrical path 92a of each of the semiconductor stacks and the first electrical path 91b by an electrical connection 122. [ 28, semiconductor laminated bodies A, B and C are connected in series and semiconductor laminate bodies D, E and F are connected in series and semiconductor laminate bodies A, B and C and semiconductor laminate bodies A, D, E, F) are connected in parallel. 29, the semiconductor stacks A and D are connected in parallel, the semiconductor stacks B and E are connected in parallel, the semiconductor stacks C and F are connected in parallel, and they are connected in series . Fig. 30 is the same as the electrical connection shown in Fig. 29 except that the semiconductor laminate B and the semiconductor laminate E are integrated. 31, the semiconductor stacks A, B, and C and the semiconductor stacks D, E, and F are connected in parallel in opposite directions. In addition, by electrically connecting the first electrical path 91a and the second electrical path 92b at the second surface 101b of the supporting substrate 101, various electrical wirings (not shown) that can be formed using the pn diode Eg, rectifier circuits - Wheatstone bridges, Schottky-type ac LED arrays).

도 32는 도 12의 반도체 발광소자를 도 25에 도시된 전기적 연결에 적용한 일 예를 나타내는 도면으로서, 반도체 적층체(A)의 제2 전기적 통로(92a)가 반도체 적층체(B)의 제1 전기적 통로(91b)와 전기적 연결(122)에 의해 연결되어 있다. 전기적 연결(93)은 제2 전기적 통로(92a)와 연결되어 있다. 미설명 도면 부호 110은 절연층이다.Fig. 32 is a diagram showing an example in which the semiconductor light emitting device of Fig. 12 is applied to the electrical connection shown in Fig. 25, in which the second electrical path 92a of the semiconductor laminate A is connected to the first And is electrically connected to the electrical path 91b by an electrical connection 122. [ The electrical connection 93 is connected to the second electrical path 92a. Reference numeral 110 denotes an insulating layer.

도 33은 도 12의 반도체 발광소자를 도 26에 도시된 전기적 연결에 적용한 일 예를 나타내는 도면으로서, 반도체 적층체(A)의 제2 전기적 통로(92a)와 반도체 적층체(B)의 제1 전기적 통로(91b)가 일체로 되어 있다.Fig. 33 is a diagram showing an example in which the semiconductor light emitting device of Fig. 12 is applied to the electrical connection shown in Fig. 26, in which the second electrical path 92a of the semiconductor laminate A and the first And the electrical passage 91b are integrally formed.

도 34는 도 12의 반도체 발광소자를 도 25에 도시된 전기적 연결에 적용한 다른 예를 나타내는 도면으로서, 전기적 연결(93), 제2 전기적 통로(92a), 제1 전기적 통로(91b)가 반도체 적층체(B)의 접합층(90)에 연결되어 있다.Fig. 34 is a view showing another example in which the semiconductor light emitting device of Fig. 12 is applied to the electrical connection shown in Fig. 25, in which the electrical connection 93, the second electrical path 92a, Is connected to the bonding layer (90) of the sieve (B).

도 35는 도 14의 반도체 발광소자를 도 25에 도시된 전기적 연결에 적용한 일 예를 나타내는 도면으로서, 전기적 연결(93)이 성장 기판 제거 면(31)으로 이어진 것을 제외하면, 도 32와 동일하다. 이외에도 도 13의 반도체 발광소자가 적용될 수 있을 뿐만 아니라, 다양한 형태의 반도체 발광소자에 본 개시의 전기적 연결의 적용이 가능하다.35 is a view showing an example in which the semiconductor light emitting device of FIG. 14 is applied to the electrical connection shown in FIG. 25, and is the same as FIG. 32 except that the electrical connection 93 is extended to the growth substrate removing surface 31 . The semiconductor light emitting device of FIG. 13 can be applied, and the electrical connection of the present disclosure can be applied to various types of semiconductor light emitting devices.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 반도체 발광소자에 있어서, 성장 기판을 이용하여 순차로 성장되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층;으로서, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 구비하는 복수의 반도체층; 복수의 반도체층으로 전자 및 정공 중 하나를 공급하는 제1 전기적 통로(electrical pass)와, 복수의 반도체층으로 전자 및 정공 중 나머지 하나를 공급하는 제2 전기적 통로를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 제1 전기적 통로와 제2 전기적 통로가 제2 면으로부터 제1 면으로 이어져 있는 지지 기판(Supporting substrate); 복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키며, 제1 전기적 통로와 전기적으로 연결된 접합층(Bonded layer); 제1 면에 형성되며, 제2 전기적 통로가 노출되어 있고, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface); 그리고, 복수의 반도체층으로 전자 및 정공 중의 나머지 하나를 공급하도록 접합층 제거 면에서 노출된 제2 전기적 통로와 복수의 반도체층을 전기적으로 연결하는 전기적 연결(Electrical connection);을 포함하는 것을 특징으로 하는 반도체 발광소자. 여기서, 접합층(Bonded layer)은 접합 이전에 복수의 반도체층 및 지지 기판의 적어도 일측에 구비되는 접합될 층(Layer(s) to be bonded)가 아니라, 접합이 이루어진 이후의 층을 의미한다.(1) A semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; A plurality of semiconductor layers interposed between the first and second semiconductor layers and having an active layer for generating light by recombination of electrons and holes, the semiconductor layer including a growth substrate-removed surface on the first semiconductor layer side A plurality of semiconductor layers; A first electrical path for supplying one of electrons and holes to the plurality of semiconductor layers and a second electrical path for supplying the remaining one of electrons and holes to the plurality of semiconductor layers, A supporting substrate having a first surface and a second surface opposite to the first surface, the first electrical path and the second electrical path extending from the second surface to the first surface; A bonding layer electrically connecting the first semiconductor layer side of the plurality of semiconductor layers to the first surface side of the support substrate and electrically connected to the first electrical path; A bonded layer removal surface formed on the first surface and exposed to the second electrical pathway and open to the plurality of semiconductor layers; And an electrical connection for electrically connecting the plurality of semiconductor layers with the second electrical path exposed at the bonding layer removing surface so as to supply the remaining one of the electrons and the holes to the plurality of semiconductor layers, . Here, the bonded layer refers to the layer after the bonding, not the layer (s) to be bonded provided on at least one side of the plurality of semiconductor layers and the supporting substrate before bonding.

(2) 제1 전기적 통로가 접합층을 거쳐 제1 반도체층에 전기적으로 연결되어 있고, 제2 전기적 통로가 전기적 연결을 거쳐 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.(2) A semiconductor light emitting device, wherein a first electrical path is electrically connected to the first semiconductor layer via a junction layer, and a second electrical path is electrically connected to the second semiconductor layer through an electrical connection.

(3) 전기적 연결과 연결되도록 복수의 반도체층이 제거되어 노출되며, 제2 반도체층과 전기적으로 연결되는 제1 도전층을 구비하는 것을 특징으로 하는 반도체 발광소자. 제1 도전층은 금속(예: Ag, Ni, Ag/Ni)만으로 이루어져도 좋고, 금속과 금속 산화물(예: ITO)의 결합으로 이루어져도 좋다. 반사막의 기능을 가지는 것이 일반적이며, 반사 기능을 가지는 ODR 및/또는 DBR과 같은 비도전성을 구조물과 결합되어 이용될 수도 있다.(3) a first conductive layer which is exposed by removing a plurality of semiconductor layers to be connected to an electrical connection, and is electrically connected to the second semiconductor layer. The first conductive layer may be composed of only a metal (for example, Ag, Ni, Ag / Ni) or may be a combination of a metal and a metal oxide (e.g., ITO). It is general that it has a function of a reflective film, and non-conductive properties such as ODR and / or DBR having a reflective function can be used in combination with the structure.

(4) 제1 전기적 통로가 접합층을 거쳐 제2 반도체층에 전기적으로 연결되어 있고, 제2 전기적 통로가 전기적 연결을 거쳐 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.(4) The semiconductor light emitting device according to (4), wherein the first electrical path is electrically connected to the second semiconductor layer through the junction layer, and the second electrical path is electrically connected to the first semiconductor layer through an electrical connection.

(5) 전기적 연결과 연결되도록 복수의 반도체층이 제거되어 노출되며, 제1 반도체층과 전기적으로 연결되는 제2 도전층을 구비하는 것을 특징으로 하는 반도체 발광소자. 제2 도전층은 제1 반도체층에 전기를 제공하도록 기능하는 한편, 접합층의 구성의 일부로서 사용될 수 있다.(5) a second conductive layer electrically connected to the first semiconductor layer, the second conductive layer being exposed by removing a plurality of semiconductor layers to be connected to the electrical connection. The second conductive layer functions to provide electricity to the first semiconductor layer, while it can be used as part of the construction of the junction layer.

(6) 복수의 반도체층으로부터 지지 기판 측으로 투사해서 보았을 때, 복수의 반도체층 전체를 접합층이 커버하는 것을 특징으로 하는 반도체 발광소자.(6) The semiconductor light emitting device according to any one of the above (1) to (5), wherein the bonding layer covers all the plurality of semiconductor layers when projected from the plurality of semiconductor layers toward the support substrate side.

(7) 접합층을 기준으로 지지 기판의 반대 측에 노출되도록 구비되며, 전기적 연결과 연동하여 반도체 발광소자의 프로빙에 이용되는 전기 접촉부;를 포함하는 것을 특징으로 하는 반도체 발광소자. (7) The semiconductor light emitting device according to any one of the above (1) to (5), wherein the semiconductor light emitting device is provided on the opposite side of the supporting substrate with respect to the bonding layer.

(8) 반도체 발광소자의 제조 방법에 있어서, 성장 기판에 순차로 적층되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층을 준비하는 단계; 복수의 반도체층으로 전자 및 정공 중 하나를 공급하는 제1 전기적 통로(electrical pass)와, 복수의 반도체층으로 전자 및 정공 중 나머지 하나를 공급하는 제2 전기적 통로를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지는 지지 기판(Supporting substrate)을 준비하는 단계; 성장 기판 반대 측의 복수의 반도체층 측과 지지 기판의 제1 면 측을 접합하는 단계; 이 접합 단계에서, 접합되는 영역에 접합층이 형성되며, 제1 전기적 통로가 접합층을 거쳐 복수의 반도체층에 전기적으로 연결됨; 성장 기판을 제거하는 단계; 제2 전기적 통로가 노출되도록 접합층을 제거하는 단계; 그리고, 제2 전기적 통로를 전자와 정공 중 나머지 하나를 공급하도록 복수의 반도체층과 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(8) A method of manufacturing a semiconductor light emitting device, comprising the steps of: forming a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, Preparing a plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer for generating light by recombination of electrons and holes; A first electrical path for supplying one of electrons and holes to the plurality of semiconductor layers and a second electrical path for supplying the remaining one of electrons and holes to the plurality of semiconductor layers, Preparing a supporting substrate having a first side opposite to the first side and a second side opposite to the first side; Bonding the plurality of semiconductor layers on the opposite side of the growth substrate to the first surface side of the support substrate; In this bonding step, a bonding layer is formed in the region to be bonded, and a first electrical path is electrically connected to the plurality of semiconductor layers through the bonding layer; Removing the growth substrate; Removing the bonding layer to expose a second electrical pathway; And electrically connecting the second electrical path with the plurality of semiconductor layers to supply the remaining one of the electrons and the holes.

(9) 접합층 제거 단계에서, 복수의 반도체층을 제거하는 과정을 구비하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(9) A method of manufacturing a semiconductor light emitting device, comprising the step of removing a plurality of semiconductor layers in a bonding layer removing step.

(10) 접합층 제거 단계에서, 개별 칩 제조를 위해 복수의 반도체층을 분리(isolation) 과정과, 제2 전기적 통로의 노출을 위해 접합층을 제거하는 과정을 구비하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(10) A method of manufacturing a semiconductor light emitting device, comprising the steps of: isolating a plurality of semiconductor layers for manufacturing individual chips in a junction layer removing step; and removing a junction layer for exposing a second electrical pathway &Lt; / RTI >

(11) 복수의 반도체층에는 제1 반도체층 및 제2 반도체층 중 하나와 전기적으로 연결된 도전층이 구비되어 있으며, 전기적 연결 단계에 앞서, 도전층이 노출되도록 복수의 반도체층을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(11) a plurality of semiconductor layers are provided with a conductive layer electrically connected to one of the first semiconductor layer and the second semiconductor layer, removing the plurality of semiconductor layers to expose the conductive layer prior to the electrical connection step; And a second electrode layer formed on the second electrode layer.

(12) 도전층은 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자의 제조 방법. 도전층은 제1 도전층이거나 제2 도전층일 수 있다.(12) A method of manufacturing a semiconductor light emitting device, wherein the conductive layer is electrically connected to the second semiconductor layer. The conductive layer may be the first conductive layer or the second conductive layer.

(13) 도전층은 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(13) A method of manufacturing a semiconductor light emitting device, wherein the conductive layer is electrically connected to the first semiconductor layer.

(14) 전기적 연결 단계에서, 제2 전기적 통로는 성장 기판이 제거된 복수의 반도체층 측으로 이어지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(14) In the step of electrically connecting, the second electrical path extends to the side of the plurality of semiconductor layers from which the growth substrate has been removed.

(15) 접합 단계에 앞서, 복수의 반도체층의 일부가 제거되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(15) A method of manufacturing a semiconductor light emitting device, wherein a part of the plurality of semiconductor layers is removed prior to the bonding step.

(16) 접합 단계에서, 제1 전기적 통로 및 제2 전기적 통로 모두가 접합층에 접합되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(16) In the step of bonding, both the first electrical path and the second electrical path are bonded to the bonding layer.

(17) 접합 단계에서, 접합층은 지지 기판의 제1 면 전체에 걸쳐 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(17) In the step of bonding, the bonding layer is formed over the entire first surface of the supporting substrate.

(18) 전기적 연결은 제1 반도체 적층체의 제2 전기적 통로와 제2 반도체 적층체의 제1 전기적 통로를 연결하는 것을 특징으로 하는 반도체 발광소자.(18) The semiconductor light emitting device of claim 1, wherein the electrical connection connects the second electrical path of the first semiconductor stack to the first electrical path of the second semiconductor stack.

(19) 제1 반도체 적층체의 제2 전기적 통로와 제2 반도체 적층체의 제1 전기적 통로가 일체인 것을 특징으로 하는 반도체 발광소자.(19) A semiconductor light emitting device, wherein the second electrical path of the first semiconductor multilayer body and the first electrical path of the second semiconductor multilayer body are integrated.

(20) 전기적 연결이 절연층에 의해 덮혀 있고, 그 위에 제1 반도체 적층체 및 제2 반도체 적층체 중의 하나와 전기적으로 연결된 후면 전극;이 형성되어 있는 것을 특징으로 하는 반도체 발광소자.(20) A semiconductor light emitting device comprising: a back electrode electrically connected to an insulating layer and electrically connected to one of a first semiconductor stacked body and a second semiconductor stacked body.

(21) 제1 반도체 적층체의 제1 전기적 통로와 제2 반도체 적층체의 제1 전기적 통로가 연결되어 있고, 제1 반도체 적층체의 제2 전기적 통로와 제2 반도체 적층체의 제2 전기적 통로가 연결되어 있는 것을 특징으로 하는 반도체 발광소자. 도 28에서 6개의 반도체 적층체를 이용하여 설명되었지만, 2개의 반도체 적층체를 병렬 연결한 경우를 생각하면, 쉽게 이해를 할 수 있다.(21) A semiconductor device according to any one of claims 1 to 3, wherein a first electrical path of the first semiconductor stacked body and a first electrical path of the second semiconductor stacked body are connected and a second electrical path of the first semiconductor stacked body and a second electrical path of the second semiconductor stacked body Are connected to each other. Although the description has been made with reference to FIG. 28 using six semiconductor stacks, it is easy to understand when two semiconductor stacks are connected in parallel.

(22) 제1 반도체 적층체의 제1 전기적 통로와 제2 반도체 적층체의 제2 전기적 통로가 연결되어 있고, 제1 반도체 적층체의 제2 전기적 통로와 제2 반도체 적층체의 제1 전기적 통로가 연결되어 있는 것을 특징으로 하는 반도체 발광소자. 이는 역방향으로 병렬 연결된 전기적 연결을 의미하며, 도 31에서 6개의 반도체 적층체를 이용하여 설명되었지만, 2개의 반도체 적층체를 역방향으로 병렬 연결한 경우를 생각하면, 쉽게 이해를 할 수 있다.(22) The semiconductor device according to any one of (22) to (24), wherein the first electrical path of the first semiconductor stacked body and the second electrical path of the second semiconductor stacked body are connected and the second electrical path of the first semiconductor stacked body and the first electrical path Are connected to each other. This means an electrical connection connected in parallel in the reverse direction, and the description has been made using the six semiconductor stacks in FIG. 31, but it can be easily understood when two semiconductor stacks are connected in parallel in the reverse direction.

(23) 제1 면에 형성되며, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface);을 포함하는 것을 특징으로 하는 반도체 발광소자. 도 23 이하에 설명된 본 개시에 따른 기술 사상이 도 6에서 설명된 본 개시에 따른 다른 기술 사상과 잘 결합될 수 있다. 다만, 도 33 및 도 34의 실시예에서는 도 32의 실시예와 달리, 접합층 제거 면에서, 제2 전기적 통로(92a)가 노출되지 않는 점(접합층(90)에 의해 덮혀 있는 점)에서 차이를 가진다.And a bonding layer removing surface (23) formed on the first surface and opening toward the plurality of semiconductor layers. The technical idea according to the present disclosure described in Fig. 23 and below can be combined well with another technical idea according to the present disclosure described in Fig. 33 and 34, unlike the embodiment shown in Fig. 32, on the bonding layer removing surface, at the point where the second electrical path 92a is not exposed (the point covered by the bonding layer 90) Difference.

(24) 제2 전기적 통로로부터 복수의 반도체층으로 전자 및 정공 중의 나머지 하나를 공급하는 추가의 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.(24) a further electrical connection for supplying the remaining one of the electrons and holes from the second electrical pathway to the plurality of semiconductor layers.

(25) 제2 반도체 적층체의 접합층이 제1 반도체 적층체의 제2 전기적 통로를 덮고 있는 것을 특징으로 하는 반도체 발광소자.(25) The semiconductor light emitting device according to any one of (25) to (24), wherein the bonding layer of the second semiconductor laminate covers the second electrical path of the first semiconductor laminate.

본 개시에 따른 하나의 반도체 발광소자 및 이의 제조 방법에 의하면, 박막플립 칩(TFFC) 형태의 반도체 발광소자를 구현할 수 있게 된다.According to one semiconductor light emitting device and a manufacturing method thereof according to the present disclosure, a semiconductor light emitting device in the form of a thin film flip chip (TFFC) can be realized.

또한 본 개시에 따른 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 웨이퍼 레벨에서 박막 플립 칩 형태의 반도체 발광소자를 구현할 수 있게 된다.Further, according to another semiconductor light emitting device and a manufacturing method thereof according to the present disclosure, it is possible to realize a thin film flip chip semiconductor light emitting device at a wafer level.

또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 성장 기판의 제거 공정 및 제거 이후의 공정에서 복수의 반도체층의 깨짐이 없어 생산성을 높일 수 있게 된다.Further, according to another semiconductor light emitting device and a manufacturing method thereof according to the present disclosure, a plurality of semiconductor layers are not broken in a process of removing a growth substrate and a process after a growth process, so that productivity can be improved.

또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 전극의 정렬을 쉽게 할 수 있는 레이퍼 레벨 박막 플립 칩 형태의 반도체 발광소자를 구현할 수 있게 된다.Further, according to another semiconductor light emitting device and a method of manufacturing the same according to the present disclosure, it is possible to realize a semiconductor light emitting device in the form of a flip chip thin film flip chip which can easily align the electrodes.

또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 지지 기판의 후면에서 다양한 전기적 연결을 실현할 수 있게 된다.Further, according to another semiconductor light emitting device and a manufacturing method thereof according to the present disclosure, it is possible to realize various electrical connections at the back surface of the supporting substrate.

30: 제1 반도체층 40: 활성층 50: 제2 반도체층30: first semiconductor layer 40: active layer 50: second semiconductor layer

Claims

In the semiconductor light emitting device,
A first substrate having a first surface and a second surface opposite to the first surface and having at least one first electrical path and at least one second electrical path leading from the second surface to the first surface, (Supporting substrate);
At least two semiconductor laminated bodies formed on a first surface, each of the first semiconductor laminated body and the second semiconductor laminated body being sequentially grown using a growth substrate, A second semiconductor layer having a second conductivity different from the first conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, One of which is supplied through one first electrical path, the other of the electrons and the holes is supplied through one second electrical path, and a growth substrate-removed surface is formed on the first semiconductor layer side At least two semiconductor stacks having a plurality of semiconductor layers;
The first semiconductor layer side of the plurality of semiconductor layers and the first surface side of the support substrate are positioned and bonded to each other so that the first electrical path of the first semiconductor stacked body and the first electrical path of the second semiconductor stacked body respectively A conductive bonding layer electrically connected to the conductive bonding layer; And,
And an electrical connection for connecting the first semiconductor stack at the second surface side to at least one of the first electrical path and the second electrical path of the second semiconductor stack,
A bonded layer removal surface formed on the first surface and having the conductive bonding layer removed after the growth substrate is removed to open to the plurality of semiconductor layers,
The first semiconductor stack and the second semiconductor stack each include: an additional electrical connection for supplying the remaining one of the electrons and holes only from the second electrical path to the plurality of semiconductor layers through the open junction layer removing surface; The semiconductor light emitting device comprising:

The method according to claim 1,
Wherein the electrical connection connects the second electrical path of the first semiconductor stack to the first electrical path of the second semiconductor stack.

The method according to claim 1,
Wherein the second electrical path of the first semiconductor stacked body and the first electrical path of the second semiconductor stacked body are integrated.

In the semiconductor light emitting device,
A first substrate having a first surface and a second surface opposite to the first surface and having at least one first electrical path and at least one second electrical path leading from the second surface to the first surface, (Supporting substrate);
At least two semiconductor laminated bodies formed on a first surface, each of the first semiconductor laminated body and the second semiconductor laminated body being sequentially grown using a growth substrate, A second semiconductor layer having a second conductivity different from the first conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, One of which is supplied through one first electrical path, the other of the electrons and the holes is supplied through one second electrical path, and a growth substrate-removed surface is formed on the first semiconductor layer side At least two semiconductor stacks having a plurality of semiconductor layers;
The first semiconductor layer side of the plurality of semiconductor layers and the first surface side of the support substrate are positioned and bonded to each other so that the first electrical path of the first semiconductor stacked body and the first electrical path of the second semiconductor stacked body respectively A conductive bonding layer electrically connected to the conductive bonding layer; And,
And an electrical connection for connecting the first semiconductor stack at the second surface side to at least one of the first electrical path and the second electrical path of the second semiconductor stack,
Wherein an electrical connection is covered by an insulating layer and a rear electrode electrically connected to one of the first semiconductor stacked body and the second semiconductor stacked body is formed thereon.

In the semiconductor light emitting device,
A first substrate having a first surface and a second surface opposite to the first surface and having at least one first electrical path and at least one second electrical path leading from the second surface to the first surface, (Supporting substrate);
At least two semiconductor laminated bodies formed on a first surface, each of the first semiconductor laminated body and the second semiconductor laminated body being sequentially grown using a growth substrate, A second semiconductor layer having a second conductivity different from the first conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, One of which is supplied through one first electrical path, the other of the electrons and the holes is supplied through one second electrical path, and a growth substrate-removed surface is formed on the first semiconductor layer side At least two semiconductor stacks having a plurality of semiconductor layers;
The first semiconductor layer side of the plurality of semiconductor layers and the first surface side of the support substrate are positioned and bonded to each other so that the first electrical path of the first semiconductor stacked body and the first electrical path of the second semiconductor stacked body respectively A conductive bonding layer electrically connected to the conductive bonding layer; And,
And an electrical connection for connecting the first semiconductor stack at the second surface side to at least one of the first electrical path and the second electrical path of the second semiconductor stack,
The first electrical path of the first semiconductor stack is connected to the first electrical path of the second semiconductor stack and the second electrical path of the first semiconductor stack is connected to the second electrical path of the second semiconductor stack Wherein the semiconductor light emitting device is a semiconductor light emitting device.

In the semiconductor light emitting device,
A first substrate having a first surface and a second surface opposite to the first surface and having at least one first electrical path and at least one second electrical path leading from the second surface to the first surface, (Supporting substrate);
At least two semiconductor laminated bodies formed on a first surface, each of the first semiconductor laminated body and the second semiconductor laminated body being sequentially grown using a growth substrate, A second semiconductor layer having a second conductivity different from the first conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, One of which is supplied through one first electrical path, the other of the electrons and the holes is supplied through one second electrical path, and a growth substrate-removed surface is formed on the first semiconductor layer side At least two semiconductor stacks having a plurality of semiconductor layers;
The first semiconductor layer side of the plurality of semiconductor layers and the first surface side of the support substrate are positioned and bonded to each other so that the first electrical path of the first semiconductor stacked body and the first electrical path of the second semiconductor stacked body respectively A conductive bonding layer electrically connected to the conductive bonding layer; And,
And an electrical connection for connecting the first semiconductor stack at the second surface side to at least one of the first electrical path and the second electrical path of the second semiconductor stack,
The first electrical path of the first semiconductor stack and the second electrical path of the second semiconductor stack are connected and the second electrical path of the first semiconductor stack is connected to the first electrical path of the second semiconductor stack Wherein the semiconductor light emitting device is a semiconductor light emitting device.

delete

In the semiconductor light emitting device,
A first substrate having a first surface and a second surface opposite to the first surface and having at least one first electrical path and at least one second electrical path leading from the second surface to the first surface, (Supporting substrate);
At least two semiconductor laminated bodies formed on a first surface, each of the first semiconductor laminated body and the second semiconductor laminated body being sequentially grown using a growth substrate, A second semiconductor layer having a second conductivity different from the first conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, One of which is supplied through one first electrical path, the other of the electrons and the holes is supplied through one second electrical path, and a growth substrate-removed surface is formed on the first semiconductor layer side At least two semiconductor stacks having a plurality of semiconductor layers;
The first semiconductor layer side of the plurality of semiconductor layers and the first surface side of the support substrate are positioned and bonded to each other so that the first electrical path of the first semiconductor stacked body and the first electrical path of the second semiconductor stacked body respectively A conductive bonding layer electrically connected to the conductive bonding layer; And,
And an electrical connection for connecting the first semiconductor stack at the second surface side to at least one of the first electrical path and the second electrical path of the second semiconductor stack,
And the conductive bonding layer of the second semiconductor laminate covers the second electrical path of the first semiconductor laminate.

The method according to claim 1,
Wherein the first semiconductor layer, the active layer, and the second semiconductor layer are group III nitride semiconductors.