KR101956977B1

KR101956977B1 - Memory device

Info

Publication number: KR101956977B1
Application number: KR1020160015154A
Authority: KR
Inventors: 박재근; 이승은
Original assignee: 한양대학교 산학협력단
Priority date: 2016-02-05
Filing date: 2016-02-05
Publication date: 2019-03-11
Anticipated expiration: 2036-02-05
Also published as: KR20170093576A

Abstract

본 발명은 두개의 전극 사이에 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 캐핑층이 적층 형성되며, 합성 교환 반자성층은 각각 하나의 자성층 및 비자성층을 구비하는 메모리 소자를 제시한다.The present invention discloses a memory device in which a seed layer, a synthetic exchange ferromagnetic layer, a separation layer, a magnetic tunnel junction and a capping layer are laminated between two electrodes, and a synthetic exchange ferromagnetic layer has one magnetic layer and a non-magnetic layer, respectively .

Description

[0001]

본 발명은 메모리 소자에 관한 것으로, 특히 자기 터널 접합(Magnetic Tunnel Junction; MTJ)을 이용하는 자기 메모리 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device, and more particularly, to a magnetic memory device using a magnetic tunnel junction (MTJ).

플래쉬 메모리 소자에 비해 소비 전력이 적고 집적도가 높은 차세대 비휘발성 메모리 소자에 대한 연구가 진행되고 있다. 이러한 차세대 비휘발성 메모리 소자로는 칼코게나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화를 이용하는 상변화 메모리(Phase change RAM; PRAM), 강자성체의 자화 상태에 따른 자기 터널 접합(Magnetic Tunnel Junction; MTJ)의 저항 변화를 이용하는 자기 메모리(Magnetic RAM; MRAM), 강유전체 물질의 분극 현상을 이용하는 강유전체 메모리(Ferroelectric RAM), 가변 저항 물질의 저항 변화를 이용하는 저항 변화 메모리(Resistance change RAM; ReRAM) 등이 있다.Studies are being made on a next generation nonvolatile memory device having a lower power consumption and higher integration than a flash memory device. These next generation non-volatile memory devices include a phase change memory (PRAM) that utilizes a state change of a phase change material such as a chalcogenide alloy, a magnetic tunnel junction (PMR) according to a magnetization state of a ferromagnetic material, (MRAM) using resistance change of MTJ, ferroelectric RAM using polarization of ferroelectric material, resistance change RAM (ReRAM) using resistance change of variable resistance material, etc. .

자기 메모리로서 전자 주입에 의한 스핀 전달 토크(Spin-Transfer Torque; STT) 현상을 이용하여 자화를 반전시키고, 자화 반전 전후의 저항차를 판별하는 STT-MRAM(Spin-Transfer Torque Magnetic Random Access Memory) 소자가 있다. STT-MRAM 소자는 각각 강자성체로 형성된 고정층(pinned layer) 및 자유층(free layer)과, 이들 사이에 터널 배리어(tunnel barrier)가 형성된 자기 터널 접합을 포함한다. 자기 터널 접합은 자유층과 고정층의 자화 방향이 동일(즉 평행(parallel))하면 전류 흐름이 용이하여 저저항 상태를 갖고, 자화 방향이 다르면(즉 반평행(anti parallel)) 전류가 감소하여 고저항 상태를 나타낸다. 또한, 자기 터널 접합은 자화 방향이 기판에 수직 방향으로만 변화하여야 하기 때문에 자유층 및 고정층이 수직 자화값을 가져야 한다. 자기장의 세기 및 방향에 따라 수직 자화값이 0을 기준으로 대칭이 되고 스퀘어니스(squareness; S)의 모양이 뚜렷이 나오게 되면(S=1) 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)이 우수하다고 할 수 있다. 이러한 STT-MRAM 소자는 이론적으로 10¹⁵ 이상의 사이클링(cycling)이 가능하고, 나노초(ns) 정도의 빠른 속도로 스위칭이 가능하다. 특히, 수직 자화형 STT-MRAM 소자는 이론상 스케일링 한계(Scaling Limit)가 없고, 스케일링이 진행될수록 구동 전류의 전류 밀도를 낮출 수 있다는 장점으로 인해 DRAM 소자를 대체할 수 있는 차세대 메모리 소자로 연구가 활발하게 진행되고 있다. 한편, STT-MRAM 소자의 예가 한국등록특허 제10-1040163호에 제시되어 있다.An STT-MRAM (Spin-Transfer Torque Magnetic Random Access Memory) device for inverting magnetization by using a spin transfer torque (STT) phenomenon by electron injection as a magnetic memory and discriminating the difference in resistance before and after magnetization inversion . The STT-MRAM devices each include a pinned layer and a free layer formed of a ferromagnetic material, and a magnetic tunnel junction formed with a tunnel barrier therebetween. If the magnetization directions of the free layer and the pinned layer are the same (i.e., parallel), the magnetic tunnel junction has a low resistance state due to easy current flow, and if the magnetization directions are different (i.e., anti parallel) Resistance state. In addition, since the magnetization direction of the magnetic tunnel junction must change only in the direction perpendicular to the substrate, the free layer and the pinned layer must have perpendicular magnetization values. The vertical magnetic anisotropy (PMA) is superior when the vertical magnetization value is symmetrical with respect to zero according to the intensity and direction of the magnetic field and the shape of the squareness (S) becomes clear (S = 1) . These STT-MRAM devices can theoretically be cycled at 10 ¹⁵ or more, and can be switched at a speed as high as nanoseconds (ns). In particular, the vertical magnetization type STT-MRAM device has no scaling limit in theory, and the current density of the driving current can be lowered as the scaling progresses. Therefore, the research is being actively conducted as a next generation memory device that can replace the DRAM device . On the other hand, an example of an STT-MRAM device is disclosed in Korean Patent No. 10-1040163.

또한, STT-MRAM 소자는 자유층 하부에 시드층이 형성되고, 고정층 상부에 분리층이 형성되며, 분리층 상부에 합성 교환 반자성층 및 상부 전극이 형성된다. 그리고, STT-MRAM 소자는 실리콘 기판 상에 실리콘 산화막이 형성된 후 그 상부에 시드층 및 자기 터널 접합이 형성된다. 또한, 실리콘 기판 상에는 트랜지스터 등의 선택 소자가 형성될 수 있고, 실리콘 산화막은 선택 소자를 덮도록 형성될 수 있다. 따라서, STT-MRAM 소자는 선택 소자가 형성된 실리콘 기판 상에 실리콘 산화막, 시드층, 자유층, 터널 배리어, 고정층, 분리층, 합성 교환 반자성층 및 상부 전극의 적층 구조를 갖는다. 여기서, 분리층 및 캐핑층은 탄탈륨(Ta)를 이용하여 형성하고, 합성 교환 반자성층은 자성 금속과 비자성 금속이 교대로 적층된 하부 자성층 및 상부 자성층과, 이들 사이에 비자성층이 형성된 구조를 갖는다. 즉, 기판을 중심으로 자기 터널 접합이 하측에 형성되고 합성 교환 반자성층이 상측에 형성된다.In the STT-MRAM device, a seed layer is formed under the free layer, a separation layer is formed on the fixed layer, and a synthetic exchange ferromagnetic layer and an upper electrode are formed on the separation layer. In the STT-MRAM device, a silicon oxide film is formed on a silicon substrate, and then a seed layer and a magnetic tunnel junction are formed thereon. A selection element such as a transistor may be formed on the silicon substrate, and a silicon oxide film may be formed so as to cover the selection element. Therefore, the STT-MRAM device has a stacked structure of a silicon oxide film, a seed layer, a free layer, a tunnel barrier, a fixed layer, a separation layer, a synthetic exchange ferromagnetic layer and an upper electrode on a silicon substrate on which a selection element is formed. Here, the separating layer and the capping layer are formed using tantalum (Ta), and the synthetic exchange ferromagnetic layer includes a lower magnetic layer and an upper magnetic layer in which magnetic metal and nonmagnetic metal are alternately stacked, and a structure in which a nonmagnetic layer is formed therebetween . That is, a magnetic tunnel junction is formed on the lower side of the substrate, and a composite exchangeable semi-magnetic layer is formed on the upper side.

그런데, bcc(100) 방향으로 텍스처링되는 자기 터널 접합 상측에 fcc(111)의 합성 교환 반자성층이 형성되므로 합성 교환 반자성층을 형성할 때 fcc(111) 구조가 자기 터널 접합으로 확산되어 bcc(100) 결정을 악화시킬 수 있다. 즉, 합성 교환 반자성층을 형성할 때 그 물질의 일부가 자기 터널 접합으로 확산되어 자기 터널 접합의 결정성을 악화시킬 수 있다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화될 수 없어 메모리의 동작 속도가 저하되거나 동작하지 않는 문제가 발생될 수 있다.However, since the synthetic exchange ferromagnetic layer of fcc (111) is formed on the magnetic tunnel junction textured in the bcc (100) direction, the fcc (111) structure diffuses into the magnetic tunnel junction when forming the synthetic exchange ferromagnetic layer, ) Decision. That is, when forming the composite exchangeable semi-magnetic layer, a part of the material diffuses into the magnetic tunnel junction, which may deteriorate the crystallinity of the magnetic tunnel junction. Therefore, the magnetization direction of the magnetic tunnel junction can not be changed suddenly, so that the operation speed of the memory may decrease or the operation may not be performed.

또한, 합성 교환 반자성층은 다층 구조의 제 1 자성층과, 비자성층, 그리고 다층 구조의 제 2 자성층을 적층한 구조가 주로 이용된다. 예를 들어 제 1 자성층은 Co 및 Pt를 적어도 6회 반복하여 적층하고 제 2 자성층은 Co 및 Pt를 적어도 3회 반복 적층하여 형성한다. 이렇게 제 1 및 제 2 자성층이 각각 다층 구조로 형성되기 때문에 메모리 소자의 두께가 두꺼워진다. 또한, 제 1 및 제 2 자성층으로 희토류(rare-earth)를 많이 이용하므로 공정 단가도 높아지게 된다.Further, the synthetic exchangeable semiconductive layer is mainly composed of a laminate of a first magnetic layer having a multilayer structure, a non-magnetic layer, and a second magnetic layer having a multilayer structure. For example, the first magnetic layer is formed by laminating Co and Pt repeatedly at least six times, and the second magnetic layer is formed by laminating Co and Pt repeatedly at least three times. Since the first and second magnetic layers are each formed in a multi-layered structure, the thickness of the memory element becomes thick. In addition, since rare-earth is often used for the first and second magnetic layers, the process cost is also increased.

한국등록특허 제10-1040163호Korean Patent No. 10-1040163

본 발명은 합성 교환 반자성층 물질의 자기 터널 접합으로의 확산을 방지하여 자기 터널 접합의 결정성을 향상시킬 수 있는 메모리 소자를 제공한다.The present invention provides a memory device capable of preventing the diffusion of a synthetic exchange-semiconductive layer material to a magnetic tunnel junction to improve the crystallinity of a magnetic tunnel junction.

본 발명은 합성 교환 반자성층의 두께를 줄여 공정 단가를 줄이고 전체적인 두께를 줄일 수 있는 메모리 소자를 제공한다.The present invention provides a memory device capable of reducing the thickness of the synthetic exchange ferromagnetic layer to reduce the process cost and reduce the overall thickness.

본 발명의 일 양태에 따른 메모리 소자는 두개의 전극 사이에 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 캐핑층이 적층 형성되며, 상기 합성 교환 반자성층은 각각 하나의 자성층 및 비자성층을 구비한다.A memory device according to an aspect of the present invention includes a seed layer, a composite exchange ferromagnetic layer, a separation layer, a magnetic tunnel junction and a capping layer laminated between two electrodes, and the synthetic exchange ferromagnetic layer has a single magnetic layer and a non- Respectively.

상기 합성 교환 반자성층 상에 자기 터널 접합이 형성된다.A magnetic tunnel junction is formed on the composite exchange-ferromagnetic layer.

상기 합성 교환 반자성층과 상기 분리층 사이에 마련된 버퍼층을 더 포함한다.And a buffer layer provided between the composite exchangeable semiconductive layer and the separation layer.

상기 버퍼층은 단일층이 자성 물질로 형성되며, 상기 합성 교환 반자성층의 상기 자성층보다 얇게 형성된다.The buffer layer has a single layer formed of a magnetic material, and is formed to be thinner than the magnetic layer of the synthetic exchange-ferromagnetic layer.

상기 자기 터널 접합과 캐핑층 사이에 형성된 산화물층을 더 포함한다.And an oxide layer formed between the magnetic tunnel junction and the capping layer.

본 발명의 다른 양태에 따른 메모리 소자는 상기 자기 터널 접합은 고정층, 터널 배리어 및 자유층을 포함하고, 상기 자유층은 제 1 및 제 2 자유층과, 이들 사이에 형성된 삽입층을 포함한다.The memory element according to another aspect of the present invention is characterized in that the magnetic tunnel junction comprises a pinned layer, a tunnel barrier and a free layer, wherein the free layer comprises first and second free layers and an interposed layer formed therebetween.

상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되며, 상기 제 1 자유층이 제 2 자유층보다 얇거나 같은 두께로 형성된다.The first and second free layers are formed of a material including CoFeB, and the first free layer is formed to be thinner or the same thickness as the second free layer.

상기 분리층은 bcc 구조의 물질로 형성되며, 0.1㎚ 내지 0.5㎚의 두께로 형성된다.The isolation layer is formed of a material having a bcc structure and is formed to a thickness of 0.1 nm to 0.5 nm.

본 발명은 하부 전극을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다.In the present invention, the lower electrode is formed of a polycrystalline material, and a synthetic exchange ferromagnetic layer is formed on the lower electrode, followed by formation of a magnetic tunnel junction. Therefore, since the fcc (111) structure of the composite exchange ferromagnetic layer is not diffused into the magnetic tunnel junction, the bcc (100) crystal of the magnetic tunnel junction can be conserved and the magnetization direction of the magnetic tunnel junction can be rapidly changed The operating speed of the memory can be improved.

또한, 합성 교환 반자성층을 각각 하나의 자성층 및 비자성층을 구비하도록 형성함으로써 합성 교환 반자성층의 두께를 줄일 수 있어 전체 메모리 소자의 두께를 줄일 수 있다. 그리고, 합성 교환 반자성층을 형성하기 위한 재료의 사용량을 줄여 공정 단가를 줄일 수 있다.Furthermore, by forming the composite exchangeable semi-magnetic layer so as to have one magnetic layer and a nonmagnetic layer, respectively, the thickness of the composite exchangeable semi-magnetic layer can be reduced, and the thickness of the entire memory device can be reduced. In addition, the amount of material used for forming the composite exchangeable semiconductive layer can be reduced to reduce the process cost.

도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 2는 분리층 두께에 따른 비교 예 및 본 발명의 실시 예의 자기 저항비를 도시한 도면.
도 3은 본 발명의 실시 예들의 합성 교환 반자성층의 위치와 분리층의 두께에 따른 터널 자기 저항비를 나타낸 도면.1 is a cross-sectional view of a memory device according to one embodiment of the present invention.
2 is a view showing a magnetoresistive ratio of a comparative example according to a thickness of a separation layer and an embodiment of the present invention.
3 is a diagram showing the tunnel magnetoresistance ratio according to the position of the composite exchange-ferromagnetic layer and the thickness of the separation layer in the embodiments of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely.

도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.1 is a cross-sectional view of a memory device according to an embodiment of the present invention, and is a cross-sectional view of an STT-MRAM device.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 제 1 버퍼층(120), 시드층(130), 합성 교환 반자성층(140), 제 2 버퍼층(150), 분리층(160), 고정층(170), 터널 배리어(180), 자유층(190), 제 2 버퍼층(200), 캐핑층(210) 및 상부 전극(220)을 포함한다. 여기서, 합성 교환 반자성층(140)은 자성층(141) 및 비자성층(142)의 적층 구조로 형성되며, 고정층(160), 터널 배리어(170) 및 자유층(180)은 자기 터널 접합을 이룬다. 즉, 본 발명에 따른 메모리 소자는 기판(100) 상에 합성 교환 반자성층(140)이 먼저 형성되고 그 상부에 자기 터널 접합이 형성된다.1, a memory device according to an embodiment of the present invention includes a lower electrode 110 formed on a substrate 100, a first buffer layer 120, a seed layer 130, a synthetic exchange ferromagnetic layer 140, A second buffer layer 150, an isolation layer 160, a pinned layer 170, a tunnel barrier 180, a free layer 190, a second buffer layer 200, a capping layer 210, and an upper electrode 220 . Here, the composite exchangeable semi-magnetic layer 140 is formed in a laminated structure of the magnetic layer 141 and the non-magnetic layer 142, and the pinned layer 160, the tunnel barrier 170, and the free layer 180 form a magnetic tunnel junction. That is, in the memory device according to the present invention, a composite exchangeable semi-magnetic layer 140 is first formed on a substrate 100, and a magnetic tunnel junction is formed thereon.

기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 한편, 기판(100) 상에는 절연층(미도시)이 형성될 수 있다. 즉, 절연층은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층은 비정질 구조의 실리콘 산화막(SiO₂) 등을 이용하여 형성할 수 있다.The substrate 100 may be a semiconductor substrate. For example, the substrate 100 may be a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, a silicon oxide film substrate, or the like. In this embodiment, a silicon substrate is used. Further, on the substrate 100, a selection device including a transistor may be formed. On the other hand, an insulating layer (not shown) may be formed on the substrate 100. That is, the insulating layer may be formed to cover a predetermined structure such as a selection element, and the insulating layer may be provided with a contact hole exposing at least a part of the selection element. Such an insulating layer can be formed using an amorphous silicon oxide (SiO ₂ ) film or the like.

하부 전극(110)은 기판(100) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성될 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 즉, 하부 전극(110)은 단일층으로 형성될 수도 있고, 둘 이상의 복수의 층으로 형성될 수도 있다. 하부 전극(110)이 단일층으로 형성되는 경우 예를 들어 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다. 또한, 하부 전극(110)은 예를 들어 제 1 및 제 2 하부 전극의 이중 구조로 형성될 수 있다. 여기서, 제 1 하부 전극은 기판(100) 상에 형성될 수 있고, 제 2 하부 전극은 제 1 하부 전극 상에 형성될 수 있다. 한편, 기판(100) 상에 절연층이 형성되는 경우 제 1 하부 전극은 절연층 상에 형성될 수 있고, 절연층 내부에 형성될 수 있으며, 그에 따라 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 도전 물질로 형성될 수 있다. 즉, 제 1 및 제 2 하부 전극는 bcc 구조의 도전 물질로 형성될 수 있다. 예를 들어, 제 1 하부 전극은 텅스텐(W) 등의 금속으로 형성될 수 있고, 제 2 하부 전극은 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다.A lower electrode 110 is formed on the substrate 100. The lower electrode 110 may be formed using a conductive material such as a metal, a metal nitride, or the like. In addition, the lower electrode 110 of the present invention may be formed of at least one layer. That is, the lower electrode 110 may be formed as a single layer or may be formed of two or more layers. When the lower electrode 110 is formed as a single layer, it may be formed of a metal nitride such as a titanium nitride (TiN) film. In addition, the lower electrode 110 may be formed as a double structure of, for example, first and second lower electrodes. Here, the first lower electrode may be formed on the substrate 100, and the second lower electrode may be formed on the first lower electrode. On the other hand, when an insulating layer is formed on the substrate 100, the first lower electrode may be formed on the insulating layer, and may be formed in the insulating layer, thereby being connected to the selection element formed on the substrate 100 It is possible. The lower electrode 110 may be formed of polycrystalline conductive material. That is, the first and second lower electrodes may be formed of a conductive material having a bcc structure. For example, the first lower electrode may be formed of a metal such as tungsten (W), and the second lower electrode may be formed of a metal nitride such as a titanium nitride film (TiN).

제 1 버퍼층(120)은 하부 전극(110) 상부에 형성된다. 제 1 버퍼층(120)은 하부 전극(110)과 시드층(130)의 격자 상수 불일치를 해소하기 위해 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 제 1 버퍼층(120)은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 제 1 버퍼층(120)은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다. 한편, 제 1 버퍼층(120)은 예를 들어 2㎚∼10㎚의 두께로 형성될 수 있다.The first buffer layer 120 is formed on the lower electrode 110. The first buffer layer 120 may be formed of a material having excellent compatibility with the lower electrode 110 to eliminate lattice constant mismatch between the lower electrode 110 and the seed layer 130. For example, when the lower electrode 110 or the second lower electrode is formed of TiN, the first buffer layer 120 may be formed using tantalum (Ta) excellent in lattice matching with TiN. Since Ta is amorphous, since the lower electrode 110 is polycrystalline, the amorphous first buffer layer 120 can be grown along the crystal direction of the polycrystalline lower electrode 110, and then the crystallinity is improved by the heat treatment . Meanwhile, the first buffer layer 120 may be formed to a thickness of 2 nm to 10 nm, for example.

시드층(130)은 제 1 버퍼층(120) 상에 형성된다. 시드층(130)은 합성 교환 반자성층(140)이 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 시드층(130)은 합성 교환 반자성층(140)의 제 1 및 제 2 자성층(141, 143)이 원하는 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 시드층(130)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 바람직하게, 시드층(130)은 백금(Pt)으로 형성할 수 있고, 1㎚∼3㎚의 두께로 형성할 수 있다.A seed layer (130) is formed on the first buffer layer (120). The seed layer 130 may be formed of a material that allows the synthetic exchangeable semiconductive layer 140 to undergo crystal growth. That is, the seed layer 130 allows the first and second magnetic layers 141 and 143 of the synthetic exchangeable semiconductive layer 140 to grow in a desired crystal orientation. For example, it may be formed of a metal that facilitates crystal growth in a (111) direction of a face centered cubic (FCC) or a (001) direction of a hexagonal close-packed structure have. The seed layer 130 may be formed of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt ), Or an alloy thereof. Preferably, the seed layer 130 may be formed of platinum (Pt), and may be formed to a thickness of 1 nm to 3 nm.

합성 교환 반자성층(140)은 시드층(130) 상에 형성된다. 합성 교환 반자성층(140)은 고정층(160)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(140)은 자성층(141) 및 비자성층(142)을 포함한다. 즉, 본 발명의 합성 교환 반자성층은 각각 하나의 자성층 및 비자성층을 포함한다. 이때, 자성층(141)은 FCC(111) 방향 또는 HCP(001) 방향의 결정을 가질 수 있다. 또한, 자성층(141)은 상측 방향(즉, 상부 전극(220) 방향) 또는 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 자성층(141)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 자성층(141)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 즉, 자성층(141)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있다. 예를 들어, 자성층(141)은 Co 및 Pt가 3회 반복 적층된 [Co/Pt]3으로 형성될 수 있다. 이때, Co는 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있고, Pt는 Co보다 얇거나 같은 두께, 예를 들어 0.2㎚∼0.4㎚의 두께로 형성될 수 있다. 비자성층(142)은 비자성 물질로 형성될 수 있는데, 예를 들어 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있는데, 바람직하게는 루테늄(Ru)으로 형성될 수 있다. 예를 들어, 비자성층(141)은 Co/Ru/Co의 구조로 형성될 수 있다. 이렇게 자성층(141)이 하나 형성되어 합성 교환 반자성층(140)을 형성함으로써 합성 교환 반자성층(140)의 두께를 줄일 수 있고, 그에 따라 전체적인 메모리 소자의 두께를 줄일 수 있다.A composite exchangeable semi-magnetic layer 140 is formed on the seed layer 130. The composite exchangeable semi-magnetic layer 140 serves to fix the magnetization of the pinned layer 160. The composite exchangeable semiconductive layer 140 includes a magnetic layer 141 and a nonmagnetic layer 142. That is, the composite exchangeable semi-magnetic layers of the present invention each comprise one magnetic layer and a non-magnetic layer. At this time, the magnetic layer 141 may have crystals in the FCC 111 direction or the HCP (001) direction. The magnetic layer 141 may be magnetized in an upward direction (i.e., in the direction of the upper electrode 220) or in a downward direction (i.e., in the direction of the substrate 100). The magnetic layer 141 may be formed by alternately stacking a magnetic metal and a non-magnetic metal. As the magnetic metal, a single metal selected from the group consisting of iron (Fe), cobalt (Co) and nickel (Ni), or an alloy thereof may be used. As the nonmagnetic metal, chromium (Cr), platinum A single metal selected from the group consisting of palladium (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) Can be used. For example, the magnetic layer 141 may be formed of [Co / Pd] n, [Co / Pt] n or [CoFe / Pt] n (where n is an integer of 1 or more). That is, the magnetic layer 141 may have a structure in which a magnetic metal and a non-magnetic metal are repeatedly laminated a plurality of times. For example, the magnetic layer 141 may be formed of [Co / Pt] 3 in which Co and Pt are repeatedly laminated three times. At this time, Co may be formed to a thickness of 0.3 nm to 0.5 nm, for example, and Pt may be formed to be thinner or equal to Co, for example, a thickness of 0.2 nm to 0.4 nm. The nonmagnetic layer 142 may be formed of a nonmagnetic material and may be formed of a material selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re) , And may be formed of ruthenium (Ru). For example, the nonmagnetic layer 141 may be formed of a Co / Ru / Co structure. In this way, a single magnetic layer 141 can be formed to form the composite exchangeable semi-magnetic layer 140, thereby reducing the thickness of the composite exchangeable semi-magnetic layer 140, thereby reducing the thickness of the entire memory device.

제 2 버퍼층(150)은 합성 교환 반자성층(140) 상에 형성된다. 즉, 제 2 버퍼층(150)은 비자성층(142) 상에 형성된다. 이러한 제 2 버퍼층(150)은 단일층 구조의 자성층으로 형성될 수 있다. 또한, 제 2 버퍼층(150)은 FCC(111) 방향 또는 HCP(001) 방향의 결정을 가질 수 있다. 따라서, 제 2 버퍼층(150)은 비자성층(142)을 매개로 합성 교환 반자성층(140)의 자성층(141)과 반강자성적으로 결합된다. 또한, 자성층(141)과 제 2 버퍼층(150)은 자화 방향이 반평행하게 배열되는데, 예를 들어 자성층(141)은 상측 방향(즉, 상부 전극(220) 방향)으로 자화되고, 제 2 버퍼층(150)은 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 이와 반대로, 자성층(141)은 하측 방향으로 자화되고, 제 2 버퍼층(150)은 상측 방향으로 자화될 수도 있다. 이러한 제 2 버퍼층(150)은 자성 금속과 비자성 금속이 한번 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 2 버퍼층(150)은 Co/Pd, Co/Pt 또는 CoFe/Pt로 형성될 수 있다. 즉, 제 2 버퍼층(150)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있다. 이때, Co는 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있고, Pt는 Co보다 얇거나 같은 두께, 예를 들어 0.2㎚∼0.4㎚의 두께로 형성될 수 있다. 여기서, 비자성층(142)를 중심으로 자성층(141)의 자화값과 제 2 버퍼층(150) 및 고정층(170)의 자화값의 합이 동일해야 한다.A second buffer layer 150 is formed on the composite exchange-bismuth layer 140. That is, the second buffer layer 150 is formed on the non-magnetic layer 142. The second buffer layer 150 may be formed of a magnetic layer having a single layer structure. Also, the second buffer layer 150 may have a crystal orientation in the FCC 111 direction or the HCP (001) direction. Thus, the second buffer layer 150 is antiferromagnetically coupled to the magnetic layer 141 of the synthetic exchangeable semiconductive layer 140 via the nonmagnetic layer 142. For example, the magnetic layer 141 is magnetized in the upward direction (that is, in the direction of the upper electrode 220), and the second buffer layer 150 is magnetized in the second buffer layer 150. In this case, The substrate 150 may be magnetized in the downward direction (i.e., in the direction of the substrate 100). Conversely, the magnetic layer 141 may be magnetized in the downward direction, and the second buffer layer 150 may be magnetized in the upward direction. The second buffer layer 150 may be formed of a stacked structure of a magnetic metal and a non-magnetic metal. As the magnetic metal, a single metal selected from the group consisting of iron (Fe), cobalt (Co) and nickel (Ni), or an alloy thereof may be used. As the nonmagnetic metal, chromium (Cr), platinum A single metal selected from the group consisting of palladium (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) Can be used. For example, the second buffer layer 150 may be formed of Co / Pd, Co / Pt, or CoFe / Pt. That is, the second buffer layer 150 may be formed by stacking a magnetic metal and a non-magnetic metal once, that is, a single stacked structure. At this time, Co may be formed to a thickness of 0.3 nm to 0.5 nm, for example, and Pt may be formed to be thinner or equal to Co, for example, a thickness of 0.2 nm to 0.4 nm. Here, the sum of the magnetization value of the magnetic layer 141 and the magnetization value of the second buffer layer 150 and the fixed layer 170 should be the same with respect to the non-magnetic layer 142.

분리층(160)은 제 2 버퍼층(150) 상부에 형성된다. 분리층(160)이 형성됨으로써 합성 교환 반자성층(140)과 고정층(170)의 자화는 서로 독립적으로 발생된다. 또한, 분리층(160)은 고정층(170), 터널 배리어(180) 및 자유층(190)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있는 물질로 형성된다. 이를 위해 분리층(160)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성될 수 있는데, 텅스텐(W)으로 형성될 수 있다. 이렇게 분리층(160)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 고정층(170), 터널 배리어(180) 및 자유층(190)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 분리층(160)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 분리층(160)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 분리층(160)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(180) 안으로의 이종 물질의 확산을 억제하고 더 나아가 고정층(170) 및 자유층(190)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 분리층(160)은 예를 들어 0.2㎚∼0.5㎚의 두께로 형성될 수 있다. 여기서, 합성 교환 반자성층(140)과 고정층(170)이 페로커플링(ferro coupling)되어야 고정층(170)의 자화 방향이 고정되지만, W를 이용한 분리층(160)이 0.5㎚를 초과하는 두께로 형성되면 분리층(160)의 두께 증가로 인하여 고정층(170)의 자화 방향이 고정되지 않고 자유층(190)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.The separation layer 160 is formed on the second buffer layer 150. The separation layer 160 is formed so that the magnetization of the composite exchangeable semiconductive layer 140 and the pinned layer 170 is generated independently of each other. The isolation layer 160 is also formed of a material that can enhance the crystallinity of the magnetic tunnel junction including the pinned layer 170, the tunnel barrier 180, and the free layer 190. For this purpose, the isolation layer 160 may be formed of a polycrystalline material, for example, a conductive material having a bcc structure, and may be formed of tungsten (W). The isolation layer 160 is formed of a polycrystalline material to improve the crystallinity of the magnetic tunnel junction including the pinned layer 170, the tunnel barrier 180, and the free layer 190 formed on the isolation layer 160. That is, when the polycrystalline separation layer 160 is formed, an amorphous magnetic tunnel junction formed on the polycrystalline separation layer 160 is grown along the crystal direction of the separation layer 160. Then, when heat treatment is performed for perpendicular magnetic anisotropy, The crystallinity can be improved as compared with the conventional method. Particularly, when W is used as the separation layer 160, it is crystallized after a high-temperature heat treatment at 400 ° C or higher, for example, 400 ° C to 500 ° C, thereby suppressing diffusion of dissimilar materials into the tunnel barrier 180, And the free layer 190 can be crystallized to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction. That is, when the crystallinity of the magnetic tunnel junction is improved, the magnetization becomes larger when the magnetic field is applied, and the current flowing through the magnetic tunnel junction becomes larger in the parallel state. Therefore, application of such a magnetic tunnel junction to a memory device can improve the operating speed and reliability of the device. On the other hand, the separation layer 160 may be formed to a thickness of 0.2 nm to 0.5 nm, for example. Here, the magnetization direction of the pinned layer 170 is fixed until the composite exchange magnetic layer 140 and the pinned layer 170 are ferro-coupled to each other. However, since the separation layer 160 using W has a thickness exceeding 0.5 nm The magnetization direction of the fixed layer 170 is not fixed and the same magnetization direction as that of the free layer 190 does not occur so that the same magnetization direction and other magnetization directions required in the MRAM device do not occur, .

고정층(170)은 분리층(160) 상에 형성되고, 강자성체 물질로 형성된다. 고정층(170)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(170)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(170)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다.The pinned layer 170 is formed on the isolation layer 160 and is formed of a ferromagnetic material. The pinned layer 170 is fixed in one direction in a magnetic field in a predetermined range, and may be formed of a ferromagnetic material. For example, the magnetization may be fixed in the direction from the top to the bottom. The pinning layer 170 may be formed of, for example, a full-Heusler semimetal alloy, an amorphous rare earth element alloy, a multi-layered structure in which a ferromagnetic metal and a nonmagnetic metal are alternately stacked A thin film, an alloy having an L10 type crystal structure, or a cobalt-based alloy. Examples of the alloys of the full-Hoesler semi-metal series include CoFeAl and CoFeAlSi, and amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo and GdTbCo. Co / Pt, Co / Ru, Co / Os, Co / Au, Ni / Cu, CoFeAl / Pd, and CoFeAl as the multilayered thin film in which the nonmagnetic metal and the magnetic metal are alternately stacked. / Pt, CoFeB / Pd, CoFeB / Pt, and the like. Examples of alloys having an L10 type crystal structure include Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50, and the like. Examples of the cobalt-based alloys include CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb and CoFeB. Among these materials, the CoFeB single layer can be formed thicker than the multi-layer structure of CoFeB and Co / Pt or Co / Pd, thereby increasing the magnetoresistance ratio. In addition, since CoFeB is easier to etch than metals such as Pt or Pd, the CoFeB single layer is easier to manufacture than a multilayer structure containing Pt or Pd. In addition, CoFeB can have horizontal magnetization as well as vertical magnetization by controlling the thickness. Thus, an embodiment of the present invention forms a pinned layer 170 using a CoFeB single layer, and the CoFeB is formed into amorphous and then textured into the BCC 100 by heat treatment.

터널 배리어(180)는 고정층(170) 상에 형성되어 고정층(170)과 자유층(190)을 분리한다. 터널 배리어(180)는 고정층(170)과 자유층(190) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(180)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al₂O₃), 실리콘 산화물(SiO₂), 탄탈륨산화물(Ta₂O₅), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(180)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 BCC(100)으로 텍스처링된다.The tunnel barrier 180 is formed on the pinned layer 170 to separate the pinned layer 170 and the free layer 190. The tunnel barrier 180 enables quantum mechanical tunneling between the pinned layer 170 and the free layer 190. The tunnel barrier 180 may be magnesium oxide (MgO), aluminum oxide (Al ₂ O _3), silicon oxide (SiO _2), tantalum oxide (Ta ₂ O _5), silicon nitride (SiNx) or aluminum nitride (AlNx), etc. As shown in FIG. In the embodiment of the present invention, polycrystalline magnesium oxide is used as the tunnel barrier 180. [ The magnesium oxide is then textured to the BCC 100 by heat treatment.

자유층(190)은 터널 배리어(180) 상에 형성된다. 이러한 자유층(180)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(190)은 고정층(170)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(190)과 고정층(170)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(190)의 자화 방향이 고정층(170)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(190)의 자화 방향이 고정층(170)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(190)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 한편, 자유층(190)은 제 1 자유층(191), 삽입층(192) 및 제 2 자유층(193)의 적층 구조로 형성될 수 있다. 즉, 자유층(190)은 삽입층(192)에 의해 상하 분리된 제 1 및 제 2 자유층(191, 193)의 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층(191, 193)은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층(191, 193)은 수직 자화를 각각 가질 수 있고, 제 1 자유층(191)이 수직 자화를 갖고 제 2 자유층(193)이 수평 자화를 가질 수 있다. 또한, 삽입층(192)은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층(191)이 수직으로 자화되고, 삽입층(192)이 자화되지 않으며, 제 2 자유층(193)이 수직 또는 수평으로 자화될 수 있다. 이때, 제 1 및 제 2 자유층(191, 193)은 각각 CoFeB로 형성되며, 제 1 자유층(191)이 제 2 자유층(193)보다 얇거나 같은 두께로 형성될 수 있다. 또한, 삽입층(192)은 제 1 및 제 2 자유층(193)보다 얇은 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자유층(191, 193)은 CoFeB를 이용하여 0.5㎚∼1.5㎚의 두께로 형성하고, 삽입층(192)은 bcc 구조의 물질, 예를 들어 W을 0.2㎚∼0.5㎚의 두께로 형성할 수 있다.A free layer 190 is formed on the tunnel barrier 180. This free layer 180 can be changed in one direction and in the opposite direction in which magnetization is not fixed in one direction. That is, the free layer 190 may have the same (i.e., parallel) magnetization direction as the pinned layer 170 and vice versa (i.e., antiparallel). The magnetic tunnel junction can be utilized as a memory element by mapping information of '0' or '1' to a resistance value that varies depending on the magnetization arrangement of the free layer 190 and the pinned layer 170. For example, when the magnetization direction of the free layer 190 is parallel to the fixed layer 170, the resistance value of the magnetic tunnel junction becomes small, and this case can be defined as data '0'. In addition, when the magnetization direction of the free layer 190 is antiparallel to the pinned layer 170, the resistance value of the magnetic tunnel junction increases, and this case can be defined as data '1'. The free layer 190 may be formed of, for example, a Full-Heusler semi-metal series alloy, an amorphous rare earth element alloy, a multilayer thin film in which a magnetic metal and a non-magnetic metal are alternately stacked or an L10 type crystal structure Or a ferromagnetic material, e.g. Meanwhile, the free layer 190 may be formed as a laminated structure of the first free layer 191, the insertion layer 192, and the second free layer 193. That is, the free layer 190 may be formed by the structure of the first and second free layers 191 and 193 which are vertically separated by the insertion layer 192. Here, the first and second free layers 191 and 193 may have magnetizations in the same direction and magnetizations in different directions. For example, the first and second free layers 191 and 193 may each have perpendicular magnetization, and the first free layer 191 may have vertical magnetization and the second free layer 193 may have horizontal magnetization have. Further, the insertion layer 192 can be formed of a material having a bcc structure without magnetization. That is, the first free layer 191 is vertically magnetized, the insertion layer 192 is not magnetized, and the second free layer 193 can be magnetized vertically or horizontally. At this time, the first and second free layers 191 and 193 may be formed of CoFeB, and the first free layer 191 may be thinner or the same thickness as the second free layer 193. In addition, the insertion layer 192 may be formed to be thinner than the first and second free layers 193. For example, the first and second free layers 191 and 193 are formed to a thickness of 0.5 nm to 1.5 nm by using CoFeB, and the insert layer 192 is formed of a material having a bcc structure, for example, To 0.5 nm in thickness.

제 3 버퍼층(200)은 자유층(190) 상에 형성된다. 이러한 제 3 버퍼층(200)은 마그네슘 산화물(MgO), 알루미늄 산화물(Al₂O₃), 실리콘 산화물(SiO₂), 탄탈륨산화물(Ta₂O₅) 등으로 형성될 수 있다. 즉, 제 3 버퍼층(200)은 산화물로 형성될 수 있다. 본 발명의 실시 예에서는 제 3 버퍼층(200)로 다결정의 마그네슘 산화물을 이용한다. 이러한 제 3 버퍼층(200)은 자유층(190)이 수직 자기 특성을 갖도록 하기 위해 형성된다. 즉, 제 3 버퍼층(200)의 산소가 자유층(190)으로 확산하여 자유층(190) 내의 물질과 결합함으로써 자유층(190)이 수직 자기 특성을 갖도록 한다. 한편, 제 3 버퍼층(200)은 예를 들어, 0.8㎚∼1.2㎚의 두께로 형성할 수 있다.A third buffer layer 200 is formed on the free layer 190. The third buffer layer 200 may be formed of magnesium oxide (MgO), aluminum oxide (Al ₂ O ₃ ), silicon oxide (SiO ₂ ), tantalum oxide (Ta ₂ O ₅ ), or the like. That is, the third buffer layer 200 may be formed of an oxide. In the embodiment of the present invention, the polycrystalline magnesium oxide is used as the third buffer layer 200. This third buffer layer 200 is formed so that the free layer 190 has perpendicular magnetic properties. That is, the oxygen in the third buffer layer 200 diffuses into the free layer 190 and bonds with the material in the free layer 190 so that the free layer 190 has perpendicular magnetic properties. On the other hand, the third buffer layer 200 can be formed to a thickness of 0.8 nm to 1.2 nm, for example.

캐핑층(210)은 제 3 버퍼층(200) 상에 형성된다. 이러한 캐핑층(210)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 캐핑층(210)은 텅스텐(W)으로 형성될 수 있다. 이렇게 캐핑층(210)이 다결정 물질로 형성됨으로써 그 하부의 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, bcc 구조의 분리층(160) 상에 비정질의 자기 터널 접합이 형성되면 비정질의 자기 터널 접합이 분리층(160)의 결정 방향을 따라 성장되고, 자기 터널 접합 상에 bcc 구조의 캐핑층(210)이 형성되어 이후 열처리를 하게 되면 자기 터널 접합의 결정성이 더욱 향상될 수 있다. 또한, 캐핑층(210)은 상부 전극(220)의 확산을 방지하는 역할을 한다. 이러한 캐핑층(210)은 예를 들어 1㎚∼6㎚의 두께로 형성될 수 있다. The capping layer 210 is formed on the third buffer layer 200. The capping layer 210 is formed of a polycrystalline material, for example, a conductive material having a bcc structure. For example, the capping layer 210 may be formed of tungsten (W). As the capping layer 210 is formed of a polycrystalline material, the crystallinity of the magnetic tunnel junction below the capping layer 210 can be improved. That is, when an amorphous magnetic tunnel junction is formed on the isolation layer 160 having the bcc structure, an amorphous magnetic tunnel junction is grown along the crystal direction of the isolation layer 160, and a bcc structure capping layer 210 are formed and then heat treatment is performed, the crystallinity of the magnetic tunnel junction can be further improved. In addition, the capping layer 210 serves to prevent diffusion of the upper electrode 220. The capping layer 210 may be formed to a thickness of 1 nm to 6 nm, for example.

상부 전극(220)은 캐핑층(210) 상에 형성된다. 이러한 상부 전극(220)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(220)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.The upper electrode 220 is formed on the capping layer 210. The upper electrode 220 may be formed of a conductive material, such as a metal, a metal oxide, a metal nitride, or the like. For example, the upper electrode 220 may be a single electrode selected from the group consisting of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) Metal, or an alloy thereof.

상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층(140)을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층(140)의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다. 또한, 합성 교환 반자성층(140)을 자성층(141)과 비자성층(142)의 구조로 형성함으로써 합성 교환 반자성층(140)의 두께를 줄여 전체 메모리 소자의 두께를 줄일 수 있다. 즉, 합성 교환 반자성층(140)이 종래에는 두개의 자성층 사이에 비자성층의 구조로 형성된 반면, 본 발명은 하나의 자성층과 하나의 비자성층으로 형성된다. 따라서, 후속 식각 공정 등에서 시간을 단축할 수 있으며, 식각 후 소자의 가로 및 세로 비율이 낮아져 안정적인 공정이 가능하게 된다. 또한, 희토류 물질 등 합성 교환 반자성층(140)을 형성하기 위해 재료의 사용량을 줄여 공정 단가를 줄일 수 있다.As described above, in the memory device according to the embodiments of the present invention, the lower electrode 110 is formed of a polycrystalline material, and a synthetic exchangeable semi-magnetic layer 140 is formed thereon, and then a magnetic tunnel junction is formed. Thus, since the fcc (111) structure of the composite exchange antiferromagnetic layer 140 is not diffused into the magnetic tunnel junction, it is possible to preserve the bcc (100) crystal of the magnetic tunnel junction and thus the magnetization direction of the magnetic tunnel junction rapidly changes So that the operating speed of the memory can be improved. Further, the thickness of the synthetic exchangeable semiconductive layer 140 can be reduced by reducing the thickness of the entire memory device by forming the synthetic exchange semiconductive layer 140 with the structure of the magnetic layer 141 and the nonmagnetic layer 142. [ That is, while the composite exchangeable semi-magnetic layer 140 is conventionally formed of a nonmagnetic layer structure between two magnetic layers, the present invention is formed of one magnetic layer and one nonmagnetic layer. Therefore, the time can be shortened in a subsequent etching process or the like, and the width and height ratio of the device after etching can be lowered, thereby enabling a stable process. Also, the amount of material used can be reduced to reduce the process cost in order to form the synthesis-exchange semiconductive layer 140 such as a rare earth material.

도 2는 분리층 두께에 따른 비교 예 및 본 발명의 실시 예의 자기 저항(Magnetic Resistance; MR)비를 도시한 도면이다. 즉, 기판으로부터 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 이중 구조의 자유층을 구비하는 자기 터널 접합, 캐핑층 및 상부 전극을 적층 형성하고, 비교 예는 합성 교환 반자성층을 제 1 자성층, 비자성층 및 제 2 자성층의 구조로 형성하였으며, 실시 예는 합성 교환 반자성층이 자성층 및 비자성층의 구조로 형성하였다. 또한, 비교 예는 제 1 자성층을 [Co/Pt]6으로 형성하고 제 2 자성층을 [Co/Pt]3으로 형성하였으며, 실시 예는 자성층을 [Co/Pt]3으로 형성하였다. 또한, 실시 예는 합성 교환 반자성층과 분리층 사이에 Co/Pt로 버퍼층을 형성하였다. 그리고, 분리층은 W를 이용하여 형성하였으며, 0.1㎚ 내지 0.5㎚로 두께를 변화시켰다. 도 2에 도시된 바와 같이 비교 예(A)는 분리층이 0.2㎚ 내지 0.3㎚의 두께에서 자기 저항비가 160% 정도로 최대로 나타난다. 그런데, 실시 예는(B) 분리층이 0.2㎚ 내지 0.3㎚의 두께에서 자기 저항비가 179% 정도로 최대로 나타난다. 따라서, 본 발명의 실시 예는 비교 예에 비해 자기 저항비가 20% 정도 높은 것을 알 수 있다. 이는 합성 교환 반자성층의 두께가 줄어듦에 따라 자기 터널 접합으로 확산되는 금속의 양도 줄어들기 때문이다.FIG. 2 is a view showing a comparative example according to the thickness of the separation layer and a magnetic resistance (MR) ratio of the embodiment of the present invention. That is, a magnetic tunnel junction including a lower electrode, a seed layer, a synthetic exchange ferromagnetic layer, a separation layer, a free layer of a dual structure, a capping layer and an upper electrode are laminated from a substrate, Magnetic layer, a nonmagnetic layer, and a second magnetic layer, and the examples were formed by the structure of the magnetic exchange layer and the nonmagnetic layer in the synthetic exchangeable semiconductive layer. In the comparative example, the first magnetic layer was formed of [Co / Pt] 6 and the second magnetic layer was formed of [Co / Pt] 3. In this example, the magnetic layer was formed of [Co / Pt] 3. In addition, the embodiment formed a buffer layer of Co / Pt between the synthetic exchangeable semiconductive layer and the separation layer. The separation layer was formed using W, and the thickness was varied from 0.1 nm to 0.5 nm. As shown in Fig. 2, in the comparative example (A), the magnetoresistance ratio of the separation layer is 0.2% to 0.3 nm, which is the maximum at about 160%. Incidentally, in the embodiment, the magnetoresistive ratio of the (B) separating layer is 0.2 nm to 0.3 nm and the maximum is shown by about 179%. Therefore, it can be seen that the embodiment of the present invention has a magnetoresistance ratio as high as about 20% as compared with the comparative example. This is because the amount of metal diffused into the magnetic tunnel junction decreases as the thickness of the composite exchange-bismuth layer decreases.

도 3은 합성 교환 반자성층의 위치와 분리층의 두께에 따른 터널 자기 저항비를 나타낸 도면이다. 즉, 각각 하나의 자성층 및 비자성층을 구비하는 합성 교환 반자성층이 터널 자기 접합의 상측에 위치하는 경우(실시 예 1)와 터널 자기 접합의 하측에 위치하는 경우(실시 예 2)의 자기 저항비를 나타내었다. 실시 예 1은 기판 상에 하부 전극, 시드층, 이중 자유층을 구비하는 터널 자기 접합, 분리층, 본 발명에 따른 합성 교환 반자성층, 캐핑층 및 상부 전극을 적층 형성하였고, 실시 예 2는 기판 상에 하부 전극, 시드층, 본 발명에 따른 합성 교환 반자성층, 분리층, 이중 자유층을 구비하는 터널 자기 접합, 캐핑층 및 상부 전극을 적층 형성하였다. 도 3에 도시된 바와 같이 실시 예 1(C)의 경우 분리층이 0.55㎚의 두께에서 자기 저항비가 158% 정도로 최대로 나타난다. 그런데, 실시 예 2(D)는 분리층이 0.2㎚ 내지 0.3㎚의 두께에서 자기 저항비가 179% 정도로 최대로 나타난다. 따라서, 본 발명의 실시 예 2는 비교 예 2에 비해 자기 저항비가 20% 정도 높은 것을 알 수 있다. 이는 합성 교환 반자성층이 자기 터널 접합의 상측에 형성될 경우 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지만, 합성 교환 반자성층이 자기 터널 접합 하측에 형성될 경우 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지 않기 때문이다.FIG. 3 is a diagram showing the tunnel magnetoresistance ratio according to the position of the composite exchangeable semi-magnetic layer and the thickness of the separation layer. FIG. That is, the magnetoresistive ratio in the case where the composite exchangeable semi-magnetic layer having one magnetic layer and the non-magnetic layer are located on the upper side of the tunnel magnetic junction (Example 1) and the case where the composite exchange magnetic domain is located on the lower side of the tunnel magnetic junction Respectively. Example 1 is a lamination of a tunneling magnetic junction having a lower electrode, a seed layer, a double free layer, a separation layer, a composite exchangeable semiconductive layer according to the present invention, a capping layer and an upper electrode on a substrate, A tunneling magnetic junction having a lower electrode, a seed layer, a composite exchangeable semiconductive layer according to the present invention, a separation layer, a double free layer, a capping layer, and an upper electrode were laminated on the substrate. As shown in FIG. 3, in the case of Example 1 (C), the magnetoresistance ratio of the isolation layer at 0.55 nm is the maximum at about 158%. Incidentally, in Example 2 (D), the magnetoresistance ratio of the separation layer at the thickness of 0.2 nm to 0.3 nm is the maximum at about 179%. Therefore, it can be seen that the magneto-resistance ratio of Example 2 of the present invention is higher than that of Comparative Example 2 by about 20%. This is because the material of the synthetic exchange ferromagnetic layer diffuses into the magnetic tunnel junction when the synthetic exchange ferromagnetic layer is formed on the upper side of the magnetic tunnel junction, but when the synthetic exchange ferromagnetic layer is formed below the magnetic tunnel junction, Because it does not diffuse into the tunnel junction.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 기판 110 : 하부 전극
120 : 제 1 버퍼층 130 : 시드층
140 : 합성 교환 반자성층 150 : 제 2 버퍼층
160 : 분리층 170 : 고정층
180 : 터널 배리어 190 : 자유층
200 : 제 3 버퍼층 210 : 캐핑층
220 : 상부 전극100: substrate 110: lower electrode
120: first buffer layer 130: seed layer
140: synthetic exchange ferromagnetic layer 150: second buffer layer
160: separation layer 170: fixed layer
180: tunnel barrier 190: free layer
200: third buffer layer 210: capping layer
220: upper electrode

Claims

A seed layer, a synthetic exchange ferromagnetic layer, a separation layer, a magnetic tunnel junction and a capping layer are laminated between two electrodes,
Wherein the composite exchangeable semi-magnetic layer has one magnetic layer and one non-magnetic layer,
Wherein the one magnetic layer is formed of a structure in which a magnetic metal and a non-magnetic metal are repeatedly laminated a plurality of times.

2. The memory element of claim 1, wherein a magnetic tunnel junction is formed on the synthetic exchange ferromagnetic layer.

3. The memory element of claim 2, further comprising a buffer layer disposed between the composite exchangeable semiconductive layer and the isolation layer.

4. The memory element of claim 3, wherein the buffer layer is formed of a magnetic material with a single layer, and is thinner than the magnetic layer of the synthetic exchange ferromagnetic layer.

4. The memory element of claim 3, further comprising an oxide layer formed between the magnetic tunnel junction and the capping layer.

The magnetic tunnel junction of claim 1, wherein the magnetic tunnel junction comprises a pinned layer, a tunnel barrier and a free layer,
Wherein the free layer comprises first and second free layers and an interposed layer formed therebetween.

7. The memory device of claim 6, wherein the first and second free layers are formed of a material containing CoFeB, and the first free layer is thinner or the same thickness as the second free layer.

The memory element of claim 1, wherein the isolation layer is formed of a material having a bcc structure.

The memory element according to claim 8, wherein the isolation layer is formed to a thickness of 0.1 nm to 0.5 nm.