KR101992959B1 - Method and apparatus for estimating binary bit key for information reconciliation of continuous variable quantum key distribution - Google Patents
Method and apparatus for estimating binary bit key for information reconciliation of continuous variable quantum key distribution Download PDFInfo
- Publication number
- KR101992959B1 KR101992959B1 KR1020170080716A KR20170080716A KR101992959B1 KR 101992959 B1 KR101992959 B1 KR 101992959B1 KR 1020170080716 A KR1020170080716 A KR 1020170080716A KR 20170080716 A KR20170080716 A KR 20170080716A KR 101992959 B1 KR101992959 B1 KR 101992959B1
- Authority
- KR
- South Korea
- Prior art keywords
- binary bit
- bit key
- key
- error
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000005540 biological transmission Effects 0.000 claims abstract description 50
- 239000011159 matrix material Substances 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 claims description 29
- 238000004891 communication Methods 0.000 description 15
- 208000011580 syndromic disease Diseases 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
- H04L9/0852—Quantum cryptography
- H04L9/0858—Details about key distillation or coding, e.g. reconciliation, error correction, privacy amplification, polarisation coding or phase coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
- H04L1/0016—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy involving special memory structures, e.g. look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/246—Testing correct operation by using the properties of transmission codes two-level transmission codes, e.g. binary
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
정보 수신부가, 송신단측 이진 비트키에 기초하여 생성된 송신 신호를 송신단으로부터 수신하는 단계, 오류 산출부가, 송신 신호, 미리 저장된 수신단측 이진 비트키 및 기설정된 패리티 체크 행렬(Parity Check Matrix) 중 적어도 하나에 기초하여 송신단측 이진 비트키와 수신단측 이진 비트키 상호 간의 차이를 나타내는 이진 비트 오류를 산출하는 단계 및 이진 비트키 추정부가, 수신단측 이진 비트키 및 이진 비트 오류에 기초하여 송신단측 이진 비트키를 추정하는 단계를 포함하는, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법 및 이를 위한 장치에 관한 것이다.The information receiving unit receives the transmission signal generated based on the transmission side binary bit key from the transmitting end, the error calculating unit generates at least one of the transmission signal, the pre-stored reception side binary bit key, and the predetermined parity check matrix Calculating a binary bit error indicating a difference between a transmitting-side binary bit key and a receiving-side binary bit key based on the received binary bit key and the receiving-side binary bit error; To a binary bit key estimation method for information coordination of continuous variable quantum key distribution and an apparatus therefor.
Description
본 발명은 연속 변수 양자 키 분배(Continuous Variable Quantum Key Distribution)의 후처리 과정인 정보 조정(Information Reconciliation)을 위한 이진 비트키 추정 방법 및 장치에 관한 것이다.The present invention relates to a binary bit key estimation method and apparatus for information reconciliation, which is a post-processing process of a continuous variable quantum key distribution.
양자 통신은 양자들이 가지고 있는 중첩성을 이용한 통신 방법으로, 기존의 통신 방법이 주로 전자기파를 이용하여 파장 또는 진폭의 차이를 이용하여 정보를 송수신하는 방법인데 비하여, 양자 통신은 양자, 빛의 편광, 간섭 현상 등을 이용하여 정보를 송수신하는 통신 방법을 의미한다.The quantum communication is a communication method using the overlapping property of the two, and the existing communication method is a method of transmitting and receiving information by using difference of wavelength or amplitude mainly by using electromagnetic wave. On the other hand, quantum communication is a method of quantum communication, And a communication method of transmitting and receiving information by using a phenomenon or the like.
이러한 양자 통신을 위하여, 송신단(Alice) 및 수신단(Bob)은 양자 채널을 통해 상호 간에 암호키를 분배하게 되며, 분배된 암호키 중 송신단(Alice)에게 분배된 암호키를 송신단측 양자키라 할 수 있으며, 수신단(Bob)에게 분배된 암호키를 수신단측 양자키라 할 수 있고, 이러한 과정을 양자키 분배(Quantum Key Distribution, QKD)라 한다.For this kind of quantum communication, the transmitting end (Alice) and the receiving end (Bob) distribute a cryptographic key to each other via a quantum channel, and a cryptographic key distributed to a transmitting end (Alice) The cryptographic key distributed to the receiving node Bob may be referred to as a receiving node side quantum key, and this process is referred to as quantum key distribution (QKD).
이때, 송신단측 양자키 및 수신단측 양자키 모두가 연속 변수로 이루어진 경우 상술한 과정은 연속 변수 양자키 분배(Continuous Variable Quantum Key Distribution, CV-QKD)라 한다.In this case, if both the transmitting-side quantum key and the receiving-end-side quantum key are continuous variables, the above process is called a continuous variable quantum key distribution (CV-QKD).
여기서, 연속 변수 양자키 분배(Continuous Variable Quantum Key Distribution, CV-QKD)에서 송신단 및 수신단 각각은 자신의 양자키를 서로 동일한 규칙으로 양자화(Quantization)하여 이진 비트키를 생성하며, 이때 송신단이 보유한 이진 비트키를 송신단측 이진 비트키라하고, 수신단이 보유한 이진 비트키를 수신단측 이진 비트키라 할 수 있다.Here, in the Continuous Variable Quantum Key Distribution (CV-QKD), each of the transmitting end and the receiving end generates a binary bit key by quantizing its own quantum key to the same rule, The bit key may be referred to as a transmitting end side binary bit key, and the binary bit key held by the receiving end may be referred to as a receiving end side binary bit key.
이때, 양자 채널(Quantum Channel)의 특성 및 이진 비트키 생성의 랜덤성 때문에 송신단측 이진 비트키와 수신단측 이진 비트키는 서로 달라지게 되며, 그 결과 송신단측 이진 비트키와 수신단측 이진 비트키를 서로 동일하게 하는 과정이 필요하며 이를 정보 조정(Information Reconciliation) 과정이라 한다.At this time, due to the characteristics of the quantum channel and the randomness of the generation of the binary bit key, the transmission side binary bit key and the reception side binary bit key are different from each other. As a result, the transmission side binary bit key and the reception side binary bit key The same process is required, which is called the Information Reconciliation process.
이러한, 연속 변수 양자키 분배(CV-QKD)의 후처리 과정인 정보 조정(Information Reconciliation)을 위하여 종래에는 슬라이스드 리컨실리에이션(Sliced Reconciliation) 방법이 활용되었다.In the past, a sliced reconciliation method has been utilized for information reconciliation, which is a post-process of continuous variable quantum key distribution (CV-QKD).
슬라이스드 리컨실리에이션(Sliced Reconciliation) 방법은 송신단측 이진 비트키와 수신단측 이진 비트키 각각을 병렬로 나열한 후, 이 중 도청자가 이미 알고 있을 확률이 높은 이진 비트키의 비트들을 인코딩하여 고전 채널을 통해 공유함으로써 전체를 정정하고, 이러한 과정에서 도청자가 알아냈을 가능성이 높은 비트들을 버리고 남은 키를 공유하는 과정으로 진행된다.The Sliced Reconciliation method is a method in which a transmission side binary bit key and a reception side side binary bit key are arranged in parallel and then the bits of a binary bit key that the eavesdropper is likely to know are encoded, , And in this process, the eavesdropper discards bits that are likely to be found and shares the remaining key.
그러나, 이러한 슬라이스드 리컨실리에이션(Sliced Reconciliation) 방법은 복잡도가 매우 높으며, 플로팅(Floating) 값을 저장해야 하기 때문에 메모리의 필요량이 많은 문제가 있다.However, such a sliced reconciliation method has a very high complexity and requires a large amount of memory because it needs to store a floating value.
본 발명의 목적은, 상기 문제점을 해결하기 위한 것으로, 송신단측 이진 비트키에 기초하여 생성된 송신 신호를 송신단으로부터 수신하고, 송신 신호, 미리 저장된 수신단측 이진 비트키 및 기설정된 패리티 체크 행렬(Parity Check Matrix) 중 적어도 하나에 기초하여 송신단측 이진 비트키와 수신단측 이진 비트키 상호 간의 차이를 나타내는 이진 비트 오류를 산출한 뒤, 수신단측 이진 비트키 및 이진 비트 오류에 기초하여 송신단측 이진 비트키를 추정하기 위함이다.An object of the present invention is to solve the above problems, and it is an object of the present invention to provide a method and apparatus for receiving a transmission signal generated based on a transmitting-end binary bit key from a transmitting terminal, And a transmitting side binary bit key based on the receiving side side binary bit key and the binary bit error based on at least one of the transmission side binary bit key and the reception side binary bit key, .
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제(들)로 제한되지 않으며, 언급되지 않은 또 다른 과제(들)은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problem (s), and another problem (s) not mentioned can be clearly understood by those skilled in the art from the following description.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법은 정보 수신부가, 송신단측 이진 비트키에 기초하여 생성된 송신 신호를 송신단으로부터 수신하는 단계, 오류 산출부가, 송신 신호, 미리 저장된 수신단측 이진 비트키 및 기설정된 패리티 체크 행렬(Parity Check Matrix) 중 적어도 하나에 기초하여 송신단측 이진 비트키와 수신단측 이진 비트키 상호 간의 차이를 나타내는 이진 비트 오류를 산출하는 단계 및 이진 비트키 추정부가, 수신단측 이진 비트키 및 이진 비트 오류에 기초하여 송신단측 이진 비트키를 추정하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of estimating a binary bit key for information adjustment of a continuous variable quantum key distribution, the method comprising: receiving a transmission signal generated based on a transmission side binary bit key, , The error calculation unit (12), the error calculation unit, and the reception side binary bit key, based on at least one of a transmission signal, a pre-stored reception side binary bit key and a predetermined parity check matrix Calculating a binary bit error and estimating the transmission side binary bit key based on the binary bit key estimator, the receiving side binary bit key and the binary bit error.
예컨대, 송신 신호는, 송신단측 이진 비트키 및 미리 선택된 임의의 부호어(Codeword)를 XOR 연산하여 생성된 신호이다.For example, the transmission signal is a signal generated by performing an XOR operation on a transmitter-side binary bit key and a pre-selected codeword.
일 실시예에 따라, 이진 비트 오류를 산출하는 단계는, 송신 신호 및 미리 저장된 수신단측 이진 비트키를 XOR 연산하여 제1 연산값을 생성하는 단계, 기설정된 패리티 체크 행렬에 제1 연산값을 행렬곱 연산하여 제2 연산값을 생성하는 단계 및 미리 저장된 룩업 테이블(Lookup Table)에 기초하여 제2 연산값에 대응되는 이진 비트 오류를 결정하는 단계를 포함한다.According to one embodiment, the step of calculating a binary bit error includes the steps of XORing a transmission signal and a pre-stored receiving-side binary bit key to generate a first calculation value, and adding a first calculation value to a predetermined parity- And generating a second calculated value, and determining a binary bit error corresponding to the second calculated value based on a pre-stored lookup table.
예컨대, 송신단측 이진 비트키를 추정하는 단계는, 수신단측 이진 비트키 및 이진 비트 오류를 XOR 연산하여 송신단측 이진 비트키를 추정하는 단계를 포함한다.For example, the step of estimating the transmission-side binary bit key includes a step of XORing the reception-side binary bit key and the binary bit error to estimate the transmission-side binary bit key.
상기한 목적을 달성하기 위하여, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치는 송신단측 이진 비트키에 기초하여 생성된 송신 신호를 송신단으로부터 수신하는 정보 수신부, 송신 신호, 미리 저장된 수신단측 이진 비트키 및 기설정된 패리티 체크 행렬(Parity Check Matrix) 중 적어도 하나에 기초하여 송신단측 이진 비트키와 수신단측 이진 비트키 상호 간의 차이를 나타내는 이진 비트 오류를 산출하는 오류 산출부 및 수신단측 이진 비트키 및 이진 비트 오류에 기초하여 송신단측 이진 비트키를 추정하는 이진 비트키 추정부를 포함한다.In order to achieve the above object, an apparatus for estimating a binary bit key for information adjustment of a continuous variable quantum key distribution according to an exemplary embodiment of the present invention includes an information receiver for receiving a transmission signal generated based on a transmitter- A binary bit error indicating a difference between the transmitting-side binary bit key and the receiving-end binary bit key based on at least one of a transmitting signal, a pre-stored receiving-side binary bit key, and a predetermined parity check matrix And a binary bit key estimator for estimating a transmitter-side binary bit key based on the error calculator and the receiver-side binary bit key and the binary bit error.
예컨대, 송신 신호는, 송신단측 이진 비트키 및 미리 선택된 임의의 부호어(Codeword)를 XOR 연산하여 생성된 신호이다.For example, the transmission signal is a signal generated by performing an XOR operation on a transmitter-side binary bit key and a pre-selected codeword.
예컨대, 오류 산출부는, 송신 신호 및 미리 저장된 수신단측 이진 비트키를 XOR 연산하여 제1 연산값을 생성하고, 기설정된 패리티 체크 행렬에 제1 연산값을 행렬곱 연산하여 제2 연산값을 생성하고, 미리 저장된 룩업 테이블(Lookup Table)에 기초하여 제2 연산값에 대응되는 이진 비트 오류를 결정한다.For example, the error calculation unit may generate a first calculation value by XORing a transmission signal and a pre-stored reception-side binary bit key, and perform a matrix multiplication of the first calculation value with a predetermined parity check matrix to generate a second calculation value , And determines a binary bit error corresponding to the second calculated value based on a lookup table stored in advance.
일 실시예에 따라, 이진 비트키 추정부는, 수신단측 이진 비트키 및 이진 비트 오류를 XOR 연산하여 송신단측 이진 비트키를 추정한다.According to one embodiment, the binary bit key estimator XORs the receiving end side binary bit key and the binary bit error to estimate the transmitting side binary bit key.
본 발명의 일 실시예에 따르면, 송신단측 이진 비트키에 기초하여 생성된 송신 신호를 송신단으로부터 수신하고, 송신 신호, 미리 저장된 수신단측 이진 비트키 및 기설정된 패리티 체크 행렬(Parity Check Matrix) 중 적어도 하나에 기초하여 송신단측 이진 비트키와 수신단측 이진 비트키 상호 간의 차이를 나타내는 이진 비트 오류를 산출한 뒤, 수신단측 이진 비트키 및 이진 비트 오류에 기초하여 송신단측 이진 비트키를 추정함으로써, 정보 조정(Information Reconciliation) 과정을 통한 오류 정정을 간소화할 수 있는 효과가 있다.According to an embodiment of the present invention, a transmission signal generated based on a transmitting-end binary bit key is received from a transmitting end and at least one of a transmission signal, a pre-stored receiving-end-side binary bit key and a preset parity check matrix A binary bit error indicating a difference between the transmitting-side binary bit key and the receiving-side binary bit key is calculated based on the received binary bit key and the receiving-side binary bit key, It is possible to simplify the error correction through the information reconciliation process.
도 1은 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치가 적용되는 송신단(Alice) 및 수신단(Bob)의 관계를 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치를 설명하기 위한 구성도이다.
도 3은 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법에서 이진 비트 오류를 산출하는 단계를 설명하기 위한 순서도이다.
도 5는 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법 및 장치를 설명하기 위한 도면이다.FIG. 1 is a view for explaining a relation between a transmitter (Alice) and a receiver (Bob) to which a binary bit key estimating apparatus for information adjustment of a continuous variable quantum key distribution is applied, according to an embodiment of the present invention.
2 is a block diagram illustrating a binary bit key estimating apparatus for information adjustment of a continuous variable quantum key distribution according to an embodiment of the present invention.
3 is a flowchart illustrating a method of estimating a binary bit key for information adjustment of a continuous variable quantum key distribution according to an embodiment of the present invention.
4 is a flowchart for explaining a step of calculating a binary bit error in a binary bit key estimation method for information adjustment of a continuous variable quantum key distribution, according to an embodiment of the present invention.
5 is a view for explaining a method and apparatus for binary bit key estimation for information adjustment of continuous variable quantum key distribution according to an embodiment of the present invention.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. . In the drawings, the same reference numerals are used to designate the same or similar components throughout the drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
이하, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법 및 장치를 첨부된 도면을 참조하여 상세하게 설명하면 아래와 같다.Hereinafter, a binary bit key estimation method and apparatus for information adjustment of a continuous variable quantum key distribution according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
우선 도 1 및 도 5를 동시에 참조하여, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)가 적용되는 수신단(20, Bob) 및 송신단(10, Alice)의 관계를 설명한다.First, a
도 1은 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치가 적용되는 송신단(Alice) 및 수신단(Bob)의 관계를 설명하기 위한 도면이다.FIG. 1 is a view for explaining a relation between a transmitter (Alice) and a receiver (Bob) to which a binary bit key estimating apparatus for information adjustment of a continuous variable quantum key distribution is applied, according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법 및 장치를 설명하기 위한 도면이다.5 is a view for explaining a method and apparatus for binary bit key estimation for information adjustment of continuous variable quantum key distribution according to an embodiment of the present invention.
도 1에 도시된 바와 같이, 연속 변수 양자키 분배(CV-QKD)에서는 정보를 송신하는 송신단(10, Alice) 및 정보를 수신하는 수신단(20, Bob)이 포함되며, 이들 송신단(10, Alice) 및 수신단(20, Bob)는 연속 변수 양자키 분배(CV-QKD)를 통해 양자 통신을 위해 서로 공유하는 암호키를 분배하게 된다.1, a continuous variable quantum key distribution (CV-QKD) includes a
이때, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)는 도 1에 도시된 송신단(10, Alice) 또는 수신단(20, Bob) 중 어느 하나에 포함되어, 상대방의 이진 비트키를 추정한다.The apparatus for estimating a binary bit key for information adjustment of a continuous variable quantum key distribution according to an embodiment of the present invention may be implemented by any one of the transmitter 10 (Alice) or the receiver 20 (Bob) And estimates the binary bit key of the other party.
즉, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)가 송신단(10, Alice)에 포함된 경우, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)는 수신단(20, Bob)이 보유한 이진 비트키인 수신단측 이진 비트키를 추정할 수 있다.That is, when the binary bit key estimating
반대로, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)가 수신단(20, Bob)에 포함된 경우, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)는 송신단(10, Alice)이 보유한 이진 비트키인 송신단측 이진 비트키를 추정할 수 있다.In contrast, when the binary bit key estimating
이를 통해, 송신단(10, Alice) 및 수신단(20, Bob)은 서로 동일한 암호키인 이진 비트키를 공유할 수 있게 되며, 서로 공유된 이진 비트키를 통해 양자 통신을 수행할 수 있게 된다.Accordingly, the
계속, 도 5를 참조하여, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법 및 장치가 적용되기 이전 단계인 연속 변수 양자키 분배(CV-QKD)와 이진 비트키 생성 방법을 간략하게 설명한다.Continuing with FIG. 5, a continuous variable quantum key distribution (CV-QKD) and a binary key key distribution method, which is a step before a binary bit key estimation method and apparatus for information adjustment of a continuous variable quantum key distribution according to an embodiment of the present invention, The bit key generation method will be briefly described.
도 5에 도시된 바와 같이, 송신단(10, Alice) 및 수신단(20, Bob)은 이미 공지된 연속 변수 양자키 분배 프로토콜을 통하여 연속된 변수로 구성되어 있는 초기 양자키(Raw Key, X)를 공유한다.5, the
이때, 연속 변수 양자키 분배 프로토콜은 양자 채널(Quantum Channel)을 통해 수행되며 양자 채널을 통해 초기 양자키(X)를 분배하는 과정에서 연속 변수 오류(Quantum Error, E)가 발생하게 되어, 연속 변수 양자키 분배(CV-QKD)가 수행되면 송신단(10, Alice)이 보유한 초기 양자키인 송신단측 초기 양자키(X)와 수신단(20, Bob)이 보유한 초기 양자키인 수신단측 초기 양자키(X')는 서로 차이가 발생하게 된다.At this time, the continuous variable quantum key distribution protocol is performed through a quantum channel. In the process of distributing the initial quantum key X through the quantum channel, a continuous variable error (Quantum Error, E) occurs, When the quantum key distribution (CV-QKD) is performed, the transmitting end side initial quantum key X, which is the initial quantum key held by the transmitting
한편, 송신단측 초기 양자키(X) 및 수신단측 초기 양자키(X') 각각은 연속된 변수로 구성되어 있기 때문에 양자 통신을 위한 암호키로 활용되기는 어려우며, 송신단(10, Alice) 및 수신단(20, Bob) 각각은 자신의 초기 양자키(X, X')를 서로 동일한 규칙으로 양자화하여, 양자 통신을 위한 암호키로 활용될 수 있는 형태인 이진 비트키를 생성한다.Since the transmitting end side initial quantum key X and the receiving end side initial quantum key X 'are each constituted by a continuous variable, it is difficult to be utilized as an encryption key for quantum communication, and the transmitting
이때, 송신단(10, Alice) 및 수신단(20, Bob)이 이진 비트키를 생성하기 위해 활용하는 방법의 일 실시예로는 경판정(Hard Decision) 방법이 있다.At this time, there is a hard decision method as an embodiment of a method in which the transmitting terminal (10, Alice) and the receiving terminal (20, Bob) utilize to generate the binary bit key.
이때, 송신단(10, Alice)이 보유하는 이진 비트키는 송신단측 이진 비트키(XA)로 정의하고, 수신단(20, Bob)이 보유하는 이진 비트키는 수신단측 이진 비트키(XB)로 정의한다.The binary bit key held by the
여기서, 양자 통신을 위해서는 송신단(10, Alice) 및 수신단(20, Bob) 각각이 보유하는 이진 비트키는 서로 동일해야 하나, 연속 변수 양자키 분배(CV-QKD)와 이진 비트키 생성 방법만을 거치는 경우, 양자 채널의 특성 및 이진키 판정의 랜덤성으로 인해 송신단측 이진 비트키(xA)와 수신단측 이진 비트키(xB)는 서로 차이가 발생하게 된다.Here, for the quantum communication, the binary bit keys held by the
이때, 송신단측 이진 비트키(xA)와 수신단측 이진 비트키(xB)의 관계를 수학식으로 표현하면 아래 수학식 1과 같다.In this case, the relationship between the transmitting-side binary bit key (x A ) and the receiving-side binary bit key (x B ) can be expressed by the following equation (1).
[수학식 1][Equation 1]
이때, xB는 수신단측 이진 비트키, xA는 송신단측 이진 비트키, e'은 이진 비트 오류를 의미한다.In this case, x B denotes a receiving side binary bit key, x A denotes a transmitting side binary bit key, and e 'denotes a binary bit error.
이러한, 송신단측 이진 비트키(xA)와 수신단측 이진 비트키(xB)를 서로 동일하게 정정하는 과정을 정보 조정(Information Reconciliation)이라 하며, 종래의 대표적인 정보 조정 방법은 슬라이스드 리컨실리에이션 방법이 있다.The process of correcting the transmission side binary bit key (x A ) and the reception side binary bit key (x B ) to each other is referred to as information reconciliation, and a typical conventional information adjustment method is a slice deconvolution There is a way.
예를 들어, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법 및 장치는 정보 조정(Information Reconciliation) 과정에서 송신단측 이진 비트키(XA)와 수신단측 이진 비트키(XB)를 서로 동일하게 조정하기 위한 방법 및 장치를 의미할 수 있다.For example, a binary bit key estimation method and apparatus for information coordination of continuous variable quantum key distribution according to an embodiment of the present invention includes a transmitter side binary bit key (X A ) and a receiver side binary key May mean a method and apparatus for adjusting the bit key X B to be equal to each other.
이때, 연속 변수 양자키 분배(CV-QKD)와 이진 비트키 생성 방법에 대한 보다 구체적인 설명은 종래에 공지된 바와 같으므로 더 이상의 구체적인 설명은 생략하도록 한다.At this time, a more detailed description of the continuous variable quantum key distribution (CV-QKD) and the method of generating a binary bit key is well known in the art, and thus a detailed description thereof will be omitted.
이제 도 2를 참조하여, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)를 설명한다.Referring now to FIG. 2, a binary bit
도 2는 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치를 설명하기 위한 구성도이다.2 is a block diagram illustrating a binary bit key estimating apparatus for information adjustment of a continuous variable quantum key distribution according to an embodiment of the present invention.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)는 정보 수신부(210), 오류 산출부(220) 및 이진 비트키 추정부(230)를 포함한다.2, a binary bit key estimating
정보 수신부(210)는 송신단측 이진 비트키(xA)에 기초하여 생성된 송신 신호(S)를 송신단(10, Alice)으로부터 수신한다.The
이때, 송신단측 이진 비트키(xA)는 상술한 바와 같이, 송신단측 초기 양자키(X)를 양자화하여 생성된 암호키를 의미할 수 있다.At this time, the transmitter-side binary bit key (x A ) may mean a cryptographic key generated by quantizing the transmitter initial-quantum key X as described above.
이때, 송신 신호(S)는 정보 조정을 위하여 송신단(10, Alice)이 생성하여 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)가 포함된 수신단(20, Bob)에 전송하는 신호를 의미할 수 있다.At this time, the transmission signal S is generated by the transmitter 10 (Alice) for information coordination, and is transmitted to the
오류 산출부(220)는 송신 신호(S), 미리 저장된 수신단측 이진 비트키(xB) 및 기설정된 패리티 체크 행렬(Parity Check Matrix, cT) 중 적어도 하나에 기초하여 송신단측 이진 비트키(xA)와 수신단측 이진 비트키(xB) 상호 간의 차이를 나타내는 이진 비트 오류(e')를 산출한다.The
이때, 수신단측 이진 비트키(xB)는 상술한 바와 같이, 수신단측 초기 양자키(X')를 양자화하여 생성된 암호키를 의미할 수 있다.At this time, the receiving-side binary bit key x B may mean a cryptographic key generated by quantizing the initial quantum key X 'on the receiving end side, as described above.
이때, 패리티 체크 행렬(Parity Check Matrix, cT)은 선형 부호(Linear Code)의 패리티 검사를 나타내는 행렬로, 각 행은 패리티 검사를 나타내는 방정식의 계수로 표시되는 행렬을 의미하며, 패리티 체크 행렬에 대한 보다 구체적인 설명은 종래에 공지된 바와 같으므로 생략한다.In this case, the parity check matrix (c T ) is a matrix representing a parity check of a linear code, and each row is a matrix expressed by a coefficient of an equation indicating parity check. The parity check matrix A more detailed description of the present invention will be omitted because it is well known in the art.
이진 비트키 추정부(230)는 수신단측 이진 비트키(xB) 및 이진 비트 오류(e')에 기초하여 송신단측 이진 비트키(xA)를 추정한다.The binary bit
이때, 송신 신호(S)는, 송신단측 이진 비트키(xA) 및 미리 선택된 임의의 부호어(Codeword, v)를 XOR 연산하여 생성된 신호이다.At this time, the transmission signal S is a signal generated by performing an XOR operation on the transmitter-side binary bit key (x A ) and a pre-selected arbitrary codeword (codeword, v).
이때, 미리 선택된 임의의 부호어(v)는 상술한 패리티 체크 행렬(Parity Check Matrix, cT)과 곱연산을 하여 0을 만드는 복수의 부호어 중 임의로 선택된 부호어를 의미할 수 있다.At this time, the pre-selected arbitrary codeword v may mean an arbitrarily selected codeword among a plurality of codewords which perform a multiplication operation with the above parity check matrix (c T ) to make 0.
예컨대, 미리 선택된 임의의 부호어(v)는 선형 블록 부호(Linear Block Code)에서 정의하는 복수의 부호어(Codeword) 중 임의로 선택된 하나의 부호어를 의미할 수 있다.For example, a pre-selected codeword v may mean one codeword selected arbitrarily from a plurality of codewords defined by a linear block code.
다시 말해, 미리 선택된 임의의 부호어(v)는 vcT=0를 만족하는 복수의 부호어 중 임의로 선택된 부호어를 의미할 수 있다.In other words, a pre-selected codeword v may mean an arbitrarily selected codeword among a plurality of codewords satisfying vc T = 0.
예컨대, 오류 산출부(220)는, 송신 신호(S) 및 미리 저장된 수신단측 이진 비트키(xB)를 XOR 연산하여 제1 연산값을 생성하고, 기설정된 패리티 체크 행렬(cT)에 제1 연산값을 행렬곱 연산하여 제2 연산값을 생성하고, 미리 저장된 룩업 테이블(Lookup Table)에 기초하여 제2 연산값에 대응되는 이진 비트 오류(e')를 결정한다.For example, the
예를 들어, 이진 비트키 추정부(230)는, 수신단측 이진 비트키(xB) 및 이진 비트 오류(e')를 XOR 연산하여 송신단측 이진 비트키(xA)를 추정한다.For example, the binary bit
본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)에 대한 보다 구체적인 설명은 이하 도 3 내지 도 5를 참조하여 후술하도록 하며, 중복되는 설명은 생략한다.A more detailed description of the binary bit
이제, 도 3을 참조하여 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법을 설명한다.Now, referring to FIG. 3, a method of estimating a binary bit key for information adjustment of a continuous variable quantum key distribution according to an embodiment of the present invention will be described.
도 3은 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법을 설명하기 위한 순서도이다.3 is a flowchart illustrating a method of estimating a binary bit key for information adjustment of a continuous variable quantum key distribution according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법은 송신단으로부터 송신 신호를 수신하는 단계(S310), 이진 비트 오류를 산출하는 단계(S320) 및 송신단측 이진 비트키를 추정하는 단계(S330)를 포함한다.As shown in FIG. 3, a binary bit key estimation method for information adjustment of continuous variable quantum key distribution according to an embodiment of the present invention includes receiving a transmission signal from a transmitting end (S310), calculating a binary bit error A step S320 and a step S330 of estimating a transmitter-side binary bit key.
S310 단계는, 정보 수신부(210)가, 송신단측 이진 비트키(xA)에 기초하여 생성된 송신 신호(S)를 송신단(10, Alice)으로부터 수신하는 단계를 의미한다.Step S310 means a step in which the
예를 들어, 송신 신호(S)는, 송신단측 이진 비트키(xA) 및 미리 선택된 임의의 부호어(Codeword, v)를 XOR 연산하여 생성된 신호일 수 있다.For example, the transmission signal S may be a signal generated by XORing a transmitter-side binary bit key (x A ) and a pre-selected arbitrary codeword (Codeword, v).
상술한 바와 같이, 미리 선택된 임의의 부호어(v)는 상술한 패리티 체크 행렬(Parity Check Matrix, cT)과 곱연산을 하여 0을 만드는 복수의 부호어 중 임의로 선택된 부호어를 의미할 수 있다.As described above, the pre-selected arbitrary codeword v may mean an arbitrarily selected codeword among a plurality of codewords that perform a multiplication operation with the parity check matrix (c T ) described above to make 0 .
예를 들어, S310 단계에서 정보 수신부(210)는 고전 채널(Classical Channel)을 통해 상술한 송신 신호(S)를 수신할 수 있다.For example, in step S310, the
예컨대, S310 단계에 앞서 송신단(10, Alice) 및 수신단(20, Bob) 각각은 미리 결정된 이진 비트키(xA, xB)를 복수 개 결합하여 미리 결정된 선형 부호(Linear Code)의 길이에 맞춰줄 수 있으나, 본 발명은 이에 한정되지 않는다.For example, before the step S310, each of the transmitting
이때, S310 단계에서 정보 수신부(210)가 수신한 송신 신호(S)를 수학식으로 표현하면 아래 수학식 2와 같다.At this time, in step S310, the transmission signal S received by the
[수학식 2]&Quot; (2) "
이때, S는 송신 신호, v는 미리 선택된 임의의 부호어, xA는 송신단측 이진 비트키를 의미한다.In this case, S denotes a transmission signal, v denotes a pre-selected codeword, and x A denotes a transmission-side binary bit key.
S320 단계는 오류 산출부(220)가, 송신 신호(S), 미리 저장된 수신단측 이진 비트키(xB) 및 기설정된 패리티 체크 행렬(Parity Check Matrix, cT) 중 적어도 하나에 기초하여 송신단측 이진 비트키(xA)와 상기 수신단측 이진 비트키(xB) 상호 간의 차이를 나타내는 이진 비트 오류(e')를 산출하는 단계를 의미할 수 있다.In operation S320, the
이제, 도 4를 참조하여 S320 단계의 일 실시예에 대해 보다 구체적으로 설명한다.Now, one embodiment of step S320 will be described in more detail with reference to FIG.
도 4는 본 발명의 실시예에 따른, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법에서 이진 비트 오류를 산출하는 단계를 설명하기 위한 순서도이다.4 is a flowchart for explaining a step of calculating a binary bit error in a binary bit key estimation method for information adjustment of a continuous variable quantum key distribution, according to an embodiment of the present invention.
도 4에 도시된 바와 같이, S320 단계는 S321 단계, S323 단계 및 S325 단계를 포함한다.As shown in FIG. 4, step S320 includes steps S321, S323, and S325.
S321 단계는, 오류 산출부(220)가 송신 신호(S) 및 미리 저장된 수신단측 이진 비트키(xB)를 XOR 연산하여 제1 연산값을 생성하는 단계를 의미할 수 있다.Step S321 may refer to a step in which the
이하, 수학식 3을 참조하여 S321 단계를 통해 생성되는 제1 연산값의 의미에 대해 설명한다.Hereinafter, the meaning of the first calculation value generated in step S321 will be described with reference to Equation (3).
[수학식 3]&Quot; (3) "
이때, 는 제1 연산값, S는 송신 신호, xB는 수신단측 이진 비트키, e'은 이진 비트 오류, xA는 송신단측 이진 비트키, v는 미리 선택된 임의의 부호어를 의미한다.At this time, A first calculation value, S is the transmitted signal, x B is the receiver-side bit binary key, e 'is the binary bit error, x is the transmitting end A side-bit binary key, v; means any pre-selected codeword.
상술한 수학식 1에서와 같이, 관계가 성립하고, 상술한 수학식 2에서와 같이, 관계가 성립하기 때문에, 제1 연산값()은 상술한 수학식 3에서와 같이 와 등가관계가 성립하게 된다.As in the above-mentioned equation (1) , And as in the above-mentioned formula (2) Since the relationship is established, the first calculation value ( Is expressed by Equation (3) And so on.
이때, XOR 연산의 성질에 기초하여 을 정리하면, 상술한 수학식 3에서와 같이 가 도출될 수 있다.At this time, based on the nature of the XOR operation , As shown in Equation (3) Can be derived.
그 결과, 제1 연산값()는 이진 비트 오류(e') 및 미리 선택된 임의의 부호어(v) 간의 XOR 연산 결과()와 등가관계가 성립하게 된다.As a result, the first calculation value ( ) Represents the result of the XOR operation between the binary bit error (e ') and the preselected arbitrary codeword (v) ). ≪ / RTI >
S323 단계는, 오류 산출부(220)가 기설정된 패리티 체크 행렬(cT)에 제1 연산값()을 행렬곱 연산하여 제2 연산값을 생성하는 단계를 의미할 수 있다.In step S323, the
이때, 상술한 바와 같이, 제1 연산값()과 이진 비트 오류(e') 및 미리 선택된 임의의 부호어(v) 간의 XOR 연산 결과()는 서로 등가 관계인 점을 감안하여 S323 단계를 통해 생성되는 제2 연산값의 의미를 아래 수학식 4를 통해 설명한다.At this time, as described above, the first calculation value ( ), A binary bit error (e ') and a pre-selected arbitrary codeword (v) ) Are equivalent to each other, the meaning of the second calculation value generated in step S323 will be described with reference to Equation (4) below.
[수학식 4]&Quot; (4) "
이때, 는 제2 연산값, cT는 기설정된 패리티 체크 행렬, e'는 이진 비트 오류, v는 미리 선택된 임의의 부호어를 의미한다.At this time, C T denotes a predetermined parity check matrix, e 'denotes a binary bit error, and v denotes a pre-selected codeword.
이때, 미리 선택된 임의의 부호어(v)는 패리티 체크 행렬(cT)과 곱연산을 하여 0을 만드는 복수의 부호어 중 임의로 선택된 부호어이기 때문에, 제2 연산값()과 는 서로 등가관계가 성립하게 된다.At this time, since the pre-selected arbitrary codeword v is a randomly selected codeword among a plurality of codewords for which 0 is multiplied by the parity check matrix c T , )and Are equivalent to each other.
예를 들어, 제2 연산값()과 가 서로 동일한 이유는 고전 통신에서 기공지된 신드롬 복호화(Syndrome Decoding) 방법에서와 동일하므로 그 구체적인 설명은 생략한다.For example, the second calculated value ( )and Are the same as those in the syndrome decoding method well known in the classical communication, and a detailed description thereof will be omitted.
S325 단계는, 오류 산출부(220)가 미리 저장된 룩업 테이블(Lookup Table)에 기초하여 제2 연산값()에 대응되는 이진 비트 오류(e')를 결정하는 단계를 의미할 수 있다.In step S325, the
상술한 수학식 4에서와 같이, 제2 연산값()은 와 같은 값이기 때문에, S325 단계에서 오류 산출부(220)에 미리 저장된 룩업 테이블(Lookup Table)은 제2 연산값()과 이진 비트 오류(e')를 서로 대응되도록 매칭하여 저장한 테이블을 의미할 수 있다.As in the above-described equation (4), the second calculation value )silver The lookup table stored in advance in the
예를 들어, 상술한 룩업 테이블에는 제2 연산값()이 A인 경우 이진 비트 오류(e')는 a임이 미리 저장될 수 있다.For example, the above-described lookup table includes a second calculation value ( ) Is A, the binary bit error (e ') can be stored in advance as a.
예컨대, 제2 연산값()은 고전 통신에서 기공지된 복호화 방법인 신드롬 복호화(Syndrom Decoding) 방법에서 정의하는 신드롬(Syndrom)을 의미할 수 있으며, 이 경우 미리 저장된 룩업 테이블은 신드롬 복호화 방법에서 정의하는 신드롬 룩업 테이블을 의미할 수 있으며, 신드롬 복호화 방법에서 신드롬과 신드롬 룩업 테이블을 활용하여 이진 비트 오류(e')를 결정하는 보다 구체적인 방법은 기 공지된 바와 같으므로 그 설명은 생략한다.For example, the second calculation value ( May refer to a syndrome defined in a syndrom decoding method which is a known decoding method in classical communication. In this case, the pre-stored lookup table means a syndrome lookup table defined by the syndrome decoding method And a more specific method of determining the binary bit error (e ') by using the syndrome and the syndrome look-up table in the syndrome decoding method is the same as that described above, so that the description thereof is omitted.
계속 도 3을 참조하여, S330 단계를 설명한다.Continuing with FIG. 3, step S330 will be described.
S330 단계는 이진 비트키 추정부(230)가, 수신단측 이진 비트키(xB) 및 이진 비트 오류(e')에 기초하여 송신단측 이진 비트키(xA)를 추정하는 단계를 의미할 수 있다.Step S330 may mean that the binary bit
보다 상세하게, S330 단계는 수신단측 이진 비트키(xB) 및 이진 비트 오류(e')를 XOR 연산하여 송신단측 이진 비트키(xA)를 추정하는 단계를 포함할 수 있다.In more detail, step S330 may include the step of estimating the receiver-side bit binary key (x B) and a binary bit error (e ') an XOR operation to the transmitting end side binary bit key (x A).
상술한 수학식 1에서와 같이, 수신단측 이진 비트키(xB) 및 이진 비트 오류(e')를 XOR 연산하면 송신단측 이진 비트키(xA)가 생성될 수 있다.As shown in Equation (1) above, the transmitter side binary bit key (x A ) can be generated by XORing the reception side binary bit key (x B ) and the binary bit error (e ').
S310 단계, S320 단계 및 S330 단계의 수행 결과 수신단(20, Bob)은 송신단측 이진 비트키(xA)를 추정할 수 있기 때문에, 송신단(10, Alice) 및 수신단(20, Bob)은 서로 동일한 이진 비트키를 공유할 수 있게 된다.As a result of performing steps S310, S320 and S330, the receiving
이제 도 5를 참조하여, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법 및 장치를 계속 설명한다.Referring now to FIG. 5, a method and apparatus for binary bit key estimation for information coordination of continuous variable quantum key distribution in accordance with an embodiment of the present invention will be described.
이때, 본 발명의 실시예에 따른 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치(200)는 도 5에 도시된 수신단(20, Bob)에 포함될 수 있다.At this time, the binary bit
상술한 바와 같이, 연속 변수 양자키 분배를 통하여 송신단(10, Alice) 및 수신단(20, Bob)은 각각은 송신단측 초기 양자키(X)와 수신단측 초기 양자키(X')를 보유하며, 송신단(10, Alice) 및 수신단(20, Bob) 각각은 자신의 초기 양자키(X, X')를 서로 동일한 규칙으로 양자화하여, 양자 통신을 위한 암호키로 활용될 수 있는 형태인 이진 비트키를 생성하며, 그 결과 송신단(10, Alice)은 송신단측 이진 비트키(xA)를 보유하고, 수신단(20, Bob)은 수신단측 이진 비트키(xB)를 보유하게 된다.As described above, the transmitting
그 뒤, 송신단(10, Alice)은 송신단측 이진 비트키(xA)와 선형 블록 부호(Linear Block Code)에서 정의하는 복수의 부호어(Codeword) 중 임의로 선택된 하나의 부호어인 미리 선택된 임의의 부호어(v)를 서로 XOR 연산하여 송신 신호(S)를 생성한 뒤, 고전 채널을 통해 송신 신호(S)를 수신단(20, Bob)에 전송한다.Thereafter, the transmitter 10 (Alice) transmits a pre-selected random code, which is a randomly selected codeword among a plurality of codewords defined in the transmission side binary bit key (x A ) and a linear block code (V) to generate a transmission signal (S), and then transmits the transmission signal (S) to the receiving end (20, Bob) through the classical channel.
그 뒤, 수신단(20, Bob)은 송신 신호(S) 및 수신단측 이진 비트키(xB)를 서로 XOR 연산하여 제1 연산값()을 생성하고, 제1 연산값()에 신드롬 복호화 방법을 적용하여 이진 비트 오류(e')를 결정할 수 있으며, 그 뒤, 수신단(20, Bob)은 수신단측 이진 비트키(xB)와 이진 비트 오류(e')를 서로 XOR 연산하여 송신단측 이진 비트키(xA)를 추정할 수 있다.Thereafter, the receiving
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진 자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but many variations and modifications may be made without departing from the scope of the present invention. It will be understood that the invention may be practiced.
10: 송신단(Alice)
20: 수신단(Bob)
200: 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치
210: 정보 수신부
220: 오류 산출부
230: 이진 비트키 추정부10: Transmitter (Alice)
20: Receiver (Bob)
200: Binary bit key estimator for information adjustment of continuous variable quantum key distribution
210:
220: Error calculation unit
230: a binary bit key
Claims (8)
오류 산출부가, 상기 송신 신호, 미리 저장된 수신단측 이진 비트키 및 기설정된 패리티 체크 행렬(Parity Check Matrix) 중 적어도 하나에 기초하여 상기 송신단측 이진 비트키와 상기 수신단측 이진 비트키 상호 간의 차이를 나타내는 이진 비트 오류를 산출하는 단계; 및
이진 비트키 추정부가, 상기 수신단측 이진 비트키 및 상기 이진 비트 오류에 기초하여 상기 송신단측 이진 비트키를 추정하는 단계를 포함하되,
상기 이진 비트 오류를 산출하는 단계는,
상기 송신 신호 및 상기 미리 저장된 수신단측 이진 비트키를 XOR 연산하여 제1 연산값을 생성하는 단계;
상기 기설정된 패리티 체크 행렬에 상기 제1 연산값을 행렬곱 연산하여 제2 연산값을 생성하는 단계; 및
미리 저장된 룩업 테이블(Lookup Table)에 기초하여 상기 제2 연산값에 대응되는 상기 이진 비트 오류를 결정하는 단계를 포함하는, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법.Receiving, by the information receiving unit, a transmission signal generated based on the transmitting-end binary bit key from the transmitting terminal;
Wherein the error calculation unit calculates a difference between the transmission side binary bit key and the reception side binary bit key based on at least one of the transmission signal, a pre-stored reception side binary bit key, and a predetermined parity check matrix. Calculating a binary bit error; And
Estimating the transmitting-side binary bit key based on the receiving-side binary bit key and the binary bit error,
The step of calculating the binary bit error comprises:
Performing an XOR operation on the transmission signal and the pre-stored reception-side binary bit key to generate a first calculation value;
Generating a second operation value by performing a matrix multiplication of the first operation value on the predetermined parity check matrix; And
And determining the binary bit error corresponding to the second computation value based on a pre-stored lookup table. ≪ Desc / Clms Page number 21 >
상기 송신 신호는,
상기 송신단측 이진 비트키 및 미리 선택된 임의의 부호어(Codeword)를 XOR 연산하여 생성된 신호인, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법.The method according to claim 1,
The transmission signal includes:
Wherein the binary bit key is a signal generated by performing an XOR operation on the transmission-side binary bit key and a pre-selected arbitrary codeword.
상기 송신단측 이진 비트키를 추정하는 단계는,
상기 수신단측 이진 비트키 및 상기 이진 비트 오류를 XOR 연산하여 상기 송신단측 이진 비트키를 추정하는 단계를 포함하는, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법.The method according to claim 1,
The step of estimating the transmission-side binary bit key comprises:
And estimating the transmitter side binary bit key by performing an XOR operation on the receiver side side binary bit key and the binary bit error, thereby estimating a binary bit key for continuous variable quantum key distribution.
상기 송신 신호, 미리 저장된 수신단측 이진 비트키 및 기설정된 패리티 체크 행렬(Parity Check Matrix) 중 적어도 하나에 기초하여 상기 송신단측 이진 비트키와 상기 수신단측 이진 비트키 상호 간의 차이를 나타내는 이진 비트 오류를 산출하는 오류 산출부; 및
상기 수신단측 이진 비트키 및 상기 이진 비트 오류에 기초하여 상기 송신단측 이진 비트키를 추정하는 이진 비트키 추정부를 포함하되,
상기 오류 산출부는,
상기 송신 신호 및 상기 미리 저장된 수신단측 이진 비트키를 XOR 연산하여 제1 연산값을 생성하고,
상기 기설정된 패리티 체크 행렬에 상기 제1 연산값을 행렬곱 연산하여 제2 연산값을 생성하고,
미리 저장된 룩업 테이블(Lookup Table)에 기초하여 상기 제2 연산값에 대응되는 상기 이진 비트 오류를 결정하는, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치.An information receiving unit for receiving a transmission signal generated based on a transmitting terminal side binary bit key from a transmitting terminal;
A binary bit error indicating a difference between the transmission side binary bit key and the reception side binary bit key based on at least one of the transmission signal, a pre-stored reception side binary bit key, and a predetermined parity check matrix An error calculating section for calculating the error; And
And a binary bit key estimator for estimating the transmitter-side binary bit key based on the receiving-side binary bit key and the binary bit error,
The error calculator calculates,
An XOR operation is performed on the transmission signal and the pre-stored reception-side binary bit key to generate a first calculation value,
Generating a second operation value by performing a matrix multiplication of the first operation value with the predetermined parity check matrix,
And determines the binary bit error corresponding to the second computation value based on a pre-stored lookup table.
상기 송신 신호는,
상기 송신단측 이진 비트키 및 미리 선택된 임의의 부호어(Codeword)를 XOR 연산하여 생성된 신호인, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치.6. The method of claim 5,
The transmission signal includes:
Which is a signal generated by performing an XOR operation on the transmission-side binary bit key and a pre-selected arbitrary codeword, in order to adjust the information of the continuous variable quantum key distribution.
상기 이진 비트키 추정부는,
상기 수신단측 이진 비트키 및 상기 이진 비트 오류를 XOR 연산하여 상기 송신단측 이진 비트키를 추정하는, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 장치.6. The method of claim 5,
Wherein the binary bit key estimator comprises:
And estimating the transmitting-side binary bit key by performing an XOR operation on the receiving-side binary bit key and the binary bit error.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170080716A KR101992959B1 (en) | 2017-06-26 | 2017-06-26 | Method and apparatus for estimating binary bit key for information reconciliation of continuous variable quantum key distribution |
| PCT/KR2017/013566 WO2019004527A1 (en) | 2017-06-26 | 2017-11-24 | Method and device for estimating binary-bit key for information reconciliation of continuous variable quantum key distribution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170080716A KR101992959B1 (en) | 2017-06-26 | 2017-06-26 | Method and apparatus for estimating binary bit key for information reconciliation of continuous variable quantum key distribution |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190001165A KR20190001165A (en) | 2019-01-04 |
| KR101992959B1 true KR101992959B1 (en) | 2019-06-26 |
Family
ID=64741996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170080716A Active KR101992959B1 (en) | 2017-06-26 | 2017-06-26 | Method and apparatus for estimating binary bit key for information reconciliation of continuous variable quantum key distribution |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101992959B1 (en) |
| WO (1) | WO2019004527A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022092373A1 (en) * | 2020-11-02 | 2022-05-05 | 엘지전자 주식회사 | Syndrome comparison-based qber estimation method and device in qkd system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110086610B (en) * | 2019-04-24 | 2021-08-10 | 东南大学 | Self-adaptive key generation and generation method based on initial key inconsistency rate |
| WO2020228961A1 (en) * | 2019-05-16 | 2020-11-19 | Huawei Technologies Duesseldorf Gmbh | Device and method for performing information reconciliation in a quantum key distribution system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127209B1 (en) * | 2007-07-30 | 2012-02-28 | Marvell International Ltd. | QC-LDPC decoder with list-syndrome decoding |
| CN104412538B (en) | 2012-05-23 | 2019-04-09 | 利兹大学 | secure communication |
| KR101479112B1 (en) * | 2012-10-23 | 2015-01-07 | 에스케이 텔레콤주식회사 | Shuffling Method for Error Reconciliation in Quantum Key Distribution Protocol |
| KR101559076B1 (en) * | 2014-01-24 | 2015-10-08 | 고려대학교 산학협력단 | Efficient information reconciliation method using turbo codes over the quantum channel |
-
2017
- 2017-06-26 KR KR1020170080716A patent/KR101992959B1/en active Active
- 2017-11-24 WO PCT/KR2017/013566 patent/WO2019004527A1/en not_active Ceased
Non-Patent Citations (3)
| Title |
|---|
| continuous variable quantum cryptography using coherent states(2001.09.25.) |
| Continuous Variable Quantum Cryptography(1999.07.22.) |
| Quantum key distribution with delayed privacy amplification and its application to security proof of a two-way deterministic protocol(2011.11.18.) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022092373A1 (en) * | 2020-11-02 | 2022-05-05 | 엘지전자 주식회사 | Syndrome comparison-based qber estimation method and device in qkd system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190001165A (en) | 2019-01-04 |
| WO2019004527A1 (en) | 2019-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Djordjevic | Physical-layer security and quantum key distribution | |
| KR101247173B1 (en) | Generation of perfectly secret keys in wireless communication networks | |
| JP4346929B2 (en) | Quantum key distribution method and communication apparatus | |
| JP3963280B2 (en) | Apparatus and method for ensuring communication safety based on channel characteristics | |
| JP4885960B2 (en) | Secret communication method and secret communication device | |
| Bacco et al. | Experimental quantum key distribution with finite-key security analysis for noisy channels | |
| Zhang et al. | Mobility assisted secret key generation using wireless link signatures | |
| CN103181115B (en) | For guaranteeing the system and method for secure wireless communication | |
| KR102419967B1 (en) | Data processing method and device | |
| CN109039532B (en) | A Joint Error Correction and Secrecy Method Based on Raptor Codes | |
| KR101992959B1 (en) | Method and apparatus for estimating binary bit key for information reconciliation of continuous variable quantum key distribution | |
| CN110071801B (en) | A method of generating key part reconciliation combining BBBSS protocol and BCH code | |
| CN109951240B (en) | Physical layer secure communication transmission method based on polar code wiretap channel | |
| CN114553400A (en) | Long-distance quantum key distribution method and system for power system based on polarization codes | |
| KR101945725B1 (en) | Apparatus for signal transmission for information reconciliation of quantum key distribution and apparatus for signal reception for information reconciliation of quantum key distribution | |
| KR20140003706A (en) | Method for transmitting secret information in transmitting end and method for receiving secret information in sending end based on a mimo multiplexing using plural antennas | |
| Pfeiffer et al. | Design of practical scrambling schemes for physical-layer security | |
| KR102631694B1 (en) | System and Method for encryption/decription and channel-coding | |
| Shashank et al. | Lattice coding for strongly secure compute-and-forward in a bidirectional relay | |
| EP3482510A1 (en) | System and method of distributed interference cancelation based on delayed channel gain information | |
| Fernando et al. | Reed solomon codes for the reconciliation of wireless phy layer based secret keys | |
| CN108737075B (en) | Method, device and system for generating shared key | |
| Tomaru | Secret key generation from channel noise with the help of a common key | |
| US9401806B2 (en) | Data security method used in a wireless communication system | |
| CN115412910B (en) | An intelligent channel key extraction method based on code bit rearrangement in the Internet of Things |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20170626 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190118 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20190603 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20190619 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20190620 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20220329 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240619 Start annual number: 6 End annual number: 6 |