[go: up one dir, main page]

KR102007258B1 - 광전 집적회로 기판의 제조방법 - Google Patents

광전 집적회로 기판의 제조방법 Download PDF

Info

Publication number
KR102007258B1
KR102007258B1 KR1020120132607A KR20120132607A KR102007258B1 KR 102007258 B1 KR102007258 B1 KR 102007258B1 KR 1020120132607 A KR1020120132607 A KR 1020120132607A KR 20120132607 A KR20120132607 A KR 20120132607A KR 102007258 B1 KR102007258 B1 KR 102007258B1
Authority
KR
South Korea
Prior art keywords
substrate
thickness
region
trench
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120132607A
Other languages
English (en)
Other versions
KR20140065285A (ko
Inventor
조성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120132607A priority Critical patent/KR102007258B1/ko
Priority to US13/868,497 priority patent/US8951882B2/en
Publication of KR20140065285A publication Critical patent/KR20140065285A/ko
Application granted granted Critical
Publication of KR102007258B1 publication Critical patent/KR102007258B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

광전 집적회로 기판의 제조방법이 개시된다. 개시된 광전 집적회로 기판의 제조방법은, 제1 기판 상에 광학소자 및 전자 소자를 형성할 광학 소자 영역 및 전자 소자 영역을 한정하는 단계와, 상기 제1 기판 상면에 상기 광학 소자 영역에서 제1 깊이의 제1 트렌치와, 상기 전자 소자 영역에 제2 깊이의 제2 트렌치를 각각 형성하는 단계와, 상기 제1 트렌치 및 상기 제2 트렌치에 각각 유전체를 채우는 단계와, 상기 제1 기판의 상기 상면 상으로 제2 기판을 본딩하는 단계와, 상기 제2 기판을 씨닝하여 제1 두께를 가진 제2 기판을 만드는 단계와, 상기 제2 기판에서 상기 광학 소자 영역 및 상기 전자 소자 영역을 각각 제2 두께 및 제3 두께로 형성하는 단계를 포함한다.

Description

광전 집적회로 기판의 제조방법{Method of fabricating optoelectronic substrate}
광학 소자 및 전자 소자와 멤스 구조를 함께 구현하는 데 적합한 광전 집적회로 기판의 제조방법에 관한 것이다.
반도체 집적회로들은 데이터를 전기적으로 송수신하는 전기적 통신을 이용하여 왔다. 반도체 집적회로들은 인쇄회로기판에 집적되며, 배선들을 통해서 서로 전기적 통신을 수행한다. 반도체 집적회로들 사이의 전기적 저항을 감소시키는 데 한계가 있다. 또한, 전기적 통신은 외부 전자파동에 의해 영향을 받을 수 있다. 이러한 이유로 반도체 집적회로들 간의 통신속도를 증가시키기가 어렵다.
최근에 반도체 집적회로들간의 통신속도를 향상시키기 위해 광배선(optical interconnect) 또는 광통신(optical communication)이 채용되고 있다. 광통신은 정보를 저장한 광신호를 송신 및/또는 수신한다. 광통신은 전기적 통신과 비교하여 외부 전자파에 의한 간섭이 적으며, 고속 통신이 가능하게 한다.
반도체 집적회로들 간의 광통신을 위해서는 광학 소자를 반도체 집적회로에 함께 구현하여야 한다. 또한, 광통신을 위한 광파이버를 배치할 영역과 멤스 구조를 형성할 멤스 영역도 필요할 수 있다.
광학소자와 전자 소자를 함께 기판 상에 구현하기 위해서, 소이(silicon on insulator: SOI) 기판을 사용할 수 있다. 소이(SOI) 기판은 기판의 표면으로부터 소정 깊이에 소정 두께를 가진 매립 옥사이드층과 그 위의 에피층을 가진다.
그러나, 전자소자 및 광학소자에 적합한 에피층의 두께와, 매립 옥사이드층의 두께가 다르며, 또한, 멤스구조를 필요로 하는 영역에서는 매립 옥사이드층이 없는 영역인 것이 바람직하다. 이러한 광전 집적회로를 구현하는 데 적합한 기판이 요구된다.
본 발명의 실시예에 따른 광전 집적회로 기판의 제조방법은 서로 다른 깊이에서 서로 다른 두께의 유전체층이 형성된 영역을 가진 기판을 제조하는 방법을 제공한다.
본 발명의 일 실시예에 따른 광전 집적회로 기판의 제조방법은:
제1 기판 상에 광학소자를 형성할 광학 소자 영역을 한정하는 단계;
상기 제1 기판 상면으로 상기 광학 소자 영역에서 제1 깊이의 트렌치를 형성하는 단계;
상기 트렌치에 유전체를 채우는 단계;
상기 제1 기판 상으로 상기 트렌치를 덮도록 제2 기판을 본딩하는 단계; 및
상기 제2 기판을 제1 두께로 만드는 씨닝 단계;를 포함한다.
상기 제1 깊이는 0.5㎛ - 3㎛ 일 수 있다.
상기 유전체는 공기, 산화물, 질화물 중 선택된 어느 하나일 수 있다.
상기 씨닝 단계는 상기 제2 기판의 두께를 100nm - 500nm 범위로 만드는 단계일 수 있다.
상기 제1 기판은 반도체, 유전체, 폴리머 중 어느 하나로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 광전 집적회로 기판의 제조방법은:
제1 기판 상에 광학소자 및 전자 소자를 형성할 광학 소자 영역 및 전자 소자 영역을 한정하는 단계;
상기 제1 기판 상면에 상기 광학 소자 영역에서 제1 깊이의 제1 트렌치와, 상기 전자 소자 영역에 제2 깊이의 제2 트렌치를 각각 형성하는 단계;
상기 제1 트렌치 및 상기 제2 트렌치에 각각 유전체를 채우는 단계;
상기 제1 기판의 상기 상면 상으로 제2 기판을 본딩하는 단계;
상기 제2 기판을 씨닝하여 제1 두께를 가진 제2 기판을 만드는 단계; 및
상기 제2 기판에서 상기 광학 소자 영역 및 상기 전자 소자 영역을 각각 제2 두께 및 제3 두께로 형성하는 단계;를 포함한다.
일 국면에 따르면, 상기 제2 두께 및 상기 제3 두께를 형성하는 단계는:
상기 제2 기판의 상기 광학 소자 영역을 노출시키는 단계; 및
상기 노출된 상기 광학 소자 영역 상으로 상기 제2 기판과 동일 물질로 된 물질을 형성하여 상기 광학 소자 영역의 상기 제2 기판의 두께를 상기 제2 두께로 만드는 단계이며,
상기 제3 두께는 상기 제1 두께이다.
다른 국면에 따르면, 상기 제2 두께 및 상기 제3 두께를 형성하는 단계는:
상기 제2 기판의 상기 전자 소자 영역을 노출시키는 단계; 및
상기 노출된 상기 전자 소자 영역을 선택적으로 식각하여 상기 전자 소자 영역의 두께를 상기 제3 두께로 만드는 단계이며,
상기 제2 두께는 상기 제1 두께이다.
본 발명의 또 다른 실시예에 따른 광전 집적회로 기판의 제조방법은:
제1 기판 상에 광학소자 및 전자 소자를 형성할 광학 소자 영역 및 전자 소자 영역을 한정하는 단계;
상기 제1 기판 상면에 상기 광학 소자 영역에서 제1 깊이의 제1 트렌치와, 상기 전자 소자 영역에 제2 깊이의 제2 트렌치를 각각 형성하는 단계;
상기 제1 트렌치 및 상기 제2 트렌치를 유전체로 채우는 단계;
상기 상면으로부터 제1 두께의 상기 광학 소자 영역을 선택적으로 식각하여 오목부를 형성하는 단계;
제2 기판에서 상기 광학 소자 영역을 제외한 영역을 상기 제1 두께 식각하여 볼록부를 형성하는 단계;
상기 제2 기판을 상기 제1 기판의 상기 상면 상으로 본딩하여 상기 볼록부를 상기 오목부에 결합하는 단계; 및
상기 제2 기판의 상면으로부터 상기 광학 소자 영역의 유전체 상면 까지 제2 두께와 상기 전자 소자 영역의 상기 유전체의 상면 까지 제3 두께를 가지도록 상기 제2 기판을 씨닝하는 단계;를 포함한다.
상기 유전체를 채우는 단계는:
상기 상기 제1 트렌치 및 상기 제2 트렌치를 각각 제4 두께의 유전체를 채우는 단계; 및
상기 제1 기판 상면 상으로 상기 제2 트렌치를 채운 상기 유전체를 제거하는 단계를 포함하며,
상기 제4 두께는 상기 제1 깊이 보다 상기 제1 두께만큼 작을 수 있다.
본 발명의 실시예에 따르면, 광학 소자와 전자 소자의 제조에 각각 최적의 기판 영역을 제공할 수 있으며, 아울러 멤스 영역에는 유전체층을 형성하지 않음으로써 멤스 소자 형성이 용이해진다.
도 1은 본 발명의 실시예에 따라 제조된 광전 집적회로 기판의 구조를 개괄적으로 보여주는 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 광전 집적회로 기판의 제조방법을 단계별로 설명하는 도면이다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 광전 집적회로 기판의 제조방법을 단계별로 설명하는 도면이다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 광전 집적회로 기판의 제조방법을 단계별로 설명하는 도면이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 광전 집적회로 기판의 제조방법을 단계별로 설명하는 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 광전 집적 회로 기판의 제조방법을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1은 본 발명의 실시예에 따라 제조된 광전 집적회로 기판(100)의 구조를 개괄적으로 보여주는 단면도이다.
도 1을 참조하면, 광전 집적회로 기판(100)은 광학 소자(photonic device) 영역(R1), 전자 소자(electronic device) 영역(R2) 및 멤스(micro-electromechanical systems: MEMS) 영역(R3)을 포함한다. 도 1에 도시된 광전 집적회로 기판(100)은 웨이퍼 상에서 다이싱된 하나의 칩 영역의 기판일 수 있다.
광전 집적회로 기판(100)은 실리콘, 갈륨 비소, 인듐 포스파이드(indium phosphide: InP와 같은 반도체, 유전체 또는 폴리머로 이루어질 수 있다. 이하에서는 실리콘으로 이루어진 광전 집적회로 기판을 가지고 설명한다.
광학 소자 영역(R1)에는 광학 소자가 형성되며, 전자 소자 영역(R2) 상에는 전자 소자가 형성되며, 멤스 영역(R3) 상에는 멤스 구조가 형성된다. 광학 소자, 전자 소자 및 멤스 구조는 각각 기판(100) 상에 반도체 공정을 이용하여 형성되거나, 별도의 회로칩을 기판(100) 상에 배치하여 형성될 수도 있다.
광학 소자 영역(R1) 및 전자 소자 영역(R2)에는 각각 유전체층이 형성되어 있으며, 멤스 영역(R3)에는 유전체층이 형성되어 있지 않다. 광학 소자 영역(R1)과 전자 소자 영역(R2)에서의 유전체층의 깊이 및 두께는 서로 다르게 형성될 수 있다.
광학 소자 영역(R1)에는 기판(100)의 표면으로부터 제1두께(T1)의 제1 실리콘 에피층(122)이 형성되어 있으며, 제1 실리콘 에피층(122) 하부에는 제2두께(T2)의 제1 유전체층(124)이 형성되어 있다. 제1 유전체층(124)은 공기층이거나 또는 실리콘 옥사이드, 실리콘 나이트라이드로 형성될 수 있다. 제1두께(T1)는 대략 100nm ~ 500nm 이다. 제1두께(T1)가 100nm 보다 작으면 광가이드를 한정(confine)하기가 어렵고, 광 리크가 발생할 수 있다. 제1두께(T1)가 500nm 보다 크면 광가이드 부피가 커져서 광학 소자의 크기가 커진다. 광학 소자는 레이저, 발광다이오드, 광변조기(optical modulator), 광파장분할/중첩기(multiplexer/demultiplexer), 포토 다이오드, 광도파로(waveguide) 등을 포함할 수 있다.
제2두께(T2)는 대략 0.5㎛ - 3㎛ 일 수 있다. 제2두께(T2)가 0.5㎛ 보다 작으면 광 리크가 생겨 광이 한정(confine)되지 않아 전송 손실(propagation loss)이 커질 수 있다. 제2두께(T2)가 3㎛ 보다 크면 방열이 어렵고, 광학소자가 커질 수 있다.
전자 소자 영역(R2)에는 기판(100)의 표면으로부터 제3두께(T3)의 제2 실리콘 에피층(132)이 형성되어 있으며, 제2 실리콘 에피층(132) 하부에는 제4두께(T4)의 제2 유전체층(134)이 형성되어 있다. 제2 유전체층(134)은 공기층이거나, 또는 실리콘 옥사이드 또는 실리콘 나이트라이드로 형성될 수 있다. 제3두께(T3)는 대략 1nm ~ 100nm 두께로 형성될 수 있다. 이 두께는 전자소자의 디자인이나 트랜지스터의 채널 길이에 따라 달라질 수 있다. 제3 두께(T3)가 1nm 보다 작으면 전자의 채널통로 형성이 어려울 수 있다. 제3 두께(T3)가 100nm 보다 크면 기생 커패시턴스가 증가하여 전자 소자의 고속동작이 어려울 수 있다. 전자 소자는 트랜지스터, 다이오드 등을 포함할 수 있다.
제4두께(T4)는 대략 1nm ~ 200nm 일 수 있다. 제4두께(T4)가 1nm 보다 작으면 전하 리크가 발생할 수 있으며, 따라서 전자회로의 고속동작이 어려울 수 있다. 제4두께(T4)가 200nm 보다 크면 전자회로로부터의 열방출 효율이 감소하고, 기생 커패시턴스가 증가할 수 있으며, 이에 따라 전자소자의 고속 동작이 어려울 수 있다.
멤스 영역(R3)에는 유전체층이 형성되지 않을 수 있다. 멤스 영역(R3)은 부분적으로 식각이 되고, 식각된 영역에 예를 들어 광파이버가 배치될 수 있다. 또한, 멤스 영역(R3)은 캔티레버 구조, 가속센서 등이 형성될 수 있는 영역으로 식각 공정이 행해질 수 있다. 따라서, 식각공정에 유리하도록 유전체층이 형성되지 않는 것이 바람직하다.
본 발명의 실시예에 따른 광전 집적회로 기판(100)은 광학 소자와 전자 소자에 각각 최적의 유전체층을 제공할 수 있으며, 아울러 멤스 영역(R3)에는 유전체층을 형성하지 않음으로써 멤스 소자의 형성이 용이해진다.
도 1에서는 전자소자 영역에 제2 유전체층을 형성하였으나, 본 발명은 이에 한정되지 않는다. 전자 소자 영역에는 제2 유전체층을 형성하지 않을 수 있다. 즉, 200GHz 이상의 초고속 구동 전자소자 영역에는 제2 유전체층을 형성할 수 있으며, 40 GHz 이하의 고속 전자소자 영역에는 제2 유전체층을 형성하지 않을 수 있다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 광전 집적회로 기판(200)의 제조방법을 단계별로 설명하는 도면이다.
도 2a를 참조하면, 웨이퍼를 준비한다. 웨이퍼는 복수의 칩 영역을 포함한다. 도 2a 내지 도 2d에서는 하나의 칩 영역에 포함되는 영역을 개괄적으로 도시하였으며, 이하에서는 제1 기판(210)으로 칭한다.
제1 기판(210)은 실리콘, 갈륨 비소, InP 또는 도전성 폴리머로 이루어질 수 있다. 이하에서는 실리콘 기판을 가지고 설명한다.
먼저, 제1 기판(210)에서 광학 소자가 형성될 영역인 광학 소자 영역(R1)을 한정한다. 나머지 영역은 전자 소자 영역 및 멤스 구조가 형성될 멤스 영역이다.
이어서, 제1 기판(210) 상에서 광학 소자 영역(R1)에 트렌치(212)를 형성한다. 트렌치(212)의 깊이(D1)는 대략 0.5~3㎛ 깊이로 형성한다. 트렌치(212)의 형성은 통상의 포토리소그래피 공정을 사용하며 상세한 설명은 생략한다.
도 2b를 참조하면, 제1 기판(210) 상으로 유전체를 도포하여 트렌치(212)를 채운다. 유전체로는 산화물 또는 질화물을 사용할 수 있다. 예컨대 실리콘 옥사이드 또는 실리콘 나이트라이드를 사용한다.
이어서, 평탄화 공정을 수행하여 제1 기판(210) 상의 유전체를 제거한다. 트렌치(212)에는 유전체(220)로 채워진다.
유전체로 공기를 사용하는 경우, 유전체 도포 공정 및 평탄화 공정은 생략할 수 있다.
도 2c를 참조하면, 제1 기판(210) 상에 제2 기판(250)을 본딩한다. 제2 기판(250)은 제1 기판(210)과 동일한 물질로 형성될 수 있다. 제2 기판(250)이 트렌치(212)를 덮도록 본딩한다. 본딩은 플라즈마 본딩을 사용할 수 있다.
도 2d를 참조하면, 제2 기판(250)을 씨닝(thinning)하여 100~500nm 두께(T1)를 가진 제2 기판(252)을 형성한다. 씨닝은 1차적으로 기계적 그라인딩 또는 wet chemical etching을 한 후, CMP(chemical mechanical polishing)를 수행할 수 있다.
광전 집적회로 기판(200)이 완성된다. 제2 기판(252)에서 광학소자 영역(R1)에 광학 소자가 형성된다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 광전 집적회로 기판(300)의 제조방법을 단계별로 설명하는 도면이다.
도 3a를 참조하면, 웨이퍼를 준비한다. 웨이퍼는 복수의 칩 영역을 포함한다. 도 3a 내지 도 3f에서는 하나의 칩 영역에 포함되는 영역을 개괄적으로 도시하였으며, 이하에서는 제1 기판(310)으로 칭한다.
제1 기판(310)은 실리콘, 갈륨 비소, InP 또는 도전성 폴리머로 이루어질 수 있다. 이하에서는 실리콘 기판을 가지고 설명한다.
제1 기판(310)에서 광학 소자가 형성될 영역인 광학 소자 영역(R1)과 전자 소자가 형성될 전자 소자 영역(R2)을 한정한다. 나머지 영역은 멤스가 형성될 영역 또는 다른 전자 소자가 형성될 영역이다.
이어서, 제1 기판(310) 상에서 광학 소자 영역(R1)에 제1 트렌치(312)를 형성한다. 제1 트렌치(312)의 깊이(D1)는 대략 0.5~3 ㎛ 깊이로 형성한다. 제1 트렌치(312)의 형성은 통상의 포토리소그래피 공정을 사용하며 상세한 설명은 생략한다.
제1 기판(310) 상에서 전자 소자 영역(R2)에 제2 트렌치(314)를 형성한다. 제2 트렌치(314)의 깊이(D2)는 대략 1~200nm 깊이로 형성한다. 제2 트렌치(314)의 형성은 통상의 포토리소그래피 공정을 사용하며 상세한 설명은 생략한다.
도 3b를 참조하면, 이어서, 제1 기판(310) 상으로 유전체를 도포하여 제1 트렌치(312) 및 제2 트렌치(314)를 채운다. 유전체로는 산화물 또는 질화물을 사용할 수 있다. 예컨대 실리콘 옥사이드 또는 실리콘 나이트라이드를 사용한다.
이어서, 평탄화 공정을 수행하여 제1 기판(310) 상의 유전체를 제거한다. 제1 트렌치(312) 및 제2 트렌치(314)에는 유전체(320)로 채워진다.
유전체로 공기를 사용하는 경우, 유전체 도포 공정 및 평탄화 공정은 생략할 수 있다.
도 3c를 참조하면, 제1 기판(310) 상에 제2 기판(350)을 본딩한다. 제2 기판(350)은 제1 기판(310)과 동일한 물질로 형성될 수 있다. 제2 기판(350)이 제1 트렌치(312) 및 제2 트렌치(314)를 덮도록 본딩한다. 본딩은 플라즈마 본딩을 사용할 수 있다.
도 3d를 참조하면, 제2 기판(350)을 씨닝하여 1~100 nm 두께(T1)를 가진 제2 기판(352)을 형성한다. 씨닝은 1차적으로 기계적 그라인딩 또는 wet chemical etching 을 한 후, CMP를 수행할 수 있다.
제2 기판(350)의 두께(T1)는 전자 소자 특성에 맞게 형성된다.
도 3e를 참조하면, 광학 소자 영역(R1)을 제외한 영역에 마스크(330)를 형성한다. 노출된 광학 소자 영역(R1) 상으로 실리콘을 에피성장시켜서 에피층(340)을 형성한다. 에피층(340)의 두께(T2)는 제2 기판(350)의 두께(T1)와 합하여 100~500nm 두께로 만든다. 제2 기판(350)이 반도체 이외의 물질로 형성되는 경우에는 마스크(330)에 노출된 영역 상으로 해당 물질을 도포할 수 있다.
도 3f를 참조하면, 마스크(330)를 제거하면, 광전 집적회로 기판(300)이 완성된다. 광학 소자 영역(R1) 및 전자 소자 영역(R2)에는 각각 광학 소자 및 전자 소자 형성에 맞는 유전체 두께와 제2 기판의 두께가 형성된다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 광전 집적회로 기판(400)의 제조방법을 단계별로 설명하는 도면이다.
도 3a 내지 도 3c의 공정은 동일하므로 생략한다.
도 4a를 참조하면, 제2 기판(350)을 씨닝하여 100~500 nm 두께(T3)를 가진 제2 기판(452)을 형성한다. 씨닝은 1차적으로 기계적 그라인딩 또는 wet chemical etching 을 한 후, CMP를 수행할 수 있다.
제2 기판(452)의 두께(T3)는 광학 소자 특성에 맞게 형성된다.
도 4b를 참조하면, 광학 소자 영역(R1) 상에 포토레지스트(430)를 형성한다. 포토레지스트(430)에 노출된 제2 기판(452)을 선택적으로 식각하여 제2 기판(452)의 두께(T4)를 1~100nm 로 만든다.
도 4c를 참조하면, 포토레지스트(430)를 제거하면, 광전 집적회로 기판(400)이 완성된다. 광학 소자 영역(R1) 및 전자 소자 영역(R2)에는 각각 광학 소자 및 전자 소자 형성에 맞는 유전체 두께와 제2 기판의 두께가 형성된다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 광전 집적회로 기판(500)의 제조방법을 단계별로 설명하는 도면이다.
도 5a를 참조하면, 웨이퍼를 준비한다. 웨이퍼는 복수의 칩 영역을 포함한다. 도 5a 내지 도 5f에서는 하나의 칩 영역에 포함되는 영역을 개괄적으로 도시하였으며, 이하에서는 제1 기판(510)으로 칭한다.
제1 기판(510)은 실리콘, 갈륨 비소, InP 또는 도전성 폴리머로 이루어질 수 있다. 이하에서는 실리콘 기판을 가지고 설명한다.
제1 기판(510)에서 광학 소자가 형성될 영역인 광학 소자 영역(R1)과 전자 소자가 형성될 전자 소자 영역(R2)을 한정한다. 나머지 영역은 멤스가 형성될 영역 또는 다른 전자 소자가 형성될 영역이다.
이어서, 제1 기판(510) 상에서 광학 소자 영역(R1)에 제1 트렌치(512)를 형성한다. 제1 트렌치(512)의 깊이(D1)는 대략 0.6~3.5 ㎛ 깊이로 형성한다. 제1 트렌치(512)의 형성은 통상의 포토리소그래피 공정을 사용하며 상세한 설명은 생략한다.
제1 기판(510) 상에서 전자 소자 영역(R2)에 제2 트렌치(514)를 형성한다. 제2 트렌치(514)의 깊이(D2)는 대략 1~200nm 깊이로 형성한다. 제2 트렌치(514)의 형성은 통상의 포토리소그래피 공정을 사용하며 상세한 설명은 생략한다.
도 5b를 참조하면, 제1 기판(510) 상으로 유전체를 도포하여 제1 트렌치(512) 및 제2 트렌치(514)를 채운다. 유전체로는 산화물 또는 질화물을 사용할 수 있다. 예컨대 실리콘 옥사이드 또는 실리콘 나이트라이드를 사용한다.
이어서, 평탄화 공정을 수행하여 제1 기판(510) 상의 유전체를 제거한다. 제1 트렌치(512) 및 제2 트렌치(514)에는 유전체(520)로 채워진다.
유전체로 공기를 사용하는 경우, 유전체 도포 공정 및 평탄화 공정은 생략할 수 있다.
도 5c를 참조하면, 제1 기판(510)의 상면(510a)에서 광학 소자 영역(R1)을 선택적으로 식각하여 광학 소자 영역(R1)의 유전체(520)의 두께(T1)를 0.5~3㎛ 범위로 만든다. 이에 따라, 제1 기판(510)에는 오목부(515)가 형성되며, 오목부의 깊이(D3)는 대략 100~500nm 가 된다.
도 5d를 참조하면, 제2 기판(550)을 준비한다. 제2 기판(550)은 제1 기판(510)과 동일한 물질로 형성될 수 있다.
제2 기판(550)의 일면에서 제1 기판(510)의 광전 소자 영역(R1)에 대응되는 영역을 제외한 영역을 대략 1~100nm 깊이(D4)로 식각한다. 이에 따라, 제2 기판(550)에는 볼록부(555)가 형성된다. 제2 기판(550)의 깊이(D4)는 대략 100~500nm 일 수 있다. 깊이(D4)는 제1 기판(510)의 깊이(D3)와 동일할 수 있다.
도 5e를 참조하면, 제1 기판(510)의 오목부(515)에 제2 기판(550)의 볼록부(555)가 결합하도록 제1 기판(510) 및 제2 기판(550)을 본딩한다. 제2 기판(550)의 볼록부(555)가 형성된 면이 제1 트렌치(512) 및 제2 트렌치(514)를 덮도록 본딩한다. 본딩은 플라즈마 본딩을 사용할 수 있다. 이에 따라, 결과물의 상면은 대략 평면이 된다.
도 5f를 참조하면, 제2 기판(550)을 씨닝하여 두께(T2)가 1~100 nm 이며, 볼록부(555)를 포함한 두께(T3)가 100~500nm 인 제2 기판(552)을 형성한다. 씨닝은 1차적으로 기계적 그라인딩 또는 wet chemical etching 을 한 후, CMP를 수행할 수 있다. 결과물로서 광전 집적회로 기판(500)이 완성된다.
제2 기판(550)의 두께(T2, T3)는 각각 전자 소자 및 광학 소자 특성에 맞게 형성된다.
도 6은 본 발명의 또 다른 실시예에 따른 광전 집적 회로 기판의 제조방법을 설명하는 도면이다. 본 실시예는 상기 실시예의 도 5b의 결과물에서 도 5c를 만드는 다른 방법을 설명하는 도면이다
도 6을 참조하면, 도 5a의 결과물에서, 제1 트렌치(512) 및 제2 트렌치(514)를 제외한 영역에 포토레지스트(630)를 형성한 다음 제1 기판(510) 상으로 제4 두께(T4)로 유전체(640)를 형성한다. 제4 두께(T4)는 도 5a의 제1 깊이(D1)에서 도 5c의 제3 깊이(D3)를 뺀 값과 같다. 제4 두께(T4)는 0.5~3㎛ 일 수 있다.
이어서, 포토레지스트(630)를 제거하고, 평탄화를 하여 제1 기판(510)의 상면 상의 유전체를 제거한다.
이어서, 광전 소자 영역(R1)의 유전체 상의 기판 물질을 선택적으로 제거하면, 도 5c의 결과물이 만들어진다. 이후의 공정은 도 5d ~ 도 5f의 공정과 실질적으로 동일하므로 상세한 설명은 생략한다.
본 발명의 실시예에 따르면, 유전체층의 두께 및 위치를 조절할 수 있으며, 유전체층으로 공기, 산화물, 질화물 등을 선택적으로 사용할 수 있으므로, 광학 소자 및 전기 소자에 각각 최적의 영역을 제공하는 기판을 제조할 수 있다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
300: 광전 집적회로 기판 310: 제1 기판
312: 제1 트렌치 314: 제2 트렌치
320: 유전체 340: 에피층
352: 제2 기판 R1: 광학소자 영역
R2: 전자 소자 영역

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 기판 상에 광학소자 및 전자 소자를 형성할 광학 소자 영역 및 전자 소자 영역을 한정하는 단계;
    상기 제1 기판 상면에 상기 광학 소자 영역에서 제1 깊이의 제1 트렌치와, 상기 전자 소자 영역에 제2 깊이의 제2 트렌치를 각각 형성하는 단계;
    상기 제1 트렌치 및 상기 제2 트렌치에 각각 유전체를 채우는 단계;
    상기 제1 기판의 상기 상면 상으로 제2 기판을 본딩하는 단계;
    상기 제2 기판을 씨닝하여 제1 두께를 가진 제2 기판을 만드는 단계; 및
    상기 제2 기판에서 상기 광학 소자 영역 및 상기 전자 소자 영역을 각각 제2 두께 및 제3 두께로 형성하는 단계;를 포함하며,
    상기 제1 깊이와 상기 제2 깊이는 각각 0.5㎛ - 3㎛, 1~200nm 인 광전 집적회로 기판의 제조방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 유전체는 공기, 산화물, 질화물 중 하나인 광전 집적회로 기판의 제조방법.
  9. 제 6 항에 있어서,
    상기 제2 두께 및 상기 제3 두께를 형성하는 단계는:
    상기 제2 기판의 상기 광학 소자 영역을 노출시키는 단계; 및
    상기 노출된 상기 광학 소자 영역 상으로 상기 제2 기판과 동일 물질로 된 물질을 형성하여 상기 광학 소자 영역의 상기 제2 기판의 두께를 상기 제2 두께로 만드는 단계이며,
    상기 제3 두께는 상기 제1 두께인 광전 집적회로 기판의 제조방법.
  10. 삭제
  11. 제 6 항에 있어서,
    상기 제2 두께 및 상기 제3 두께를 형성하는 단계는:
    상기 제2 기판의 상기 전자 소자 영역을 노출시키는 단계; 및
    상기 노출된 상기 전자 소자 영역을 선택적으로 식각하여 상기 전자 소자 영역의 두께를 상기 제3 두께로 만드는 단계이며,
    상기 제2 두께는 상기 제1 두께인 광전 집적회로 기판의 제조방법.
  12. 삭제
  13. 제1 기판 상에 광학소자 및 전자 소자를 형성할 광학 소자 영역 및 전자 소자 영역을 한정하는 단계;
    상기 제1 기판 상면에 상기 광학 소자 영역에서 제1 깊이의 제1 트렌치와, 상기 전자 소자 영역에 제2 깊이의 제2 트렌치를 각각 형성하는 단계;
    상기 제1 트렌치 및 상기 제2 트렌치를 유전체로 채우는 단계;
    상기 상면으로부터 제1 두께의 상기 광학 소자 영역을 선택적으로 식각하여 오목부를 형성하는 단계;
    제2 기판에서 상기 광학 소자 영역을 제외한 영역을 상기 제1 두께 식각하여 볼록부를 형성하는 단계;
    상기 제2 기판을 상기 제1 기판의 상기 상면 상으로 본딩하여 상기 볼록부를 상기 오목부에 결합하는 단계; 및
    상기 제2 기판의 상면으로부터 상기 광학 소자 영역의 유전체 상면 까지 제2 두께와 상기 전자 소자 영역의 상기 유전체의 상면 까지 제3 두께를 가지도록 상기 제2 기판을 씨닝하는 단계;를 포함하는 광전 집적회로 기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 제1 깊이와 상기 제2 깊이는 각각 0.6 ~ 3.5㎛, 1~200nm 인 광전 집적회로 기판의 제조방법.
  15. 제 13 항에 있어서,
    상기 유전체는 공기, 산화물, 질화물 중 하나인 광전 집적회로 기판의 제조방법.
  16. 제 13 항에 있어서,
    상기 제1 두께는 100~500nm 인 광전 집적회로 기판의 제조방법.
  17. 삭제
  18. 제 13 항에 있어서,
    상기 유전체를 채우는 단계는:
    상기 상기 제1 트렌치 및 상기 제2 트렌치를 각각 제4 두께의 유전체를 채우는 단계; 및
    상기 제1 기판 상면 상으로 상기 제2 트렌치를 채운 상기 유전체를 제거하는 단계를 포함하며,
    상기 제4 두께는 상기 제1 깊이 보다 상기 제1 두께만큼 작은 광전 집적회로 기판의 제조방법.
  19. 삭제
KR1020120132607A 2012-11-21 2012-11-21 광전 집적회로 기판의 제조방법 Active KR102007258B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120132607A KR102007258B1 (ko) 2012-11-21 2012-11-21 광전 집적회로 기판의 제조방법
US13/868,497 US8951882B2 (en) 2012-11-21 2013-04-23 Method of fabricating optoelectronic integrated circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120132607A KR102007258B1 (ko) 2012-11-21 2012-11-21 광전 집적회로 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20140065285A KR20140065285A (ko) 2014-05-29
KR102007258B1 true KR102007258B1 (ko) 2019-08-05

Family

ID=50728304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120132607A Active KR102007258B1 (ko) 2012-11-21 2012-11-21 광전 집적회로 기판의 제조방법

Country Status (2)

Country Link
US (1) US8951882B2 (ko)
KR (1) KR102007258B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206789A1 (en) * 2014-01-17 2015-07-23 Nanya Technology Corporation Method of modifying polysilicon layer through nitrogen incorporation for isolation structure
WO2016018288A1 (en) 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Hybrid multilayer device
US9874693B2 (en) * 2015-06-10 2018-01-23 The Research Foundation For The State University Of New York Method and structure for integrating photonics with CMOs
US10658177B2 (en) 2015-09-03 2020-05-19 Hewlett Packard Enterprise Development Lp Defect-free heterogeneous substrates
US10586847B2 (en) 2016-01-15 2020-03-10 Hewlett Packard Enterprise Development Lp Multilayer device
US11088244B2 (en) 2016-03-30 2021-08-10 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10079471B2 (en) 2016-07-08 2018-09-18 Hewlett Packard Enterprise Development Lp Bonding interface layer
US10381801B1 (en) 2018-04-26 2019-08-13 Hewlett Packard Enterprise Development Lp Device including structure over airgap
CN113098431B (zh) 2020-01-08 2023-09-08 中芯集成电路（宁波）有限公司 用于制作声波谐振器复合基板及表声波谐振器及制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105479A1 (en) 2004-11-15 2006-05-18 Cave Nigel G Method of integrating optical devices and electronic devices on an integrated circuit
JP2008516443A (ja) * 2004-10-06 2008-05-15 コミツサリア タ レネルジー アトミーク 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
KR100877252B1 (ko) 2002-11-12 2009-01-07 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 구조 제조방법
JP2009026929A (ja) 2007-07-19 2009-02-05 Seiko Epson Corp 半導体基板の製造方法
US20100119190A1 (en) 2008-11-13 2010-05-13 Alcatel-Lucent Usa Inc. Multithickness layered electronic-photonic devices
US20100140708A1 (en) 2008-12-05 2010-06-10 Bae Systems Information And Electronic Systems Integration Inc. Multi-Thickness Semiconductor with Fully Depleted Devices and Photonic Integration
US20120098122A1 (en) 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (mems) and complementary metal-oxide-semiconductor (cmos) substrates

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
JPH0521766A (ja) 1991-07-11 1993-01-29 Fujitsu Ltd 半導体基板の製造方法およびそれに用いる研磨装置
WO2004077537A1 (ja) * 1993-01-18 2004-09-10 Shinsuke Sakai 半導体基板の製造方法
KR970052808A (ko) 1995-12-16 1997-07-29 김주용 에스오아이(soi) 기판 제조 방법
JP3216535B2 (ja) 1996-08-30 2001-10-09 日本電気株式会社 Ｓｏｉ基板およびその製造方法
KR20000040104A (ko) * 1998-12-17 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP2000349148A (ja) * 1999-06-08 2000-12-15 Sony Corp 半導体層を有する基板の製造方法
JP2001015720A (ja) 1999-07-01 2001-01-19 Sharp Corp Ｓｏｉ基板の製造方法及び半導体装置の製造方法
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
CN1280831C (zh) * 2000-06-23 2006-10-18 皇家菲利浦电子有限公司 磁存储器
US6855436B2 (en) 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US6664146B1 (en) * 2001-06-01 2003-12-16 Advanced Micro Devices, Inc. Integration of fully depleted and partially depleted field effect transistors formed in SOI technology
FR2850487B1 (fr) * 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
FR2876219B1 (fr) * 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
US8120229B2 (en) * 2005-05-18 2012-02-21 Kolo Technologies, Inc. Middle spring supported micro-electro-mechanical transducers
US7884483B2 (en) * 2005-06-14 2011-02-08 Cufer Asset Ltd. L.L.C. Chip connector
US7285480B1 (en) 2006-04-07 2007-10-23 International Business Machines Corporation Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
TW200901592A (en) * 2007-06-27 2009-01-01 Inpaq Technology Co Ltd Over voltage protection device with air-gap
FR2942568B1 (fr) * 2009-02-24 2011-08-05 Soitec Silicon On Insulator Procede de fabrication de composants.
US8101458B2 (en) * 2009-07-02 2012-01-24 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
US7989248B2 (en) * 2009-07-02 2011-08-02 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
KR20130017914A (ko) * 2011-08-12 2013-02-20 삼성전자주식회사 광전 집적회로 기판 및 그 제조방법
US8652934B1 (en) * 2012-12-26 2014-02-18 Micron Technology, Inc. Semiconductor substrate for photonic and electronic structures and method of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877252B1 (ko) 2002-11-12 2009-01-07 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 구조 제조방법
JP2008516443A (ja) * 2004-10-06 2008-05-15 コミツサリア タ レネルジー アトミーク 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
US20060105479A1 (en) 2004-11-15 2006-05-18 Cave Nigel G Method of integrating optical devices and electronic devices on an integrated circuit
JP2009026929A (ja) 2007-07-19 2009-02-05 Seiko Epson Corp 半導体基板の製造方法
US20100119190A1 (en) 2008-11-13 2010-05-13 Alcatel-Lucent Usa Inc. Multithickness layered electronic-photonic devices
US20100140708A1 (en) 2008-12-05 2010-06-10 Bae Systems Information And Electronic Systems Integration Inc. Multi-Thickness Semiconductor with Fully Depleted Devices and Photonic Integration
US20120098122A1 (en) 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (mems) and complementary metal-oxide-semiconductor (cmos) substrates

Also Published As

Publication number Publication date
US20140141546A1 (en) 2014-05-22
US8951882B2 (en) 2015-02-10
KR20140065285A (ko) 2014-05-29

Similar Documents

Publication Publication Date Title
KR102007258B1 (ko) 광전 집적회로 기판의 제조방법
KR101770886B1 (ko) 실리콘-온-절연체 기판 상의 도파로의 광학 격리를 제공하는 방법 및 구조물
US10416380B1 (en) Suspended photonic waveguides with top side sealing
US9507089B2 (en) Method of manufacturing a photonic integrated circuit optically coupled to a laser of III-V material
US10770374B2 (en) Through-silicon vias for heterogeneous integration of semiconductor device structures
US10197733B2 (en) Edge coupling device fabrication
US10466415B2 (en) Semiconductor device and method of manufacturing the same
JP2013505485A (ja) ウェハ貼り合わせ技術を利用する光変調器
US10139563B2 (en) Method for making photonic chip with multi-thickness electro-optic devices and related devices
KR102163885B1 (ko) 전계흡수 광변조 소자 및 그 제조 방법
CN114428377A (zh) 与一个或多个气隙集成的光栅耦合器
US20190293864A1 (en) Frontend integration of electronics and photonics
US20140217606A1 (en) Three-dimensional monolithic electronic-photonic integrated circuit
CN110045520B (zh) 电光相位调制器
US20210384700A1 (en) Method for Processing a Laser Device
KR20130017914A (ko) 광전 집적회로 기판 및 그 제조방법
US20230021758A1 (en) Substrate and method for monolithic integration of electronic and optoelectronic devices
CN112713214A (zh) 通过将晶片转移到接收衬底来制造光子芯片的方法
US20250015210A1 (en) Integrated structure of waveguide and active component and manufacturing method thereof
CN119786344A (zh) 一种用于薄化半导体基材的方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121121

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171120

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121121

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190626

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190730

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190731

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220622

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240626

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20250624

Start annual number: 7

End annual number: 7