[go: up one dir, main page]

KR102036514B1 - 메모리 소자를 이용한 데이터 엑세스 장치 - Google Patents

메모리 소자를 이용한 데이터 엑세스 장치 Download PDF

Info

Publication number
KR102036514B1
KR102036514B1 KR1020150098851A KR20150098851A KR102036514B1 KR 102036514 B1 KR102036514 B1 KR 102036514B1 KR 1020150098851 A KR1020150098851 A KR 1020150098851A KR 20150098851 A KR20150098851 A KR 20150098851A KR 102036514 B1 KR102036514 B1 KR 102036514B1
Authority
KR
South Korea
Prior art keywords
data
memory device
bit
address
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150098851A
Other languages
English (en)
Other versions
KR20170008331A (ko
Inventor
박태범
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020150098851A priority Critical patent/KR102036514B1/ko
Priority to EP16172469.5A priority patent/EP3118746B1/en
Priority to ES16172469T priority patent/ES2751157T3/es
Priority to JP2016135815A priority patent/JP6143925B2/ja
Priority to CN201610543179.4A priority patent/CN106354655B/zh
Priority to US15/209,643 priority patent/US10656856B2/en
Publication of KR20170008331A publication Critical patent/KR20170008331A/ko
Application granted granted Critical
Publication of KR102036514B1 publication Critical patent/KR102036514B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1012—Design facilitation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

본 발명은 메모리 소자를 이용한 데이터 엑세스 장치에 관한 것으로, 데이터를 읽거나 쓸 수 있도록 다수의 어드레스들을 갖는 메모리 소자와, 상기 메모리 소자의 어드레스들을 N(N은 2이상의 자연수)등분으로 분할하여 제1 내지 제N 영역으로 정의하고, 상기 메모리 소자의 어드레스들과 상기 제1 내지 제N 영역에 각각 기설정된 어드레스들이 서로 대응되도록 매핑하는 어드레스 매핑부와, M(M은 2이상의 자연수)비트 데이터를 N등분하여 제1 내지 제N 데이터로 분할하는 데이터 분할부와, 상기 데이터 분할부로부터 분할된 제1 내지 제N 데이터와 상기 제1 내지 제N 영역에 각각 기설정된 특정 어드레스를 매핑하는 데이터 매핑부와, 상기 데이터 분할부로부터 분할된 제1 내지 제N 데이터를 상기 제1 내지 제N 영역의 각 특정 어드레스와 매핑되는 메모리 소자의 어드레스에 저장되도록 제어하는 제어부를 포함함으로써, 저렴한 작은 용량의 메모리 소자에 큰 용량의 데이터를 효율적으로 엑세스할 수 있는 효과가 있다.

Description

메모리 소자를 이용한 데이터 엑세스 장치{DATA ACCESS APPARATUS USING MEMORY DEVICE}
본 발명은 데이터 엑세스 장치에 관한 것으로, 보다 상세하게는 하나의 8비트 메모리 소자를 사용하여 16비트 이상의 데이터를 용이하게 읽기/쓰기(Read/Write) 동작할 수 있도록 한 메모리 소자를 이용한 데이터 엑세스 장치에 관한 것이다.
일반적으로, 전자 제어 시스템의 전체적인 제어를 담당하는 중앙처리장치(Central Processing Unit, CPU)에서는 저장장치인 메모리 소자(Memory Device)의 데이터를 읽거나 쓰는 엑세스(Access) 과정을 수행한다.
즉, 메모리 소자에 데이터를 읽기/쓰기(Read/Write) 하는 엑세스 과정은 중앙처리장치(CPU)에서 주도 하에 이루어진다. 따라서, 상기 읽거나 쓴다는 것은 중앙처리장치(CPU)를 기준으로 읽거나 쓴다는 의미이다. 상기 읽기(Read)는 메모리 소자의 데이터를 중앙처리장치(CPU) 쪽으로 데이터를 가져오는 것을 말하고, 상기 쓰기(Write)는 중앙처리장치(CPU)에서 메모리 소자로 전송하는 것을 말한다.
한편, 상기 전자 제어 시스템 중에서 요즘 각광받고 있는 태양광 인버터 시스템은 태양광 모듈에서 공급받은 직류(DC) 에너지를 교류(AC) 에너지로 변환하여 발전하는 시스템이다.
이러한 태양광 인버터 시스템이 동작을 할 때, 전압/전류/발전량 등 각종 정보가 메모리 소자에 저장되며, 이렇게 저장된 메모리 소자는 통신을 통해 외부 기기(예컨대, 모니터링 장치)에 저장된다.
상기 태양광 인버터 시스템의 발전량은 매우 중요한 데이터이며, 누적 발전량(즉, 태양광 인버터가 발전을 시작한 과거부터 현재까지의 발전량 총 합)은 사용자에게 매우 중요한 정보이다.
한편, 기존의 8비트(bit) 또는 16비트(bit) 메모리 소자는 최대 기록 가능한 데이터가 각각 256개, 65536개이며, 이러한 용량은 누적 발전량을 MW(메가와트)단위로 표시하기에는 너무 작은 용량이다. 따라서, 최소한 24비트(최대 기록 가능한 데이터는 16777216개)는 되어야 MW(메가와트)단위로 누적 발전량을 표시할 수 있다. 이에 따라 시중에서 일반적으로 판매하는 8비트 메모리 소자에 24비트 데이터를 저장할 수 있는 방법의 필요성이 대두되고 있다.
최근 통신기법 및 통신소자의 발달에 의해, 상기 태양광 인버터 시스템의 외부 기기에 전달할 수 있는 데이터의 양은 8비트/16비트/24비트 등과 같이 한번에 전달할 수 있는 데이터의 양은 증가하였으며, 통신을 통해 사용자에게 전달하는 데이터의 양도 점차 증가하고 있으나 통신의 속도 저하현상은 발생하지 않고 있다.
그러나, 통신을 통해 주고받은 데이터를 저장하는 메모리 소자(특히 비휘발성 메모리 소자)는 8비트 메모리 소자가 대부분이며, 24비트 메모리 소자는 가격이 매우 높은 단점이 있다.
또한, 상기 태양광 인버터 시스템에서 중요한 데이터를 메모리 소자에 읽기/쓰기 동작하려 해도, 시중에 일반적으로 판매되는 8비트 메모리 소자를 사용해야 하므로, 데이터의 용량이 8비트로 제한되는 단점이 있으며, 24비트 용량의 데이터를 읽기/쓰기 동작하려면, 24비트 메모리 소자를 시중에서 구입해야 하나, 가격이 매우 비싼 단점이 있다.
상기 태양광 인버터 시스템에서 주로 사용하는 메모리 소자(시중에서 일반적으로 판매하는 메모리 소자)는 8비트 제품이다. 8비트 메모리 소자가 범용으로 사용되며 가격이 가장 낮다.
그리고, 시중에서 판매하는 8비트 메모리 소자를 사용하여 태양광 인버터 시스템의 주요 데이터들(예컨대, 누적 발전량 등)을 저장할 때는, 메모리 소자의 용량의 제한(8비트)으로 인해 8비트 용량의 데이터만 저장이 가능하다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 하나의 8비트 메모리 소자를 사용하여 16비트 이상의 데이터를 용이하게 읽기/쓰기(Read/Write) 동작할 수 있도록 한 메모리 소자를 이용한 데이터 엑세스 장치를 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 데이터를 읽거나 쓸 수 있도록 다수의 어드레스들을 갖는 메모리 소자; 상기 메모리 소자의 어드레스들을 N(N은 2이상의 자연수)등분으로 분할하여 제1 내지 제N 영역으로 정의하고, 상기 메모리 소자의 어드레스들과 상기 제1 내지 제N 영역에 각각 기설정된 어드레스들이 서로 대응되도록 매핑하는 어드레스 매핑부; M(M은 2이상의 자연수)비트 데이터를 N등분하여 제1 내지 제N 데이터로 분할하는 데이터 분할부; 상기 데이터 분할부로부터 분할된 제1 내지 제N 데이터와 상기 제1 내지 제N 영역에 각각 기설정된 특정 어드레스를 매핑하는 데이터 매핑부; 및 상기 데이터 분할부로부터 분할된 제1 내지 제N 데이터를 상기 제1 내지 제N 영역의 각 특정 어드레스와 매핑되는 메모리 소자의 어드레스에 저장되도록 제어하는 제어부를 포함하는 메모리 소자를 이용한 데이터 엑세스 장치를 제공하는 것이다.
여기서, 상기 제1 내지 제N 영역의 각 특정 어드레스와 매핑되는 메모리 소자의 어드레스에 저장된 제1 내지 제N 데이터를 조합하여 원래의 M비트 데이터로 복원하는 데이터 복원부가 더 포함됨이 바람직하다.
바람직하게, 상기 어드레스 매핑부는, 상기 메모리 소자의 어드레스들을 사용자의 설정에 따라 N등분하여 제1 내지 제N 영역으로 정의할 수 있다.
바람직하게, 상기 데이터 분할부는, 상기 M비트 데이터를 N등분하여 제1 내지 제N 데이터로 분할할 수 있다.
바람직하게, 상기 제1 내지 제N 영역의 각 특정 어드레스는 사용자의 설정에 따라 동일한 순서 또는 랜덤적인 순서에 위치한 어드레스로 이루어질 수 있다.
바람직하게, 상기 메모리 소자는 8비트 메모리 소자로 이루어지되, N=2이고 M=16인 경우, N=3이고 M=24인 경우, N=4이고 M=32인 경우 중 어느 하나의 경우로 이루어질 수 있다.
이상에서 설명한 바와 같은 본 발명의 메모리 소자를 이용한 데이터 엑세스 장치에 따르면, 하나의 8비트 메모리 소자를 사용하여 16비트 이상의 데이터를 용이하게 읽기/쓰기(Read/Write) 동작할 수 있도록 함으로써, 저렴한 작은 용량의 메모리 소자에 큰 용량의 데이터를 효율적으로 엑세스할 수 있으며, 비용을 효과적으로 절감할 수 있는 이점이 있다.
도 1은 종래 기술에 따른 8비트 메모리 소자에 8비트 데이터를 읽기/쓰기 동작하는 방식을 설명하기 위한 도면이다.
도 2는 종래 기술에 따른 다수의 8비트 메모리 소자를 이용하여 24비트 데이터를 읽기/쓰기 동작하는 방식을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터 엑세스 장치를 설명하기 위한 전체적인 블록 구성도이다.
도 4는 본 발명의 일 실시예에 따른 하나의 8비트 메모리 소자를 이용하여 24비트 데이터를 읽기/쓰기 동작하는 방식을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터를 엑세스하는 방법을 설명하기 위한 전체적인 흐름도이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 또한, 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 1은 종래 기술에 따른 8비트 메모리 소자에 8비트 데이터를 읽기/쓰기 동작하는 방식을 설명하기 위한 도면으로서, 하나의 8비트 메모리 소자는 "0x0000∼0xNNNN" 번지까지의 어드레스(Address)를 가지고 있다. 따라서, 8비트 데이터를 8비트 메모리 소자의 각 어드레스에 쓰기(Write) 동작을 수행하여 저장하고, 필요할 경우 읽기(Read) 동작을 수행하여 데이터를 읽는다.
도 2는 종래 기술에 따른 다수의 8비트 메모리 소자를 이용하여 24비트 데이터를 읽기/쓰기 동작하는 방식을 설명하기 위한 도면으로서, 예컨대, 태양광 인버터 시스템에서 24비트 데이터를 저장해야 한다면 3개의 8비트 메모리 소자를 사용해야 한다.
그리고, 태양광 인버터 시스템에서 8비트 메모리 소자에 저장하려는 24비트 데이터를 3등분하여 3개의 8비트 데이터로 나누고, 나누어진 3개의 8비트 데이터를 8비트 메모리 소자에 각각 쓰기(Write) 동작을 수행하고, 필요한 경우 읽기(Read) 동작을 수행하여 데이터를 읽는 방식이다.
그러나, 종래의 기술은 사용하는 메모리 소자의 용량(8비트, 24비트 등)에 따라 태양광 인버터 시스템에서 저장할 수 있는 데이터가 각각 8비트, 24비트 등으로 제한된다는 단점이 있다. 즉, 사용하려는 메모리 소자의 용량에 따라 메모리 소자에 읽기/쓰기 동작할 수 있는 데이터의 용량이 결정되는 단점이 있으며, 시중에서 범용으로 판매되는 8비트 메모리 소자외 16비트 이상의 메모리 소자는 가격이 높은 단점이 있다.
또한, 시중에서 일반적으로 판매하는 8비트 메모리 소자에 24비트 데이터를 저장할 수는 없다. 만일, 8비트 메모리 소자를 사용하여 24비트 데이터를 저장하고자 한다면, 도 2에 도시된 바와 같이, 8비트 메모리 소자 3개를 사용해야 하므로, 가격이 증가하는 단점이 있다.
이러한 종래의 문제점을 해결하기 위하여, 본 발명은 예컨대, 태양광 인버터 시스템 등에 사용되는 하나의 8비트 메모리 소자에 16비트 이상의 데이터를 용이하게 읽기/쓰기(Read/Write) 동작할 수 있도록 하는 특징적인 기술이다.
이러한 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터 엑세스 장치를 적용하면, 종래 기술의 태양광 인버터 시스템 등에 사용하는 메모리 소자의 용량(8비트, 24비트 등)에 따라 태양광 인버터 시스템에서 저장할 수 있는 데이터가 각각 8비트, 24비트 등으로 제한되고, 사용하려는 메모리 소자의 용량에 따라 메모리 소자에 읽기/쓰기 동작할 수 있는 데이터의 용량이 결정되는 문제점을 효과적으로 해결할 수 있다.
즉, 본 발명의 실시예에 따르면, 저렴한 작은 용량(8비트)의 메모리 소자에 큰 용량(예컨대, 16비트, 24비트, 32비트 등)의 데이터를 효율적으로 엑세스(Access)할 수 있으며, 비용을 효과적으로 절감할 수 있다.
도 3은 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터 엑세스 장치를 설명하기 위한 전체적인 블록 구성도이고, 도 4는 본 발명의 일 실시예에 따른 하나의 8비트 메모리 소자를 이용하여 24비트 데이터를 읽기/쓰기 동작하는 방식을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터 엑세스 장치는, 크게 8비트 메모리 소자(100), 어드레스 매핑부(200), 데이터 분할부(300), 데이터 매핑부(400) 및 제어부(500) 등을 포함하여 이루어진다.
여기서, 8비트 메모리 소자(100)는 8비트(bit)의 데이터를 읽거나 쓸 수 있도록 다수의 어드레스(Address)들(예컨대, "0x0000∼0xNNNN" 번지까지의 어드레스)을 갖는 메모리 IC(Integrated Circuit)로 이루어질 수 있다.
이러한 8비트 메모리 소자(100)는 데이터의 위치를 지정하는 어드레스가 있고, 데이터가 전송되는 통로로 데이터 버스(data bus)가 존재한다. 만약, 제어부(500)에서 데이터를 읽을 때, 읽을 데이터의 어드레스를 8비트 메모리 소자(100)에 전송하면, 8비트 메모리 소자(100)는 지정된 어드레스의 데이터를 데이터 버스에 실어 제어부(500)가 읽도록 한다. 데이터를 쓸 때는 특정 어드레스를 주면, 8비트 메모리 소자(100)는 해당 어드레스에 데이터를 쓴다.
그리고, 제어부(500)는 8비트 메모리 소자(100)의 위치 정보인 어드레스를 어드레스 버스(address bus)에 실어 보낸다. 8비트 메모리 소자(100)가 어드레스 정보를 받으면 해당 어드레스에 데이터를 읽거나 쓴다.
한편, 8비트 메모리 소자(100)는 전원이 공급되지 않아도 저장된 데이터 정보를 계속 유지할 수 있으며, 읽기/쓰기(Read/Write) 동작이 가능한 비휘발성 메모리(Non-volatile memory, NVM, NVRAM)로 구현됨이 바람직하며, 상기 비휘발성 메모리는 예컨대, 롬(ROM), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), 상변화 메모리(Phase Change Memory), 저항 메모리(Resistive Memory), 자기 메모리(Magnetic Memory)들 중에 어느 하나 일 수 있다.
어드레스 매핑부(200)는 8비트 메모리 소자(100)의 어드레스들을 3등분으로 분할하여 제1 내지 제3 영역(A 내지 C)으로 정의하고, 8비트 메모리 소자(100)의 어드레스들(0x0000∼0xNNNN)과 상기 정의된 제1 내지 제3 영역(A 내지 C)에 각각 기설정된 어드레스들(0x000∼0xGGGG, 0xGGGG+0x01∼0xHHHH, 0xHHHH+0x01∼0xNNNN)이 서로 일대일(1:1) 대응되도록 매핑(Mapping)하는 기능을 수행한다.
이러한 어드레스 매핑부(200)는 도 4에 도시된 바와 같이, 8비트 메모리 소자(100)의 어드레스들을 어드레스 번지 순서에 따라 3등분하여 제1 내지 제3 영역(A 내지 C)으로 정의함이 바람직하지만, 이에 국한하지 않으며, 어드레스 번지 순서에 관계없이 랜덤(random)하게 3등분하여 제1 내지 제3 영역(A 내지 C)으로 정의할 수도 있다.
데이터 분할부(300)는 8비트의 데이터가 3개로 구성된 24비트 데이터를 8비트씩 3등분하여 제1 내지 제3 8비트 데이터로 분할하는 기능을 수행한다.
이러한 데이터 분할부(300)는 도 4에 도시된 바와 같이, 24비트 데이터를 순차적으로 8비트씩 상위 8비트 데이터, 중위 8비트 데이터 및 하위 8비트 데이터로 3등분하여 제1 내지 제3 8비트 데이터로 분할함이 바람직하지만, 이에 국한하지 않으며, 24비트 데이터를 랜덤(random)하게 3등분하여 제1 내지 제3 8비트 데이터로 분할할 수도 있다.
데이터 매핑부(400)는 데이터 분할부(300)로부터 분할된 제1 내지 제3 8비트 데이터와 어드레스 매핑부(200)로부터 정의된 제1 내지 제3 영역(A 내지 C)에 각각 기설정된 특정 어드레스를 매핑(Mapping)하는 기능을 수행한다.
이때, 어드레스 매핑부(200)로부터 정의된 제1 내지 제3 영역(A 내지 C)의 각 특정 어드레스는 동일한 순서에 위치한 어드레스로 이루어짐이 바람직하다. 예를 들면, 제1 영역(A)에서 첫 번째로 위치한 "0x0000" 번지 어드레스에 제1 8비트 데이터를 매핑시킬 경우, 제2 및 제3 영역(B 및 C)에서 첫 번째로 위치한 "0xGGGG+0x01" 및 "0xHHHH+0x01" 번지 어드레스에 제2 및 제3 8비트 데이터를 각각 매핑시킨다.
한편, 어드레스 매핑부(200)로부터 정의된 제1 내지 제3 영역(A 내지 C)의 각 특정 어드레스는 사용자의 설정에 따라 서로 다른 순서 또는 랜덤적인 순서에 위치한 어드레스로 이루어질 수도 있다.
제어부(500)는 데이터 분할부(300)로부터 분할된 제1 내지 제3 8비트 데이터를 어드레스 매핑부(200)로부터 정의된 제1 내지 제3 영역(A 내지 C)의 각 특정 어드레스와 매핑되는 8비트 메모리 소자(100)의 어드레스에 저장되도록 제어하는 기능을 수행한다.
추가적으로, 어드레스 매핑부(200)로부터 정의된 제1 내지 제3 영역(A 내지 C)의 각 특정 어드레스와 매핑되는 8비트 메모리 소자(100)의 어드레스에 저장된 제1 내지 제3 8비트 데이터를 조합하여 원래의 24비트 데이터로 복원하는 데이터 복원부(600)가 더 포함될 수 있다.
한편, 본 발명의 일 실시예에 적용된 어드레스 매핑부(200), 데이터 분할부(300), 데이터 매핑부(400) 및 데이터 복원부(600)는 소프트웨어적으로 프로그래밍 되어 제어부(500) 또는 중앙처리장치(CPU)의 내부에서 동작되도록 구현함이 바람직하지만, 이에 국한하지 않으며, 어드레스 매핑부(200), 데이터 분할부(300), 데이터 매핑부(400) 및 데이터 복원부(600)를 제어부(500) 또는 중앙처리장치(CPU)와 서로 분리하여 하드웨어적으로 구현할 수도 있다.
다른 한편, 본 발명의 일 실시예에 적용된 어드레스 매핑부(200), 데이터 분할부(300), 데이터 매핑부(400), 제어부(500) 및 데이터 복원부(600)는 하나의 중앙처리장치(CPU)에 포함하여 구성할 수도 있다.
이하에는 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터를 엑세스하는 방법을 구체적으로 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터를 엑세스하는 방법을 설명하기 위한 전체적인 흐름도이다.
도 3 내지 도 5를 참조하면, 본 발명의 일 실시예에 적용된 제어부(500)에서 24비트 데이터를 8비트 메모리 소자(100)로 저장(Write)하고자 할 경우, 먼저, 어드레스 매핑부(200)를 통해 8비트 메모리 소자(100)의 어드레스들을 3등분으로 분할하여 제1 내지 제3 영역(A 내지 C)으로 정의한다(S100).
이때, 8비트 메모리 소자(100)의 어드레스들을 기설정된 어드레스들의 순서에 따라 3등분하여 제1 내지 제3 영역(A 내지 C)으로 정의함이 바람직하다(도 4 참조).
그런 다음, 8비트 메모리 소자(100)의 어드레스들과 제1 내지 제3 영역(A 내지 C)에 각각 기설정된 어드레스들이 서로 일대일(1:1) 대응되도록 매핑시킨 후(S200), 데이터 분할부(300)를 통해 저장하고자 하는 24비트 데이터를 8비트씩 3등분하여 제1 내지 제3 8비트 데이터로 분할한다(S300).
이때, 상기 24비트 데이터는 순차적으로 8비트(bit)씩 상위 8비트 데이터, 중위 8비트 데이터 및 하위 8비트 데이터로 3등분하여 제1 내지 제3 8비트 데이터로 분할함이 바람직하다.
이후에, 데이터 매핑부(400)를 통해 상기 단계S300에서 분할된 제1 내지 제3 8비트 데이터와 상기 단계S100에서 정의된 제1 내지 제3 영역(A 내지 C)에 각각 기설정된 특정 어드레스를 매핑시킨다(S400). 이때, 상기 단계S100에서 정의된 제1 내지 제3 영역(A 내지 C)의 각 특정 어드레스는 동일한 순서에 위치한 어드레스로 이루어짐이 바람직하다.
다음으로, 제어부(500)를 통해 상기 단계S300에서 분할된 제1 내지 제3 8비트 데이터를 상기 단계S100에서 정의된 제1 내지 제3 영역(A 내지 C)의 각 특정 어드레스와 매핑되는 8비트 메모리 소자(100)의 어드레스로 저장한다(S500).
즉, 저장하려는 24비트 데이터의 제1 8비트 데이터를 제1 영역(A)에 저장하고, 저장하려는 24비트 데이터의 제2 8비트 데이터를 제2 영역(B)에 저장하며, 저장하려는 24비트 데이터의 제3 8비트 데이터를 제3 영역(C)에 저장하게 된다.
한편, 전술한 바와 같이 8비트 메모리 소자(100)에 저장된 데이터를 읽고(Read)자 할 경우, 데이터 복원부(600)를 통해 상기 단계S100에서 정의된 제1 내지 제3 영역(A 내지 C)의 특정 어드레스와 매핑되는 8비트 메모리 소자(100)의 어드레스에 저장된 제1 내지 제3 8비트 데이터를 조합하여 원래의 24비트 데이터로 복원한 후, 읽기 동작을 수행할 수 있다.
전술한 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터 엑세스 장치는, 태양광 인버터 시스템에 적용됨이 바람직하지만, 이에 국한하지 않으며, 제어 모듈을 기준으로 메모리에 데이터를 엑세스할 수 있는 모든 전자 제어 장치 및 시스템에 적용할 수 있다.
또한, 본 발명의 일 실시예에서는 하나의 8비트 메모리 소자에 24비트 데이터를 읽거나 쓸 수 있도록 구현하였지만, 이에 국한하지 않으며, 하나의 작은 용량의 메모리 소자(예컨대, 16비트, 32비트, 64비트 등)에 큰 용량의 데이터(예컨대, 32비트, 64비트, 128비트 등)를 읽거나 쓸 수 있도록 구현할 수도 있다.
예를 들어, 16비트 데이터를 2등분하여 하나의 8비트 메모리 소자에 읽거나 쓸 수 있도록 구현할 수 있으며, 32비트 데이터를 4등분하여 하나의 8비트 메모리 소자에 읽거나 쓸 수 있도록 구현할 수 있다. 즉, 16비트 이상의 데이터를 하나의 8비트 메모리 소자에 읽거나 쓸 수 있도록 구현할 수 있다. 한편, 16비트 이상의 메모리 소자도 마찬가지로 큰 용량의 데이터(예컨대, 32비트, 64비트, 128비트 등)를 읽거나 쓸 수 있도록 구현할 수 있다. 이에 대한 구체적인 구현 방법은 전술한 본 발명의 일 실시예와 동일하게 수행될 수 있다.
한편, 본 발명의 일 실시예에 따른 메모리 소자를 이용한 데이터 엑세스 방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현되는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
예컨대, 컴퓨터가 읽을 수 있는 기록매체로는 롬(ROM), 램(RAM), 시디-롬(CD-ROM), 자기 테이프, 하드디스크, 플로피디스크, 이동식 저장장치, 비휘발성 메모리(Flash Memory), 광 데이터 저장장치 등이 있다.
또한, 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터 통신망으로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 읽을 수 있는 코드로서 저장되고 실행될 수 있다.
전술한 본 발명에 따른 메모리 소자를 이용한 데이터 엑세스 장치에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
100 : 8비트 메모리 소자,
200 : 어드레스 매핑부,
300 : 데이터 분할부,
400 : 데이터 매핑부,
500 : 제어부,
600 : 데이터 복원부

Claims (6)

  1. 데이터를 읽거나 쓸 수 있도록 다수의 어드레스들을 갖는 메모리 소자;
    상기 메모리 소자의 어드레스들을 N(N은 2이상의 자연수)등분으로 분할하여 제1 내지 제N 영역으로 정의하고, 상기 메모리 소자의 어드레스들과 상기 제1 내지 제N 영역에 각각 기설정된 어드레스들이 서로 대응되도록 매핑하는 어드레스 매핑부;
    M(M은 2이상의 자연수)비트 데이터를 N등분하여 제1 내지 제N 데이터로 분할하는 데이터 분할부;
    상기 제1 내지 제N 영역에 각각 기설정된 어드레스에 상기 데이터 분할부로부터 분할된 상기 제1 내지 제N 데이터를 매핑하는 데이터 매핑부; 및
    상기 제1 내지 제N 영역에 각각 기설정된 어드레스와 매핑되는 상기 메모리 소자의 어드레스에 상기 데이터 분할부로부터 분할된 상기 제1 내지 제N 데이터가 저장되도록 제어하는 제어부를 포함하고,
    상기 제1 내지 제N 영역에 각각 기설정된 특정 어드레스는 사용자의 설정에 따라 동일한 순서에 위치한 어드레스인 메모리 소자를 이용한 데이터 엑세스 장치.
  2. 제1 항에 있어서,
    상기 제1 내지 제N 영역에 각각 기설정된 어드레스와 매핑되는 상기 메모리 소자의 어드레스에 저장된 상기 제1 내지 제N 데이터를 조합하여 원래의 상기 M비트 데이터로 복원하는 데이터 복원부가 더 포함되는 것을 특징으로 하는 메모리 소자를 이용한 데이터 엑세스 장치.
  3. 제1 항에 있어서,
    상기 어드레스 매핑부는, 상기 메모리 소자의 어드레스들을 사용자의 설정에 따라 N등분으로 분할하여 제1 내지 제N 영역으로 정의하는 것을 특징으로 하는 메모리 소자를 이용한 데이터 엑세스 장치.
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 메모리 소자는 8비트 메모리 소자로 이루어지되,
    N=2이고 M=16인 경우, N=3이고 M=24인 경우, N=4이고 M=32인 경우 중 어느 하나의 경우로 이루어진 것을 특징으로 하는 메모리 소자를 이용한 데이터 엑세스 장치.
KR1020150098851A 2015-07-13 2015-07-13 메모리 소자를 이용한 데이터 엑세스 장치 Active KR102036514B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150098851A KR102036514B1 (ko) 2015-07-13 2015-07-13 메모리 소자를 이용한 데이터 엑세스 장치
EP16172469.5A EP3118746B1 (en) 2015-07-13 2016-06-01 Data access apparatus using memory device
ES16172469T ES2751157T3 (es) 2015-07-13 2016-06-01 Aparato de acceso a datos que usa un dispositivo de memoria
JP2016135815A JP6143925B2 (ja) 2015-07-13 2016-07-08 メモリ素子を用いたデータアクセス装置
CN201610543179.4A CN106354655B (zh) 2015-07-13 2016-07-11 使用存储器装置的数据访问设备
US15/209,643 US10656856B2 (en) 2015-07-13 2016-07-13 Data access apparatus using memory device wherein 24-bit data is divided into three segments that has predetermined addresses mapped to addresses of single 8-bit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150098851A KR102036514B1 (ko) 2015-07-13 2015-07-13 메모리 소자를 이용한 데이터 엑세스 장치

Publications (2)

Publication Number Publication Date
KR20170008331A KR20170008331A (ko) 2017-01-24
KR102036514B1 true KR102036514B1 (ko) 2019-10-28

Family

ID=56134103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150098851A Active KR102036514B1 (ko) 2015-07-13 2015-07-13 메모리 소자를 이용한 데이터 엑세스 장치

Country Status (6)

Country Link
US (1) US10656856B2 (ko)
EP (1) EP3118746B1 (ko)
JP (1) JP6143925B2 (ko)
KR (1) KR102036514B1 (ko)
CN (1) CN106354655B (ko)
ES (1) ES2751157T3 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140379960A1 (en) * 2011-12-05 2014-12-25 Niklas Linkewitsch Background reordering - a preventive wear-out control mechanism with limited overhead
US20150186270A1 (en) 2013-12-30 2015-07-02 Sandisk Technologies Inc. Non-volatile memory and method with adaptive logical groups

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307447A (en) * 1979-06-19 1981-12-22 Gould Inc. Programmable controller
JPH03209544A (ja) * 1990-01-11 1991-09-12 Nec Eng Ltd メモリ制御回路
JPH03241443A (ja) * 1990-02-20 1991-10-28 Fujitsu Ltd メモリアクセス方式
TW390446U (en) * 1992-10-01 2000-05-11 Hudson Soft Co Ltd Information processing system
US6226736B1 (en) * 1997-03-10 2001-05-01 Philips Semiconductors, Inc. Microprocessor configuration arrangement for selecting an external bus width
US6175891B1 (en) * 1997-04-23 2001-01-16 Micron Technology, Inc. System and method for assigning addresses to memory devices
JP3196720B2 (ja) 1998-03-20 2001-08-06 日本電気株式会社 連想メモリ制御回路及び制御方法
US20010009539A1 (en) * 2000-01-24 2001-07-26 Jin Ogasawara Method of data recording
US7681013B1 (en) * 2001-12-31 2010-03-16 Apple Inc. Method for variable length decoding using multiple configurable look-up tables
KR100450680B1 (ko) 2002-07-29 2004-10-01 삼성전자주식회사 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템
US20040128444A1 (en) * 2002-12-24 2004-07-01 Sung-Hoon Baek Method for storing data in disk array based on block division and method for controlling input/output of disk array by using the same
US6785191B2 (en) * 2003-01-09 2004-08-31 Micrel, Inc. Robust power-on meter and method using a limited-write memory
KR100585117B1 (ko) 2003-12-26 2006-06-01 삼성전자주식회사 라인부하가 감소된 리드데이터 라인을 구비하는 반도체장치
US7480766B2 (en) 2005-08-03 2009-01-20 Sandisk Corporation Interfacing systems operating through a logical address space and on a direct data file basis
KR101305490B1 (ko) 2005-10-01 2013-09-06 삼성전자주식회사 메모리 맵핑 방법 및 장치
JP2008141278A (ja) 2006-11-30 2008-06-19 Sanyo Electric Co Ltd 復号回路
KR20080051267A (ko) 2006-12-05 2008-06-11 삼성전자주식회사 표시 장치의 구동 장치, 이를 포함하는 표시 장치 및 표시장치의 구동 방법
CN101715575A (zh) * 2006-12-06 2010-05-26 弗森多系统公司（dba弗森-艾奥） 采用数据管道管理数据的装置、系统和方法
KR101083673B1 (ko) * 2008-10-01 2011-11-16 주식회사 하이닉스반도체 반도체 스토리지 시스템 및 그 제어 방법
KR101269901B1 (ko) 2009-12-15 2013-05-31 한국전자통신연구원 Ｈａｒｑ를 지원하는 데이터 디레이트 매처 및 방법
JP2011145755A (ja) 2010-01-12 2011-07-28 Renesas Electronics Corp データ制御方法及びデータ制御装置
US8848445B2 (en) * 2011-05-17 2014-09-30 Sandisk Technologies Inc. System and method for minimizing write amplification while maintaining sequential performance using logical group striping in a multi-bank system
KR20130064521A (ko) 2011-12-08 2013-06-18 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 관리 방법
KR102024850B1 (ko) * 2012-08-08 2019-11-05 삼성전자주식회사 3차원 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
US20140297921A1 (en) * 2013-03-26 2014-10-02 Skymedi Corporation Method of Partitioning Physical Block and Memory System Thereof
JP6180271B2 (ja) * 2013-10-09 2017-08-16 日本放送協会 映像記録装置及び映像記録方法
TWI527058B (zh) 2013-11-01 2016-03-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置與記憶體控制電路單元

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140379960A1 (en) * 2011-12-05 2014-12-25 Niklas Linkewitsch Background reordering - a preventive wear-out control mechanism with limited overhead
US20150186270A1 (en) 2013-12-30 2015-07-02 Sandisk Technologies Inc. Non-volatile memory and method with adaptive logical groups

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
(매뉴얼)DSP56300 Family Manual: Chapter 10 DMA Controller(2002.4.2.)*

Also Published As

Publication number Publication date
US10656856B2 (en) 2020-05-19
KR20170008331A (ko) 2017-01-24
JP2017021802A (ja) 2017-01-26
EP3118746B1 (en) 2019-07-31
CN106354655A (zh) 2017-01-25
CN106354655B (zh) 2019-09-10
JP6143925B2 (ja) 2017-06-07
ES2751157T3 (es) 2020-03-30
US20170017425A1 (en) 2017-01-19
EP3118746A1 (en) 2017-01-18

Similar Documents

Publication Publication Date Title
US10082966B1 (en) Electronic storage device
US20180232146A1 (en) Method and apparatus for memory management
US9058296B2 (en) Data processing method, memory storage device and memory control circuit unit
EP1898312A1 (en) Memory controller, nonvolatile storage device, nonvolatile storage system, and data writing method
US20170004071A1 (en) Bidirectional counter in a flash memory
US20130179647A1 (en) Storage device and data management method thereof
KR102788924B1 (ko) 메모리 시스템, 이의 어드레스 맵핑 방법 및 억세스 방법
US11488671B2 (en) Method, associated memory device and controller thereof for performing programming management
US9373369B1 (en) Data storage device and operating method thereof
CN107045423B (zh) 存储器装置及其数据存取方法
CN108231119B (zh) 用每单元分数比特低延迟读取快闪存储设备的方法和装置
US9990152B1 (en) Data writing method and storage controller
EP3057100B1 (en) Memory device and operating method of same
KR102036514B1 (ko) 메모리 소자를 이용한 데이터 엑세스 장치
US10658042B2 (en) Semiconductor memory device and method of erasing data of partial page and overwriting partial page with predetermined data
CN113031854B (zh) 一次性可编程存储器装置及其容错方法
US9240243B2 (en) Managing of the erasing of operative pages of a flash memory device through service pages
CN109684239B (zh) 防止系统芯片的非易失性存储器被复制的方法
JP5278772B2 (ja) 半導体情報処理装置
JP3793464B2 (ja) 半導体記憶装置
JP4018085B2 (ja) 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
JP4638467B2 (ja) 半導体情報処理装置
KR19980078237A (ko) 플래쉬 메모리를 사용한 에이티에이(ata) 카드
JP2000222891A (ja) マイクロコンピュータのメモリ書き換え装置および方法
KR20120058752A (ko) 이이피롬의 데이터 기록 방법 및 이를 이용한 반도체 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7