[go: up one dir, main page]

KR102065665B1 - 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR102065665B1
KR102065665B1 KR1020130124165A KR20130124165A KR102065665B1 KR 102065665 B1 KR102065665 B1 KR 102065665B1 KR 1020130124165 A KR1020130124165 A KR 1020130124165A KR 20130124165 A KR20130124165 A KR 20130124165A KR 102065665 B1 KR102065665 B1 KR 102065665B1
Authority
KR
South Korea
Prior art keywords
word line
data
dummy
memory cells
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130124165A
Other languages
English (en)
Other versions
KR20150044738A (ko
Inventor
정봉길
변대석
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130124165A priority Critical patent/KR102065665B1/ko
Priority to US14/463,130 priority patent/US9367417B2/en
Publication of KR20150044738A publication Critical patent/KR20150044738A/ko
Application granted granted Critical
Publication of KR102065665B1 publication Critical patent/KR102065665B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법이 개시된다. 본 발명의 일 실시예에 따른 메모리 시스템의 동작방법은, 제1 워드라인에 연결된 메모리 셀들의 데이터를 독출하는 단계와, 상기 독출 데이터들 중 제1 상태의 값을 갖는 데이터의 개수에 따라, 상기 제1 워드라인이 더미 워드라인에 해당하는지를 판별하는 단계 및 상기 판별 결과에 따라, 상기 독출 데이터에 발생된 에러를 복구하기 위한 복구 알고리즘을 선택적으로 수행하는 단계를 구비하는 것을 특징으로 한다.

Description

더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법{NON-VOLATILE MEMORY DEVICE INCLUDING DUMMY WORDLINE, MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 장치에 관한 것으로서, 상세하게는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
반도체 메모리 장치로서 불휘발성 메모리 장치는 데이터를 불휘발성하게 저장하는 다수의 메모리 셀들을 포함한다. 불휘발성 메모리 장치의 일 예로서, 플래시 메모리 장치는 각각의 셀에 2 비트 이상의 데이터를 저장하는 멀티레벨 셀들을 포함할 수 있다. 불휘발성 메모리 장치는 휴대폰, 디지털 카메라, 휴대용 정보 단말기(PDA), 이동식 컴퓨터 장치, 고정식 컴퓨터 장치 및 기타 장치에서 사용될 수 있다.
불휘발성 메모리 장치의 경우 멀티레벨 셀들에 2 비트 이상의 데이터를 저장하기 위하여 하나의 워드라인에 대해 복수 회의 프로그램 동작이 수행될 수 있다. 그러나, 서든 파워 오프(Sudden Power Off, SPO) 등의 상황이 발생되는 경우 프로그램 동작이 완료되지 않은 채로 중단될 수 있으며, 이 경우 데이터의 신뢰성을 확보하기 어려운 문제가 발생한다.
본 발명의 목적은, 데이터의 신뢰성을 확보함과 함께, 서든 파워 오프 등의 상황에서 데이터를 효율적으로 복구할 수 있는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 메모리 시스템의 동작방법은, 제1 워드라인에 연결된 메모리 셀들의 데이터를 독출하는 단계와, 상기 독출 데이터들 중 제1 상태의 값을 갖는 데이터의 개수에 따라, 상기 제1 워드라인이 더미 워드라인에 해당하는지를 판별하는 단계 및 상기 판별 결과에 따라, 상기 독출 데이터에 발생된 에러를 복구하기 위한 복구 알고리즘을 선택적으로 수행하는 단계를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 메모리 시스템의 동작방법은 상기 독출 데이터들에 대한 ECC(Error Correction Code) 동작을 수행하는 단계를 더 구비하고, 상기 더미 워드라인에 해당하는지를 판별하는 단계는, 상기 독출 데이터들에 ECC 페일이 발생된 경우에 수행되는 것을 특징으로 한다.
또한 바람직하게는, 상기 제1 워드라인이 노멀 워드라인으로 판별된 경우, 상기 ECC 페일이 발생된 독출 데이터들에 대한 복구 알고리즘을 수행하고, 상기 제1 워드라인이 더미 워드라인으로 판별된 경우, 상기 ECC 페일이 발생된 독출 데이터들에 대한 복구 알고리즘을 스킵하는 것을 특징으로 한다.
또한 바람직하게는, 상기 메모리 셀들에 2 비트 이상의 데이터를 저장하기 위하여, 각각의 워드라인에 대해 복수 회의 프로그램 동작이 수행되며, 상기 메모리 시스템의 동작방법은, 상기 제1 워드라인에 데이터를 프로그램하는 단계와, 서든 파워 오프(Sudden Power Off)가 발생된 후, 상기 제1 워드라인이 상기 복수 회의 프로그램 동작이 완료되지 않은 오픈 워드라인인지 여부를 판별하는 단계 및 상기 제1 워드라인이 오픈 워드라인으로 판별됨에 따라, 상기 제1 워드라인에 연결된 메모리 셀들에 더미 데이터를 프로그램하는 단계를 더 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 제1 워드라인에 연결된 메모리 셀들에 제1 상태의 데이터를 프로그램하기 위한 제1 검증전압 레벨과, 노멀 워드라인에 해당하는 제2 워드라인에 연결된 메모리 셀들에 제1 상태의 데이터를 프로그램하기 위한 제2 검증전압 레벨이 서로 달리 설정되는 것을 특징으로 한다.
또한 바람직하게는, 상기 제1 검증전압 레벨은 상기 제2 검증전압 레벨보다 낮게 설정되는 것을 특징으로 한다.
한편, 상기 메모리 시스템의 동작방법은, 제2 내지 제n 워드라인에 연결된 메모리 셀들의 데이터를 독출하는 단계 및 상기 제1 내지 제n 워드라인들 중 노멀 워드라인에 해당하는 독출 데이터를 기록하고, 더미 워드라인에 해당하는 독출 데이터를 기록하지 않음에 의하여 맵핑 테이블을 생성하는 단계를 더 구비할 수 있다.
바람직하게는, 상기 제1 워드라인이 더미 워드라인인 것으로 판별된 경우, 상기 독출 데이터들에 대한 ECC(Error Correction Code) 동작이 스킵되는 것을 특징으로 한다.
또한 바람직하게는, 상기 제1 상태는 다수의 문턱전압 산포들의 레벨들 중 가장 큰 문턱전압을 갖는 문턱전압 산포에 대응하는 값을 갖는 데이터 상태에 해당하며, 상기 제1 상태의 값을 갖는 데이터의 개수가 임계값 미만인 경우, 상기 제1 워드라인을 더미 워드라인으로 판별하는 것을 특징으로 한다.
또한 바람직하게는, 상기 메모리 셀들 각각은 2 비트 이상의 데이터를 저장하는 멀티레벨 셀인 것을 특징으로 한다.
한편, 본 발명의 다른 실시예에 따른 메모리 시스템의 동작방법은, 제1 워드라인에 연결된 메모리 셀들에 n 회의 프로그램 동작을 수행하여 유저 데이터를 프로그램하는 단계와, n 회 미만의 프로그램 동작이 수행됨에 따라 오픈 워드라인에 해당하는 제2 워드라인을 검출하는 단계 및 상기 제2 워드라인에 연결된 메모리 셀들에 더미 데이터를 프로그램하는 단계를 구비하고, 상기 제1 워드라인에 연결된 메모리 셀들에 제1 상태의 유저 데이터를 프로그램하기 위한 제1 검증 전압과, 상기 제2 워드라인에 연결된 메모리 셀들에 제1 상태의 더미 데이터를 프로그램하기 위한 제2 검증 전압의 레벨이 달리 설정되는 것을 특징으로 한다.
본 발명의 실시예의 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법에 따르면, 더미 워드라인을 용이하게 판별함에 의하여 더미 데이터에 대한 불필요한 복구 알고리즘이 수행되는 것을 방지할 수 있으므로, 데이터의 신뢰성을 유지하면서 데이터 복구 효율성을 향상할 수 있는 효과가 있다.
또한, 본 발명의 실시예의 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법에 따르면, 더미 데이터에 대한 불필요한 복구 알고리즘이 스킵되도록 함으로써, 데이터 독출 동작 등의 메모리 동작 속도를 향상할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치의 일 구현예를 나타내는 블록도이다.
도 3a,b는 도 2의 불휘발성 메모리 장치에 포함된 메모리 셀 어레이의 일 예를 나타내는 도면이다.
도 4a,b,c는 복수의 상태들로 프로그램된 메모리 셀들의 문턱전압 산포의 일예를 나타내는 그래프이다.
도 5a,b는 불휘발성 메모리 장치에 대한 독출 동작의 일예를 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 7a,b는 다수의 워드라인들에 대한 문턱전압 산포의 일예를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 9는 본 발명의 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 10은 도 8에 도시된 메모리 콘트롤러의 더미 워드라인 판별 동작의 일예를 나타내는 블록도이다.
도 11은 본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 12는 본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 13은 본 발명의 또 다른 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 14는 본 발명의 실시 예들에 따른 메모리 시스템을 메모리 카드에 적용한 예를 나타내는 블록도이다.
도 15는 본 발명의 실시 예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 16은 본 발명의 실시 예들에 따른 메모리 시스템을 SSD에 적용한 예를 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템(10)을 나타내는 블록도이다.
도 1을 참조하면, 메모리 시스템(10)은 메모리 콘트롤러(100) 및 메모리 장치(200)를 포함할 수 있다. 메모리 콘트롤러(100)는 메모리 장치(200)에 대한 제어 동작을 수행하며, 일예로서 메모리 콘트롤러(100)는 메모리 장치(200)에 어드레스(ADD) 및 커맨드(CMD)를 제공함으로써, 메모리 장치(200)에 대한 프로그램(또는 기록), 독출 및 소거 동작을 제어할 수 있다. 또한, 프로그램 동작을 위한 데이터(Data)와 독출된 데이터(Data)가 메모리 콘트롤러(100)와 메모리 장치(200) 사이에서 송수신될 수 있다.
메모리 장치(200)는 메모리 셀 어레이(210) 및 전압 발생부(220)를 포함할 수 있다. 메모리 셀 어레이(210)는 복수의 워드 라인들과 복수의 비트 라인들이 교차하는 영역들에 배치되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(210)는 데이터를 불휘발성하게 저장하는 불휘발성 메모리 셀들을 포함할 수 있으며, 불휘발성 메모리 셀들로서, 메모리 셀 어레이(210)는 낸드(NAND) 플래시 메모리 셀 어레이 또는 노어(NOR) 플래시 메모리 셀 어레이 등의 플래시 메모리 셀들을 포함할 수 있다. 이하에서는, 메모리 셀 어레이(210)가 플래시 메모리 셀 어레이를 포함하고, 이에 따라 메모리 장치(200)가 불휘발성 메모리 장치임을 가정하여 본 발명의 실시예들을 상술하기로 한다. 그러나, 본 발명의 실시예는 이에 한정될 필요는 없으며, 메모리 셀 어레이(210)가 다른 타입의 메모리 셀, 예컨대 RRAM(resistive RAM), PRAM(phase chage RAM) 또는 MRAM(magnetic RAM)과 같은 저항성 메모리 셀들을 포함할 수 있다.
메모리 콘트롤러(100)는 ECC(Error Correction Code) 부(110) 및 전압 제어부(120)를 포함할 수 있다. ECC 부(110)는 에러 정정에 관련된 동작을 수행하며, 예컨대 RS 코드(Reed-Solomon code), 헤밍 코드(Hamming code), CRC(Cyclic Redundancy Code) 등과 같은 에러 정정 알고리즘을 이용하여 ECC 인코딩 처리 및 ECC 디코딩 처리를 수행할 수 있다. ECC 인코딩 처리는 프로그램할 데이터에 근거하여 패리티 비트를 생성하는 동작을 포함하며, ECC 디코딩 처리는 메모리 셀 어레이(210)로부터 독출된 데이터로부터 에러 비트를 검출하고, 검출된 에러 비트를 정정하는 동작을 포함한다. ECC 부(110)는 소정의 에러 정정률을 갖도록 설정될 수 있으며, 에러 정정률이 높아질수록 동일 사이즈의 데이터 당 생성되는 패리티 비트 수는 증가할 수 있다. 예컨대, 에러 정정률이 높아질수록 소정의 데이터 사이즈(또는 ECC 단위) 당 더 많은 비트의 에러를 정정할 수 있다.
전압 제어부(120)는 불휘발성 메모리 장치(200) 내에서 이용되는 적어도 하나의 전압 레벨을 제어하기 전압 제어신호(Ctrl_vol)를 생성할 수 있다. 일예로서, 전압 제어부(120)는 메모리 셀 어레이(210)로부터 데이터를 독출하거나, 메모리 셀 어레이(210)에 데이터를 프로그램하기 위한 워드라인의 전압 레벨을 제어하기 위한 전압 제어신호(Ctrl_vol)를 생성할 수 있다.
한편, 메모리 콘트롤러(100)는 더미 워드라인 검출부(130) 및 기록/독출 제어부(140)를 더 포함할 수 있다. 예컨대, 메모리 셀 어레이(210)에 포함되는 메모리 셀이 멀티레벨 셀인 경우, 2 비트 이상의 데이터를 프로그램하기 위하여, 데이터 프로그램 동작시 각각의 워드라인에 대해 고전압을 인가하는 동작이 수행된다. 또한, 각각의 워드라인에 대해 복수 회에 걸쳐 프로그램 동작이 수행될 수 있으며, 예컨대 각각의 워드라인에 대해 3 회의 프로그램이 수행됨으로써 프로그램 동작이 완료되는 경우, 3 회의 프로그램 동작이 수행 완료된 워드라인에 연결된 메모리 셀들에 데이터가 정상적으로 기록될 수 있다. 프로그램 동작시 서든 파워 오프(SPO) 등의 상황에 의하여 적어도 하나의 워드라인은 3 회의 프로그램이 모두 수행되지 못함에 따라 데이터가 정상적으로 기록되지 않을 수 있다. 상기와 같이 정상적으로 데이터 기록이 완료되지 못한 워드라인은 오픈 워드라인(Open wordline)으로 정의될 수 있다.
서든 파워 오프(SPO) 등의 상황이 발생됨에 따라 오픈 워드라인이 존재하는 경우, 패스 전압 윈도우(Vpass window) 관점에서의 특성 향상을 위하여, 상기 오픈 워드라인에 연결된 메모리 셀들에 더미 데이터(Dummy data)를 기록할 수 있다. 예컨대, 임의의 더미 데이터(Dummy data)에 따라 오픈 워드라인에 연결된 메모리 셀들에 대한 3 회의 프로그램 동작을 완료함으로써, 3 회의 프로그램이 완료된 문턱전압 분포가 형성되도록 한다. 더미 데이터(Dummy data)가 기록된 워드라인은 더미 워드라인으로 정의될 수 있다. 더미 워드라인 검출부(130)는 메모리 셀 어레이(210)에 포함되는 다수의 워드라인들 중 더미 워드라인을 검출할 수 있다.
한편, 기록/독출 제어부(140)는 메모리 동작, 예컨대 프로그램, 독출 등의 동작시 이에 대응하는 커맨드(CMD) 및 어드레스(ADD)를 불휘발성 메모리 장치(200)로 출력할 수 있다. 어드레스(ADD)는 프로그램 또는 독출될 메모리 셀 어레이(210)의 영역을 지정할 수 있으며, 예컨대 메모리 셀 어레이(210)는 다수의 페이지들을 포함하고, 프로그램 또는 독출 단위가 페이지인 경우, 상기 어드레스(ADD)는 페이지를 지정하기 위한 어드레스일 수 있다.
본 발명의 실시예에 따르면, 더미 워드라인을 검출함에 의하여 상기 더미 워드라인에 연결된 메모리 셀들의 데이터에 대한 불필요한 에러 복구 동작이 수행되는 것이 방지되도록 한다. 예컨대, 더미 데이터(Dummy data)에 대한 ECC 동작시 ECC 페일(예컨대, 정정 불가능한 에러 검출)이 발생될 수 있으며, 정정 불가능한 에러를 복구하기 위한 복구 알고리즘이 수행될 수 있으나, 상기 복구 알고리즘을 수행하는 데에는 상당 시간이 소요될 수 있다. 상기 더미 데이터(Dummy data)는 실제 유저 데이터(User data)와는 무관한 데이터로서, ECC 동작에 의해 정정될 수 없는 에러를 복구하기 위한 복구 알고리즘이 수행될 필요가 없으며, 이에 따라 복구 알고리즘 수행 전에 해당 워드라인이 더미 워드라인에 해당되는 지 검출하는 동작이 수행된다.
또한, 본 발명의 실시예에 따르면, 오픈 워드라인에 대한 더미 데이터(Dummy data)의 프로그램 동작 시, 적어도 하나의 상태의 검증 전압 레벨(Verify voltage level)이 변경될 수 있다. 예컨대, 하나의 메모리 셀 당 3 비트의 데이터가 프로그램되는 경우, 하나의 워드라인에 연결된 메모리 셀들의 문턱전압 산포들은 8 개의 상태를 가질 수 있으며, 적어도 하나의 문턱전압 산포의 레벨을 변경함에 의하여 해당 워드라인이 더미 워드라인인지 검출될 수 있도록 한다. 기록/독출 제어부(140)는 상기와 같은 더미 데이터(Dummy data)에 대한 프로그램 동작을 제어할 수 있으며, 또한 더미 워드라인 검출부(130)는 해당 워드라인에 연결된 메모리 셀들의 문턱전압 산포를 확인함에 의하여, 해당 워드라인이 더미 워드라인에 해당하는지를 검출할 수 있다.
도 1의 메모리 시스템의 구체적인 구성 및 동작의 일예를 설명하면 다음과 같다. 도 2는 도 1의 불휘발성 메모리 장치의 일 구현예를 나타내는 블록도이다.
도 2에 도시된 바와 같이, 불휘발성 메모리 장치(200)는, 다수의 메모리 셀들을 포함하는 메모리 셀 어레이(210), 전압 생성부(220), 로우 디코더(230), 페이지 버퍼(240), 칼럼 디코더(250), 입출력 버퍼(260) 및 제어 유닛(270)을 포함할 수 있다.
프로그램, 독출 및 소거 동작 등을 제어하기 위한 각종 신호들이 불휘발성 메모리 장치(200)로 제공된다. 예컨대, 메모리 동작을 위하여 커맨드(CMD) 및 어드레스(ADD)가 불휘발성 메모리 장치(200)로 제공되며, 또한 프로그램 동작시 데이터(Data)가 불휘발성 메모리 장치(200)로 제공되거나 독출 동작시 불휘발성 메모리 장치(200)로부터 독출된 데이터(Data)가 메모리 콘트롤러로 제공될 수 있다.
한편, 메모리 셀 어레이(210)는 하나 이상의 메모리 블록을 포함할 수 있으며, 상기 메모리 블록은 불휘발성 메모리 장치(200)의 데이터 소거 단위로서 정의될 수 있다. 또한, 각각의 메모리 블록은 다수 개의 페이지들을 포함할 수 있으며, 각각의 페이지는 동일한 워드라인에 연결되는 다수의 메모리 셀들을 포함한다. 또한, 각각의 페이지는 다수의 영역들로 구분될 수 있으며, 예컨대 에러 정정 단위로서 ECC 단위가 상기 영역으로서 정의될 수 있다.
불휘발성 메모리 장치(200)는 메모리 콘트롤러로부터의 각종 커맨드(CMD), 어드레스(ADD) 및 데이터(Data)에 응답하여 메모리 동작을 수행하며, 제어 유닛(270)에 의하여 불휘발성 메모리 장치(200) 내의 각종 동작이 전반적으로 제어된다. 로우 디코더(230)는 워드라인을 통해 메모리 셀 어레이(210)에 연결되고, 로우 어드레스에 응답하여 선택된 워드라인 및 비 선택된 워드라인들을 각각에 대응하는 워드라인 전압으로 구동한다.
칼럼 디코더(250)는 칼럼 어드레스에 응답하여 동작하며, 페이지 버퍼(240)에 래치된 데이터를 선택하여 입출력 버퍼(260)로 전달하거나, 입출력 버퍼(260)에 저장된 데이터를 페이지 버퍼(240)로 제공한다. 입출력 버퍼(260)는 메모리 콘트롤러로부터 제공된 데이터(Data)를 저장하거나, 메모리 셀 어레이(210)에서 독출된 데이터(Data)를 메모리 콘트롤러로 전달한다. 한편, 전압 생성부(280)는 프로그램, 독출 및 소거 등의 각종 메모리 동작을 위한 워드라인 전압을 발생하고 이를 로우 디코더(230)로 제공한다.
도 3a,b는 도 2의 불휘발성 메모리 장치에 포함된 메모리 셀 어레이의 일 예를 나타낸다. 도 3a을 참조하면, 메모리 셀 어레이는 플래시 메모리 셀 어레이일 수 있다. 이때, 메모리 셀 어레이는 a(a는 2 이상의 정수)개의 블록들(BLK0 ~ BLKa-1)을 포함할 수 있으며, 각 블록들(BLK0 ~ BLKa-1)은 b(b는 2 이상의 정수)개의 페이지들(PAG0 ~ PAGb-1)을 포함할 수 있다. 또한 각 페이지들(PAG0 ~ PAGb-1)은 c(c는 2 이상의 정수)개의 ECC 단위들(ECC0 ~ ECCc-1)을 포함할 수 있다. 도 3a에서는 도시의 편의를 위해, 블록 BLK0에 대하여만 페이지들(PAG0 ~ PAGb-1) 및 ECC 단위들(ECC0 ~ ECCc-1)을 도시하였으나, 다른 블록들(BLK1 ~ BLKa-1)도 블록 BLK0와 동일한 구조를 가질 수 있다.
도 3b는 도 3a의 메모리 블록(BLK0)의 일 예를 나타내는 회로도로서, 도 3b를 참조하면, 메모리 셀 어레이는 낸드 플래시 메모리 셀들을 포함할 수 있다. 이때, 도 3a에 도시된 각 블록들(BLK0 ~ BLKa-1)은 도 3b에 도시된 회로도와 같이 구현될 수 있다. 도 3b를 참조하면, 각 블록들(BLK0 ~ BLKa-1)은 비트라인(BL0 ~ BLd-1) 방향으로, 8개의 메모리 셀(MCEL)들이 직렬로 연결되는 d(d는 2 이상의 정수)개의 스트링(STR)들을 포함할 수 있다. 각 스트링(STR)은 각각 직렬로 연결되는 메모리 셀(MCEL)들의 양 끝에 연결되는, 드레인(drain) 선택 트랜지스터(Str1) 및 소스(source) 선택 트랜지스터(Str2)를 포함할 수 있다.
도 3b와 같은 구조를 갖는 낸드 플래시 메모리 장치는 블록 단위로 소거(erase)가 수행되고, 각 워드라인(WL0 ~ WL7)에 대응되는 페이지(PAG) 단위로 프로그램 및 독출 동작이 수행될 수 있다. 도 3b는 하나의 블록에 8 개의 워드라인들(WL0 ~ WL7)에 대한 8개의 페이지(PAG)들이 구비되는 예를 도시한다. 다만, 본 발명의 실시예에 따른 메모리 셀 어레이의 블록들(BLK0 ~ BLKa-1)은 도 3b에 도시되는 메모리 셀(MCEL) 및 페이지(PAG)의 개수와 다른 개수의 메모리 셀 및 페이지를 구비하여도 무방하다.
도 4a,b,c는 복수의 상태들로 프로그램된 메모리 셀들의 문턱전압 산포의 일예를 나타내는 그래프이다. 이하에서는 하나의 메모리 셀에 3 비트의 데이터가 저장되는 트리플 레벨 셀이 불휘발성 메모리 장치에 포함되는 것으로 가정된다.
전술한 바와 같이, 프로그램 동작을 수행하기 위하여 워드라인에 고전압을 인가하는 동작이 수행되며, 하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 경우, 워드라인들 간 커플링 발생을 고려하여 각각의 워드라인에 대해 다수 회의 프로그램 동작이 수행된다. 예컨대, 낮은 전압 레벨로 프로그램을 수행하여 여러 번에 걸쳐 프로그램 동작을 반복할 수 있으며, 도 4a에 도시된 바와 같이, 하나의 워드라인에 연결된 메모리 셀들에 대해 3 회에 걸쳐 프로그램이 수행될 수 있다. 도 4a에 도시된 순서에 따라 워드라인들에 대한 프로그램 동작이 수행될 수 있으며, 예컨대 제1 워드라인(WL0), 제2 워드라인(WL1), 제1 워드라인(WL0), 제3 워드라인(WL2), 제2 워드라인(WL1), 제1 워드라인(WL0),... 등과 같은 순서로 프로그램이 진행될 수 있다.
도 4a에서, 각각의 워드라인에 대응하여 빗금친 블록의 개수는 해당 워드라인에 대한 프로그램 횟수에 해당할 수 있다. 제1 워드라인(WL0)에 연결된 메모리 셀들의 경우, 3 회의 프로그램이 완료됨에 따라 정상적인 문턱전압 산포를 갖는 반면에, 아직 프로그램이 완료되지 않은 제2 워드라인(WL1) 및 제3 워드라인(WL2)은 정상적인 문턱전압 산포를 갖지 않을 수 있다.
한편, 각각의 워드라인에 대해 여러 번에 걸쳐 프로그램 동작을 수행하던 중에, 서든 파워 오프(SPO) 등의 상황이 발생되는 경우, 메모리 콘트롤러는 기존에 프로그램중이던 워드라인의 데이터의 신뢰성을 확신할 수 없으므로, 새로운 워드라인(예컨대, 제4 및 제5 워드라인, WL3, WL4)에 데이터의 이어쓰기를 수행한다. 전술한 바와 같이, 프로그램 동작이 완료되지 않은 제2 및 제3 워드라인(WL1, WL2)은 오픈 워드라인으로 정의될 수 있으며, 상기 오픈 워드라인에는 더미 데이터를 프로그램함에 의하여 상기 오픈 워드라인에 연결된 메모리 셀들이 정상적인 문턱전압 산포를 갖도록 한다. 도 4b는 오픈 워드라인에 더미 데이터를 프로그램하기 전의 문턱전압 산포를 나타내며, 도 4c는 오픈 워드라인에 더미 데이터를 프로그램한 후의 문턱전압 산포를 나타낸다.
도 5a,b는 불휘발성 메모리 장치에 대한 독출 동작의 일예를 나타내는 도면이다. 독출 동작은 다양한 이유로 인하여 수행될 수 있으며, 예컨대 유저 데이터를 이용하기 위한 노멀 독출 동작이 수행될 수 있다. 또는, 서든 파워 오프(SPO) 상황이후, 메모리 콘트롤러는 불휘발성 메모리 장치의 데이터가 어떻게 구성되어 있는지를 판단하기 위하여 모든 워드라인들에 대한 독출 동작을 수행하고, 그 독출 결과에 따라 매핑 테이블을 작성할 수 있다. 도 5a,b에서는 서든 파워 오프(SPO) 상황 이후, 불휘발성 메모리 장치의 모든 워드라인들에 대한 독출 동작이 수행되는 예가 도시된다.
도 5a은 모든 워드라인들이 노멀 워드라인인 경우를 나타내며, 각각의 워드라인에 대한 데이터 리드 후 ECC 동작이 수행된다. 제1 워드라인(WL0)에 대한 독출 데이터가 ECC 패스(pass)됨에 따라, 제2 워드라인(WL1)에 대한 독출 동작이 수행되고, 또한 독출된 데이터에 대한 ECC 동작이 수행된다. ECC 동작이 패스되는 경우 다음의 워드라인에 대한 독출 동작이 수행된다.
반면에, 도 5b에 도시된 바와 같이 일부의 워드라인은 더미 데이터가 프로그램된 더미 워드라인 수 있으며, 예컨대 제2 워드라인(WL1) 및 제3 워드라인(WL2)이 더미 워드라인에 해당할 수 있다. 더미 데이터는 유저 데이터와 무관하게 임의적으로 프로그램된 데이터이므로, 제2 워드라인(WL1)에 대한 독출 동작을 통해 얻어진 데이터에 대해서는 ECC 페일(fail)이 발생될 수 있으며, 데이터를 복구하기 위해 추가적인 복구 알고리즘이 수행될 수 있다. 추가적인 복구 알고리즘은 메모리 콘트롤러의 제어 하에서 수행될 수 있으며, 예컨대 독출 전압을 변경하면서 데이터를 독출하여 에러 발생이 최소화되는 독출 전압을 새로 설정함에 의해 수행될 수 있다. 더미 데이터의 경우 추가적인 복구 알고리즘을 통해서도 데이터가 복구될 수 없으므로, 불필요한 복구 알고리즘에 의해 소요되는 시간이 증가될 수 있다.
본 발명의 실시예에 따른 더미 데이터 프로그램 및 독출 동작을 도 6을 참조하여 설명하면 다음과 같다. 도 6은 본 발명의 다른 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 6에 도시된 바와 같이, 메모리 시스템(20)은 메모리 콘트롤러(300) 및 메모리 장치(400)를 포함할 수 있다. 메모리 콘트롤러(300)는 메모리 장치(400)에 대한 제어 동작을 수행하며, 일예로서 메모리 콘트롤러(300)는 메모리 장치(400)에 어드레스(ADD) 및 커맨드(CMD)를 제공할 수 있으며, 메모리 콘트롤러(300)와 메모리 장치(400) 사이에 데이터(Data)가 송수신될 수 있다. 또한, 전술한 바와 같이, 오픈 워드라인에 대한 더미 데이터를 프로그램하기 위한 더미 데이터(Dummy data)가 메모리 장치(400)로 제공될 수 있으며, 메모리 장치(400) 내부의 전압(예컨대, 프로그램 전압, 독출 전압)을 조절하기 위한 전압 제어신호(Ctrl_vol)가 메모리 장치(400)로 제공될 수 있다. 또한, 다수의 상태들에 대한 프로그램 및/또는 독출 동작시 검증 전압(verify voltage)의 레벨을 설정하기 위한 설정 정보(set_vol)가 메모리 장치(400)로 제공될 수 있다.
메모리 콘트롤러(300)는 ECC 부(310), 전압 제어부(320), 더미 워드라인 검출부(330), 기록/독출 제어부(340), 맵핑 테이블(350) 및 복구 알고리즘 수행부(360)를 포함할 수 있다. 또한, 메모리 장치(400)는 메모리 셀 어레이(410) 및 전압 발생부(420)를 포함할 수 있다. 도 6에 도시된 메모리 시스템(20)의 동작을 도 7a,b를 참조하여 설명하면 다음과 같다. 도 7a,b는 다수의 워드라인들에 대한 문턱전압 산포의 일예를 나타내는 도면이다.
데이터를 프로그램하는 도중 서든 파워 오프(SPO)가 발생될 수 있으며, 이에 따라 일부의 워드라인은 프로그램이 완료되지 않은 오픈 워드라인에 해당할 수 있다. 더미 데이터(Dummy data)가 메모리 장치(400)로 제공됨에 따라 오픈 워드라인에 대한 더미 프로그램 동작이 수행된다.
더미 프로그램을 수행함에 있어서, 특정 상태에 해당하는 문턱전압 산포의 위치가 노멀 프로그램 수행된 동일한 상태에 해당하는 문턱전압 산포의 위치와 다르도록 프로그램할 수 있다. 이를 위하여, 상기 특정 상태를 프로그램하기 위한 검증 전압(verify voltage)의 레벨을 달리 설정하기 위한 설정 정보(set_vol)가 메모리 장치(400)로 제공될 수 있다. 하나의 메모리 셀에 3 비트의 데이터가 저장되는 경우, 문턱전압 산포는 8 개의 상태들(소거 상태, 제1 내지 제7 프로그램 상태)을 포함할 수 있으며, 도 7a에서는 제7 프로그램 상태(P7)를 프로그램하기 위한 검증 전압(verify voltage)의 레벨을 노멀 프로그램 수행시 제7 프로그램 상태(P7)를 프로그램하기 위한 검증 전압(verify voltage)의 레벨보다 낮게 설정된 예가 도시된다.
이에 따라, 제7 프로그램 상태(P7)의 데이터를 판별하기 위한 독출 전압(예컨대, 제7 독출전압 VR7)을 이용하여 독출 동작을 수행하는 경우, 노멀 프로그램 상태의 문턱전압 산포를 갖는 경우 제7 독출전압(VR7)보다 높은 문턱전압을 갖는 메모리 셀들은 상대적으로 많은 개수를 갖는 반면에, 더미 프로그램이 수행된 워드라인의 문턱전압 산포에 따르면 제7 독출전압(VR7)보다 높은 문턱전압을 갖는 메모리 셀들은 상대적으로 적은 개수를 갖는다. 소정의 임계값이 설정되고, 워드라인에 대한 독출 동작을 통해 제7 독출전압(VR7)보다 높은 문턱전압을 갖는 메모리 셀들이 상기 임계값보다 적은 것으로 판단되면, 상기 독출 동작이 수행된 워드라인은 더미 워드라인으로 판별될 수 있다.
한편, 더미 프로그램이 완료된 후 노멀 프로그램 동작을 수행하는 동안 다시 서든 파워 오프(SPO)가 발생될 수 있다. 전술한 바와 같이, 서든 파워 오프(SPO)가 발생되는 경우, 전술한 실시예에 따라 오픈 워드라인에 대해 더미 데이터가 기록될 수 있다. 또한, 서든 파워 오프(SPO) 발생시, 메모리 콘트롤러(300)는 메모리 장치(400)의 메모리 셀 어레이(410)의 모든 워드라인들에 대한 데이터를 독출하고, 그 독출 결과에 따라 매핑 테이블을 작성할 수 있다. 각각의 워드라인에 대해 독출된 데이터에 대해 ECC 동작이 수행되고, ECC 동작을 통해 에러 정정된 데이터나 복구 알고리즘을 통해 에러가 복구된 데이터가 매핑 테이블에 기록될 수 있다.
반면에, 더미 데이터(Dummy data)가 기록된 제2 및 제3 워드라인들(WL1, WL2)의 경우, 독출된 데이터에 대해 ECC 페일이 발생될 수 있으며, 또한 더미 데이터(Dummy data)의 경우 복구 알고리즘을 통해 데이터가 복구될 수 없다. 또한, 더미 데이터(Dummy data)는 유저 데이터와 무관한 데이터로서 매핑 테이블에 기록될 필요가 없으나, 더미 데이터(Dummy data)에 대한 복구 알고리즘이 수행됨에 따라 불필요한 동작 및 시간 소요가 발생되게 된다.
더미 워드라인 검출부(330)는 독출 동작이 수행된 워드라인이 더미 데이터(Dummy data)가 기록된 더미 워드라인에 해당하는지를 검출한다. 도 7a에서와 같은 문턱전압 산포에 따라 더미 데이터(Dummy data)가 기록된 경우, 제7 독출전압(VR7)을 이용하여 워드라인에 대한 데이터를 독출한 후, 상기 제7 독출전압(VR7)보다 큰 문턱전압을 갖는 메모리 셀의 개수를 카운팅한다(또는, 제7 독출전압(VR7)에 대해 오프 셀에 해당하는 메모리 셀의 개수를 카운팅한다). 제2 및 제3 워드라인들(WL1, WL2)을 독출한 데이터의 경우, 제7 독출전압(VR7)보다 큰 문턱전압을 갖는 메모리 셀의 개수가 임계값보다 작을 수 있으며, 이 경우 상기 제2 및 제3 워드라인들(WL1, WL2)을 더미 워드라인으로 판별할 수 있다. 더미 워드라인에 대해 독출된 데이터에 대해서는 복구 알고리즘 수행부(360)에 의한 복구 알고리즘 동작이 스킵될 수 있으며, 반면에, 노멀 워드라인에 대해 ECC 페일(fail)이 발생되는 경우 상기 노멀 워드라인의 데이터에 대한 복구 알고리즘 동작이 수행될 수 있다. 즉, 각각의 워드라인들에 대한 문턱전압 산포를 확인하고, 노멀 워드라인의 데이터에 대해서만 선택적으로 에러 복구 동작이 수행되도록 함으로써, 더미 워드라인에 대해 복구 알고리즘 동작이 수행되는 것을 방지할 수 있다.
한편, 도 7b는 어느 하나의 상태의 문턱전압 산포를 변경함에 있어서, 소거 상태의 문턱전압 산포의 위치를 변경한 예를 나타낸다. 예컨대, 소거 상태(E)와 제1 프로그램 상태(P1)를 판별하기 위한 검증 전압(verify voltage)의 레벨을 상향 조정하여, 더미 프로그램된 소거 상태(E)의 문턱전압의 레벨이 노멀 프로그램된 소거 상태(E)의 문턱전압의 레벨보다 높게 설정된다. 이후, 제1 독출전압(VR1)을 이용하여 워드라인에 대한 독출 동작을 수행하고, 제1 독출전압(VR1)보다 문턱전압 레벨이 낮은 메모리 셀들의 개수가 임계값보다 작은 경우, 해당 워드라인을 더미 워드라인으로 판별할 수 있다.
전술한 실시예의 경우, 서든 파워 오프(SPO) 발생 후 매핑 테이블을 작성하기 위한 독출 동작에 대해 더미 워드라인을 판별하는 예가 설명되었으나, 본 발명의 실시예는 이에 국한될 필요가 없다. 예컨대, 노멀 독출동작을 통해 워드라인에 대한 독출 동작이 수행될 수 있으며, 독출된 데이터가 노멀 워드라인에 대한 독출 동작인지, 또는 더미 워드라인에 대한 독출 동작인지가 판별될 수 있다. 예컨대, 노멀 워드라인에 대한 독출 동작인 경우, 해당 데이터를 이용하기 위하여 ECC 페일 발생시 복구 알고리즘 동작이 수행될 수 있다. 반면에, 더미 워드라인에 대한 독출 동작인 것으로 판별된 경우, 해당 데이터는 유저 데이터가 아니므로 ECC 페일 발생시 복구 알고리즘 동작이 스킵되도록 할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 8에 도시된 바와 같이, 불휘발성 메모리 장치의 메모리 셀 어레이에 대한 노멀 프로그램 동작이 수행된다(S11). 전술한 실시예에서와 같이 하나의 메모리 셀에 2 비트 이상의 데이터가 프로그램되는 경우, 각각의 워드라인에 대해 다수 회의 프로그램 동작이 수행될 수 있다.
노멀 프로그램 동작 도중 서든 파워 오프(SPO)가 검출될 수 있으며(S12), 이에 따라 메모리 셀 어레이에 포함되는 워드라인들 중 일부의 워드라인은 오픈 워드라인에 해당할 수 있다. 예컨대, 각각의 워드라인에 대해 3 회의 프로그램 동작이 수행되는 경우, 일부의 워드라인(예컨대, 제1 워드라인)은 1 회 또는 2 회의 프로그램 동작만이 수행된 채로 서든 파워 오프(SPO)가 발생될 수 있으며, 이 경우 제1 워드라인은 오픈 워드라인에 해당할 수 있다. 다수의 워드라인들 중 오픈 워드라인이 검출되며(S13), 오픈 워드라인에 대한 더미 프로그램 동작이 수행된다.
본 발명의 실시예에 따라, 다수의 상태들 중 적어도 하나의 상태(예컨대, 제1 상태)의 문턱전압 산포의 레벨이 노멀 프로그램된 제1 상태의 문턱전압 산포의 레벨과 다르게 설정될 수 있다. 이를 위하여, 제1 상태의 데이터를 프로그램하기 위한 검증 전압의 레벨을 변동하기 위한 전압 정보가 세팅될 수 있으며(S14), 이에 따라, 특정 상태(예컨대, 제1 상태)의 검증 전압 레벨이 조절된 더미 프로그램 동작이 수행될 수 있다(S15). 상기와 같은 더미 프로그램 동작에 따라, 도 7a 또는 도 7b에 도시된 바와 같은 문턱전압 산포가 형성될 수 있다. 또는, 다른 상태(예컨대, 제2 상태)의 데이터를 프로그램하기 위한 검증 전압 레벨이 조절될 수 있으며, 이 경우 상기 제2 상태에 대응하는 문턱전압 산포의 위치가 변경될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다. 도 9에서는 서든 파워 오프(SPO)가 발생시 매핑 테이블이 작성되는 과정에서 본 발명의 실시예가 적용되는 예가 도시된다.
도 8에서의 동작과 유사하게, 노멀 프로그램이 수행되고(S21), 노멀 프로그램 수행 도중 서든 파워 오프(SPO)가 검출될 수 있다(S22). 서든 파워 오프(SPO)가 발생됨에 따라 일부의 워드라인은 오픈 워드라인에 해당할 수 있으며, 오픈 워드라인이 검출되고(S23), 상기 오픈 워드라인에 대한 더미 프로그램 동작이 수행될 수 있다(S24). 전술한 실시예에서와 같이 특정 상태(예컨대, 제1 상태)의 검증 전압 레벨이 조절된 더미 프로그램 동작이 수행될 수 있다.
더미 프로그램이 수행됨과 함께, 매핑 테이블 작성을 위하여 메모리 콘트롤러의 제어하에서 메모리 셀 어레이의 모든 워드라인들에 대한 독출 동작이 수행될 수 있다. 데이터 독출 동작과 함께, 독출된 데이터에 대한 ECC 동작이 수행되어 데이터의 에러가 정정될 수 있다(S25). ECC 에러 정정이 가능한 경우 ECC 패스로 판별될 것이며, 반면에 ECC 에러 정정이 불가능한 경우 ECC 페일로 판별될 것이다.
ECC 페일 발생 시, 데이터 복구 알고리즘을 수행하기 전에, 해당 워드라인이 더미 워드라인에 해당하는지가 판별된다(S26). 더미 워드라인 판별 동작을 수행함에 있어서, 전술한 실시예에서와 같이 소정의 독출 전압을 이용하여 특정 상태를 갖는 메모리 셀들의 개수를 카운팅하고, 카운팅 결과가 임계값을 초과하는지, 또는 임계값 미만인지를 판단함에 의해 더미 워드라인 판별 동작이 수행될 수 있다. 상기 판별 결과에 따라 복구 알고리즘 동작이 선택적으로 수행되며(S27), 예컨대 ECC 페일 발생 시 해당 워드라인이 노멀 워드라인인 경우 복구 알고리즘 동작이 선택적으로 수행되는 반면에, ECC 페일 발생 시 해당 워드라인이 더미 워드라인인 경우 복구 알고리즘 동작의 수행이 스킵된다. 상기 동작에 따라 맵핑 테이블이 생성되며, 예컨대 더미 데이터의 기록이 생략된 맵핑 테이블이 생성될 수 있다(S28).
도 10은 도 8에 도시된 메모리 콘트롤러(300)의 더미 워드라인 판별 동작의 일예를 나타내는 블록도이다. 도 10에 도시된 바와 같이, ECC 부(310)은 독출 데이터(Data_RD)를 수신하고, 이에 대한 에러 검출 및 정정 동작을 수행한다. ECC 패스된 데이터는 매핑 테이블(350)에 기록된다. 독출 데이터(Data_RD)는 하나의 워드라인에 연결된 메모리 셀들로부터 독출된 데이터일 수 있다.
반면에, ECC 페일이 발생된 경우, 해당 독출 데이터(Data_RD)는 더미 워드라인 검출부(330)로 제공된다. 더미 워드라인 검출부(330)는 데이터 카운터(331) 및 비교기(332)를 포함할 수 있다. 데이터 카운터(331)는 독출 데이터(Data_RD) 중 특정 상태를 갖는 데이터의 개수를 카운팅한다. 도 7a에 도시된 그래프를 참조할 때, 제 7 독출전압(VR7)보다 큰 문턱전압을 갖는 메모리 셀의 개수(또는, 오프 셀에 대응하는 데이터 값을 갖는 메모리 셀의 개수)가 카운팅될 수 있다. 카운팅 결과는 비교기(332)로 제공된다. 비교기(332)는 카운팅 결과와 임계값(N_Ref)과 비교 동작을 수행하고 그 비교 결과를 복구 알고리즘 수행부(360)로 출력한다.
복구 알고리즘 수행부(360)는 비교기(332)로부터의 비교 결과에 따라 독출 데이터(Data_RD)에 대한 복구 알고리즘 동작을 선택적으로 수행한다. 예컨대, 독출 데이터(Data_RD)가 노멀 워드라인으로부터 독출된 데이터인 경우, 복구 알고리즘 수행부(360)는 ECC 페일된 독출 데이터(Data_RD)에 대한 에러 복구 알고리즘을 수행하고, 에러 복구된 데이터가 매핑 테이블(350)에 기록된다. 반면에, 독출 데이터(Data_RD)가 더미 워드라인으로부터 독출된 데이터인 경우, 복구 알고리즘 수행부(360)는 ECC 페일된 독출 데이터(Data_RD)에 대한 에러 복구 알고리즘을 스킵하고, 이에 따라 더미 데이터는 매핑 테이블(350)에 기록되지 않을 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다. 도 11에서는 노멀 리드 동작시 복구 알고리즘의 선택적 수행을 수행하는 예가 도시된다.
도 11에 도시된 바와 같이, 메모리 셀 어레이에 대한 노멀 독출 동작이 수행되고(S31), 독출된 데이터에 대한 ECC 에러 검출 및 정정 동작이 수행된다. 독출된 데이터에 대해 ECC 에러 정정 동작을 통해 에러 정정이 가능한지가 판별되며(S32), 에러 정정이 가능한 경우 독출된 데이터(또는, 에러 정정된 데이터)는 정상적으로 이용된다(S33).
반면에, ECC 에러 정정 동작을 통해 에러 정정이 불가능한 경우, 복구 알고리즘을 수행하기에 앞서, 독출 동작이 수행된 해당 워드라인이 더미 워드라인에 해당하는지를 판별하기 위하여 특정 상태의 데이터의 개수가 검출된다(S34). 데이터의 개수가 소정의 값의 범위(예컨대, 제1 범위) 내에 포함되는 지가 판별되며(S35), 상기 판별 결과에 따라 해당 워드라인이 더미 워드라인인지가 판별된다. 전술한 도 7a의 실시예에서는, 해당 워드라인을 제7 독출 전압(VR7)을 이용하여 독출 동작을 수행하고, 특정 값을 갖는 데이터들(또는 오프 셀에 해당하는 메모리 셀들)의 개수가 임계값 미만인지가 판별될 수 있으며, 임계값 미만인 것으로 판별되는 경우 해당 워드라인을 더미 워드라인으로 판별할 수 있다. 또는, 전술한 도 7b의 실시예에서는, 제1 독출 전압(VR1)을 이용하여 독출된 데이터들 중 특정 값을 갖는 데이터들(또는 온 셀에 해당하는 메모리 셀들)의 개수가 임계값 미만인지가 판별될 수 있으며, 임계값 미만인 것으로 판별되는 경우 해당 워드라인을 더미 워드라인으로 판별할 수 있다.
상기 검출된 데이터 개수가 제1 범위 내에 속하는 경우 해당 워드라인이 노멀 워드라인으로 판별되며, 이에 따라 ECC 페일된 데이터에 대한 복구 알고리즘이 수행되며(S36), 에러 복구된 데이터는 정상적으로 이용될 수 있다. 반면에, 상기 검출된 데이터 개수가 제1 범위 내에 속하지 않는 경우에는 해당 워드라인이 더미 워드라인으로 판별될 수 있으며, 이에 따라 ECC 페일된 데이터에 대한 복구 알고리즘 수행을 생략하고, 해당 독출 데이터를 이용하지 않을 수 있다(S37).
도 12는 본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다. 도 12에서는 도 11의 실시예를 일부 변형한 동작 예가 도시된다. 도 12의 실시예에 따른 메모리 시스템의 동작방법을 설명함에 있어서, 도 11에 도시된 구성과 동일한 구성에 대해서는 그 동작 또한 동일 또는 유사하므로 이에 대한 구체적인 설명은 생략한다.
도 12에 도시된 바와 같이, 메모리 셀 어레이에 대한 노멀 독출 동작이 수행되고(S41), 독출 동작이 수행된 워드라인이 더미 워드라인인지를 판별하기 위하여, 독출된 데이터들 중 특정 상태의 데이터의 개수가 검출된다(S42). 특정 상태의 데이터의 데이터의 개수가 소정의 값의 범위(예컨대, 제1 범위) 내에 포함되는 지가 판별되며(S43), 상기 판별 결과에 따라 해당 워드라인이 더미 워드라인인지가 판별된다. 만약, 특정 상태의 데이터의 개수가 제1 범위 이내에 포함되지 않는 경우 해당 워드라인은 더미 워드라인으로 판별될 수 있으며, 이에 따라 독출된 데이터를 이용하지 않는다(S44).
반면에, 특정 상태의 데이터의 개수가 제1 범위 이내에 포함되는 경우 해당 워드라인은 노멀 워드라인으로 판별될 수 있으며, 이에 따라 독출된 데이터에 대한 정상적인 ECC 에러 검출 및 정정 동작, 그리고 복구 알고리즘 동작이 수행된다. 노멀 워드라인으로부터 독출된 데이터에 대해 ECC 에러 정정이 가능한 지가 판별되며(S45), 독출된 데이터가 ECC 패스되는 경우 해당 독출 데이터를 이용한다(S46). 반면에, 독출된 데이터가 ECC 페일되는 경우 상기 데이터에 대한 복구 알고리즘 동작이 수행되고(S47), 복구 알고리즘 수행된 데이터가 정상적인 독출 데이터로서 이용된다.
도 13은 본 발명의 또 다른 실시예에 따른 메모리 시스템을 나타내는 블록도이다. 도 13의 실시예에서는, 더미 워드라인을 검출하기 위한 하나 이상의 동작이 불휘발성 메모리 장치에서 수행되는 예가 도시된다. 도 13에 도시된 구성을 설명함에 있어서, 도 6에 도시된 구성과 동일한 구성은 그 동작 또한 동일 또는 유사하므로 이에 대한 자세한 설명은 생략한다.
도 13에 도시된 바와 같이, 메모리 시스템(30)은 메모리 콘트롤러(500) 및 메모리 장치(600)를 포함할 수 있다. 메모리 콘트롤러(500)는 메모리 장치(600)에 대한 제어 동작을 수행하며, 일예로서 메모리 콘트롤러(500)는 ECC 부(510), 전압 제어부(520), 기록/독출 제어부(530) 및 복구 알고리즘 수행부(540)를 포함할 수 있다. 또한, 메모리 장치(600)는 메모리 셀 어레이(610), 전압 발생부(620) 및 데이터 판별부(630)를 포함할 수 있다.
소정의 워드라인(예컨대, 제1 워드라인)에 연결된 메모리 셀들의 특정 상태의 데이터의 개수를 판별함에 의하여, 상기 제1 워드라인이 더미 워드라인에 해당하는지가 검출될 수 있다. 상기 데이터의 개수를 판별하는 동작은 메모리 장치(600) 내의 데이터 판별부(630)에 의해 수행될 수 있으며, 데이터 판별부(630)는 데이터 판별 결과(DET)를 메모리 콘트롤러(500)로 제공할 수 있다. 데이터 판별부(630)는 독출 데이터들 중 제1 상태의 데이터들의 개수를 카운팅한 결과를 상기 판별 결과(DET)로 제공할 수 있다. 또는, 더미 워드라인을 판별하기 위한 기준 값으로서 임계값에 관련된 정보가 데이터 판별부(630)로 제공될 수 있으며, 데이터 판별부(630)는 제1 상태의 데이터들의 개수를 카운팅한 결과와 임계값을 비교한 비교 결과를 상기 판별 결과(DET)로서 제공할 수 있다.
메모리 콘트롤러(500)는 상기 판별 결과(DET)를 수신함에 의하여 상기 제1 워드라인이 더미 워드라인에 해당하는지를 확인할 수 있다. 이와 함께, 제1 워드라인으로부터 독출된 데이터(Data)가 메모리 콘트롤러(500)로 제공되며, 제1 워드라인이 노멀 워드라인에 해당하는 경우, 메모리 콘트롤러(500)는 상기 독출 데이터(Data)에 대한 복구 알고리즘을 수행할 수 있다. 반면에, 제1 워드라인이 더미 워드라인에 해당하는 경우, 메모리 콘트롤러(500)는 상기 독출 데이터(Data)에 대한 복구 알고리즘을 스킵할 수 있다.
도 14는 본 발명의 실시 예들에 따른 메모리 시스템을 메모리 카드에 적용한 예를 나타내는 블록도이다.
도 14를 참조하면, 메모리 카드 시스템(700)은 호스트(710) 및 메모리 카드(720)를 포함할 수 있다. 호스트(710)는 호스트 컨트롤러(711) 및 호스트 접속부(712)를 포함할 수 있다. 메모리 카드(720)는 카드 접속부(721), 카드 컨트롤러(722) 및 메모리 장치(723)를 포함할 수 있다.
호스트(710)는 메모리 카드(720)에 데이터를 기입하거나, 메모리 카드(720)에 저장된 데이터를 독출할 수 있다. 호스트 컨트롤러(711)는 커맨드(CMD), 호스트(710) 내의 클럭 발생기(미도시)에서 발생한 클럭 신호(CLK) 및 데이터(DATA)를 호스트 접속부(712)를 통해 메모리 카드(520)로 전송할 수 있다.
카드 컨트롤러(722)는 카드 접속부(721)를 통해 수신된 커맨드에 응답하여, 카드 컨트롤러(722) 내에 있는 클럭 발생기(미도시)에서 발생한 클럭 신호에 동기하여 데이터를 메모리 장치(723)에 저장할 수 있다. 메모리 장치(723)는 호스트(710)로부터 전송된 데이터를 저장할 수 있다.
메모리 카드(720)는 컴팩트 플래시 카드(CFC: Compact Flash Card), 마이크로 드라이브(Microdrive), 스마트 미디어 카드(SMC: Smart Media Card) 멀티미디어 카드(MMC: Multimedia Card), 보안 디지털 카드(SDC: Security Digital Card), 메모리 스틱(Memory Stick), 및 USB 플래시 메모리 드라이버 등으로 구현될 수 있다.
도 15는 본 발명의 실시 예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 15를 참조하면, 컴퓨팅 시스템(800)은 메모리 시스템(810), 프로세서(820), RAM(830), 입출력 장치(840), 및 전원 장치(850) 포함할 수 있다. 한편, 도 15에는 도시되지 않았지만, 컴퓨팅 시스템(800)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 컴퓨팅 시스템(800)은 퍼스널 컴퓨터로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(personal digital assistant) 및 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
프로세서(820)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(820)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일수 있다. 프로세서(820)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등과 같은 버스(860)를 통하여 RAM(830), 입출력 장치(840) 및 메모리 시스템(810)과 통신을 수행할 수 있다. 실시예에 따라, 프로세서(820)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
RAM(830)는 컴퓨팅 시스템(800)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, RAM(830)은 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)으로 구현될 수 있다.
입출력 장치(840)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(850)는 컴퓨팅 시스템(800)의 동작에 필요한 동작 전압을 공급할 수 있다.
도 16은 본 발명의 실시 예들에 따른 메모리 시스템을 SSD에 적용한 예를 나타내는 블록도이다.
도 16을 참조하면, SSD 시스템(900)은 호스트(910) 및 SSD(920)를 포함할 수 있다. SSD(920)는 신호 커넥터(signal connector)를 통해 호스트(910)와 신호를 주고 받으며, 전원 커넥터(power connector)를 통해 전원을 입력 받는다. SSD(920)는 SSD 컨트롤러(921), 보조 전원 장치(922) 및 복수의 메모리 장치들(923, 924, 925)을 포함할 수 있다. 이때, SSD 컨트롤러(921) 또는 복수의 메모리 장치들(923, 924, 935)은 전술한 실시예에 따른 더미 워드라인을 검출하기 위한 수단을 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 제1 워드라인에 연결된 메모리 셀들의 데이터를 독출하는 단계;
    상기 독출 데이터들 중 제1 상태의 값을 갖는 데이터의 개수에 따라, 상기 제1 워드라인이 더미 워드라인에 해당하는지를 판별하는 단계; 및
    상기 판별 결과에 따라, 상기 독출 데이터에 발생된 에러를 복구하기 위한 복구 알고리즘을 선택적으로 수행하는 단계를 구비하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  2. 제1항에 있어서,
    상기 독출 데이터들에 대한 ECC(Error Correction Code) 동작을 수행하는 단계를 더 구비하고,
    상기 더미 워드라인에 해당하는지를 판별하는 단계는, 상기 독출 데이터들에 ECC 페일이 발생된 경우에 수행되는 것을 특징으로 하는 메모리 시스템의 동작방법.
  3. 제2항에 있어서,
    상기 제1 워드라인이 노멀 워드라인으로 판별된 경우, 상기 ECC 페일이 발생된 독출 데이터들에 대한 복구 알고리즘을 수행하고,
    상기 제1 워드라인이 더미 워드라인으로 판별된 경우, 상기 ECC 페일이 발생된 독출 데이터들에 대한 복구 알고리즘을 스킵하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  4. 제1항에 있어서,
    상기 메모리 셀들에 2 비트 이상의 데이터를 저장하기 위하여, 각각의 워드라인에 대해 복수 회의 프로그램 동작이 수행되며,
    상기 제1 워드라인에 데이터를 프로그램하는 단계;
    서든 파워 오프(Sudden Power Off)가 발생된 후, 상기 제1 워드라인이 상기 복수 회의 프로그램 동작이 완료되지 않은 오픈 워드라인인지 여부를 판별하는 단계; 및
    상기 제1 워드라인이 오픈 워드라인으로 판별됨에 따라, 상기 제1 워드라인에 연결된 메모리 셀들에 더미 데이터를 프로그램하는 단계를 더 구비하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  5. 제4항에 있어서,
    상기 제1 워드라인에 연결된 메모리 셀들에 제1 상태의 데이터를 프로그램하기 위한 제1 검증전압 레벨과, 노멀 워드라인에 해당하는 제2 워드라인에 연결된 메모리 셀들에 제1 상태의 데이터를 프로그램하기 위한 제2 검증전압 레벨이 서로 달리 설정되는 것을 특징으로 하는 메모리 시스템의 동작방법.
  6. 제1항에 있어서,
    제2 내지 제n 워드라인에 연결된 메모리 셀들의 데이터를 독출하는 단계; 및
    상기 제1 내지 제n 워드라인들 중 노멀 워드라인에 해당하는 독출 데이터를 기록하고, 더미 워드라인에 해당하는 독출 데이터를 기록하지 않음에 의하여 맵핑 테이블을 생성하는 단계를 더 구비하는 것을 특징으로 하는 메모리 시스템의 동작방법(단, n은 2 이상의 정수).
  7. 제1항에 있어서,
    상기 제1 워드라인이 더미 워드라인인 것으로 판별된 경우, 상기 독출 데이터들에 대한 ECC(Error Correction Code) 동작이 스킵되는 것을 특징으로 하는 메모리 시스템의 동작방법.
  8. 제1 워드라인에 연결된 메모리 셀들에 n 회의 프로그램 동작을 수행하여 유저 데이터를 프로그램하는 단계;
    n 회 미만의 프로그램 동작이 수행됨에 따라 오픈 워드라인에 해당하는 제2 워드라인을 검출하는 단계; 및
    상기 제2 워드라인에 연결된 메모리 셀들에 더미 데이터를 프로그램하는 단계를 구비하고,
    상기 제1 워드라인에 연결된 메모리 셀들에 제1 상태의 유저 데이터를 프로그램하기 위한 제1 검증 전압과, 상기 제2 워드라인에 연결된 메모리 셀들에 제1 상태의 더미 데이터를 프로그램하기 위한 제2 검증 전압의 레벨이 달리 설정되는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법(단, n은 2 이상의 정수).
  9. 제8항에 있어서,
    제1 워드라인에 연결된 메모리 셀들의 제1 상태의 문턱전압 산포의 전압 레벨은, 상기 제2 워드라인에 연결된 메모리 셀들의 제1 상태의 문턱전압 산포의 전압 레벨보다 큰 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  10. 제8항에 있어서,
    제1 독출 전압을 이용하여 상기 제2 워드라인에 연결된 메모리 셀들의 데이터를 독출하는 단계; 및
    독출 데이터들 중 상기 제1 상태를 갖는 데이터의 개수를 검출하는 단계를 더 구비하고,
    상기 검출 결과에 따라, 상기 제2 워드라인에 연결된 메모리 셀들로부터 독출된 독출 데이터에 대한 복구 알고리즘 수행이 스킵되는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.

KR1020130124165A 2013-10-17 2013-10-17 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법 Active KR102065665B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130124165A KR102065665B1 (ko) 2013-10-17 2013-10-17 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
US14/463,130 US9367417B2 (en) 2013-10-17 2014-08-19 Nonvolatile memory device including dummy wordline, memory system, and method of operating memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130124165A KR102065665B1 (ko) 2013-10-17 2013-10-17 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
KR20150044738A KR20150044738A (ko) 2015-04-27
KR102065665B1 true KR102065665B1 (ko) 2020-01-13

Family

ID=52827284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130124165A Active KR102065665B1 (ko) 2013-10-17 2013-10-17 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (2)

Country Link
US (1) US9367417B2 (ko)
KR (1) KR102065665B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068273A (ko) 2021-11-10 2023-05-17 삼성전자주식회사 플래시 메모리 장치 및 그것의 데이터 리커버 읽기 방법
US12230329B2 (en) 2021-11-10 2025-02-18 Samsung Electronics Co., Ltd. Flash memory device and data recover read method thereof

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425020A (zh) * 2013-08-23 2015-03-18 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN110175088B (zh) * 2013-08-23 2022-11-11 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
US10395753B2 (en) * 2014-08-28 2019-08-27 Winbond Electronics Corp. Semiconductor memory device and programming method thereof
KR20170034176A (ko) 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 장치
TWI571742B (zh) * 2015-10-07 2017-02-21 慧榮科技股份有限公司 資料儲存裝置及資料維護方法
KR20170051039A (ko) 2015-11-02 2017-05-11 에스케이하이닉스 주식회사 반도체 장치 및 그 구동 방법
CN106681855B (zh) * 2015-11-10 2019-07-05 澜起科技股份有限公司 一次性可编程存储装置以及对其进行数据校验的方法
KR102435026B1 (ko) * 2015-12-15 2022-08-22 삼성전자주식회사 저장 장치의 동작 방법
KR102572357B1 (ko) * 2016-02-03 2023-08-29 삼성전자주식회사 Raid-6 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
CN107093458B (zh) * 2016-02-17 2020-04-21 建兴储存科技(广州)有限公司 固态储存装置及其数据处理方法
TWI615847B (zh) * 2016-02-17 2018-02-21 光寶電子（廣州）有限公司 固態儲存裝置及其資料處理方法
KR102585871B1 (ko) * 2016-02-26 2023-10-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP2017168155A (ja) * 2016-03-14 2017-09-21 東芝メモリ株式会社 半導体記憶装置
KR102547713B1 (ko) * 2016-09-01 2023-06-26 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
US9921898B1 (en) * 2016-12-27 2018-03-20 Micron Technology, Inc. Identifying asynchronous power loss
KR20180097026A (ko) * 2017-02-22 2018-08-30 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR102678654B1 (ko) 2017-02-23 2024-06-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법
US10541032B2 (en) * 2017-05-10 2020-01-21 Micron Technology, Inc. Responding to power loss
KR102259256B1 (ko) * 2017-05-16 2021-06-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10908995B2 (en) * 2017-09-29 2021-02-02 Nvidia Corporation Securing against errors in an error correcting code (ECC) implemented in an automotive system
KR102430798B1 (ko) * 2018-01-11 2022-08-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102366973B1 (ko) * 2018-03-26 2022-02-24 삼성전자주식회사 메모리 장치
KR102516121B1 (ko) * 2018-10-22 2023-03-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US11049582B1 (en) * 2020-05-07 2021-06-29 Micron Technology, Inc. Detection of an incorrectly located read voltage
US11282580B2 (en) * 2020-05-29 2022-03-22 Western Digital Technologies, Inc. Data storage device with foggy-fine program sequence for reducing neighbor wordline interference
US11798646B2 (en) * 2020-10-29 2023-10-24 Everspin Technologies, Inc. Systems and methods for monitoring and managing memory devices
KR20240135892A (ko) * 2023-03-06 2024-09-13 에스케이하이닉스 주식회사 더미 데이터가 오버라이트된 타깃 페이지의 어드레스 정보를 저장하는 스토리지 장치 및 그 동작 방법
WO2025207949A1 (en) * 2024-03-27 2025-10-02 Microchip Technology Incorporated Program error handling at a storage device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010146389A (ja) 2008-12-19 2010-07-01 Toshiba Corp 不揮発性記憶デバイスを有する記憶装置
JP2011018420A (ja) 2009-07-10 2011-01-27 Toshiba Corp 半導体記憶装置およびワード線電位の制御方法
KR101108088B1 (ko) 2002-12-12 2012-01-31 쌘디스크 코포레이션 비휘발성 메모리의 오류복구

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234706B1 (ko) * 1996-12-16 1999-12-15 김영환 불휘발성 메모리
JP2004030815A (ja) 2002-06-27 2004-01-29 Ricoh Co Ltd プログラム、記録媒体、情報処理システム及びコピープロテクト方法
US7181611B2 (en) 2002-10-28 2007-02-20 Sandisk Corporation Power management block for use in a non-volatile memory system
KR100960405B1 (ko) 2003-07-29 2010-05-28 매그나칩 반도체 유한회사 전기적 소거 및 프로그램 가능 읽기 전용 기억 장치
US7590015B2 (en) * 2006-08-30 2009-09-15 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100885783B1 (ko) 2007-01-23 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
US7873779B2 (en) 2007-05-14 2011-01-18 Qualcomm Incorporated Memory page size auto detection
JP2009059453A (ja) 2007-09-03 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
JP5150245B2 (ja) 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
US7633804B2 (en) * 2008-03-20 2009-12-15 Micron Technology, Inc. Adjusting programming or erase voltage pulses in response to the number of programming or erase failures
KR100965073B1 (ko) * 2008-08-19 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 방법 및 동작 방법
US7983078B2 (en) 2008-09-24 2011-07-19 Sandisk Technologies Inc. Data retention of last word line of non-volatile memory arrays
JP5317690B2 (ja) 2008-12-27 2013-10-16 株式会社東芝 メモリシステム
US8379456B2 (en) 2009-10-14 2013-02-19 Samsung Electronics Co., Ltd. Nonvolatile memory devices having dummy cell and bias methods thereof
TWI427636B (zh) 2009-11-27 2014-02-21 Macronix Int Co Ltd 於一記憶積體電路上進行抹除操作之方法與裝置
JP2011242884A (ja) 2010-05-14 2011-12-01 Toshiba Corp メモリシステム及びそのデータ転送方法
US8892981B2 (en) 2010-09-30 2014-11-18 Apple Inc. Data recovery using outer codewords stored in volatile memory
FR2981806B1 (fr) * 2011-10-19 2015-03-13 Nexans Alimentation continue basse tension pour dispositifs electroniques de communication
KR101944793B1 (ko) * 2012-09-04 2019-02-08 삼성전자주식회사 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
KR102117919B1 (ko) * 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108088B1 (ko) 2002-12-12 2012-01-31 쌘디스크 코포레이션 비휘발성 메모리의 오류복구
JP2010146389A (ja) 2008-12-19 2010-07-01 Toshiba Corp 不揮発性記憶デバイスを有する記憶装置
JP2011018420A (ja) 2009-07-10 2011-01-27 Toshiba Corp 半導体記憶装置およびワード線電位の制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068273A (ko) 2021-11-10 2023-05-17 삼성전자주식회사 플래시 메모리 장치 및 그것의 데이터 리커버 읽기 방법
US12230329B2 (en) 2021-11-10 2025-02-18 Samsung Electronics Co., Ltd. Flash memory device and data recover read method thereof

Also Published As

Publication number Publication date
KR20150044738A (ko) 2015-04-27
US20150113342A1 (en) 2015-04-23
US9367417B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
KR102065665B1 (ko) 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
JP5505922B2 (ja) メモリシステム及びその読み出し方法
US9697076B2 (en) Data storage device and error correction method thereof
KR102585221B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US9606864B2 (en) Non-volatile memory device having adjustable read voltage, memory system comprising same, and method of operating same
KR101944793B1 (ko) 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
KR101736792B1 (ko) 플래시 메모리 및 그것의 셀프 인터리빙 방법
KR101979734B1 (ko) 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법
JP6258399B2 (ja) 半導体装置
US8611150B2 (en) Flash memory device including flag cells and method of programming the same
US9478298B2 (en) Memory system and method of reading data thereof
KR20150046549A (ko) 데이터 저장 시스템 및 그것의 동작 방법
KR20130027138A (ko) 에러 정정 방법 및 이를 이용하는 메모리 장치
KR101618313B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20110124632A (ko) 비휘발성 메모리 장치, 이의 리드 동작 방법 및 이를 포함하는 장치들
KR102513505B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
KR20190051570A (ko) 메모리 시스템 및 그것의 동작 방법
US11061615B2 (en) Memory system, memory controller and operating method thereof
US9159429B2 (en) Data storage system and method of operating the same
JP4637526B2 (ja) メモリカードおよび不揮発性記憶装置
KR102632690B1 (ko) 비휘발성 메모리 장치 및 그 프로그램 방법
KR20210054188A (ko) 메모리 시스템 및 메모리 컨트롤러
US20230195367A1 (en) Memory system, memory controller, and operation method of memory system
KR20090110648A (ko) 플래시 메모리로 데이터를 기록하는 방법과 플래시메모리에 기록된 데이터를 읽는 방법 및 플래시 메모리시스템
KR20150029400A (ko) 반도체 장치, 데이터 저장 시스템 및 데이터 저장 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131017

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180927

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131017

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221221

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231226

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241226

Start annual number: 6

End annual number: 6