[go: up one dir, main page]

KR102174004B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR102174004B1
KR102174004B1 KR1020200038748A KR20200038748A KR102174004B1 KR 102174004 B1 KR102174004 B1 KR 102174004B1 KR 1020200038748 A KR1020200038748 A KR 1020200038748A KR 20200038748 A KR20200038748 A KR 20200038748A KR 102174004 B1 KR102174004 B1 KR 102174004B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting structure
quantum well
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200038748A
Other languages
English (en)
Other versions
KR20200037180A (ko
Inventor
성태연
김대현
박재성
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020200038748A priority Critical patent/KR102174004B1/ko
Publication of KR20200037180A publication Critical patent/KR20200037180A/ko
Application granted granted Critical
Publication of KR102174004B1 publication Critical patent/KR102174004B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/0093—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H01L27/153—
    • H01L33/0075—
    • H01L33/06—
    • H01L33/12—
    • H01L33/20—
    • H01L33/26—
    • H01L33/32—
    • H01L33/50—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, 성장 기판 상에 차례로 GaN 버퍼층, 제1 n형 GaN층, 제1 다중 양자 우물층, 제1 p형 AlGaN층, 및 제1 p형 GaN층을 형성하는 단계; 상기 p형 GaN층, 상기 p형 AlGaN층, 및 상기 제1 다중 양자 우물층을 국부적으로 제거하는 단계; 및 상기 제1 다중 양자 우물층이 국부적으로 제거된 위치에 제2 n형 GaN층, 제2 다중 양자 우물층, 제2 p형 AlGaN층, 및 제2 p형 GaN층을 형성하는 단계; 를 포함한다.

Description

발광소자{light emitting diodes}
본 발명은 발광 소자에 관한 것이며, 보다 상세하게는 컬러를 구현할 수 있는 발광 소자에 관한 것이다.
반도체 발광소자는 조명 장치용 광원뿐만이 아니라 TV, 휴대폰, PC, 노트북 등과 같은 각종 전자 제품의 디스플레이 장치들을 위한 광원으로 널리 사용되고 있다.
종래의 디스플레이 장치는 주로 액정 디스플레이(LCD)로 구성된 디스플레이 패널과 백라이트로 구성되었다. 그러나, 최근에는 발광 소자를 그대로 하나의 픽셀로서 사용하여 백라이트가 별도로 요구되지 않는 형태의 마이크로 LED 디스플레이기술이 개발되고 있다. 그러나 기판 상에 실장된 발광 소자들을 개개의 픽셀로 사용할 경우, 디스플레이 장치는 해상도 향상을 위한 크기 감소에 한계가 있고 픽셀들 사이의 광 간섭을 억제하기가 어려운 문제가 있다.
한국 공개 특허 10-2017-010999는 자외선 LED와 색상별 형광체를 이용한 마이크로 LED를 개시한다. 자외선 LED와 R/G/B 형광체를 이용한 칼라 LED는 형광체에 의한 많은 에너지 손실을 유발한다. 따라서, 형광체를 최소한으로 사용하는 칼라 LED가 요구된다.
본 발명의 해결하고자 하는 일 기술적 과제는 형광체를 최소한으로 사용하여 칼라를 구현하는 발광 소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 소자는 녹색을 발광하는 발광 소자과 청색을 발광하는 발광소자를 동시에 제조하는 방법을 제공한다.
본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, 성장 기판 상에 차례로 GaN 버퍼층, 제1 n형 GaN층, 제1 다중 양자 우물층, 제1 p형 AlGaN층, 및 제1 p형 GaN층을 형성하는 단계; 상기 p형 GaN층, 상기 p형 AlGaN층, 및 상기 제1 다중 양자 우물층을 국부적으로 제거하는 단계; 및 상기 제1 다중 양자 우물층이 국부적으로 제거된 위치에 제2 n형 GaN층, 제2 다중 양자 우물층, 제2 p형 AlGaN층, 및 제2 p형 GaN층을 형성하는 단계; 를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 다중 양자 우물층은 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14이고, 상기 제2 다중 양자 우물층은 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층을 패터닝하여 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층을 각각 노출시키는 콘택 홀들을 형성하는 단계; 상기 제1 절연층을 패터닝하여 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층을 각각 노출시키는 보조 콘택 홀들을 형성하는 단계; 상기 컨택 홀들 및 상기 보조 콘택 홀의 측벽에 절연 측벽을 형성하는 단계; 상기 컨택 홀들 및 보조 콘택 홀을 채우는 컨택 플러그들을 형성하는 단계; 및 상기 컨택 플러그들 상에 배치된 중간 도전 패드를 형성하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제1 발광 구조체를 형성하는 단계; 및 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 층들을 국부적으로 식각하여 상기 제2 다중 양자 우물층을 포함하는 제2 발광 구조체를 형성하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제3 발광 구조체를 형성하는 단계;를 더 포함할 수 있다. 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 서로 이격되어 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체를 덮도록 보호층을 형성하는 단계; 상기 중간 도전 패드와 정렬되고 상기 보호층을 관통하는 컨택 패드를 형성하는 단계; 상기 컨택 패드를 마주보도록 지지 기판을 부착하고 상기 성장 기판을 제거하는 단계; 및 상기 성장 기판를 제거한 후 노출된 상기 제3 발광 구조체의 GaN 버퍼층 상에 적색 형광층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층을 국부적으로 노출시키는 메사 식각을 수행하는 단계; 상기 메사 식각에 의하여 노출된 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층에 n형 오믹 전극을 형성하고 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 p 형 오믹 전극을 형성하는 단계; 및 노출된 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층을 상기 성장 기판을 노출하도록 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제1 발광 구조체, 상기 제2 다중 양자 우물층을 포함하는 제2 발광 구조체, 및 상기 제1 다중 양자 우물층을 포함하는 제3 발광 구조체를 형성하는 단계;를 포함할 수 있다. 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 서로 이격되어 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체, 상기 제2 발광 구조체, 상기 제3 발광 구조체를 덥도록 보호층을 형성하는 단계; 상기 n형 오믹 전극과 정렬되고 상기 보호층을 관통하는 제1 컨택 패드 및 상기 p 오믹 전극과 정렬되고 상기 보호층을 관통하는 제2 컨택 패드를 형성하는 단계; 및 상기 제1 컨택 패드 및 상기 제2 컨택 패드를 마주보는 지지 기판을 부착하고 상기 성장 기판을 제거하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 성장 기판를 제거하여 노출된 상기 제2 발광 구조체의 GaN 버퍼층 상에 적색 형광층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 소자는, 서로 이격되어 배치된 제1 발광 구조체, 제2 발광 구조체 및 제3 발광 구조체를 포함하는 발광 구조체들; 및 상기 제3 발광 구조체의 일면 상에 배치되어 청색광을 제공받아 적색광을 방출하는 적색 형광층을 포함한다. 상기 제1 발광 구조체 및 상기 제3 발광 구조체는 청색광을 발광하고, 상기 제2 발광 구조체는 녹색광을 발광한다.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체 및 상기 제3 발광 구조체는 제1 n형 GaN층, 제1 다중 양자 우물층, 제1 p형 AlGaN층, 및 제1 p형 GaN층을 포함하고, 상기 제2 발광 구조체는 제2 n형 GaN층, 제2 다중 양자 우물층, 제2 p형 AlGaN층, 및 제2 p형 GaN층을 포함하고, 상기 제1 다중 양자 우물층은 상기 제2 다중 양자 우물층과 다른 구조 또는 조성을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체 및 상기 제2 발광 구조체의 일면 상에 각각 배치된 투명 절연층들을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 투명 절연층들 사이 또는 상기 투명 절연층과 상기 적색 형광층 사이에 배치되는 흑색 격벽을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 투명 절연층들 및 상기 적색 형광층 상에 배치되는 투명 필름을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 제1 발광 구조체, 제2 발광 구조체 및 제3 발광 구조체의 타면에 배치된 지지 기판을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체, 제2 발광 구조체, 및 제3 발광 구조체의 타면에 각각 배치된 중간 전극 패드들 및 컨택 패드들을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 발광 구조체들의 제1 n형 GaN층 또는 제2 n형 GaN층에 배치된 n형 오믹 전극; 상기 제1 내지 제3 발광 구조체들의 제1 p형 GaN층 또는 제2 p형 GaN층에 배치된 p형 오믹 전극; 및 상기 n형 오믹 전극 및 상기 p형 오믹 전극을 전기적으로 연결하고 컨택 패드들을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 소자는 녹색을 발광하는 발광 소자와 청색을 발광하는 발광소자를 동시에 제조하고, 적색 소자는 청색 소자에 형광체를 사용하여 칼라를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 2a 내지 도 2m 은 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 발광 소자을 설명하는 단면도이다.
도 4a 내지 4f는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하는 단면도들이다.
마이크로 LED는 칼라를 구현하기 위하여 R/G/B 픽셀을 요구한다. R/G/B 픽셀은 하나의 성장 기판에서 동시에 성장하기 어렵다. 따라서, 서로 다른 기판에서 성장된 각각의 R/G/B 발광 소자들은 지지 기판에 픽엔플레이스(pick & place) 장비를 사용하여 소자를 이송된다. 그러나, 픽엔플레이스(pick & place) 장비는 낮은 정밀도에 기인하여 마이크로미터 사이즈의 LED 소자를 이송하기 어렵다. 따라서, 직접 전사 기술이 요구된다. 자외선 LED 소자들을 직접 전사한 후 칼라를 구현하기 위하여 R/G/B 형광체가 요구된다. 그러나, R/G/B 형광층을 마이크로미터 사이즈로 패터닝하는 것은 용이하지 않으며, 복수의 형광층의 사용은 에너지 효율을 감소시킨다. 따라서, 직접 전사 방식에서 R/G/B 형광층의 감소가 요구된다.
본 발명의 일 실시예에 따르면 발광 소자는 동일한 성장 기판에 한 쌍의 청색 LED들와 녹색 LED를 동시에 형성한 후, 하나의 청색 LED에만 적색 형광체를 사용하여 R/G/B 칼라 LED 픽셀을 형성할 수 있다. 동일한 성장 기판에 청색 LED와 녹색 LED를 동시에 형성하는 방식은 청색 발광 구조를 박막들을 형성한 후 청색 발광 구조를 국부적으로 제거한 후, 국부적으로 제거된 청색 발광 구조 영역에 다시 녹색 발광 구조를 형성한다. 이어서, 청색 발광 구조에 적색 형광체를 사용하면, R/G/B 칼라 LED 픽셀을 구현할 수 있다.
이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 실험 조건, 물질 종류 등에 의하여 본 발명이 제한되거나 한정되지는 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 발광 소자(100)는, 서로 이격되어 배치된 제1 발광 구조체(101a), 제2 발광 구조체(101b), 및 제3 발광 구조체(101c)를 포함하는 발광 구조체들(101a~101c); 및 상기 제3 발광 구조체(101c)의 일면 상에 배치되어 청색광을 제공받아 적색광을 방출하는 적색 형광층(178)을 포함한다. 상기 제1 발광 구조체(101a) 및 상기 제3 발광 구조체(101c)는 청색광을 발광하고, 상기 제2 발광 구조체(101b)는 녹색광을 발광한다.
상기 발광 소자(100)는 적어도 하나의 픽셀을 포함할 수 있다. 픽셀은 디스플레이를 구성하기 위하여 매트릭스 형태로 배열될 수 있다. 각 픽셀은 청색 서브 픽셀, 녹색 서브 픽셀, 및 적색 서브 픽셀을 포함할 수 있다. 상기 청색 서브 픽셀은 상기 제1 발광 구조체(101a) 및 상기 제1 발광 구조체(101a)에 적층된 투명 절연층(176)을 포함할 수 있다. 상기 녹색 서브 픽셀은 상기 제2 발광 구조체(101b) 및 상기 제2 발광 구조체(101b)에 적층된 투명 절연층(176)을 포함할 수 있다. 상기 적색 서브 픽셀은 상기 제3 발광 구조체(101c) 및 상기 제3 발광 구조체(101c)에 적층된 적색 형광층(178)을 포함할 수 있다.
상기 제1 발광 구조체(101a) 및 상기 제3 발광 구조체(101c)는 순차적으로 적층된 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 포함할 수 있다.
상기 제2 발광 구조체(101c)는 순차적으로 적층된 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 포함할 수 있다. 상기 제1 다중 양자 우물층(113)은 상기 제2 다중 양자 우물층(123)과 다른 구조 또는 조성을 가질 수 있다. 상기 제1 발광 구조체(101a) 및 상기 제3 발광 구조체(101c)는 청색을 발광하고, 상기 제2 발광 구조체(101b)는 녹색을 발광할 수 있다. 상기 제1 발광 구조체(101a), 상기 제2 발광 구조체(101b) 및 상기 제3 발광 구조체(101c)는 동일한 성장 기판에서 형성될 수 있다.
상기 제1 발광 구조체(101a) 및 상기 제3 발광 구조체(101c)는 순차적으로 적층된 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 제1 p형 GaN층(115), 및 제1 절연층(132)을 포함할 수 있다. 상기 제1 발광 구조체 및 상기 제3 발광 구조체을 구성하는 층들 중에서 이웃한 층들은 서로 수직으로 정렬될 수 있다. 상기 제1 다중 양자 우물층(114)은 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14일 수 있다. GaN 장벽층의 두께는 4nm 수준이고, 상기 InxGayN 우물층의 두께는 4nm 수준일 수 있다. 제1 다중 양자 우물층(113)에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 5일 수 있다. 상기 제1 다중 양자 우물층(113)은 청색을 발광할 수 있다.
상기 제2 발광 구조체(101b)는 순차적으로 적층된 GaN 버퍼층(111), 제1 n형 GaN층(112), 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 제2 p형 GaN층(125), 및 제1 절연층(132)을 포함할 수 있다. 상기 제2 발광 구조체(101b)를 구성하는 층들 중에서 이웃한 층들은 서로 수직으로 정렬될 수 있다. 상기 제2 다중 양자 우물층(123)은 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다. GaN 장벽층의 두께는 10nm 수준이고, 상기 InaGabN 우물층의 두께는 3nm 수준일 수 있다. 제2 다중 양자 우물층에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 6일 수 있다. 상기 제2 다중 양자 우물층(123)은 녹색을 발광할 수 있다.
상기 제1 발광 구조체(101a)에서, 콘택 플러그(142)는 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 제1 p형 GaN층(115), 및 제1 절연층(132)을 관통하여 상기 제1 n형 GaN층(112)과 접촉하도록 배치될 수 있다. 또한, 콘택 플러그(144)는 상기 제1 절연층(132)을 관통하여 상기 제1 p형 GaN층(115)과 접촉하도록 배치될 수 있다. 절연 측벽(137)은 콘택 플러그(142,144)의 측면을 감싸도록 배치된다.
상기 제2 발광 구조체(101b)에서, 콘택 플러그(142)는 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 제2 p형 GaN층(125), 및 제1 절연층(132)을 관통하여 상기 제2 n형 GaN층(122)과 접촉하도록 배치될 수 있다. 또한, 콘택 플러그(144)는 상기 제1 절연층(132)을 관통하여 상기 제2 p형 GaN층(125)과 접촉하도록 배치될 수 있다. 절연 측벽(137)은 콘택 플러그(142,144)의 측면을 감싸도록 배치된다.
중간 도전 패드(146,148)는 컨택 플러그(142,144)의 하부면에서 전기적으로 연결을 위하여 배치될 수 있다.
컨택 패드(151,152)는 상기 중간 도전 패드(146,148)의 하부에 배치되어 상기 컨택 플러그(142,144) 및 상기 중간 도전 패드(146,148)를 통하여 n형 GaN층(112,122)과 p형 GaN층(115,125) 사이에 전류를 주입할 수 있다.
보호층(150)은 상기 컨택 패드(151,152)의 일면을 노출하고 상기 중간 도전 패드(146,148) 및 발광 구조체들(101a~101c) 사이의 공간을 채우도록 배치될 수 있다. 상기 보호층(150)은 절연성 재질일 수 있다.
투명 절연층들(176)은 상기 제1 발광 구조체(101a) 및 상기 제2 발광 구조체(101b)의 일면 상에 각각 배치될 수 있다. 투명 절연층(176)은 투명한 절연물질일 수 있다.
흑색 격벽(174)은 상기 투명 절연층들(176) 사이 또는 상기 투명 절연층(176)과 상기 적색 형광층(178) 사이에 배치될 수 있다. 상기 흑색 격벽(174)은 서브 픽셀들을 서로 분리하는 블랙 매트릭스로 동작할 수 있다.
투명 필름(172)은 상기 투명 절연층들(176) 및 상기 적색 형광층(178) 상에 배치될 수 있다. 상기 투명 필름(172)은 플라스틱 필름 또는 유리 필름일 수 있다. 상기 투명 필름(172)과 상기 흑색 격벽(174), 투명 절연층(176), 및 적색 형광층(178)은 필름 형태로 일체형으로 형성된 후, 상기 발광 구조체들(101a~101c)의 일면에 정렬되어 결합할 수 있다.
지지 기판(160)은 제1 발광 구조체(101a), 제2 발광 구조체(101b) 및 제3 발광 구조체(101c)의 타면(또는 하부면)에 배치될 수 있다. 상기 지지 기판(160)은 컨택 패드(151,152)와 전기적으로 연결되는 연결 패드를 포함할 수 있다. 또한, 상기 지지 기판(160)은 각 서브 픽셀을 구동하기 위하여 박막 트렌지스터 또는 트렌지스터를 더 포함할 수 있다. 상기 지지 기판(160)은 인쇄회로 기판, 유리 기판, 또는 실리콘 기판일 수 있다.
도 2a 내지 도 2n 은 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 단면도들이다.
도 2a 내지 도 2n을 참조하면, 본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, 성장 기판(110) 상에 차례로 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 형성하는 단계; 상기 p형 GaN층(115), 상기 p형 AlGaN층(114), 및 상기 제1 다중 양자 우물층(113)을 국부적으로 제거하는 단계; 및 상기 제1 다중 양자 우물층(113)이 국부적으로 제거된 위치에 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 형성하는 단계; 를 포함한다. 상기 제1 다중 양자 우물층(113)은 교번하여 적층된 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14일 수 있다. 상기 제2 다중 양자 우물층(123)은 교번하여 적층된 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다.
도 2a를 참조하면, 성장 기판(110) 상에 차례로 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 형성한다. 상기 성장 기판(110)은 Si, Al2O3, SiC일 수 있다. 바람직하게는 상기 성장 기판은 사파이어(Al2O3 ) 기판일 수 있다. 상기 사파이어 기판은 양면이 폴리싱된 기판(double side polished substrate)일 수 있다.
상기 GaN 버퍼층(111)은 상기 성장 기판(110) 상에 형성될 수 있다. 상기 GaN 버퍼층(111)은 불순물로 도핑되지 않은 GaN 층으로, 두께는 2μm 수준일 수 있다. 상기 GaN 버퍼층(111)은 MOCVD 기법으로 성장될 수 있다.
상기 제1 n형 GaN층(112)은 상기 GaN 버퍼층(111) 상에 형성될 수 있다. 상기 제1 n형 GaN층(112)은 n형 불순물(예를 들어 Si)으로 도핑된 GaN층일 수 있다. 상기 두께는 3μm 수준일 수 있다. 상기 제1 n형 GaN 버퍼층(112)은 MOCVD 기법으로 성장될 수 있다.
상기 제1 다중 양자 우물층(113)은 상기 제1 n형 GaN층(112) 상에 형성될 수 있다. 상기 제1 다중 양자 우물층(113)은 교번하여 적층된 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14일 수 있다. GaN 장벽층의 두께는 4nm 수준이고, 상기 InxGayN 우물층의 두께는 4nm 수준일 수 있다. 제1 다중 양자 우물층에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 5일 수 있다. 상기 제1 다중 양자 우물층(113)은 청색을 발광할 수 있다.
상기 제1 p형 AlGaN층(114)은 제1 다중 양자 우물층(113) 상에 형성될 수 있다. 상기 제1 p형 AlGaN층(114)은 p형 불순물(예를 들어 Mg)으로 도핑된 AlGaN층일 수 있다. 상기 제1 p형 AlGaN층(114)의 두께는 50nm 수준일 수 있다. 제1 p형 AlGaN층(114)은 MOCVD 기법으로 성장될 수 있다.
상기 제1 p형 GaN층(115)은 제1 p형 AlGaN층(114) 상에 형성될 수 있다. 상기 제1 p형 GaN층(115)은 p형 불순물(예를 들어 Mg)으로 도핑된 GaN층일 수 있다. 상기 제1 p형 GaN층(115)의 두께는 60nm일 수 있다. 상기 제1 p형 GaN층(115)은 MOCVD 기법으로 성장될 수 있다.
도 2b를 참조하면, 상기 p형 GaN층(115), 상기 p형 AlGaN층(114), 및 상기 제1 다중 양자 우물층(113)을 국부적으로 제거한다. 구체적으로, 상기 제1 p형 GaN층(115) 상에 에피탁시얼 마스크 패턴(116)을 형성한다. 상기 에피탁시얼 마스크 패턴은 실리콘 산화막일 수 있다. 상기 에피탁시얼 마스크 패턴(116)은 제1 방향으로 나란히 연장되는 라인 패턴일 수 있다. 상기 에피탁시얼 마스크 패턴(116)은 실리콘 산화막과 같은 절연막을 상기 제1 p형 GaN층(115) 상에 증착한 후, 포토레지스트를 도포한 후 노광하여 포토레지스트 마스크를 형성할 수 있다. 상기 포토레지스트 마스크를 식각 마스크로 사용하여 실리콘 산화막을 식각하여 상기 에피탁시얼 마스크 패턴(116)을 형성할 수 있다. 상기 에피탁시얼 마스크 패턴(116)의 두께는 200nm 수준일 수 있다.
이어서, 상기 에피탁시얼 마스크 패턴(116) 또는 상기 포토레지스트 마스크를 식각 마스크로 사용하여 상기 제1 p형 GaN층(115), 상기 제1 p형 AlGaN층(114), 및 상기 제1 다중 양자 우물층(113)을 국부적으로 제거한다. 이어서, 상기 포토레지스트 마스크는 제거된다. 이에 따라, 상기 제1 다중 양자 우물층(113)이 존재하는 제1 영역과 상기 제1 다중 양자 우물층(113)이 제거된 제2 영역이 정의된다.
도 2c를 참조하면, 상기 제1 다중 양자 우물층(113)이 국부적으로 제거된 제2 영역에 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 형성한다. 상기 에피탁시얼 마스크 패턴(116)은 상기 제1 영역에서 제1 p형 GaN층(115) 상에 배치되어 박막의 성장을 억제한다.
상기 제2 n형 GaN층(122)은 상기 제2 영역의 제1 n형 GaN층 상에 형성될 수 있다. 상기 제2 n형 GaN층(122)의 두께는 0.4 μm 수준일 수 있다.
상기 제2 다중 양자 우물층(123)은 상기 제2 n형 GaN층(122) 상에 형성될 수 있다. 상기 제2 다중 양자 우물층(123)은 교번하여 적층된 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다. GaN 장벽층의 두께는 10nm 수준이고, 상기 InaGabN 우물층의 두께는 3nm 수준일 수 있다. 제2 다중 양자 우물층(123)에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 6일 수 있다. 상기 제2 다중 양자 우물층(123)은 녹색을 발광할 수 있다.
상기 제2 p형 AlGaN층(124)은 상기 제2 다중 양자 우물층(123) 상에 형성될 수 있다. 상기 제2 p형 AlGaN층(124)의 두께는 50nm일 수 있다.
상기 제2 p형 GaN층(125)은 상기 제2 p형 AlGaN층(124) 상에 형성될 수 있다. 상기 제2 p형 GaN층(125)의 두께는 60nm일 수 있다.
도 2d 및 도 2e를 참조하면, 상기 에피탁시얼 마스크 패턴(116)을 제거한 후 상기 제1 p형 GaN층(115) 및 상기 제2 p형 GaN층(125) 상에 제1 절연층(132)을 형성할 수 있다. 상기 제1 절연층(132)은 실리콘 산화막 또는 실리콘 질화막일 수 있다.
도 2f를 참조하면, 상기 제1 절연층(132) 및 상기 제1 절연층(132)의 하부층들을 패터닝하여 상기 제1 n형 GaN층(112) 및 상기 제2 n형 GaN층(122)을 각각 노출시키는 콘택 홀들(134)을 형성할 수 있다. 상기 콘택홀들(134)은 제1 영역과 제2 영역에 각각 형성될 수 있다.
도 2g를 참조하면, 상기 제1 절연층(132)을 패터닝하여 상기 제1 p형 GaN층(115) 및 상기 제2 p형 GaN층(125)을 각각 노출시키는 보조 콘택 홀들(136)을 형성할 수 있다.
도 2h를 참조하면, 상기 컨택 홀들(134) 및 상기 보조 콘택 홀(136)의 측벽에 절연 측벽(137)을 형성한다. 상기 절연 측벽(137)은 절연막을 컨포멀하게 증작한 후 이방성 식각을 통하여 형성될 수 있다. 이에 따라, 상기 컨택 홀들(134)의 하부면은 상기 제1 n형 GaN층(112) 또는 상기 제2 n형 GaN층(122)에 접촉한다. 또한, 상기 보조 콘택 홀(137)의 하부면은 상기 제1 p형 GaN층(115) 또는 제2 p형 GaN층(125)에 접촉한다.
도 2i를 참조하면, 상기 컨택 홀들(134) 및 상기 보조 콘택 홀(136)을 채우는 컨택 플러그들(142,144)을 각각 형성한다. 상기 컨택 플러그들(142,144)은 반도체층들과 오믹 접합을 수행할 수 있다.
도 2j를 참조하면, 상기 컨택 플러그들(142,144) 상에 배치된 중간 도전 패드(146,148)를 형성한다. 상기 중간 도전 패드(146,148)는 상기 컨택 플러그들(142,144)과 컨택 패드(148)와 전기적 연결을 수행할 수 있다. 상기 중간 도전 패드(146,148)는 금속 또는 금속 합금일 수 있다.
도 2k를 참조하면, 상기 GaN 버퍼층(111) 및 상기 GaN 버퍼층(111) 상부에 적층된 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층(113)을 포함하는 제1 발광 구조체(101a)를 형성한다. 또한, 상기 GaN 버퍼층(111) 및 상기 GaN 버퍼층(111) 상부에 적층된 층들을 국부적으로 식각하여 상기 제2 다중 양자 우물층(123)을 포함하는 제2 발광 구조체(101b)를 형성할 수 있다. 또한, 상기 GaN 버퍼층(111) 및 상기 GaN 버퍼층(111) 상부에 적층된 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층(113)을 포함하는 제3 발광 구조체(101c)를 형성할 수 있다. 상기 제1 발광 구조체(101a), 상기 제2 발광 구조체(101b), 및 상기 제3 발광 구조체(101c)는 동시에 형성될 수 있다. 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 서로 이격되어 배치될 수 있다. 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 포토레지스토를 식각 마스크로 사용하여 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 층들을 식각하여 형성될 수 있다. 상기 제1 발광 구조체 및 제3 발광 구조체는 청색을 발광하고, 제2 발광 구조체는 녹색을 발광할 수 있다.
도 2l을 참조하면, 상기 제1 발광 구조체(101a), 상기 제2 발광 구조체(101b), 및 상기 제3 발광 구조체(101c)를 덮도록 보호층(150)을 형성할 수 있다. 상기 보호층(150)은 실리콘 산화막, 실리콘 질화막, 플라스틱층, 또는 아크릴층, 또는 폴리머일 수 있다. 상기 보호층(150)의 상부면은 평탄화될 수 있다.
도 2m을 참조하면, 상기 중간 도전 패드(146,148)와 정렬되고 상기 보호층(150)을 관통하는 컨택 패드(151,152)를 형성할 수 있다. 상기 콘택 패드(151,152)는 금속 또는 금속 합금일 수 있다. 상기 콘택 패드(151,152)의 일면은 외부로 노출될 수 있다.
도 2n을 참조하면, 상기 컨택 패드(151,152)를 마주보도록 지지 기판(160)을 부착하고 상기 성장 기판(110)을 제거할 수 있다. 상기 성장기판(110)은 식각이나 레이저 리프트-오프(laser lift-off) 공정을 통해 제거될 수 있다. 상기 지지 기판(160)은 추후에 제거되는 임시 기판이거나 전기적 배선을 가지는 인쇄회로 기판, 박막 트렌지스터를 포함하는 기판, 트렌지스터를 포함하는 실리콘 기판일 수 있다.
다시, 도 1을 참조하면, 상기 성장 기판(110)를 제거한 후 노출된 상기 제3 발광 구조체(101c)의 GaN 버퍼층(111) 상에 적색 형광층(178)을 형성할 수 있다. 투명 절연층들(176)은 상기 제1 발광 구조체(101a) 및 상기 제2 발광 구조체(101b)의 일면 상에 각각 배치될 수 있다.
흑색 격벽(174)은 상기 투명 절연층들(176) 사이 또는 상기 투명 절연층과 상기 적색 형광층(178) 사이에 배치될 수 있다. 상기 흑색 격벽은 반사 격벽으로 변형될 수 있다.
투명 필름(172)은 상기 투명 절연층들(176) 및 상기 녹색 형광층(176) 상에 배치될 수 있다. 상기 투명 필름(172), 상기 투명 절연층(176), 및 상기 적색 형광층(176)은 필름 형태로 일체화되어 상기 발광 구조체들(101a~101c)과 결합할 수 있다.
본 발명의 일 실시예에 따르면, 제1 발광 구조체(101a)는 청색을 발광하고, 제2 발광 구조체(101b)는 녹색을 발광하고, 제3 발광 구조체(101c)는 청색을 발광하고 적색 형광층을 통하여 적색으로 변환될 수 있다. 이에 따라, 본 발명의 발광 소자는 칼라를 구현할 수 있다. 종래의 복수의 형광층을 사용하는 것에 비하여 형광층의 종류가 하나로 감소되어, 광효율이 증가한다.
본 발명의 일 실시예에 따른 발광소자는 매트릭스 형태로 배열되어 마이크로 LED 디스플레이를 제공할 수 있다. 상기 마이크로 LED 디스플레이는 스마트 시계의 디스플레이 등에 사용될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 발광 소자을 설명하는 단면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 발광 소자(200)는, 서로 이격되어 배치된 제1 발광 구조체(201a), 제2 발광 구조체(201b), 및 제3 발광 구조체(201c)를 포함하는 발광 구조체들(201a~201c); 및 상기 제3 발광 구조체(201c)의 일면 상에 배치되어 청색광을 제공받아 적색광을 방출하는 적색 형광층(178)을 포함한다. 상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)는 청색광을 발광하고, 상기 제2 발광 구조체(201b)는 녹색광을 발광한다.
상기 발광 소자(200)는 적어도 하나의 픽셀을 포함할 수 있다. 픽셀은 디스플레이를 구성하기 위하여 매트릭스 형태로 배열될 수 있다. 각 픽셀은 청색 서브 픽셀, 녹색 서브 픽셀, 및 적색 서브 픽셀을 포함할 수 있다. 상기 청색 서브 픽셀은 상기 제1 발광 구조체(201a) 및 상기 제1 발광 구조체(201a)에 적층된 투명 절연층(176)을 포함할 수 있다. 상기 녹색 서브 픽셀은 상기 제2 발광 구조체(201b) 및 상기 제2 발광 구조체(201b)에 적층된 투명 절연층(176)을 포함할 수 있다. 상기 적색 서브 픽셀은 상기 제3 발광 구조체(201c) 및 상기 제3 발광 구조체(201c)에 적층된 적색 형광층(178)을 포함할 수 있다.
상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)는 순차적으로 적층된 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 포함할 수 있다.
상기 제2 발광 구조체(201c)는 순차적으로 적층된 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 포함할 수 있다. 상기 제1 다중 양자 우물층(113)은 상기 제2 다중 양자 우물층(123)과 다른 구조 또는 조성을 가질 수 있다. 상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)는 청색을 발광하고, 상기 제2 발광 구조체(201b)는 녹색을 발광할 수 있다. 상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b) 및 상기 제3 발광 구조체(201c)는 동일한 성장 기판에서 형성될 수 있다.
상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)는 순차적으로 적층된 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 포함할 수 있다. 상기 제1 발광 구조체 및 상기 제3 발광 구조체을 구성하는 층들 중에서 이웃한 층들은 서로 수직으로 정렬될 수 있다. 상기 제1 다중 양자 우물층(114)은 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14일 수 있다. GaN 장벽층의 두께는 4nm 수준이고, 상기 InxGayN 우물층의 두께는 4nm 수준일 수 있다. 제1 다중 양자 우물층(113)에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 5일 수 있다. 상기 제1 다중 양자 우물층(113)은 청색을 발광할 수 있다.
상기 제2 발광 구조체(201b)는 순차적으로 적층된 GaN 버퍼층(111), 제1 n형 GaN층(112), 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 포함할 수 있다. 상기 제2 발광 구조체(201b)를 구성하는 층들 중에서 이웃한 층들은 서로 수직으로 정렬될 수 있다. 상기 제2 다중 양자 우물층(123)은 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다. GaN 장벽층의 두께는 10nm 수준이고, 상기 InaGabN 우물층의 두께는 3nm 수준일 수 있다. 제2 다중 양자 우물층에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 6일 수 있다. 상기 제2 다중 양자 우물층(123)은 녹색을 발광할 수 있다.
상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b), 및 상기 제3 발광 구조체(201c)는 메사 식각될 수 있다. 이에 따라, 상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)에서, 제1 n형 GaN층(112)의 일부가 노출되도록 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)이 국부적으로 제거될 수 있다. 또한, 상기 제2 발광 구조체(201b)에서, 제2 n형 GaN층(122)의 일부가 노출되도록 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)이 국부적으로 제거될 수 있다.
상기 메사 식각에 의하여 노출된 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층에 n형 오믹 전극(237)이 배치된다. 또한, 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 p 형 오믹 전극(238)이 배치된다.
컨택 패드(251,252)는 n형 오믹 전극(237) 및 p 형 오믹 전극(238)에 배치되어 n형 GaN층(112,122)과 p형 GaN층(115,125) 사이에 전류를 주입할 수 있다.
보호층(150)은 상기 컨택 패드(251,252)의 일면을 노출하고 상기 컨택 패드(251,252)를 덮고 상기 발광 구조체들(201a~201c) 사이의 공간을 채우도록 배치될 수 있다. 상기 보호층(150)은 절연성 재질일 수 있다.
투명 절연층들(176)은 상기 제1 발광 구조체(201a) 및 상기 제2 발광 구조체(201b)의 일면 상에 각각 배치될 수 있다. 투명 절연층(176)은 투명한 절연물질일 수 있다.
흑색 격벽(174)은 상기 투명 절연층들(176) 사이 또는 상기 투명 절연층(176)과 상기 적색 형광층(178) 사이에 배치될 수 있다. 상기 흑색 격벽(174)은 서브 픽셀들을 서로 분리하는 블랙 매트릭스로 동작할 수 있다.
투명 필름(172)은 상기 투명 절연층들(176) 및 상기 적색 형광층(178) 상에 배치될 수 있다. 상기 투명 필름(172)은 플라스틱 필름 또는 유리 필름일 수 있다. 상기 투명 필름(172)과 상기 흑색 격벽(174), 투명 절연층(176), 및 적색 형광층(178)은 필름 형태로 일체형으로 형성된 후, 상기 발광 구조체들(201a~201c)의 일면에 정렬되어 결합할 수 있다.
지지 기판(160)은 제1 발광 구조체(201a), 제2 발광 구조체(201b) 및 제3 발광 구조체(201c)의 타면(또는 하부면)에 배치될 수 있다.
도 4a 내지 4f는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하는 단면도들이다.
다시, 도 2a 내지 도 2d를 참조하면, 성장 기판(110) 상에 차례로 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 형성하는 단계; 상기 제1 p형 GaN층(115), 상기 제1 p형 AlGaN층(114), 및 상기 제1 다중 양자 우물층(113)을 국부적으로 제거하는 단계; 및 상기 제1 다중 양자 우물층(113)이 국부적으로 제거된 위치에 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 형성하는 단계; 를 포함한다. 이에 따라, 제1 영역에서 상기 제1 p형 GaN층(115)이 노출되고, 제2 영역에서 제2 p형 GaN층(125)이 노출된다.
도 4a 및 도 4b를 참조하면, 상기 제1 n형 GaN층(115) 및 상기 제2 n형 GaN층(125)을 국부적으로 노출시키는 메사(mesa) 식각을 수행한다. 발광 구조체들(201a~201c)을 형성하는 위치에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 그 하부의 박막을 메사(mesa) 식각한다.
도 4c를 참조하면, 상기 메사 식각에 의하여 노출된 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층에 n형 오믹 전극(237)을 형성하고 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 p 형 오믹 전극(238)을 형성한다. 상기 n형 오믹 전극(237) 및 상기 p 형 오믹 전극(238)은 리프트 오프 공정에 의하여 수행될 수 있다.
도 4d를 참조하면, 노출된 상기 제1 n형 GaN층(112) 및 상기 제2 n형 GaN층(122)을 상기 성장 기판(110)이 노출되도록 국부적으로 식각하여 상기 제1 다중 양자 우물층(113)을 포함하는 제1 발광 구조체(201a), 상기 제2 다중 양자 우물층(123)을 포함하는 제2 발광 구조체(201b), 및 상기 제1 다중 양자 우물층(113)을 포함하는 제3 발광 구조체(201c)를 형성할 수 있다.
상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b), 및 상기 제3 발광 구조체(201c)는 포토레지스트를 식각 마스크로 사용하여 식각하여 동시에 형성될 수 있다. 상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b), 및 상기 제3 발광 구조체(201c)는 서로 이격되어 배치된다.
도 4e를 참조하면, 상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b), 상기 제3 발광 구조체(201c)를 덥도록 보호층(150)을 형성한다. 상기 보호층(150)의 상부면은 평탄화될 수 있다. 상기 보호층(150)은 실리콘 산화막, 실리콘 질화막, 플라스틱층, 또는 아크릴층, 또는 폴리머일 수 있다.
도 4f를 참조하면, 상기 n형 오믹 전극(237)과 정렬되고 상기 보호층(150)을 관통하는 제1 컨택 패드(251) 및 상기 p 오믹 전극(238)과 정렬되고 상기 보호층(150)을 관통하는 제2 컨택 패드(252)를 형성할 수 있다. 상기 제1 컨택 패드(251) 및 상기 제2 컨택 패드(252)는 금속 또는 금속 합금일 수 있다.
다시 도 3을 참조하면, 상기 제1 컨택 패드(251) 및 상기 제2 컨택 패드(252)를 마주보는 지지 기판(160)을 부착하고 상기 성장 기판(110)을 제거할 수 있다. 상기 성장기판(110)은 식각이나 레이저 리프트-오프(laser lift-off) 공정을 통해 제거될 수 있다. 상기 지지 기판(110)은 추후에 제거되는 임시 기판이거나 전기적 배선을 가지는 인쇄회로 기판, 박막 트렌지스터를 포함하는 기판, 트렌지스터를 포함하는 실리콘 기판일 수 있다.
상기 성장 기판(110)을 제거하여 노출된 상기 제2 발광 구조체(201b)의 GaN 버퍼층 상에 적색 형광층(178)을 형성할 수 있다.
투명 절연층들(176)이 상기 제1 발광 구조체(201a) 및 상기 제2 발광 구조체(201b)의 일면 상에 각각 배치될 수 있다.
흑색 격벽(174)은 상기 투명 절연층들(176) 사이 또는 상기 투명 절연층과 상기 적색 형광층 사이에 배치될 수 있다. 흑색 격벽(174)은 반사 격벽으로 변형될 수 있다.
투명 필름(172)은 상기 투명 절연층들 및 상기 녹색 형광층 상에 배치될 수 있다. 상기 투명 필름(172), 상기 투명 절연층(176), 및 적색 형광층(178)은 필름 형태로 일체화되어 상기 발광 구조체들(201a~210c)과 결합할 수 있다.
본 발명의 일 실시예에 따르면, 제1 발광 구조체(201a)는 청색을 발광하고, 제2 발광 구조체(201b)는 녹색을 발광하고, 제3 발광 구조체(201c)는 청색을 발광하고 적색 형광층을 통하여 적색으로 변환할 수 있다.
본 발명의 변형된 실시예에 따르면, 발광 구조체들(201a~201c)과 투명 절연층 또는 적색 형광층 사이에 굴절율 정합층이 배치될 수 있다. 상기 굴절율 정합층은 투명 절연층의 굴절률과 GaN의 굴절률 사이의 값을 가질 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
100: 발광 소자
101a,101b,101c: 발광 구조체
178: 적색 형광층

Claims (5)

  1. 성장 기판 상에 차례로 GaN 버퍼층, 제1 n형 GaN층, 제1 다중 양자 우물층, 제1 p형 AlGaN층, 및 제1 p형 GaN층을 형성하는 단계;
    상기 p형 GaN층, 상기 p형 AlGaN층, 및 상기 제1 다중 양자 우물층을 국부적으로 제거하는 단계; 및
    상기 제1 다중 양자 우물층이 국부적으로 제거된 위치에 제2 n형 GaN층, 제2 다중 양자 우물층, 제2 p형 AlGaN층, 및 제2 p형 GaN층을 형성하는 단계;
    상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층, 상기 제1 p형 GaN층, 상기 제1 p형 AlGaN층, 및 상기 제1 다중 양자 우물층을 패터닝하여 상기 제1 n형 GaN층을 노출시키어 제1 콘택 홀들 그리고 상기 제1 절연층, 상기 제2 p형 GaN층, 상기 제2 p형 AlGaN층, 및 상기 제2 다중 양자 우물층을 패터닝하여 상기 제2 n형 GaN층을 노출시키는 제2 콘택 홀들을 형성하는 단계;
    상기 제1 절연층을 패터닝하여 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층을 각각 노출시키는 보조 콘택 홀들을 형성하는 단계;
    상기 제1 콘택 홀들, 상기 제2 콘택 홀들 및 상기 보조 콘택 홀들의 측벽에 절연 측벽을 이방성 식각으로 형성하는 단계;
    상기 제1 콘택 홀들을 채우는 제1 콘택 플러그들 및 상기 제2 콘택 홀들 채우는 제2 콘택 플러그들을 형성하는 단계;
    상기 보조 콘택 홀들을 채우는 보조 콘택 플러그들을 형성하는 단계;
    상기 제1 콘택 플러그들, 상기 제2 콘택 플러그들 및 상기 보조 콘택 플러그들 상에 배치된 중간 도전 패드를 형성하는 단계;
    상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 상기 제1 다중 양자 우물층을 포함하는 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제1 발광 구조체를 형성하는 단계;
    상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 상기 제2 다중 양자 우물층을 포함하는 층들을 국부적으로 식각하여 상기 제2 다중 양자 우물층을 포함하는 제2 발광 구조체를 형성하는 단계; 및
    상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 상기 제1 다중 양자 우물층을 포함하는 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제3 발광 구조체를 형성하는 단계;를 포함하고,
    상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 서로 이격되어 배치된 것을 특징으로 하는 발광 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 다중 양자 우물층은 GaN 장벽층과 InxGayN 우물층을 포함하고,
    x+y=1 이고, x는 0.04 ~0.14이고,
    상기 제2 다중 양자 우물층은 GaN 장벽층과 InaGabN 우물층을 포함하고,
    a+b=1 이고, a는 0.2 ~0.22 인 것을 특징으로 하는 발광 소자의 제조 방법.
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체를 덮도록 보호층을 형성하는 단계;
    상기 중간 도전 패드와 정렬되고 상기 보호층을 관통하는 콘택 패드를 형성하는 단계;
    상기 콘택 패드를 마주보도록 지지 기판을 부착하고 상기 성장 기판을 제거하는 단계; 및
    상기 성장 기판를 제거한 후 노출된 상기 제3 발광 구조체의 상기 GaN 버퍼층 상에 적색 형광층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  5. 제4 항에 있어서,
    상기 제1 발광 구조체 및 상기 제2 발광 구조체의 일면 상에 각각 배치된 투명 절연층을 형성하는 단계; 및
    상기 투명 절연층들 사이 또는 상기 투명 절연층과 상기 적색 형광층 사이에 배치된 흑색 격벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
KR1020200038748A 2020-03-31 2020-03-31 발광소자 Active KR102174004B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200038748A KR102174004B1 (ko) 2020-03-31 2020-03-31 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200038748A KR102174004B1 (ko) 2020-03-31 2020-03-31 발광소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180052012A Division KR102097865B1 (ko) 2018-05-04 2018-05-04 발광소자

Publications (2)

Publication Number Publication Date
KR20200037180A KR20200037180A (ko) 2020-04-08
KR102174004B1 true KR102174004B1 (ko) 2020-11-04

Family

ID=70275667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200038748A Active KR102174004B1 (ko) 2020-03-31 2020-03-31 발광소자

Country Status (1)

Country Link
KR (1) KR102174004B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758562B2 (ja) * 2001-11-27 2006-03-22 日亜化学工業株式会社 窒化物半導体多色発光素子
JP2008160061A (ja) 2006-11-30 2008-07-10 Toshiba Lighting & Technology Corp 照明装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101519985B1 (ko) * 2008-09-11 2015-05-15 삼성디스플레이 주식회사 광원 모듈 및 이를 갖는 표시장치
KR20110130964A (ko) * 2010-05-28 2011-12-06 엘지이노텍 주식회사 발광소자 칩, 그 제조방법, 발광소자 패키지 및 조명시스템
KR20120069048A (ko) * 2010-12-20 2012-06-28 일진머티리얼즈 주식회사 발광 소자 및 그 제조 방법
KR101826981B1 (ko) * 2011-08-29 2018-02-07 엘지이노텍 주식회사 반도체 발광 소자
KR101979944B1 (ko) * 2012-10-18 2019-05-17 엘지이노텍 주식회사 발광소자
KR101660020B1 (ko) * 2015-08-21 2016-09-30 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR102530760B1 (ko) * 2016-07-18 2023-05-11 삼성전자주식회사 반도체 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758562B2 (ja) * 2001-11-27 2006-03-22 日亜化学工業株式会社 窒化物半導体多色発光素子
JP2008160061A (ja) 2006-11-30 2008-07-10 Toshiba Lighting & Technology Corp 照明装置

Also Published As

Publication number Publication date
KR20200037180A (ko) 2020-04-08

Similar Documents

Publication Publication Date Title
US11489006B2 (en) Display panel, preparation method thereof and display device
US9391051B2 (en) Display device using semiconductor light emitting device and method of fabricating the same
KR102747587B1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR101968592B1 (ko) 통합된 컬러 ｌｅｄ 마이크로 디스플레이
WO2018121611A1 (zh) 基于iii-v族氮化物半导体的led全彩显示器件结构及制备方法
US11798974B2 (en) Light emitting device for display and display apparatus having the same
CN109742200A (zh) 一种显示面板的制备方法、显示面板及显示装置
US20230014515A1 (en) Display device using micro led and manufacturing method thereof
JP7532731B2 (ja) 表示パネル、表示装置、および表示パネルの製造方法
KR102097865B1 (ko) 발광소자
TW202329250A (zh) 具有非活性植入式隔離區的發光二極體陣列及其形成方法
KR20230125988A (ko) 마이크로 led 표시 장치 및 마이크로 led 표시 장치 제조 방법
EP4625501A1 (en) Light-emitting diode epitaxial structure, display panel and electronic device
KR102174004B1 (ko) 발광소자
US20230197693A1 (en) Micro led display apparatus and method of manufacturing the same
KR20230092671A (ko) 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법
KR102639607B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20200006843A (ko) 반도체 발광소자를 이용한 디스플레이 장치
CN115707287A (zh) 显示装置和用于制造显示装置的方法
CN218769588U (zh) 微发光器件、显示面板和显示装置
US20250280645A1 (en) Semiconductor structure and manufacturing method thereof
US20230275181A1 (en) Transfer substrate used for manufacturing display device, display device, and method for manufacturing display device
KR20240166270A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20230048740A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
CN119069584A (zh) 显示器件的制备方法、显示器件及显示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20200331

Patent event code: PA01071R01D

Filing date: 20180504

Application number text: 1020180052012

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201029

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201029

End annual number: 3

Start annual number: 1

PG1601 Publication of registration