[go: up one dir, main page]

KR102273419B1 - Apparatus for controling programmable logic controller system having multi cpu module - Google Patents

Apparatus for controling programmable logic controller system having multi cpu module Download PDF

Info

Publication number
KR102273419B1
KR102273419B1 KR1020150008916A KR20150008916A KR102273419B1 KR 102273419 B1 KR102273419 B1 KR 102273419B1 KR 1020150008916 A KR1020150008916 A KR 1020150008916A KR 20150008916 A KR20150008916 A KR 20150008916A KR 102273419 B1 KR102273419 B1 KR 102273419B1
Authority
KR
South Korea
Prior art keywords
control right
cpu module
cpu
module
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150008916A
Other languages
Korean (ko)
Other versions
KR20160089604A (en
Inventor
유승훈
Original Assignee
엘에스일렉트릭(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스일렉트릭(주) filed Critical 엘에스일렉트릭(주)
Priority to KR1020150008916A priority Critical patent/KR102273419B1/en
Publication of KR20160089604A publication Critical patent/KR20160089604A/en
Application granted granted Critical
Publication of KR102273419B1 publication Critical patent/KR102273419B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 PLC 시스템의 제어 장치에 관한 것이다. 본 발명은 멀티 CPU 모듈의 제어권 상태 정보가 기록되는 레지스터, 기능 모듈의 데이터 처리를 위한 제어 요청이 수신되면, 레지스터의 제어권 상태 정보를 참조하여 멀티 CPU 모듈에 제어권을 동적 할당하고 기능 모듈에 대한 멀티 CPU 모듈의 제어권을 설정하는 제어권 설정부 및 제어권의 설정에 따른 멀티 CPU 모듈 및 기능 모듈 간의 데이터를 송수신하는 버스를 포함하는 것을 특징으로 한다. 본 발명에 의하면, PLC 시스템의 자원을 효율적으로 분배하고 데이터 처리 효율을 개선시킬 수 있는 장점이 있다.The present invention relates to a control device for a PLC system. According to the present invention, when a control request for data processing of a register in which the control right status information of the multi-CPU module is recorded is received, the control right is dynamically allocated to the multi-CPU module by referring to the control right status information of the register, and It is characterized in that it comprises a control right setting unit for setting the control right of the CPU module and a bus for transmitting and receiving data between the multi-CPU module and the function module according to the setting of the control right. According to the present invention, there is an advantage in that resources of the PLC system can be efficiently distributed and data processing efficiency can be improved.

Figure R1020150008916
Figure R1020150008916

Description

멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치{APPARATUS FOR CONTROLING PROGRAMMABLE LOGIC CONTROLLER SYSTEM HAVING MULTI CPU MODULE}Control device of PLC system with multiple CPU modules {APPARATUS FOR CONTROLING PROGRAMMABLE LOGIC CONTROLLER SYSTEM HAVING MULTI CPU MODULE}

본 발명은 PLC 시스템의 제어 장치에 관한 것으로, 보다 상세하게는 멀티 CPU 모듈 또는 멀티 코어 CPU 모듈의 제어권 동적 할당을 통해 PLC 시스템을 제어하는 장치에 관한 것이다.
The present invention relates to an apparatus for controlling a PLC system, and more particularly, to an apparatus for controlling a PLC system through dynamic allocation of control rights to a multi-CPU module or a multi-core CPU module.

PLC 시스템(Programmable Logic Controller)이란 릴레이 제반 시스템을 마이크로 프로세서를 이용하여 통합시킨 시스템으로, 프로그램을 통해 시퀀스 제어(Sequence Control), 각종 연산 및 데이터 처리가 가능한 시스템을 의미한다. PLC 시스템은 프로그래밍을 통해 시스템의 확장 또는 변경이 용이하며, 작업 환경에 신속히 대응할 수 있는 장점이 있다.A PLC system (Programmable Logic Controller) is a system in which all relay systems are integrated using a microprocessor, and refers to a system capable of sequence control, various operations and data processing through a program. The PLC system has the advantage of being able to easily expand or change the system through programming and respond quickly to the work environment.

최근 PLC 시스템의 데이터 처리량이 증가함에 따라, 멀티 코어를 갖는 CPU 모듈 또는 멀티 CPU 모듈이 PLC 시스템에 탑재된다. Recently, as the data throughput of the PLC system increases, a CPU module having a multi-core or a multi-CPU module is mounted in the PLC system.

도 1은 종래의 멀티 PLC 모듈을 갖는 PLC 시스템의 개략도이다. 도 1을 참조하면, PLC 시스템은 전원 모듈, 기능 모듈 및 복수의 CPU 모듈로 구성되는 멀티 CPU 모듈을 포함한다. CPU 모듈 각각은 기능 모듈에 대한 제어권을 갖고, 기능 모듈의 데이터 처리 요청에 따라 데이터를 처리한다.1 is a schematic diagram of a PLC system having a conventional multi-PLC module. Referring to FIG. 1 , the PLC system includes a multi-CPU module including a power module, a function module, and a plurality of CPU modules. Each CPU module has control over the function module and processes data according to the data processing request of the function module.

한편, 종래의 PLC 시스템에서 각각의 CPU 모듈은 미리 지정된 기능 모듈에 한하여 읽기(READ) 또는 쓰기(WRITE) 권한, 즉 제어권을 갖는다. 예를 들어, CPU 모듈(A)은 모듈 1, 모듈 2에 대해서만 제어권을 가지며, 다른 모듈들(모듈 3 내지 모듈 6)에 대해서는 제어권을 가질 수 없다. 즉, 종래의 PLC 시스템에서는 특정 기능 모듈에 대한 제어권을 미리 지정된 CPU 모듈만이 갖는다.Meanwhile, in the conventional PLC system, each CPU module has a read (READ) or a write (WRITE) right, that is, a control right only to a function module designated in advance. For example, the CPU module A has control rights only for module 1 and module 2, and cannot have control rights for other modules (modules 3 to 6). That is, in the conventional PLC system, only the CPU module designated in advance has the control right for the specific function module.

도 2는 도 1의 PLC 시스템의 CPU 모듈별 제어권 상태를 나타내는 도표이다. 도 2를 참조하면, CPU 모듈(A)은 모듈 1, 2에 대한 제어권을 갖고, CPU 모듈(B)은 모듈 3, 4에 대한 제어권을 가지며, CPU 모듈(C)은 모듈 5, 6에 대한 제어권을 갖는다.FIG. 2 is a diagram showing a control right state for each CPU module of the PLC system of FIG. 1 . Referring to FIG. 2 , CPU module (A) has control rights for modules 1 and 2, CPU module (B) has control rights for modules 3 and 4, and CPU module (C) has control rights for modules 5 and 6 have control.

이와 같이, 종래의 PLC 시스템에서는 모듈 1, 2에 대한 제어권을 CPU 모듈(A)만이 가지는 것과 같이, 특정 CPU 모듈이 특정 기능 모듈에 대한 제어권을 선점한다. 따라서 종래의 PLC 시스템에서는 자원 배분이 평등하게 이루어지지 않고, 멀티 CPU 모듈의 데이터 처리 효율이 떨어지는 문제점이 존재한다.
As described above, in the conventional PLC system, only the CPU module A has the control right for the modules 1 and 2, and a specific CPU module preempts the control right for the specific function module. Therefore, in the conventional PLC system, resource allocation is not made equally, and there is a problem in that the data processing efficiency of the multi-CPU module is lowered.

본 발명은 레지스터의 제어권 상태 정보를 참조하여 멀티 CPU 모듈의 제어권을 동적 할당함으로써, PLC 시스템의 자원을 효율적으로 분배하고 데이터 처리 효율을 개선시킬 수 있는 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치를 제공하는 것을 목적으로 한다.The present invention provides a control device for a PLC system having a multi-CPU module that can efficiently allocate resources of the PLC system and improve data processing efficiency by dynamically allocating the control right of the multi-CPU module with reference to the control right status information of the register aim to do

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
The objects of the present invention are not limited to the objects mentioned above, and other objects and advantages of the present invention not mentioned may be understood by the following description, and will be more clearly understood by the examples of the present invention. It will also be readily apparent that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the appended claims.

이러한 목적을 달성하기 위한 본 발명은 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치에 있어서, 상기 멀티 CPU 모듈의 제어권 상태 정보가 기록되는 레지스터, 기능 모듈의 데이터 처리를 위한 제어 요청이 수신되면, 상기 레지스터의 제어권 상태 정보를 참조하여 상기 멀티 CPU 모듈에 제어권을 동적 할당하고 상기 기능 모듈에 대한 상기 멀티 CPU 모듈의 제어권을 설정하는 제어권 설정부 및 상기 제어권의 설정에 따른 상기 멀티 CPU 모듈 및 상기 기능 모듈 간의 데이터를 송수신하는 버스를 포함하는 것을 특징으로 한다.
The present invention for achieving this object is a control device of a PLC system having a multi-CPU module, a register in which control right status information of the multi-CPU module is recorded, and when a control request for data processing of a function module is received, the register A control right setting unit that dynamically allocates control right to the multi-CPU module and sets the control right of the multi-CPU module for the function module with reference to the control right status information of It is characterized in that it includes a bus for transmitting and receiving data.

전술한 바와 같은 본 발명에 의하면, 레지스터의 제어권 상태 정보를 참조하여 멀티 CPU 모듈의 제어권을 동적 할당함으로써, PLC 시스템의 자원을 효율적으로 분배하고 데이터 처리 효율을 개선시킬 수 있는 장점이 있다.
According to the present invention as described above, by dynamically allocating the control right of the multi-CPU module with reference to the control right status information of the register, there is an advantage in that the resources of the PLC system can be efficiently distributed and data processing efficiency can be improved.

도 1은 종래의 멀티 PLC 모듈을 갖는 PLC 시스템의 개략도.
도 2는 도 1의 PLC 시스템의 CPU 모듈별 제어권 상태를 나타내는 도표.
도 3은 본 발명의 실시예에 따른 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치의 구성도.
도 4는 본 발명의 실시예에 따른 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 방법의 순서도.
도 5는 본 발명의 다른 실시예에 따른 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 방법의 순서도.
도 6은 본 발명의 실시예에 따른 CPU 모듈별 제어권 상태를 나타내는 도표.
1 is a schematic diagram of a PLC system having a conventional multi-PLC module.
FIG. 2 is a table showing a control right state for each CPU module of the PLC system of FIG. 1; FIG.
3 is a block diagram of a control device of a PLC system having a multi-CPU module according to an embodiment of the present invention.
4 is a flowchart of a control method of a PLC system having a multi-CPU module according to an embodiment of the present invention.
5 is a flowchart of a control method of a PLC system having a multi-CPU module according to another embodiment of the present invention.
6 is a table showing a control right state for each CPU module according to an embodiment of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above-described objects, features and advantages will be described below in detail with reference to the accompanying drawings, and accordingly, those of ordinary skill in the art to which the present invention pertains will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of a known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to refer to the same or similar components.

도 3은 본 발명의 실시예에 따른 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치의 구성도이다. 도 3을 참조하면, 본 발명의 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치(300)는 멀티 CPU 모듈의 제어권 상태 정보가 기록되는 레지스터(310) 및 멀티 CPU 모듈의 제어권을 동적 할당하는 제어권 설정부(320)를 포함한다.3 is a block diagram of a control device of a PLC system having a multi-CPU module according to an embodiment of the present invention. Referring to FIG. 3 , the control device 300 of the PLC system having a multi-CPU module according to the present invention includes a register 310 in which control right state information of the multi-CPU module is recorded and a control right setting unit for dynamically allocating the control right of the multi-CPU module. (320).

또한, PLC 시스템의 멀티 CPU 모듈(100)은 PLC 시스템의 기능 모듈(200)과 버스를 통해 연결되며, 버스는 제어권 설정부(320)의 제어권 설정에 따른 멀티 CPU 모듈(100) 및 기능 모듈(200) 간의 데이터를 송수신할 수 있다. 즉, 기능 모듈(200)에 대하여 제어권을 갖는 CPU 모듈은 읽기(READ) 또는 쓰기(WRITE) 권한을 가질 수 있으며, CPU 모듈의 데이터 처리를 위하여 버스를 통해 데이터가 송수신될 수 있다.In addition, the multi-CPU module 100 of the PLC system is connected to the function module 200 of the PLC system through a bus, and the bus is the multi-CPU module 100 and the function module ( 200) can transmit and receive data. That is, the CPU module having a control right to the function module 200 may have a read (READ) or a write (WRITE) right, and data may be transmitted/received through a bus for data processing of the CPU module.

여기서, 멀티 CPU 모듈은 도 3에 도시된 바와 같이 복수의 CPU 모듈로 구성되거나, CPU 모듈 내에 멀티 코어를 갖는 CPU 모듈로 구성될 수 있다.Here, the multi-CPU module may be composed of a plurality of CPU modules as shown in FIG. 3 or may be composed of a CPU module having multiple cores in the CPU module.

레지스터(310)에는 멀티 CPU 모듈 각각의 제어권 상태 정보가 기록된다. 여기서, 제어권 상태 정보란 각각의 멀티 CPU 모듈이 특정 기능 모듈에 대하여 갖는 제어권에 대한 정보를 의미한다. 제어권 상태 정보는 임의의 CPU 모듈이 제어권을 갖는 기능 모듈에 관한 정보, CPU 모듈에 제어권이 할당되었는지 여부에 대한 정보를 포함할 수 있다. In the register 310, control right state information of each of the multiple CPU modules is recorded. Here, the control right status information means information on the control right that each multi-CPU module has for a specific function module. The control right status information may include information about a function module to which an arbitrary CPU module has the control right, and information on whether the control right is assigned to the CPU module.

보다 상세하게는, 도 3과 같이 세 개의 CPU 모듈로 구성되는 멀티 CPU 모듈(100)의 경우 CPU 모듈(A, B, C) 각각의 제어권 상태 정보가 레지스터(310)에 기록될 수 있다. 예를 들어, CPU 모듈(A)에 모듈 1에 대한 제어권이 설정된 경우, 레지스터(310)의 제어권 상태 정보에는 CPU 모듈(A)이 제어권 할당 불능 상태라고 기록될 수 있다.More specifically, in the case of the multi-CPU module 100 composed of three CPU modules as shown in FIG. 3 , control right state information of each of the CPU modules A, B, and C may be recorded in the register 310 . For example, when the control right for the module 1 is set in the CPU module A, the control right state information of the register 310 may record that the CPU module A is in a control right assignment impossible state.

레지스터(310)는 제어권 상태 정보가 기록될 수 있는 기억장치를 의미하며, 실시예에 따라 롬(ROM), 램(RAM), 플래시 메모리(FLASH MEMORY), SD 카드와 같은 메모리로 구현될 수도 있다.The register 310 refers to a storage device in which control right state information can be recorded, and may be implemented as a memory such as ROM, RAM, FLASH MEMORY, or SD card according to an embodiment. .

제어권 설정부(320)는 레지스터(310)의 제어권 상태 정보를 참조하여 멀티 CPU 모듈(100)에 제어권을 동적 할당하여 기능 모듈(200)에 대한 멀티 CPU 모듈(100)의 제어권을 설정하는 기능을 수행한다.The control right setting unit 320 refers to the control right state information of the register 310 and dynamically allocates the control right to the multi-CPU module 100 to set the control right of the multi-CPU module 100 for the function module 200. carry out

구체적으로, 제어권 설정부(320)는 기능 모듈(200) 중 어느 하나의 모듈로부터 해당 모듈의 데이터 처리를 위한 제어 요청을 수신할 수 있다. 제어권 설정부(320)는 기능 모듈의 제어 요청이 수신되면, 레지스터(310)의 제어권 상태 정보를 참조하여 멀티 CPU 모듈(100)에 제어권을 동적 할당한다.Specifically, the control right setting unit 320 may receive a control request for data processing of the corresponding module from any one of the function modules 200 . When the control request of the function module is received, the control right setting unit 320 dynamically allocates the control right to the multi-CPU module 100 with reference to the control right status information of the register 310 .

예를 들어, CPU 모듈(A)에 모듈 1에 대한 제어권이 설정되면 레지스터(310)의 제어권 상태 정보에는 CPU 모듈(A)이 제어권 할당 불능 상태라고 기록되며, 제어권 설정부(320)는 제어권 할당이 가능한 CPU 모듈(B) 또는 CPU 모듈(C)에 제어권을 할당할 수 있다.For example, when the control right for module 1 is set in the CPU module A, the control right status information of the register 310 records that the CPU module A is in a control right assignment impossible state, and the control right setting unit 320 assigns the control right Control rights can be assigned to the available CPU module (B) or CPU module (C).

본 발명의 실시예에서, 제어권 설정부(320)는 레지스터(310)의 제어권 상태 정보를 참조하여 제어권 할당이 가능한 멀티 CPU 모듈(100)을 검색할 수 있다. 또한, 멀티 CPU 모듈(100) 중 제어권 할당이 가능한 CPU 모듈에 기능 모듈(200)에 대한 제어권을 설정할 수 있다. 제어권 설정부(320)는 제어권이 설정된 CPU 모듈에 의해 데이터 처리가 완료되면, 해당 CPU 모듈의 제어권을 해제할 수 있다.In an embodiment of the present invention, the control right setting unit 320 may search for the multi-CPU module 100 to which the control right can be allocated with reference to the control right status information of the register 310 . In addition, a control right for the function module 200 may be set in a CPU module capable of assigning a control right among the multi-CPU modules 100 . When data processing is completed by the CPU module to which the control right is set, the control right setting unit 320 may release the control right of the corresponding CPU module.

바람직하게는, 제어권 설정부(320)는 멀티 CPU 모듈(100)에 제어권을 설정하거나 설정된 제어권을 해제하는 경우, 레지스터(310)의 제어권 상태 정보에 이를 반영할 수 있다. 즉, 멀티 CPU 모듈(100)에 제어권을 설정하면 레지스터(310)의 제어권 상태 정보에 CPU 모듈의 제어권 설정 상태를 반영하고, 멀티 CPU 모듈에 의한 데이터 처리가 완료됨에 따라 해당 CPU 모듈에 설정된 제어권이 해제되면 레지스터(310)의 제어권 상태 정보에 CPU 모듈의 제어권 해제 상태를 반영할 수 있다.Preferably, when the control right setting unit 320 sets the control right in the multi-CPU module 100 or releases the set control right, it may be reflected in the control right state information of the register 310 . That is, when the control right is set in the multi-CPU module 100, the control right setting status of the CPU module is reflected in the control right status information of the register 310, and as the data processing by the multi-CPU module is completed, the control right set in the CPU module is When released, the control right release status of the CPU module may be reflected in the control right status information of the register 310 .

도 4는 본 발명의 실시예에 따른 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 방법의 순서도이다. 도 4를 참조하면, 먼저 제어권 설정부(320)는 기능 모듈(200)로부터 데이터 처리를 위한 제어 요청이 수신되는지 여부를 판단한다(S410). 4 is a flowchart of a control method of a PLC system having a multi-CPU module according to an embodiment of the present invention. Referring to FIG. 4 , first, the control right setting unit 320 determines whether a control request for data processing is received from the function module 200 ( S410 ).

단계(S410)에서, 제어 요청이 수신되면 제어권 설정부(320)가 레지스터의 제어권 상태 정보를 확인한다(S420). 전술한 바와 같이, 레지스터(310)에는 멀티 CPU 모듈의 제어권 상태 정보가 기록되며, 제어권 상태 정보를 참조하여 제어를 요청한 기능 모듈에 대하여 제어권 할당이 가능한 CPU 모듈이 존재하는지 여부를 판단할 수 있다. In step S410, when the control request is received, the control right setting unit 320 checks the control right status information of the register (S420). As described above, the control right status information of the multi-CPU module is recorded in the register 310, and it can be determined whether there is a CPU module capable of assigning control right to the function module that has requested control by referring to the control right status information.

예를 들어, 멀티 CPU 모듈 중 CPU 모듈(A)에 모듈 1에 대한 제어권이 설정되어 있고, 나머지 CPU 모듈(B) 및 CPU 모듈(C)에 대해서는 제어권이 할당되어 있지 않은 경우, 레지스터(310)의 제어권 상태 정보에는 CPU 모듈(A)의 모듈 1에 대한 제어권 설정 상태 및 CPU 모듈(B), CPU 모듈(C)의 제어권 비설정 상태가 기록될 수 있다.For example, when the control right for module 1 is set to the CPU module (A) among the multi-CPU modules and the control right is not assigned to the remaining CPU modules (B) and the CPU module (C), register 310 In the control right status information of the CPU module (A), the control right setting status for module 1 and the control right non-setting status of the CPU module (B) and the CPU module (C) may be recorded.

또한, 멀티 CPU 모듈은 멀티 코어를 갖는 CPU 모듈일 수 있다. 이 경우, 레지스터(310)의 제어권 상태 정보에는 CPU 모듈의 각각의 코어에 대한 제어권 설정 상태가 기록될 수 있다.In addition, the multi-CPU module may be a CPU module having multiple cores. In this case, the control right setting state for each core of the CPU module may be recorded in the control right state information of the register 310 .

그다음, 레지스터의 제어권 상태 정보를 참조하여 멀티 CPU 모듈(100) 중 어느 하나의 CPU 모듈에 제어권을 할당할 수 있는지 여부를 판단한다(S430). 예를 들어, 멀티 CPU 모듈 중 CPU 모듈(A)에 모듈 1에 대한 제어권이 설정되어 있고, 나머지 CPU 모듈(B) 및 CPU 모듈(C)에 대해서는 제어권이 할당되어 있지 않은 경우에는 CPU 모듈(B) 및 CPU 모듈(C)에 제어권을 할당할 수 있다고 판단할 수 있다.Next, it is determined whether the control right can be allocated to any one CPU module among the multi-CPU modules 100 with reference to the control right state information of the register (S430). For example, if control right for module 1 is set to CPU module (A) among multiple CPU modules and control right is not assigned to the remaining CPU modules (B) and CPU module (C), CPU module (B) ) and it can be determined that the control right can be assigned to the CPU module (C).

다른 예에서, 모든 CPU 모듈에 제어권이 할당되어 제어권 할당이 불가능한 상태인 경우, 멀티 CPU 모듈 중 어느 하나의 CPU 모듈이 데이터 처리를 완료하여 제어권 할당 가능한 상태로 전환될 때까지 단계(S420) 내지 단계(S430)를 반복할 수 있다. 즉, CPU 모듈에 요청되는 데이터의 종류 또는 데이터의 크기에 따라 CPU 모듈에 의한 처리 속도가 서로 다를 수 있다. 따라서, 멀티 CPU 모듈 중 데이터 처리가 가장 먼저 완료된 CPU 모듈의 제어권이 해제되어 제어권 할당 가능한 상태로 전환되면, 레지스터의 제어권 상태 정보를 참조하여 다음 데이터 처리를 위한 제어권을 할당할 수 있다.단계(S430)의 판단 결과, 멀티 CPU 모듈에 제어권 할당이 가능한 경우에는 제어권 할당이 가능한 CPU 모듈에 제어 요청한 기능 모듈에 대한 제어권을 할당한다. 멀티 CPU 모듈 중 CPU 모듈(A)에 모듈 1에 대한 제어권이 설정되어 있고, 나머지 CPU 모듈(B) 및 CPU 모듈(C)에 대해서는 제어권이 할당되어 있지 않은 위의 예에서, 제어권 설정부(320)는 CPU 모듈(B) 또는 CPU 모듈(C)에 제어권을 할당할 수 있다. In another example, if the control right is assigned to all CPU modules and the control right assignment is not possible, steps (S420) to step (S420) until any one CPU module of the multi-CPU module completes data processing and is converted to a control right assignable state (S430) may be repeated. That is, the processing speed by the CPU module may be different depending on the type or size of data requested from the CPU module. Accordingly, when the control right of the CPU module that has completed data processing first among the multi-CPU modules is released and converted to a state in which the control right can be allocated, the control right for the next data processing can be allocated by referring to the control right status information in the register. Step S430 ), if control right assignment is possible to multiple CPU modules, the control right for the function module that requested control is assigned to the CPU module that can assign control right. In the above example in which the control right for module 1 is set to the CPU module (A) among the multiple CPU modules and the control right is not assigned to the remaining CPU modules (B) and CPU module (C), the control right setting unit 320 ) can assign control right to CPU module (B) or CPU module (C).

마지막으로, 제어권이 설정된 CPU 모듈은 기능 모듈로부터 요청된 제어 요청에 따라 데이터를 처리한다. 이를 위하여, 버스는 제어권이 설정된 CPU 모듈과 제어를 요청한 기능 모듈 간의 데이터 처리를 위하여 데이터를 송수신할 수 있다. 제어권이 설정된 CPU 모듈에 의하여 데이터 처리가 완료되면, 해당 CPU 모듈에 설정된 제어권을 해제한다(S440).Finally, the CPU module to which the control right is set processes data according to the control request requested from the function module. To this end, the bus may transmit/receive data for data processing between the CPU module to which the control right is set and the function module requesting control. When data processing is completed by the CPU module to which the control right is set, the control right set in the corresponding CPU module is released (S440).

도 5는 본 발명의 다른 실시예에 따른 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 방법의 순서도이다. 보다 상세하게는, 도 5에서는 도 4의 단계(S440)의 과정을 보다 상세히 설명한다.5 is a flowchart of a control method of a PLC system having a multi-CPU module according to another embodiment of the present invention. In more detail, in FIG. 5 , the process of step S440 of FIG. 4 will be described in more detail.

도 5를 참조하면, 먼저 제어권 설정부(320)가 레지스터(310)의 제어권 상태 정보를 참조하여 멀티 CPU 모듈(100) 중 제어권 설정이 가능한 CPU 모듈을 검색하고, 제어권 설정이 가능한 CPU 모듈(n)에 제어권을 설정한다(S510). 전술한 바와 같이, 레지스터(310)의 제어권 상태 정보에는 복수의 CPU 모듈 각각에 대한 제어권 설정 상태 또는 복수의 코어를 갖는 CPU 모듈 각각의 코어의 제어권 설정 상태가 기록될 수 있다. 제어권 설정부(320)는 제어권 상태 정보를 참조하여, 제어권 할당이 가능한 CPU 모듈 또는 CPU 모듈의 코어를 검색할 수 있다. Referring to FIG. 5 , first, the control right setting unit 320 searches for a CPU module capable of setting the control right among the multi-CPU modules 100 by referring to the control right status information of the register 310 , and the CPU module (n) capable of setting the control right ) to set the control right (S510). As described above, in the control right state information of the register 310, a control right setting state for each of a plurality of CPU modules or a control right setting state of each core of a CPU module having a plurality of cores may be recorded. The control right setting unit 320 may search for a CPU module or a core of a CPU module to which control right assignment is possible with reference to the control right status information.

예를 들어, CPU 모듈(A), CPU 모듈(B) 및 CPU 모듈(C)로 구성된 멀티 CPU 모듈 중 CPU 모듈(A)에만 모듈 1에 대한 제어권이 설정된 경우, 제어권 설정부(320)는 제어권이 설정되지 않은 CPU 모듈(B) 또는 CPU 모듈(C)에 제어권을 설정할 수 있다.For example, when the control right for module 1 is set to only the CPU module (A) among the multi-CPU modules consisting of the CPU module (A), the CPU module (B) and the CPU module (C), the control right setting unit 320 sets the control right The control right can be set to the unset CPU module (B) or CPU module (C).

그다음, 제어권 설정부(320)는 레지스터(310)의 제어권 상태 정보에 CPU 모듈(n)의 제어권 할당 불능 상태를 반영한다(S520). 즉, 단계(S510)에 의해 멀티 CPU 모듈 중 어느 하나의 CPU 모듈(n)에 제어권이 설정되면, CPU 모듈(n)에는 데이터 처리가 완료될 때까지 제어권을 설정할 수 없으므로, 다른 기능 모듈에 의해 제어 요청이 수신되더라도 CPU 모듈(n)에는 제어권이 설정되지 않도록 제어권 할당 불능 상태를 반영할 수 있다. Then, the control right setting unit 320 reflects the control right assignment impossible state of the CPU module n in the control right state information of the register 310 (S520). That is, if the control right is set in any one CPU module n of the multi-CPU modules by step S510, the control right cannot be set in the CPU module n until the data processing is completed, so that by another function module Even if the control request is received, the control right assignment impossible state may be reflected so that the control right is not set in the CPU module n.

그다음, CPU 모듈(n)에 의해 데이터를 처리한다(S530). 보다 상세하게는, CPU 모듈(n)은 제어 요청한 기능 모듈의 데이터를 처리할 수 있다. 이를 위하여, 멀티 CPU 모듈과 기능 모듈을 연결하는 버스를 통해 데이터가 송수신될 수 있다.Then, the data is processed by the CPU module (n) (S530). More specifically, the CPU module n may process data of the function module that has requested control. To this end, data may be transmitted/received through a bus connecting the multi-CPU module and the function module.

그다음, 제어권 설정부(320)는 CPU 모듈(n)이 제어를 요청한 기능 모듈의 데이터 처리를 완료하였는지 여부를 판단한다(S540). 단계(S540)의 판단 결과, 데이터 처리가 완료되지 않으면, 제어권 설정부(320)는 데이터 처리가 완료될 때까지 대기 상태를 유지할 수 있다. 이를 위하여, CPU 모듈(n)은 데이터 처리를 완료하면 데이터 처리를 완료하였음을 제어권 설정부(320)에 알릴 수 있다. Next, the control right setting unit 320 determines whether the CPU module n has completed data processing of the function module requesting control ( S540 ). As a result of the determination in step S540 , if the data processing is not completed, the control right setting unit 320 may maintain a standby state until the data processing is completed. To this end, when the data processing is completed, the CPU module n may notify the control right setting unit 320 that the data processing has been completed.

단계(S540)의 판단 결과 CPU 모듈(n)에 의한 데이터 처리가 완료되면, 레지스터(310)의 제어권 상태 정보에 CPU 모듈(n)의 제어권 할당 가능 상태를 반영한다(S550). 즉, 단계(S540)에 의하여, 레지스터의 제어권 설정 정보에는 CPU 모듈(n)의 제어권 해제 상태가 반영될 수 있다. 그에 따라 다른 기능 모듈에 의해 제어 요청이 수신되면, CPU 모듈(n)은 제어권 할당 가능한 CPU 모듈로 검색될 수 있다.When the data processing by the CPU module n is completed as a result of the determination in step S540, the control right assignable state of the CPU module n is reflected in the control right status information of the register 310 (S550). That is, by step S540 , the control right release state of the CPU module n may be reflected in the control right setting information of the register. Accordingly, when a control request is received by another function module, the CPU module n may be searched for as a CPU module capable of assigning control rights.

이와 같이, 단계(S510) 내지 단계(S550)에 의하여 멀티 CPU 모듈의 CPU 모듈에 제어권을 할당하거나, 데이터 처리를 완료한 CPU 모듈의 제어권을 반환함으로써, 멀티 CPU 모듈의 제어권을 동적으로 할당할 수 있다.In this way, by allocating the control right to the CPU module of the multi-CPU module by steps S510 to S550 or returning the control right of the CPU module that has completed data processing, the control right of the multi-CPU module can be dynamically allocated. have.

도 6은 본 발명의 실시예에 따른 CPU 모듈별 제어권 상태를 나타내는 도표이다. 도 6을 참조하면, 본 발명의 멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치는 모듈 1에 대하여 CPU 모듈(A)에 제어권을 설정한 이후에, 모듈 2로부터 제어 요청이 수신되면, 제어권 할당이 가능한 CPU 모듈(B)에 제어권을 동적 할당할 수 있다. 6 is a diagram showing a control right state for each CPU module according to an embodiment of the present invention. Referring to FIG. 6 , in the control device of a PLC system having a multi-CPU module of the present invention, after setting the control right to the CPU module A for module 1, when a control request is received from module 2, control right assignment is possible Control rights can be dynamically assigned to the CPU module (B).

도 6을 도 2와 비교할 때, 도 2의 경우 모듈 1, 2에 대한 제어권을 미리 지정된 CPU 모듈(A)만이 가지므로, CPU 모듈(B)은 데이터 처리를 하고 있지 않더라도 CPU 모듈(A)만이 모듈 1, 2에 대한 데이터 처리를 수행한다. 이와 같이, 종래의 PLC 시스템에 의하면 데이터 처리가 가능한 CPU 모듈(B)에 지정되지 않은 모듈의 데이터 처리를 위한 제어권을 할당할 수 없으므로, 멀티 CPU 모듈의 자원 배분이 효율적이지 않다.When comparing FIG. 6 with FIG. 2, in the case of FIG. 2, only the CPU module (A) designated in advance has the control right for the modules 1 and 2, so the CPU module (B) is only the CPU module (A) even if it is not processing data. Data processing for modules 1 and 2 is performed. As described above, according to the conventional PLC system, since the control right for data processing of an unspecified module cannot be assigned to the CPU module B capable of data processing, resource allocation of multiple CPU modules is not efficient.

반면에, 도 6의 경우 모듈 2로부터 데이터 처리를 위한 제어 요청이 수신되면, 제어권 할당이 가능한 CPU 모듈(B)에 제어권이 설정될 수 있다. 뿐만 아니라, CPU 모듈(A) 또는 CPU 모듈(B)의 데이터 처리가 완료되면, 제어권이 반환하여 다른 기능 모듈의 데이터 처리를 위해 사용될 수 있다. 이와 같이, 본 발명에 의하면 멀티 CPU 모듈에 제어권을 동적으로 할당하거나, 데이터 처리가 완료된 CPU 모듈의 제어권을 반환함으로써, PLC 시스템의 가용 자원을 효율적으로 배분할 수 있다. On the other hand, in the case of FIG. 6 , when a control request for data processing is received from the module 2, the control right may be set in the CPU module B capable of assigning the control right. In addition, when the data processing of the CPU module (A) or the CPU module (B) is completed, the control right is returned and can be used for data processing of other function modules. As described above, according to the present invention, the available resources of the PLC system can be efficiently allocated by dynamically allocating the control right to the multi-CPU module or returning the control right of the CPU module on which data processing has been completed.

이와 같이, 종래의 멀티 CPU 모듈을 갖는 PLC 시스템은 특정 기능 모듈에 대한 읽기(READ) 또는 쓰기(WRITE)의 제어권을 미리 지정된 CPU 모듈만이 가질 수 있고, 지정되지 않은 CPU 모듈은 해당 모듈에 대한 제어권을 가질 수 없었다. As such, in a conventional PLC system having a multi-CPU module, only a pre-designated CPU module can have the control right of reading (READ) or writing (WRITE) for a specific function module, and an unspecified CPU module can I couldn't take control.

그러나 본 발명에 의하면, 제어권 설정부(320)는 기능 모듈(200)에 대하여 미리 지정된 CPU 모듈에 제어권을 설정하는 것이 아닌, 레지스터(310)로부터 참조되는 멀티 CPU 모듈(100)의 자원 분배 상황에 따라 제어권을 동적으로 할당하므로, PLC 시스템의 자원을 종래에 비해 보다 효율적으로 분배할 수 있다.However, according to the present invention, the control right setting unit 320 does not set the control right to the CPU module designated in advance for the function module 200, but rather the resource distribution situation of the multi-CPU module 100 referenced from the register 310. Since the control right is dynamically allocated accordingly, the resources of the PLC system can be more efficiently distributed compared to the prior art.

전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.For those of ordinary skill in the art to which the present invention pertains, various substitutions, modifications and changes are possible within the scope of the present invention without departing from the technical spirit of the present invention. is not limited by

Claims (6)

멀티 CPU 모듈들을 갖는 PLC 시스템의 제어 장치에 있어서,
상기 멀티 CPU 모듈들 각각의 제어권 상태 정보가 기록되는 레지스터;
기능 모듈의 데이터 처리를 위한 제어 요청이 수신되면, 상기 레지스터의 제어권 상태 정보를 참조하여 상기 멀티 CPU 모듈들 중에서 상기 수신된 제어 요청에 해당되는 제1 CPU 모듈에 제어권이 설정되어 있는지 확인하고, 상기 제1 CPU 모듈에 제어권이 설정되어 있는 경우, 상기 멀티 CPU 모듈들 중에서 상기 제1 CPU 모듈을 제외한 나머지 멀티 CPU 모듈들 중에서 제어권이 할당 가능한 제2 CPU 모듈에 제어권을 동적 할당하고, 상기 제2 CPU 모듈의 제어권을 설정하는 제어권 설정부; 및
상기 제어권의 설정에 따른 상기 제2 CPU 모듈 및 상기 기능 모듈 간의 데이터를 송수신하는 버스를 포함하는
멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치.
In the control device of a PLC system having multiple CPU modules,
a register in which control right state information of each of the multi-CPU modules is recorded;
When a control request for data processing of a function module is received, it is checked whether the control right is set in the first CPU module corresponding to the received control request among the multi-CPU modules by referring to the control right status information of the register, and the When the control right is set in the first CPU module, the control right is dynamically allocated to a second CPU module to which the control right is assignable among the remaining multi CPU modules except for the first CPU module among the multi CPU modules, and the second CPU a control right setting unit for setting the control right of the module; and
and a bus for transmitting and receiving data between the second CPU module and the function module according to the setting of the control right
Control unit of PLC system with multiple CPU modules.
제1항에 있어서,
상기 제어권 설정부는
상기 레지스터의 제어권 상태 정보를 참조하여 제어권 할당이 가능한 적어도 하나의 제2 CPU 모듈을 검색하고, 상기 적어도 하나의 제2 CPU 모듈 중 제어권 할당이 가능한 CPU 모듈에 제어권을 설정하는
멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치.
According to claim 1,
The control right setting unit
Searching for at least one second CPU module capable of assigning control right by referring to the control right status information of the register, and setting the control right to a CPU module capable of assigning control right among the at least one second CPU module
Control unit of PLC system with multiple CPU modules.
제2항에 있어서,
상기 제어권 설정부는
상기 제2 CPU 모듈에 의한 데이터 처리가 완료되면, 상기 기능 모듈에 대하여 설정된 제어권을 해제하는
멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치.
3. The method of claim 2,
The control right setting unit
When data processing by the second CPU module is completed, the control right set for the function module is released.
Control unit of PLC system with multiple CPU modules.
제3항에 있어서,
상기 제어권 설정부는
상기 제2 CPU 모듈에 제어권을 설정하면 상기 레지스터의 제어권 상태 정보에 상기 제2 CPU 모듈의 제어권 설정 상태를 반영하는
멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치.
4. The method of claim 3,
The control right setting unit
When the control right is set in the second CPU module, the control right setting status of the second CPU module is reflected in the control right status information of the register.
Control unit of PLC system with multiple CPU modules.
제2항에 있어서,
상기 제어권 설정부는
상기 제2 CPU 모듈에 의한 데이터 처리가 완료됨에 따라 상기 기능 모듈에 대하여 설정된 제어권이 해제되면 상기 레지스터의 제어권 상태 정보에 상기 제2 CPU 모듈의 제어권 해제 상태를 반영하는
멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치.
3. The method of claim 2,
The control right setting unit
When the control right set for the function module is released as data processing by the second CPU module is completed, the control right status information of the register reflects the control right release status of the second CPU module
Control unit of PLC system with multiple CPU modules.
제1항에 있어서,
상기 멀티 CPU 모듈들은
단일 코어를 갖는 CPU 모듈이 복수 개로 구성되는 모듈들 또는 멀티 코어들을 갖는 CPU 모듈인 것을 특징으로 하는
멀티 CPU 모듈을 갖는 PLC 시스템의 제어 장치.
According to claim 1,
The multi-CPU modules are
A CPU module having a single core is a CPU module having a plurality of modules or multiple cores
Control unit of PLC system with multiple CPU modules.
KR1020150008916A 2015-01-19 2015-01-19 Apparatus for controling programmable logic controller system having multi cpu module Active KR102273419B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150008916A KR102273419B1 (en) 2015-01-19 2015-01-19 Apparatus for controling programmable logic controller system having multi cpu module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150008916A KR102273419B1 (en) 2015-01-19 2015-01-19 Apparatus for controling programmable logic controller system having multi cpu module

Publications (2)

Publication Number Publication Date
KR20160089604A KR20160089604A (en) 2016-07-28
KR102273419B1 true KR102273419B1 (en) 2021-07-06

Family

ID=56681564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150008916A Active KR102273419B1 (en) 2015-01-19 2015-01-19 Apparatus for controling programmable logic controller system having multi cpu module

Country Status (1)

Country Link
KR (1) KR102273419B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522529A (en) * 2011-06-09 2014-09-04 デーエムゲー エレクトロニクス ゲーエムベーハー Simulation method and simulation system for simulating a machining process of a machine tool

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05173985A (en) * 1991-12-24 1993-07-13 Matsushita Electric Works Ltd Programmable controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522529A (en) * 2011-06-09 2014-09-04 デーエムゲー エレクトロニクス ゲーエムベーハー Simulation method and simulation system for simulating a machining process of a machine tool

Also Published As

Publication number Publication date
KR20160089604A (en) 2016-07-28

Similar Documents

Publication Publication Date Title
US10469252B2 (en) Technologies for efficiently managing allocation of memory in a shared memory pool
US8392635B2 (en) Selectively enabling a host transfer interrupt
CN109788325B (en) Video task allocation method and server
US9430411B2 (en) Method and system for communicating with non-volatile memory
CN111352873B (en) NVMe protocol command processing method and device
JP6880402B2 (en) Memory access control device and its control method
EP3376399A1 (en) Data processing method, apparatus and system
JP2017535888A (en) Memory management method and apparatus
KR102285749B1 (en) System on chip having semaphore function and emplementing method thereof
CN103324533A (en) distributed data processing method, device and system
CN114020662B (en) Bridging module, data transmission system and data transmission method
US9390033B2 (en) Method and system for communicating with non-volatile memory via multiple data paths
CN111752716A (en) Model using method, data processing method and device
KR102452205B1 (en) Multi core control system
CN113849260A (en) An example of processing core allocation method and device
CN104156316A (en) Hadoop cluster batch processing method and system
US20170344266A1 (en) Methods for dynamic resource reservation based on classified i/o requests and devices thereof
CN113886310B (en) Bridging module, data transmission system and data transmission method
CN105630599A (en) Video memory distribution method and device based on 32/64-bit hybrid operating system
KR102273419B1 (en) Apparatus for controling programmable logic controller system having multi cpu module
KR20150090621A (en) Storage device and method for data processing
TWI629638B (en) Storage device and task execution method thereof, corresponding host and task execution method thereof, and control unit applied therein
KR20130084902A (en) Storage device, storage system, and i/o control method for the same
CN108108307A (en) A kind of method for processing resource and terminal
CN110768789A (en) Data encryption and decryption method based on distributed encryption card

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150119

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200109

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150119

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210219

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210524

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20210219

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20210524

Comment text: Decision to Refuse Application

PX0701 Decision of registration after re-examination

Patent event date: 20210628

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20210614

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20210524

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210630

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210630

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 4

End annual number: 4