[go: up one dir, main page]

KR102328472B1 - Ohmic contacts and light emitting diode comprising the same - Google Patents

Ohmic contacts and light emitting diode comprising the same Download PDF

Info

Publication number
KR102328472B1
KR102328472B1 KR1020150065483A KR20150065483A KR102328472B1 KR 102328472 B1 KR102328472 B1 KR 102328472B1 KR 1020150065483 A KR1020150065483 A KR 1020150065483A KR 20150065483 A KR20150065483 A KR 20150065483A KR 102328472 B1 KR102328472 B1 KR 102328472B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
alloy
disposed
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150065483A
Other languages
Korean (ko)
Other versions
KR20160132656A (en
Inventor
송현돈
강기만
김승환
노승원
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150065483A priority Critical patent/KR102328472B1/en
Priority to US15/150,161 priority patent/US9673368B2/en
Priority to JP2016094424A priority patent/JP6971456B2/en
Priority to CN201610308698.2A priority patent/CN106159053B/en
Priority to EP16169082.1A priority patent/EP3093892B1/en
Publication of KR20160132656A publication Critical patent/KR20160132656A/en
Application granted granted Critical
Publication of KR102328472B1 publication Critical patent/KR102328472B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/40
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실시예는 질화물계 반도체층 상에 배치되며 Al을 재료로 하는 제1층; 상기 제1층의 Al과 반응하여 형성된 적어도 하나의 MxAly합금을 포함하는 제2층 및 상기 제2층 상부에 배치되며 Au를 재료로 하는 제3층을 포함하는 오믹 접합을 개시한다.An embodiment includes a first layer disposed on a nitride-based semiconductor layer and made of Al; Disclosed is an ohmic bonding comprising a second layer including at least one M x Al y alloy formed by reacting with Al of the first layer, and a third layer disposed on the second layer and made of Au as a material.

Description

오믹 접합 및 이를 포함하는 발광 소자{OHMIC CONTACTS AND LIGHT EMITTING DIODE COMPRISING THE SAME}Ohmic junction and light emitting device including the same

본 발명은 오믹 접합 및 이를 포함하는 발광 소자에 관한 것이다.The present invention relates to an ohmic junction and a light emitting device including the same.

발광 소자(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광소자 중 하나이다. 발광 소자는 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. A light emitting diode (LED) is one of the light emitting devices that emit light when a current is applied. The light emitting device can emit high-efficiency light, and thus has an excellent energy-saving effect.

최근, 발광 소자의 휘도 문제가 크게 개선되어, 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다. Recently, the luminance problem of the light emitting device has been greatly improved, and it is applied to various devices such as a backlight unit of a liquid crystal display device, an electric sign board, a display device, and a home appliance.

특히, 질화물 계열의 반도체 발광 소자는 전자 친화력, 전자 이동도, 전자포화 속도 및 전계파괴 전압 특성이 우수하여 고효율, 고출력을 실현할 수 있고, 비소(As), 수은(Hg) 같은 유해물질을 포함하지 않기 때문에 환경 친화적인 소자로서 많은 주목을 받고 있다.In particular, nitride-based semiconductor light emitting devices have excellent electron affinity, electron mobility, electron saturation rate, and field breakdown voltage characteristics to realize high efficiency and high output, and do not contain harmful substances such as arsenic (As) and mercury (Hg). Therefore, it is attracting a lot of attention as an environmentally friendly device.

질화물 계열의 반도체 발광 소자에서 반도체와 금속과의 접합 부분은 질화물 반도체의 표면 준위가 형성되기 어려워 반도체와 금속간의 일함수의 차이가 그대로 접합 장벽이 된다. 오믹 접합은 이러한 질화물 반도체와 금속 사이의 접합 장벽이 발광 소자에 미치는 영향을 최소화할 수 있도록 질화물 반도체층 상에 형성된다. 오믹 접합은 Al이 포함되는 전극 구조를 사용하는데, Al은 열처리 공정시 다른 층으로 확산되어 화합물을 형성하는데, Au와 결합하여 Au4Al, Au8Al3, Au2Al, AuAl2 등의 화합물을 형성한다. Al의 확산에 의하여 형성된 화합물은 높은 전기저항을 가지고 표면을 거칠게 하여 발광 소자의 전기적 특성을 저하시킨다는 문제가 있다.In the nitride-based semiconductor light emitting device, the junction between the semiconductor and the metal is difficult to form a surface level of the nitride semiconductor, so the difference in the work function between the semiconductor and the metal becomes a junction barrier. The ohmic junction is formed on the nitride semiconductor layer to minimize the influence of the junction barrier between the nitride semiconductor and the metal on the light emitting device. Ohmic bonding uses an electrode structure containing Al, and Al diffuses to other layers during the heat treatment process to form a compound, which combines with Au to compound Au 4 Al, Au 8 Al 3 , Au 2 Al, AuAl 2 to form The compound formed by diffusion of Al has a high electrical resistance and roughens the surface, thereby deteriorating the electrical properties of the light emitting device.

이를 방지하기 위하여 Al층의 확산을 방지하는 금속층이 사용되고 있으나 고온의 열처리 공정시 Al의 확산을 방지하는 기능을 수행할 수 없다는 문제가 있다.To prevent this, a metal layer that prevents the diffusion of the Al layer is used, but there is a problem in that it cannot perform the function of preventing the diffusion of Al during a high temperature heat treatment process.

특히 자외선 발광 소자의 경우 Al비율이 높은 AlGaN층에 고온의 열처리를 통하여 오믹 접합을 형성하게 되는데, 고온의 열처리 공정시Al의 확산을 방지하지 못하고 발광 소자의 전기적 특성을 크게 저하시킨다는 문제가 있다.In particular, in the case of an ultraviolet light emitting device, an ohmic junction is formed on an AlGaN layer having a high Al ratio through high temperature heat treatment.

실시예는 표면 특성과 전기 특성이 향상된 오믹 접합 및 이를 포함하는 발광 소자를 제공한다.An embodiment provides an ohmic junction having improved surface properties and electrical properties, and a light emitting device including the same.

또한, 고온의 열처리에도 전기 특성이 저하되지 않는 오믹 접합 및 이를 포함하는 발광 소자를 제공한다.In addition, there is provided an ohmic junction in which electrical properties are not deteriorated even with high-temperature heat treatment, and a light emitting device including the same.

본 발명의 일 실시예에 따른 오믹 접합은 질화물계 반도체층 상에 배치되며 Al을 재료로 하는 제1층; 상기 제1층의 Al과 반응하여 형성된 적어도 하나의 MxAly(M은 금속)합금을 포함하는 제2층 및 상기 제2층 상부에 배치되며 Au를 재료로 하는 제3층을 포함하여 구성될 수 있다.An ohmic junction according to an embodiment of the present invention includes: a first layer disposed on a nitride-based semiconductor layer and made of Al; A second layer including at least one M x Al y (M is a metal) alloy formed by reacting with Al of the first layer, and a third layer disposed on the second layer and made of Au can be

상기 M는 Al의 융점보다 높은 융점을 가질 수 있다.M may have a higher melting point than the melting point of Al.

상기 M는 700도 이상의 열처리 온도에서 상기 Al과 반응하여 상기 제2층을 형성할 수 있다.The M may react with the Al at a heat treatment temperature of 700 degrees or more to form the second layer.

상기 M는 Cu, Pd 및 Ag 중에서 선택되는 어느 하나의 금속일 수 있다.M may be any one metal selected from Cu, Pd, and Ag.

상기 MxAly는 CuxAly(1≤x≤9, 1≤y≤4)일 수 있다.The M x Al y may be Cu x Al y (1≤x≤9, 1≤y≤4).

상기 CuxAly합금에서 y는 x보다 크거나 같은 값을 가질 수 있다.In the Cu x Al y alloy, y may have a value greater than or equal to x.

상기 CuxAly은 20Ω이하의 전기 저항을 가질 수 있다.The Cu x Al y may have an electrical resistance of 20Ω or less.

상기 제2층은 CuAl, CuAl2, Cu4Al3, Cu3Al2 및 Cu9Al4 중에서 선택되는 적어도 하나의 합금을 포함하여 구성될 수 있다.The second layer may include at least one alloy selected from CuAl, CuAl 2 , Cu 4 Al 3 , Cu 3 Al 2 and Cu 9 Al 4 .

상기 MxAly합금의 전기 전도도는 Al-Au합금의 전기 전도도 보다 클 수 있다.The electrical conductivity of the M x Al y alloy may be greater than that of the Al-Au alloy.

상기 제2층 상부에 배치되어 상기 제2층의 산화현상을 방지하는 보호층을 더 포함하여 구성될 수 있다.It may be configured to further include a protective layer disposed on the second layer to prevent oxidation of the second layer.

상기 보호층은 Cr, Ni, Ti 및 Au 중에서 선택되는 적어도 하나의 금속 또는 합금으로 이루어질 수 있다.The protective layer may be made of at least one metal or alloy selected from Cr, Ni, Ti, and Au.

상기 질화물계 반도체는 AlGaN계 질화물계 반도체일 수 있다.The nitride-based semiconductor may be an AlGaN-based nitride-based semiconductor.

본 발명의 다른 실시예에 따른 발광 소자는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광 구조체; 상기 발광 구조체의 일 측에 배치되어 상기 제1반도체층과 전기적으로 연결되는 제1전극; 상기 발광 구조체의 일 측에 배치되어 상기 제2반도체층과 전기적으로 연결되는 제2전극; 상기 상기 제2전극과 상기 제2반도체층 사이에 배치되며 Al을 재료로 하는 제1층과 상기 제1층의 Al과 반응하여 형성된 적어도 하나의 MxAly합금을 포함하는 제2층 및 상기 제2층 상부에 배치되며 Au를 재료로 하는 제3층을 포함하는 오믹 접합을 포함하여 구성될 수 있다.A light emitting device according to another embodiment of the present invention includes a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer; a first electrode disposed on one side of the light emitting structure and electrically connected to the first semiconductor layer; a second electrode disposed on one side of the light emitting structure and electrically connected to the second semiconductor layer; A first layer disposed between the second electrode and the second semiconductor layer and made of Al, a second layer including at least one M x Al y alloy formed by reacting with Al of the first layer, and the It is disposed on the second layer and may be configured to include an ohmic junction including a third layer made of Au.

상기 M는 Al의 융점보다 높은 융점을 가질 수 있다.M may have a higher melting point than the melting point of Al.

상기 M는 700도 이상의 열처리 온도에서 상기 Al과 반응하여 상기 제2층을 형성할 수 있다.The M may react with the Al at a heat treatment temperature of 700 degrees or more to form the second layer.

상기 M는 Cu, Pd 및 Ag 중에서 선택되는 어느 하나의 금속일 수 있다.M may be any one metal selected from Cu, Pd, and Ag.

상기 MxAly합금의 전기 전도도는 Al-Au합금의 전기 전도도 보다 클 수 있다.The electrical conductivity of the M x Al y alloy may be greater than that of the Al-Au alloy.

상기 제2층 상부에 배치되어 상기 제2층의 산화현상을 방지하는 보호층을 더 포함하여 구성될 수 있다.It may be configured to further include a protective layer disposed on the second layer to prevent oxidation of the second layer.

상기 보호층은 Cr, Ni, Ti 및 Au 중에서 선택되는 적어도 하나의 금속 또는 합금으로 이루어질 수 있다.The protective layer may be made of at least one metal or alloy selected from Cr, Ni, Ti, and Au.

상기 제2반도체층은 AlGaN계 질화물계 반도체일 수 있다.The second semiconductor layer may be an AlGaN-based nitride-based semiconductor.

실시예에 따르면 발광 소자의 표면 특성과 전기 특성이 향상된다.According to the embodiment, the surface characteristics and electrical characteristics of the light emitting device are improved.

또한, 고온의 열처리에도 전기 특성이 저하되지 않는다.In addition, electrical properties are not deteriorated even by high-temperature heat treatment.

도1은 본 발명의 일실시예에 따른 발광소자의 개념도이고,
도2는 본 발명의 일실시예에 따른 오믹 접합의 단면도이고,
도3은 본 발명의 다른 실시예에 따른 오믹 접합의 단면도이고,
도4는 본 발명의 또 다른 실시예에 따른 오믹 접합의 단면도이고,
도5는 본 발명의 또 다른 실시예에 따른 오믹 접합의 단면도이고,
도6은 본 발명의 또 다른 실시예에 따른 오믹 접합의 단면도이고,
도7은 본 발명의 일실시예에 따른 오믹 접합의 공정도이고,
도8은 본 발명의 다른 실시예에 따른 오믹 접합의 공정도이고,
도9는 종래 기술과 본 발명의 일실시예에 따라 형성되는 제2층의 전기전도성을 비교하기 위한 그래프이고,
도10 및 도11은 종래 기술과 본 발명의 일실시예에 따라 형성되는 오믹 접합의 표면을 도시한 도면이고,
도12는 종래 기술과 본 발명의 일실시예에 따라 형성되는 오믹 접합의 표면을 확대한 도면이고,
도13은 본 발명의 일실시예에 따른 오믹 접합의 보호층의 기능을 설명하기 위한 도면이고,
도 14는 본 발명의 일 실시예에 따른 발광소자 제조방법의 흐름도이다.
1 is a conceptual diagram of a light emitting device according to an embodiment of the present invention;
2 is a cross-sectional view of an ohmic junction according to an embodiment of the present invention;
3 is a cross-sectional view of an ohmic junction according to another embodiment of the present invention;
4 is a cross-sectional view of an ohmic junction according to another embodiment of the present invention;
5 is a cross-sectional view of an ohmic junction according to another embodiment of the present invention;
6 is a cross-sectional view of an ohmic junction according to another embodiment of the present invention;
7 is a process diagram of ohmic bonding according to an embodiment of the present invention;
8 is a process diagram of ohmic bonding according to another embodiment of the present invention;
9 is a graph for comparing the electrical conductivity of a second layer formed according to the prior art and an embodiment of the present invention;
10 and 11 are views showing the surface of the ohmic junction formed according to the prior art and an embodiment of the present invention,
12 is an enlarged view of the surface of the ohmic junction formed according to the prior art and an embodiment of the present invention;
13 is a view for explaining the function of the protective layer of the ohmic junction according to an embodiment of the present invention;
14 is a flowchart of a method of manufacturing a light emitting device according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Since the present invention can have various changes and can have various embodiments, specific embodiments are illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, and it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including an ordinal number such as second, first, etc. may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component. and/or includes a combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being “connected” or “connected” to another component, it is understood that the other component may be directly connected or connected to the other component, but other components may exist in between. it should be On the other hand, when it is mentioned that a certain element is "directly connected" or "directly connected" to another element, it should be understood that the other element does not exist in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It should be understood that this does not preclude the existence or addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, the embodiment will be described in detail with reference to the accompanying drawings, but the same or corresponding components are given the same reference numerals regardless of reference numerals, and overlapping descriptions thereof will be omitted.

도1은 본 발명의 일실시예에 따른 발광소자의 개념도이다.1 is a conceptual diagram of a light emitting device according to an embodiment of the present invention.

도1을 참조하면, 본 발명의 일실시예에 따른 발광소자(100A)는 복수의 반도체층을 포함하는 발광 구조체(110), 발광 구조체(110)와 전기적으로 연결되는 제1전극(140)과 제2전극(130)을 포함하여 구성될 수 있다.Referring to FIG. 1 , a light emitting device 100A according to an embodiment of the present invention includes a light emitting structure 110 including a plurality of semiconductor layers, a first electrode 140 electrically connected to the light emitting structure 110 and The second electrode 130 may be included.

발광 구조체는 제1반도체층, 활성층 및 제2반도체층을 포함하여 구성될 수 있다.The light emitting structure may include a first semiconductor layer, an active layer, and a second semiconductor layer.

제1반도체층(113)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체일 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1반도체층(113)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 만족할 수 있다. 예시적으로 제1반도체층(113)은 AlGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다. The first semiconductor layer 113 may be a compound semiconductor of group III-V or group II-VI, and may be doped with a first dopant. The first semiconductor layer 113 may satisfy the compositional formula of Al x In y Ga(1-xy)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). For example, the first semiconductor layer 113 may include at least one of AlGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

제1반도체층(113)이 p형 반도체층인 경우, 제1 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제1반도체층(113)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정되지 않는다.When the first semiconductor layer 113 is a p-type semiconductor layer, the first conductivity-type dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or the like. The first semiconductor layer 113 may be formed as a single layer or a multilayer, but is not limited thereto.

자외선(UV), 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제1반도체층(113)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있다. 만일, 제1 반도체층(113)이 p형 반도체층일 경우, 제1반도체층(113)은 격자 차이를 줄이기 위해, 알루미늄의 농도가 구배를 갖는 graded AlGaN을 포함할 수 있고, 10 ㎚ 내지 100 ㎚의 두께를 가질 수 있다.In the case of an ultraviolet (UV), deep UV, or non-polarized light emitting device, the first semiconductor layer 113 may include at least one of InAlGaN and AlGaN. If the first semiconductor layer 113 is a p-type semiconductor layer, the first semiconductor layer 113 may include graded AlGaN having an aluminum concentration gradient in order to reduce a lattice difference, and may include 10 nm to 100 nm. may have a thickness of

제1반도체층(113)과 제2반도체층(111) 사이에 배치된 활성층(112)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW, Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. The active layer 112 disposed between the first semiconductor layer 113 and the second semiconductor layer 111 may include a single well structure, a multi-well structure, a single quantum well structure, a multi-quantum well (MQW) structure, and a quantum dot structure. It may include any one of a structure or a quantum wire structure.

활성층(112)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어(pair) 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다. The active layer 112 is formed of a well layer and a barrier layer, for example, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs (InGaAs)/AlGaAs, GaP using a III-V group element compound semiconductor material. (InGaP)/AlGaP may be formed in any one or more pair (pair) structure, but is not limited thereto. The well layer may be formed of a material having an energy band gap smaller than that of the barrier layer.

제2반도체층(111)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도펀트가 도핑될 수 있다. 제2반도체층(111)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 만족할 수 있다. 예시적으로 제2반도체층(111)은 AlGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다.The second semiconductor layer 111 may be implemented as a compound semiconductor of group III-V or group II-VI, and may be doped with a second dopant. The second semiconductor layer 111 may satisfy the compositional formula of Al x In y Ga(1-xy)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). For example, the second semiconductor layer 111 may include any one or more of AlGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

제2반도체층(111)이 n형 반도체층인 경우, 제2 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제2반도체층(111)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정되지 않는다. When the second semiconductor layer 111 is an n-type semiconductor layer, the second conductivity-type dopant may include an n-type dopant such as Si, Ge, Sn, Se, Te, or the like. The second semiconductor layer 111 may be formed as a single layer or a multilayer, but is not limited thereto.

자외선(UV), 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제2 반도체층(111)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있다. 제2반도체층(111)이 AlGaN으로 이루어질 경우 Al의 함량은 50 %일 수 있다. 제2반도체층(111)이 n형 반도체층인 경우, 제2 반도체층(111)은 Al0 .5GaN으로 이루어질 수 있으며, 0.6 ㎛ 내지 2.6 ㎛ 예를 들어, 1.6 ㎛의 두께를 가질 수 있다.In the case of an ultraviolet (UV), deep UV, or non-polarized light emitting device, the second semiconductor layer 111 may include at least one of InAlGaN and AlGaN. When the second semiconductor layer 111 is made of AlGaN, the Al content may be 50%. In the case of the second semiconductor layer 111, the n-type semiconductor layer, the second semiconductor layer 111 may be formed of Al 0 .5 GaN, for example 0.6 to 2.6 ㎛ ㎛, may have a thickness of 1.6 ㎛ .

실시예에 의하면, 발광 구조체(110)의 상면은 요철부(111a)를 가질 수 있다. 그러나 반드시 이에 한정되는 것은 아니다. 일 예로, 제2반도체층(111a)의 상면은 평탄면일 수도 있다.According to the embodiment, the upper surface of the light emitting structure 110 may have an uneven portion 111a. However, the present invention is not necessarily limited thereto. For example, the upper surface of the second semiconductor layer 111a may be a flat surface.

제1전극(140)과 제2전극(130)은 발광 구조체(110)의 일 측에 배치된다. 여기서 일 측은 발광 구조체(110)의 주발광면과 반대측일 수 있다. 본 발명의 일실시예에 따른 발광소자(100A)는 제1전극(140)과 제2전극(130)이 동일 평면상에 배치되는 플립칩(Flip Chip) 또는 박막 플립칩(TFFC)일 수 있다. The first electrode 140 and the second electrode 130 are disposed on one side of the light emitting structure 110 . Here, one side may be opposite to the main light emitting surface of the light emitting structure 110 . The light emitting device 100A according to an embodiment of the present invention may be a flip chip or a thin film flip chip (TFFC) in which the first electrode 140 and the second electrode 130 are disposed on the same plane. .

본 발명에 따른 발광소자는 플립칩(Flip Chip)형태에 한정되지 않으며, 수평칩(Lateral Chip)와 수직형칩(Vertical Chip)형태에도 적용될 수 있다. 수평칩과 수직형팁 구조체에서는 발광 구조체와 제1전극, 제2전극의 배치 관계가 상이하며 오믹 접합은 발광 구조체의 제2반도체층과 제2전극 사이에 배치된다.The light emitting device according to the present invention is not limited to a flip chip type, and may be applied to a horizontal chip (Lateral Chip) and a vertical chip (Vertical Chip) type. In the horizontal chip and the vertical tip structure, the arrangement relationship of the light emitting structure, the first electrode, and the second electrode is different, and the ohmic junction is disposed between the second semiconductor layer and the second electrode of the light emitting structure.

제1전극(140)은 발광 구조체(110)의 제1반도체층(113)과 전기적으로 연결되고, 제2전극(130)은 제2반도체층(111)과 전기적으로 연결될 수 있다. The first electrode 140 may be electrically connected to the first semiconductor layer 113 of the light emitting structure 110 , and the second electrode 130 may be electrically connected to the second semiconductor layer 111 .

제1전극(140)은 반사층(114)을 통해 제1반도체층(113)과 전기적으로 연결될 수 있고, 제2전극(130)은 콘택홀을 통해 제2반도체층(111)과 전기적으로 연결될 수 있다. 콘택홀에 채워지는 제2전극(130)의 연장부(131)는 보호층(120)에 의해 활성층(112) 및 제1반도체층(113)과 전기적으로 절연된다.The first electrode 140 may be electrically connected to the first semiconductor layer 113 through the reflective layer 114 , and the second electrode 130 may be electrically connected to the second semiconductor layer 111 through a contact hole. have. The extension 131 of the second electrode 130 filled in the contact hole is electrically insulated from the active layer 112 and the first semiconductor layer 113 by the protective layer 120 .

제1전극(140)과 제2전극(130)은 발광 구조체(110)의 일 측에서 서로 이웃하게 배치된다. 이때, 제1전극(140)과 제2전극(130)은 전기적 절연을 위해 소정 간격으로 이격될 수 있다. 제1전극(140)과 제2전극(130)의 두께는 동일할 수 있으나 반드시 이에 한정되지는 않는다.The first electrode 140 and the second electrode 130 are disposed adjacent to each other at one side of the light emitting structure 110 . In this case, the first electrode 140 and the second electrode 130 may be spaced apart from each other by a predetermined interval for electrical insulation. The thickness of the first electrode 140 and the second electrode 130 may be the same, but is not limited thereto.

지지층(170)은 발광 구조체(110), 제1전극(140) 및 제2전극(130) 중 적어도 어느 하나의 측면을 감싸도록 형성된다. 지지층(170)은 제1전극(140)과 제2전극(130) 사이에 배치되는 절연부(171)를 포함할 수 있다. 지지층(170)은 경화된 고분자 수지일 수 있다. 고분자 수지의 종류에는 제한이 없다.The support layer 170 is formed to surround at least one side of the light emitting structure 110 , the first electrode 140 , and the second electrode 130 . The support layer 170 may include an insulating part 171 disposed between the first electrode 140 and the second electrode 130 . The support layer 170 may be a cured polymer resin. There is no limitation on the type of polymer resin.

오믹 접합(150)은 제2전극(130)과 제2반도체(113)층 사이에 배치된다. 오믹 접합(150)의 일측 표면은 제2전극(130)과 전기적으로 연결되어 있으며, 타측 표면을 통하여 제2반도체층(113)과 전기적으로 연결된다. 오믹 접합(150)의 측면은 보호층(120)에 의하여 감싸질 수 있으나 반드시 이에 한정되지는 않는다.The ohmic junction 150 is disposed between the second electrode 130 and the second semiconductor layer 113 . One surface of the ohmic junction 150 is electrically connected to the second electrode 130 and electrically connected to the second semiconductor layer 113 through the other surface. The side surface of the ohmic junction 150 may be covered by the protective layer 120 , but is not limited thereto.

도2는 본 발명의 일실시예에 따른 오믹 접합의 단면도이다.2 is a cross-sectional view of an ohmic junction according to an embodiment of the present invention.

도2를 참조하면 본 발명의 일실시예에 따른 오믹 접합은 제2반도체층(113)으로부터 제1층(151), 제2층(152), 제3층(153)이 순차적으로 적층되어 구성될 수 있다.Referring to FIG. 2 , the ohmic junction according to an embodiment of the present invention is configured by sequentially stacking a first layer 151 , a second layer 152 , and a third layer 153 from the second semiconductor layer 113 . can be

제1층(151)은 Al 및 Al을 포함하는 합금을 재료로 할 수 있다. 제1층(151)의 두께는 예를 들면 50 내지 500nm일 수 있지만 반드시 이에 한정되는 것은 아니며 제2층(152)을 형성하는 금속 M의 두께에 따라 다양한 두께를 가질 수 있다.The first layer 151 may be formed of Al and an alloy containing Al. The thickness of the first layer 151 may be, for example, 50 to 500 nm, but is not limited thereto, and may have various thicknesses depending on the thickness of the metal M forming the second layer 152 .

제2층(152)은 제1층(151)의 Al과 반응하여 형성된 적어도 하나의 MxAly합금을 포함하여 구성될 수 있다. 제2층(152)의 두께는 예를 들면 5 내지 500nm일 수 있지만 반드시 이에 한정되는 것은 아니며 제1층(151)의 두께에 따라 다양한 두께를 가질 수 있다. The second layer 152 may include at least one M x Al y alloy formed by reacting with Al of the first layer 151 . The thickness of the second layer 152 may be, for example, 5 to 500 nm, but is not limited thereto, and may have various thicknesses according to the thickness of the first layer 151 .

제2층(152)의 M는 Al의 융점보다 높은 융점을 가지는 금속일 수 있다. M는 700도 이상의 열처리 온도에서 Al과 반응하여 제2층(152)을 형성한다. 융점 이상의 온도에서 열처리 공정시, 제1층(151)의 Al이 확산하여 M과 화합물을 형성함으로써 제2층(152)을 형성한다.M of the second layer 152 may be a metal having a melting point higher than that of Al. M reacts with Al at a heat treatment temperature of 700 degrees or more to form the second layer 152 . During the heat treatment process at a temperature higher than the melting point, Al in the first layer 151 diffuses to form a compound with M to form the second layer 152 .

M는 Cu, Pd 및 Ag 중에서 선택되는 어느 하나의 금속일 수 있다. 그러나 반드시 이에 한정되는 것은 아니며 Al의 융점보다 높은 융점을 가지는 금속으로서 Al과 화합 반응하여 형성되는 합금이 Al-Au합금의 전기 전도도 보다 큰 금속일 수 있다.M may be any one metal selected from Cu, Pd, and Ag. However, the present invention is not necessarily limited thereto. As a metal having a melting point higher than that of Al, an alloy formed by a compound reaction with Al may be a metal having greater electrical conductivity than that of an Al-Au alloy.

또한, M는 Al과 화합 반응하여 형성되는 합금의 전기 전도도가 Al-Au합금의 전기 전도도 보다 크며, 전기 저항 편차가 5Ω이하인 금속일 수 있다.In addition, M may be a metal in which the electrical conductivity of the alloy formed by the chemical reaction with Al is greater than the electrical conductivity of the Al-Au alloy, and the electrical resistance deviation is 5 Ω or less.

제3층(153)은 제2층(152) 상부에 배치되며 Au 및 Au를 포함하는 합금을 재료로 할 수 있다. 제3층(153)의 두께는 예를 들면 20 내지 500nm일 수 있지만 반드시 이에 한정되는 것은 아니다.The third layer 153 is disposed on the second layer 152 and may be made of Au and an alloy containing Au. The thickness of the third layer 153 may be, for example, 20 to 500 nm, but is not necessarily limited thereto.

도3은 본 발명의 다른 실시예에 따른 오믹 접합의 단면도이다.3 is a cross-sectional view of an ohmic junction according to another embodiment of the present invention.

도3을 참조하면 본 발명의 다른 실시예에 따른 오믹 접합은 제2반도체층(113)으로부터 제1층(151), 제2층(152), 보호층(154), 제3층(153)이 순차적으로 적층되어 구성될 수 있다.Referring to FIG. 3 , an ohmic junction according to another embodiment of the present invention is performed from the second semiconductor layer 113 to the first layer 151 , the second layer 152 , the protective layer 154 , and the third layer 153 . These may be sequentially stacked.

도3의 실시예에 따른 오믹 접합은 도2의 실시예에 보호층이 추가되는 구성이며 도2와 중복되는 설명은 생략하기로 한다.The ohmic bonding according to the embodiment of FIG. 3 is a configuration in which a protective layer is added to the embodiment of FIG. 2, and a description overlapping with that of FIG. 2 will be omitted.

보호층(154)은 제2층(152) 상부에 배치되어 제2층(152)의 산화현상을 방지할 수 있다. 보호층(154)은 예를 들면 Cr, Ni, Ti 및 Au중에서 선택되는 적어도 하나의 금속 또는 합금으로 이루어 질 수 있다. 보호층(154)은 산소와의 반응성이 낮은 금속 또는 금속의 합금이 제2층(152) 상부에 배치되어 제2층(152)과 산소와의 결합을 방지한다.The protective layer 154 may be disposed on the second layer 152 to prevent oxidation of the second layer 152 . The protective layer 154 may be made of, for example, at least one metal or alloy selected from Cr, Ni, Ti, and Au. In the protective layer 154 , a metal or a metal alloy having low reactivity with oxygen is disposed on the second layer 152 to prevent the second layer 152 from combining with oxygen.

도4는 본 발명의 또 다른 실시예에 따른 오믹 접합의 단면도이다.4 is a cross-sectional view of an ohmic junction according to another embodiment of the present invention.

도4를 참조하면 본 발명의 다른 실시예에 따른 오믹 접합은 제2반도체층(1130)으로부터 제1층(1510), 제2층(1520), 제3층(1530)이 순차적으로 적층되어 구성될 수 있다.Referring to FIG. 4 , in the ohmic junction according to another embodiment of the present invention, the first layer 1510 , the second layer 1520 , and the third layer 1530 are sequentially stacked from the second semiconductor layer 1130 . can be

제1층(1510)은 Al 및 Al을 포함하는 합금을 재료로 할 수 있다. 제1층(1510)의 두께는 예를 들면 50 내지 500nm일 수 있지만 반드시 이에 한정되는 것은 아니며 제2층(1520)을 형성하는 금속 Cu의 두께에 따라 다양한 두께를 가질 수 있다.The first layer 1510 may be formed of Al and an alloy containing Al. The thickness of the first layer 1510 may be, for example, 50 to 500 nm, but is not necessarily limited thereto, and may have various thicknesses depending on the thickness of the metal Cu forming the second layer 1520 .

제2층(1520)은 제1층(1510)의 Al과 반응하여 형성된 적어도 하나의 CuxAly합금(1≤x≤9, 1≤y≤4)을 포함하여 구성될 수 있다. 제2층(1520)의 두께는 예를 들면 5 내지 500nm일 수 있지만 반드시 이에 한정되는 것은 아니며 제1층(1510)의 두께에 따라 다양한 두께를 가질 수 있다. The second layer 1520 may include at least one Cu x Al y alloy (1≤x≤9, 1≤y≤4) formed by reacting with Al of the first layer 1510 . The thickness of the second layer 1520 may be, for example, 5 to 500 nm, but is not limited thereto, and may have various thicknesses according to the thickness of the first layer 1510 .

Cu는 700도 이상의 열처리 온도에서 Al과 반응하여 제2층(1520)을 형성한다. 융점 이상의 온도에서 열처리 공정시, 제1층(1510)의 Al이 확산하여 Cu와 화합물을 형성함으로써 제2층(1520)을 형성한다.Cu reacts with Al at a heat treatment temperature of 700 degrees or more to form the second layer 1520 . During the heat treatment process at a temperature higher than the melting point, Al in the first layer 1510 diffuses to form a compound with Cu, thereby forming the second layer 1520 .

제2층(1520)을 형성하는 CuxAly합금에서 y는 x보다 크거나 같은 값을 가질 수 있다. 제2층(1520)은 예를 들면 CuAl, CuAl2, Cu4Al3, Cu3Al2 및 Cu9Al4 중에서 선택되는 적어도 하나의 합금을 포함하여 구성될 수 있다. In the Cu x Al y alloy forming the second layer 1520 , y may have a value greater than or equal to x. The second layer 1520 may include, for example, at least one alloy selected from CuAl, CuAl 2 , Cu 4 Al 3 , Cu 3 Al 2 , and Cu 9 Al 4 .

그러나 반드시 이에 한정되는 것은 아니며, 제2층(1520)은 20Ω이하의 전기 저항을 가지며 전기 저항 편차가 5Ω이하인 모든 CuxAly합금과 기타 불순물을 포함하여 구성될 수 있다.However, the present invention is not necessarily limited thereto, and the second layer 1520 may include all Cu x Al y alloys having an electrical resistance of 20 Ω or less and an electrical resistance deviation of 5 Ω or less and other impurities.

제3층(1530)은 제2층(1520) 상부에 배치되며 Au 및 Au를 포함하는 합금을 재료로 할 수 있다. 제3층(1530)의 두께는 예를 들면 20 내지 500nm일 수 있지만 반드시 이에 한정되는 것은 아니다.The third layer 1530 is disposed on the second layer 1520 and may be made of Au and an alloy containing Au. The thickness of the third layer 1530 may be, for example, 20 to 500 nm, but is not limited thereto.

도5는 본 발명의 또 다른 실시예에 따른 오믹 접합의 단면도이다.5 is a cross-sectional view of an ohmic junction according to another embodiment of the present invention.

도5를 참조하면 본 발명의 또 다른 실시예에 따른 오믹 접합은 제2반도체층(1130)으로부터 제1층(1510), 제2층(1520), 보호층(1540), 제3층(1530)이 순차적으로 적층되어 구성될 수 있다.Referring to FIG. 5 , an ohmic junction according to another embodiment of the present invention is performed from the second semiconductor layer 1130 to the first layer 1510 , the second layer 1520 , the protective layer 1540 , and the third layer 1530 . ) may be sequentially stacked.

도5의 실시예에 따른 오믹 접합은 도4의 실시예에 보호층이 추가되는 구성이며 도4와 중복되는 설명은 생략하기로 한다.The ohmic bonding according to the embodiment of FIG. 5 is a configuration in which a protective layer is added to the embodiment of FIG. 4, and a description overlapping with that of FIG. 4 will be omitted.

보호층(1540)은 제2층(1520) 상부에 배치되어 제2층(1520)의 산화현상을 방지할 수 있다. 보호층(1540)은 예를 들면 Cr, Ni, Ti 및 Au중에서 선택되는 적어도 하나의 금속 또는 합금으로 이루어 질 수 있다. 보호층(1540)은 산소와의 반응성이 낮은 금속 또는 금속의 합금이 제2층(1520) 상부에 배치되어 제2층(1520)과 산소와의 결합을 방지한다.The protective layer 1540 may be disposed on the second layer 1520 to prevent oxidation of the second layer 1520 . The protective layer 1540 may be made of, for example, at least one metal or alloy selected from Cr, Ni, Ti, and Au. In the protective layer 1540 , a metal or a metal alloy having low reactivity with oxygen is disposed on the second layer 1520 to prevent bonding between the second layer 1520 and oxygen.

도6은 본 발명의 또 다른 실시예에 따른 오믹 접합의 단면도이다.6 is a cross-sectional view of an ohmic junction according to another embodiment of the present invention.

도6을 참조하면 본 발명의 또 다른 실시예에 따른 오믹 접합은 제2반도체층(1130)으로부터 저면층(1550), 제1층(1510), 제2층(1520), 보호층(1540), 제3층(1530)이 순차적으로 적층되어 구성될 수 있다.Referring to FIG. 6 , an ohmic junction according to another embodiment of the present invention is performed from the second semiconductor layer 1130 to the bottom layer 1550 , the first layer 1510 , the second layer 1520 , and the protective layer 1540 . , the third layer 1530 may be sequentially stacked.

도6의 실시예에 따른 오믹 접합은 도5의 실시예에 저면층이 추가되는 구성이며 도5와 중복되는 설명은 생략하기로 한다.The ohmic bonding according to the embodiment of FIG. 6 is a configuration in which a bottom layer is added to the embodiment of FIG. 5, and a description overlapping with that of FIG. 5 will be omitted.

저면층(1550)은 제1층(1520) 과 제2반도체층(1130) 사이에 배치되어 고온 열처리시 제1층의 Al이 반도체층으로 확산하는 것을 방지할 수 있다. 저면층(1550)은 예를 들면 Al의 융점보다 높은 융점을 가지는 Cr, Ti, Nb, V, W, Ta, Re, Mo, Mn, Pt, Pd, Rh, Y 및 Zr 중 적어도 하나의 금속을 포함하여 구성될 수 있으며, 단층이 아닌 복수개의 층이 제1층(1520)과 제2반도체층(1130) 사이에 배치될 수도 있다.The bottom layer 1550 is disposed between the first layer 1520 and the second semiconductor layer 1130 to prevent diffusion of Al in the first layer into the semiconductor layer during high-temperature heat treatment. The bottom layer 1550 may include, for example, at least one of Cr, Ti, Nb, V, W, Ta, Re, Mo, Mn, Pt, Pd, Rh, Y and Zr having a melting point higher than that of Al. may be included, and a plurality of layers instead of a single layer may be disposed between the first layer 1520 and the second semiconductor layer 1130 .

도7은 본 발명의 일실시예에 따른 오믹 접합의 공정도이다. 7 is a process diagram of ohmic bonding according to an embodiment of the present invention.

도7을 참조하면 본 발명의 일실시예 따른 오믹 접합은 제2반도체(113)층 상에 제1층(151), M금속층(M), 제3층(153)을 적층한 후에 열처리를 실시하여 형성된다. 이 때 제1층(151), M금속층(M), 제3층(153)은 스퍼터링법, 진공 증착법, 도금, 성막법 등의 방식에 의하여 증착될 수 있으나 반드시 이에 한정되지는 않는다.Referring to FIG. 7 , in the ohmic bonding according to an embodiment of the present invention, heat treatment is performed after laminating a first layer 151 , an M metal layer M, and a third layer 153 on the second semiconductor layer 113 . is formed by In this case, the first layer 151 , the M metal layer M, and the third layer 153 may be deposited by a sputtering method, a vacuum deposition method, plating, a film forming method, or the like, but is not limited thereto.

열처리 공정은 Al융점 이상의 고온에서 진행되며, 예를 들면 700도 이상의 온도에서 진행될 수 있지만 반드시 이에 한정되지는 않으며 온도 및 접촉 저항과의 관계를 고려하여 결정될 수 있다.The heat treatment process is carried out at a high temperature higher than the Al melting point, for example, may be carried out at a temperature of 700 degrees or higher, but is not limited thereto, and may be determined in consideration of the relationship between temperature and contact resistance.

열처리 공정에 의하여 제1층(151)의 Al은 M층(M)으로 확산되어 적어도 하나의 MxAly합금을 포함하는 제2층(152)을 형성한다.Al of the first layer 151 is diffused into the M layer (M) by the heat treatment process to form the second layer 152 including at least one M x Al y alloy.

도8은 본 발명의 다른 실시예에 따른 오믹 접합의 공정도이다.8 is a flowchart of ohmic bonding according to another embodiment of the present invention.

도8을 참조하면, M층(M) 상부에 보호층(1540)이 추가로 적층되어 있는 상태에서 열처리 공정이 진행된다. 보호층(1540)은 열처리 공정시 MxAly합금이 산소와 결합하는 것을 차단함으로써 제2층(1520)의 흑화(fog)현상을 방지한다.Referring to FIG. 8 , the heat treatment process is performed in a state in which the protective layer 1540 is additionally stacked on the M layer (M). The protective layer 1540 prevents the blackening (fog) phenomenon of the second layer 1520 by blocking the M x Al y alloy from combining with oxygen during the heat treatment process.

도9는 종래 기술과 본 발명의 일실시예에 따라 형성되는 제2층의 전기전도성을 비교하기 위한 그래프이다.9 is a graph for comparing the electrical conductivity of a second layer formed according to an embodiment of the present invention and the prior art.

도9(a)를 참조하면 종래 기술에 따른 오믹 접합은 열처리시 Al-Au합금이 생성되는데, Al-Au합금의 경우 최대 전기 저항이 50Ω이며 합금간의 전기 저항 편차가 40Ω으로 오믹 접합의 전기 전도도를 감소시킨다.Referring to FIG. 9( a ), in the ohmic bonding according to the prior art, an Al-Au alloy is generated during heat treatment. In the case of an Al-Au alloy, the maximum electrical resistance is 50Ω and the electrical resistance deviation between the alloys is 40Ω, so the electrical conductivity of the ohmic bonding reduces the

도9(b)를 참조하면, 본 발명의 일실시예에 따른 오믹 접합의 경우 Cu층을 제1층 상부에 적층 시키고 열처리를 실시하여 CuxAly합금이 포함되는 제2층을 형성한다. 제2층은 CuAl, CuAl2, Cu4Al3, Cu3Al2 및 Cu9Al4 중 적어도 하나의 합금을 포함하는데 각 합금의 전기저항은 20Ω이하이며, 합금간의 전기 저항 편차는 5Ω이하로 나타난다. 본 발명의 일실시예에 따른CuxAly합금의 경우 Al 또는 Au의 전기 저항과 큰 차이가 없어 오믹 접합의 전기 전도도 감소를 방지할 수 있다.Referring to FIG. 9(b), in the case of ohmic bonding according to an embodiment of the present invention, a Cu layer is laminated on the first layer and heat treatment is performed to form a second layer including Cu x Al y alloy. The second layer is CuAl, CuAl 2 , Cu 4 Al 3 , Cu 3 Al 2 and Cu 9 Al 4 It contains at least one alloy among the alloys, and the electrical resistance of each alloy is 20 Ω or less, and the electrical resistance deviation between alloys is 5 Ω or less. In the case of the Cu x Al y alloy according to an embodiment of the present invention, since there is no significant difference from the electrical resistance of Al or Au, the reduction in electrical conductivity of the ohmic junction can be prevented.

도10 및 도11은 종래 기술과 본 발명의 일실시예에 따라 형성되는 오믹 접합의 표면을 도시한 도면이다.10 and 11 are views showing a surface of an ohmic junction formed according to the prior art and an embodiment of the present invention.

도10(a)를 참조하면 종래 기술에 따른 오믹 접합의 표면은 Al-Au합금의 불균형 분포에 의하여 표면 부분이 다른 색을 띄는 것을 확인할 수 있다. 이러한 현상은 Au 또는 Al보다 약 30배 높은 전기 저항을 가지는 AuAl2합금의 영향에 의한 것이다.Referring to FIG. 10( a ), it can be seen that the surface of the ohmic junction according to the prior art has different colors due to the unbalanced distribution of the Al-Au alloy. This phenomenon is due to the influence of AuAl 2 alloy having an electrical resistance that is about 30 times higher than that of Au or Al.

도10(b)를 참조하면 본 발명의 일실시예에 따른 오믹 접합은 고온 열처리시 전기 저항 편차가 작은 합금을 형성함으로써 표면 부분의 색 변화가 발생하지 않는 것을 확인할 수 있다.Referring to FIG. 10( b ), it can be confirmed that the color change of the surface portion does not occur in the ohmic bonding according to an embodiment of the present invention by forming an alloy having a small electrical resistance variation during high-temperature heat treatment.

도11(a)를 참조하면 종래 기술에 따른 오믹 접합의 표면은 고온 열처리시 Al의 확산에 의하여 표면 상태가 고르지 못한것에 반하여, 도11(b)를 참조하면 본 발명의 일실시예에 다른 오믹 접합의 표면은 고온 열처리시 Al의 확산을 수용하여 제2층을 형성함으로써 표면이 평탄하게 형성되었음을 확인할 수 있다.Referring to FIG. 11( a ), the surface of the ohmic junction according to the prior art has an uneven surface state due to Al diffusion during high-temperature heat treatment. It can be seen that the surface of the junction is formed flat by accommodating the diffusion of Al during high-temperature heat treatment to form the second layer.

도12는 종래 기술과 본 발명의 일실시예에 따라 형성되는 오믹 접합의 표면을 확대한 도면이다.12 is an enlarged view of the surface of the ohmic junction formed according to the prior art and an embodiment of the present invention.

도12(a)를 참조하면, 종래 기술에 따른 오믹 접합의 표면은 고온 열처리시 표면으로 확산되는 Al에 의해 울퉁불퉁하게 형성되어 있음을 확인 할 수 있다. 도12(b)를 참조하면 본 발명의 일실시예에 따른 오믹 접합의 표면은 고온 열처리시 Al의 확산을 수용하여 제2층을 형성함으로써 표면이 평탄하게 형성되었음을 확인할 수 있다.Referring to FIG. 12 ( a ), it can be seen that the surface of the ohmic junction according to the prior art is unevenly formed by Al diffused to the surface during high-temperature heat treatment. Referring to FIG. 12(b), it can be seen that the surface of the ohmic junction according to an embodiment of the present invention is formed to be flat by accommodating the diffusion of Al during high-temperature heat treatment to form a second layer.

도13은 본 발명의 일실시예에 따른 오믹 접합의 보호층의 기능을 설명하기 위한 도면이다.13 is a view for explaining the function of a protective layer of an ohmic junction according to an embodiment of the present invention.

도13(a)를 참조하면 보호층 없이 열처리를 수행하는 경우 제2층과 산소와의 결합에 의하여 흑화 현상이 발생한 것을 확인할 수 있다. 도13(b)는 5%의 산소가 주입된 환경에서 고온 열처리를 수행한 오믹 접합의 표면을 나타내며, 도13(c)는 20%의 산소가 주입된 환경에서 고온 열처리를 수행한 오믹 접합의 표면을 나타낸다. 도13(b)와 도13(c)에서는 보호층이 제2층과 산소와의 결합을 차단하여 흑화 현상을 방지하게 된다.Referring to FIG. 13( a ), it can be seen that blackening occurs due to the combination of the second layer with oxygen when heat treatment is performed without a protective layer. 13(b) shows the surface of the ohmic junction subjected to high-temperature heat treatment in an environment in which 5% oxygen is injected, and FIG. represents the surface. 13(b) and 13(c), the protective layer blocks the bond between the second layer and oxygen to prevent the blackening phenomenon.

도 14는 본 발명의 일 실시예에 따른 발광소자 제조방법의 흐름도이다.14 is a flowchart of a method of manufacturing a light emitting device according to an embodiment of the present invention.

먼저, 도 14a를 참조하면, 기판(S)상에 발광 구조체(110)를 형성한다. 발광 구조체(110)는 제2반도체층(111), 활성층(112), 및 제1반도체층(113)을 순차적으로 형성한다.First, referring to FIG. 14A , a light emitting structure 110 is formed on a substrate S. The light emitting structure 110 sequentially forms a second semiconductor layer 111 , an active layer 112 , and a first semiconductor layer 113 .

여기서 기판(S)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으나, 반드시 이에 대해 한정되지는 않는다. 기판(S)은 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.Here, the substrate S may be formed of at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not necessarily limited thereto. The substrate S may have sufficient mechanical strength to be well separated into separate chips through a scribing process and a breaking process without causing warpage to the nitride semiconductor.

이후, 도 14b와 같이 발광 구조체(110)에 반사층(114) 및 콘택홀(H)을 형성하고, 발광 구조체(120)의 외면에 보호층(120)을 형성한다. 콘택홀(H)의 내측은 보호층(120)에 의해 제1반도체층(113) 및 활성층(112)과 절연된다.Thereafter, as shown in FIG. 14B , the reflective layer 114 and the contact hole H are formed in the light emitting structure 110 , and the protective layer 120 is formed on the outer surface of the light emitting structure 120 . The inside of the contact hole H is insulated from the first semiconductor layer 113 and the active layer 112 by the protective layer 120 .

이후, 도 14c와 같이 제1반도체층(113)과 접속되는 제1전극(140), 및 제1반도체층(113)과 접촉되는 제2전극(130)을 형성한다. 전극은 전극용 물질층을 도금 형성한 후 패터닝할 수 있다. 전극용 물질은 전도성이 우수한 Cu, Ag 등을 포함할 수 있다.Thereafter, as shown in FIG. 14C , the first electrode 140 connected to the first semiconductor layer 113 and the second electrode 130 contacting the first semiconductor layer 113 are formed. The electrode may be patterned after the electrode material layer is formed by plating. The electrode material may include Cu, Ag, etc. having excellent conductivity.

이후, 도 14d와 같이 제1전극(140)상에 형성되는 제1패드(150), 및 제2전극(130)상에 형성되는 제2패드(160)를 형성한다. 제1패드(150) 및 제2패드(160)는 제1전극(140)과 동일한 재질일 수 있다. Thereafter, as shown in FIG. 14D , the first pad 150 formed on the first electrode 140 and the second pad 160 formed on the second electrode 130 are formed. The first pad 150 and the second pad 160 may be made of the same material as the first electrode 140 .

이후, 제1패드(150) 및 제2패드(160)가 형성된 발광소자의 일면에 지지층(170)을 충전한 후 경화시킨다. 지지층(170)은 제1패드(150)와 제2패드(160)의 사이, 제1전극(140)과 제2전극(130)의 측면, 및 발광구조물의 측면에 적어도 일부가 형성될 수 있다.Thereafter, the support layer 170 is filled on one surface of the light emitting device on which the first pad 150 and the second pad 160 are formed, and then cured. At least a portion of the support layer 170 may be formed between the first pad 150 and the second pad 160 , the side surfaces of the first electrode 140 and the second electrode 130 , and the side surface of the light emitting structure. .

이후 도 14e와 같이, 기판을 제거한다. 기판은 소정의 파장을 갖는 레이저를 조사하여 분리할 수 있다. 기판은 레이저 리프트 오프 공법(LLO)으로 제거될 수 있으나 반드시 이에 한정되지는 않는다. 기판이 제거될 때 제2반도체층(111)의 상부에는 요철부(111a)가 형성될 수 있다. Then, as shown in FIG. 14E, the substrate is removed. The substrate may be separated by irradiating a laser having a predetermined wavelength. The substrate may be removed by a laser lift-off method (LLO), but is not limited thereto. When the substrate is removed, an uneven portion 111a may be formed on the second semiconductor layer 111 .

본 도면에서는 하나의 발광소자만을 도시하였으나, 하나의 기판에 복수 개의 발광소자를 연속적으로 형성한 후 복수 개로 분리하는 웨이퍼 레벨 패키지로 제작할 수도 있다.Although only one light emitting device is illustrated in this drawing, a plurality of light emitting devices may be continuously formed on one substrate and then manufactured as a wafer level package in which a plurality of light emitting devices are separated.

이후, 도14f와 같이 발광 구조체(110), 제1전극(140), 제2전극(130), 제1패드(150), 제2패드(160) 중 적어도 일부에 광학층(190)을 형성하여 발광소자 패키지를 제작할 수 있다. 광학층(190)은 파장변환체를 포함할 수 있다. 파장변환체는 YAG, 실리케이트계, 또는 나이트라이드계 형광체일 수 있으나, 반드시 이에 한정되는 것은 아니다. 일 예로 파장변환체는 양자점(QD), 또는 색소를 포함할 수도 있다.Thereafter, as shown in FIG. 14F , an optical layer 190 is formed on at least a portion of the light emitting structure 110 , the first electrode 140 , the second electrode 130 , the first pad 150 , and the second pad 160 . Thus, a light emitting device package can be manufactured. The optical layer 190 may include a wavelength converter. The wavelength converter may be a YAG, silicate-based, or nitride-based phosphor, but is not necessarily limited thereto. For example, the wavelength converter may include quantum dots (QDs) or dyes.

본 발명에 따른 발광소자는 복수 개가 기판 상에 어레이될 수 있고, 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting devices according to the present invention may be arranged on a substrate, and optical members such as a light guide plate, a prism sheet, and a diffusion sheet may be disposed on a light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member may function as a backlight unit.

또한, 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.In addition, it may be implemented as a display device, an indicator device, and a lighting device including a light emitting device package.

여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.Here, the display device includes a bottom cover, a reflecting plate disposed on the bottom cover, a light emitting module emitting light, a light guide plate disposed in front of the reflecting plate and guiding light emitted from the light emitting module in front of the light guide plate An optical sheet comprising prism sheets disposed thereon, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel. may include Here, the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.

또한, 조명 장치는 기판과 실시예에 따른 발광소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.In addition, the lighting device includes a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat of the light source module, and a power supply unit that processes or converts an electrical signal received from the outside and provides it to the light source module may include For example, the lighting device may include a lamp, a head lamp, or a street lamp.

해드 램프는 기판 상에 배치되는 발광소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.The head lamp includes a light emitting module including light emitting device packages disposed on a substrate, a reflector that reflects light emitted from the light emitting module in a predetermined direction, for example, forward, and a lens that refracts light reflected by the reflector forward. , and a shade that blocks or reflects a portion of light reflected by the reflector and directed to the lens to form a light distribution pattern desired by the designer.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

110: 발광 구조체
111: 제2반도체층
112: 활성층
113: 제1반도체층
120: 보호층
130: 제2전극
140: 제1전극
150: 오믹 접합
151, 1510: 제1층
152, 1520: 제2층
153, 1530: 제3층
154, 1540: 보호층
110: light emitting structure
111: second semiconductor layer
112: active layer
113: first semiconductor layer
120: protective layer
130: second electrode
140: first electrode
150: ohmic junction
151, 1510: 1st floor
152, 1520: 2nd floor
153, 1530: 3rd floor
154, 1540: protective layer

Claims (20)

질화물계 반도체층 상에 배치되며 Al을 포함하는 제1층;
상기 제1층의 Al과 반응하여 형성된 적어도 하나의 CuxAly합금을 포함하는 제2층 및
상기 제2층 상부에 배치되며 Au를 포함하는 제3층을 포함하며,
상기 CuxAly합금의 전기 전도도는 Al-Au합금의 전기 전도도 보다 크며, 20Ω이하의 전기 저항 및 5Ω 이하 전기 저항 편차를 가지는 오믹 접합.
a first layer disposed on the nitride-based semiconductor layer and including Al;
a second layer comprising at least one Cu x Al y alloy formed by reacting with Al of the first layer; and
It is disposed on the second layer and includes a third layer containing Au,
The electrical conductivity of the CuxAly alloy is greater than that of the Al-Au alloy, and an ohmic junction having an electrical resistance of 20 Ω or less and an electrical resistance deviation of 5 Ω or less.
삭제delete 제1항에 있어서,
상기 Cu는 700도 이상의 열처리 온도에서 상기 Al과 반응하여 상기 제2층을 형성하는 오믹 접합.
According to claim 1,
The Cu reacts with the Al at a heat treatment temperature of 700 degrees or more to form the second layer.
삭제delete 제1항에 있어서,
상기 CuxAly는 CuxAly(1≤x≤9, 1≤y≤4)인 오믹 접합.
According to claim 1,
The Cu x Al y is Cu x Al y (1≤x≤9, 1≤y≤4) ohmic bonding.
제5항에 있어서,
상기 CuxAly합금에서 y는 x보다 크거나 같은 값을 가지는 오믹 접합.
6. The method of claim 5,
In the Cu x Al y alloy, y is an ohmic junction having a value greater than or equal to x.
삭제delete 제5항에 있어서,
상기 제2층은 CuAl, CuAl2, Cu4Al3, Cu3Al2 및 Cu9Al4 중에서 선택되는 적어도 하나의 합금을 포함하는 오믹 접합.
6. The method of claim 5,
The second layer is an ohmic bonding comprising at least one alloy selected from CuAl, CuAl 2 , Cu 4 Al 3 , Cu 3 Al 2 and Cu 9 Al 4 .
삭제delete 제1항에 있어서,
상기 제2층 상부에 배치되어 상기 제2층의 산화현상을 방지하는 보호층을 더 포함하는 오믹 접합.
According to claim 1,
Ohmic bonding further comprising a protective layer disposed on the second layer to prevent oxidation of the second layer.
제10항에 있어서,
상기 보호층은 Cr, Ni, Ti 및 Au 중에서 선택되는 적어도 하나의 금속 또는 합금을 포함하는 오믹 접합.
11. The method of claim 10,
The protective layer is an ohmic bonding comprising at least one metal or alloy selected from Cr, Ni, Ti and Au.
제1항에 있어서,
상기 질화물계 반도체는 AlGaN계 질화물계 반도체인 오믹 접합.
According to claim 1,
The nitride-based semiconductor is an AlGaN-based nitride-based semiconductor ohmic junction.
제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광 구조체;
상기 발광 구조체의 일 측에 배치되어 상기 제1반도체층과 전기적으로 연결되는 제1전극;
상기 발광 구조체의 일 측에 배치되어 상기 제2반도체층과 전기적으로 연결되는 제2전극; 및
상기 제2전극과 상기 제2반도체층 사이에 배치되며 Al을 포함하는 제1층과 상기 제1층의 Al과 반응하여 형성된 적어도 하나의 CuxAly합금을 포함하는 제2층 및 상기 제2층 상부에 배치되며 Au를 포함하는 제3층을 포함하며,
상기 CuxAly합금의 전기 전도도는 Al-Au합금의 전기 전도도 보다 크며, 20Ω이하의 전기 저항 및 5Ω 이하 전기 저항 편차를 가지는 오믹 접합을 포함하는 발광 소자.
a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer;
a first electrode disposed on one side of the light emitting structure and electrically connected to the first semiconductor layer;
a second electrode disposed on one side of the light emitting structure and electrically connected to the second semiconductor layer; and
A first layer disposed between the second electrode and the second semiconductor layer and comprising Al, a second layer comprising at least one Cu x Al y alloy formed by reacting with Al of the first layer, and the second layer It is disposed on the layer and comprises a third layer comprising Au,
The CuxAly alloy has electrical conductivity greater than that of the Al-Au alloy, and includes an ohmic junction having an electrical resistance of 20Ω or less and an electrical resistance deviation of 5Ω or less.
삭제delete 제13항에 있어서,
상기 Cu는 700도 이상의 열처리 온도에서 상기 Al과 반응하여 상기 제2층을 형성하는 발광 소자.
14. The method of claim 13,
The Cu reacts with the Al at a heat treatment temperature of 700 degrees or more to form the second layer.
삭제delete 삭제delete 제13항에 있어서,
상기 제2층 상부에 배치되어 상기 제2층의 산화현상을 방지하는 보호층을 더 포함하는 발광 소자.
14. The method of claim 13,
The light emitting device further comprising a protective layer disposed on the second layer to prevent oxidation of the second layer.
제18항에 있어서,
상기 보호층은 Cr, Ni, Ti 및 Au 중에서 선택되는 적어도 하나의 금속 또는 합금을 포함하는 발광 소자.
19. The method of claim 18,
The protective layer is a light emitting device comprising at least one metal or alloy selected from Cr, Ni, Ti and Au.
제13항에 있어서,
상기 제2반도체층은 AlGaN계 질화물계 반도체인 발광 소자.
14. The method of claim 13,
The second semiconductor layer is an AlGaN-based nitride-based semiconductor light emitting device.
KR1020150065483A 2015-05-11 2015-05-11 Ohmic contacts and light emitting diode comprising the same Active KR102328472B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150065483A KR102328472B1 (en) 2015-05-11 2015-05-11 Ohmic contacts and light emitting diode comprising the same
US15/150,161 US9673368B2 (en) 2015-05-11 2016-05-09 Light emitting device having first and second electrodes on one side of a light emitting structure
JP2016094424A JP6971456B2 (en) 2015-05-11 2016-05-10 Light emitting element and light emitting element package
CN201610308698.2A CN106159053B (en) 2015-05-11 2016-05-11 Light emitting device and light emitting device package
EP16169082.1A EP3093892B1 (en) 2015-05-11 2016-05-11 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150065483A KR102328472B1 (en) 2015-05-11 2015-05-11 Ohmic contacts and light emitting diode comprising the same

Publications (2)

Publication Number Publication Date
KR20160132656A KR20160132656A (en) 2016-11-21
KR102328472B1 true KR102328472B1 (en) 2021-11-18

Family

ID=57537820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150065483A Active KR102328472B1 (en) 2015-05-11 2015-05-11 Ohmic contacts and light emitting diode comprising the same

Country Status (1)

Country Link
KR (1) KR102328472B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102407848B1 (en) 2017-09-11 2022-06-13 삼성디스플레이 주식회사 Quantum-nano light emitting diode pixel and quantum-nano light emitting diode display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059933A (en) * 2004-08-18 2006-03-02 Mitsubishi Cable Ind Ltd Ohmic electrode for n-type nitride semiconductors and its manufacturing method
KR100635157B1 (en) * 2005-09-09 2006-10-17 삼성전기주식회사 Nitride semiconductor light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140029585A (en) * 2012-08-28 2014-03-11 엘지이노텍 주식회사 Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059933A (en) * 2004-08-18 2006-03-02 Mitsubishi Cable Ind Ltd Ohmic electrode for n-type nitride semiconductors and its manufacturing method
KR100635157B1 (en) * 2005-09-09 2006-10-17 삼성전기주식회사 Nitride semiconductor light emitting device

Also Published As

Publication number Publication date
KR20160132656A (en) 2016-11-21

Similar Documents

Publication Publication Date Title
JP6199948B2 (en) Light emitting device, light emitting device package
CN102738376B (en) Nitride semiconductor luminescent element and manufacture method thereof
US8916891B2 (en) Light emitting device, light emitting device package, method of manufacturing light emitting device, and lighting system
US8637893B2 (en) Light emitting device package, method of manufacturing the same, and lighting system
EP2827389B1 (en) Light emitting diode device and lighting system
KR20120137865A (en) Light emitting device and light emitting device package
KR101047655B1 (en) Light emitting device, light emitting device manufacturing method, light emitting device package and lighting system
KR20130007919A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20130018072A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20190126496A (en) Light emitting device package
KR102328472B1 (en) Ohmic contacts and light emitting diode comprising the same
EP3029746B1 (en) Light emitting device
KR102343497B1 (en) Light emitting device and light emitting device package including the device
KR20120019750A (en) Light emitting device
KR101700792B1 (en) Light emitting device
KR101745996B1 (en) Light emitting device
KR20120063953A (en) Light emitting device and light emitting device package having the same
JP6971456B2 (en) Light emitting element and light emitting element package
CN205645855U (en) Ultraviolet ray light emitting component
KR101722623B1 (en) Light-emitting element and Light-emitting element package
JP7227476B2 (en) Light emitting device and manufacturing method thereof
KR102363038B1 (en) Light emitting device and method of fabricating the same
KR20170096489A (en) Light emitting diode
KR102441311B1 (en) light emitting device
KR20110084774A (en) Light emitting device, light emitting device package and manufacturing method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150511

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200402

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150511

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210517

Patent event code: PE09021S01D

PN2301 Change of applicant

Patent event date: 20210723

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210917

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241008

Start annual number: 4

End annual number: 4