[go: up one dir, main page]

KR102423987B1 - 터미네이션 회로 및 인터페이스 장치 - Google Patents

터미네이션 회로 및 인터페이스 장치 Download PDF

Info

Publication number
KR102423987B1
KR102423987B1 KR1020170121670A KR20170121670A KR102423987B1 KR 102423987 B1 KR102423987 B1 KR 102423987B1 KR 1020170121670 A KR1020170121670 A KR 1020170121670A KR 20170121670 A KR20170121670 A KR 20170121670A KR 102423987 B1 KR102423987 B1 KR 102423987B1
Authority
KR
South Korea
Prior art keywords
unit
switch
signal
unit circuits
switch elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170121670A
Other languages
English (en)
Other versions
KR20190033195A (ko
Inventor
김태진
임현욱
류성영
이수주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170121670A priority Critical patent/KR102423987B1/ko
Priority to US15/941,607 priority patent/US10698852B2/en
Priority to CN201811105754.8A priority patent/CN109545166B/zh
Publication of KR20190033195A publication Critical patent/KR20190033195A/ko
Application granted granted Critical
Publication of KR102423987B1 publication Critical patent/KR102423987B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Telephonic Communication Services (AREA)

Abstract

본 발명의 일 실시예에 따른 터미네이션 회로는, 신호를 수신하는 복수의 단자들, 상기 단자들에 연결되며, 서로 직렬로 연결되는 단위 저항 및 단위 스위치 소자를 포함하는 복수의 단위 회로들, 상기 단위 회로들에 연결되는 공통 모드 커패시터들, 상기 단위 회로들과 상기 공통 모드 커패시터들 사이에 연결되며, 제1 모드로 상기 신호를 수신할 때 턴-온되는 제1 스위치 소자들, 및 상기 단위 회로들과 상기 공통 모드 커패시터들 사이에 연결되며, 상기 제1 모드와 다른 제2 모드로 상기 신호를 수신할 때 턴-온되는 제2 스위치 소자들을 포함한다.

Description

터미네이션 회로 및 인터페이스 장치{TERMINATION CIRCUIT AND INTERFACE DEVICE}
본 발명은 터미네이션 회로 및 인터페이스 장치에 관한 것이다.
전자 기기에 포함되는 집적회로 칩들은 인터페이스 장치를 통해 데이터를 서로 주고받을 수 있다. 전자 기기에서 처리하는 데이터의 용량이 점점 증가함에 따라, 집적회로 칩들 사이에서 고속의 데이터 통신을 제공할 수 있는 다양한 규격들이 제안되는 추세이다. 동시에, 집적회로 칩들 사이의 정확한 통신을 위한 임피던스 매칭을 지원하고자 하는 목적에서, 데이터를 받는 수신 측 인터페이스 장치에는 터미네이션 회로가 포함될 수 있다. 데이터 통신을 제공하는 규격에 따라, 터미네이션 회로는 서로 다른 구조를 가질 수 있다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 서로 다른 규격에 따라 전송되는 데이터를 효율적으로 처리할 수 있는 터미네이션 회로 및 인터페이스 장치를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 터미네이션 회로는, 신호를 수신하는 복수의 단자들, 상기 단자들에 연결되며, 서로 직렬로 연결되는 단위 저항 및 단위 스위치 소자를 포함하는 복수의 단위 회로들, 상기 단위 회로들에 연결되는 공통 모드 커패시터들, 상기 단위 회로들과 상기 공통 모드 커패시터들 사이에 연결되며, 제1 모드로 상기 신호를 수신할 때 턴-온되는 제1 스위치 소자들, 및 상기 단위 회로들과 상기 공통 모드 커패시터들 사이에 연결되며, 상기 제1 모드와 다른 제2 모드로 상기 신호를 수신할 때 턴-온되는 제2 스위치 소자들을 포함한다.
본 발명의 일 실시예에 따른 터미네이션 회로는, 복수의 단자들에 연결되는 입력단을 갖는 복수의 단위 회로들, 공통 노드들과 접지 노드 사이에 연결되는 공통 모드 커패시터들, 및 상기 단위 회로들의 출력단과 상기 공통 노드들을 연결하는 스위치 페어(pair)들을 포함하며, 상기 스위치 페어들 각각은 제1 스위치 소자 및 제2 스위치 소자를 갖는 스위치부를 포함하며, 상기 스위치 페어들 중 적어도 하나에 포함되는 상기 제1 스위치 소자와 상기 제2 스위치 소자는 서로 다른 상기 공통 노드들에 연결된다.
본 발명의 일 실시예에 따른 인터페이스 장치는, 복수의 단자들로 입력되는 신호를 이용하여 데이터를 생성하는 복수의 수신기들, 서로 직렬로 연결되는 단위 저항 및 단위 스위치 소자를 각각 포함하며, 상기 단자들에 연결되는 복수의 단위 터미네이션 회로들, 복수의 제1 스위치 소자들 및 복수의 제2 스위치 소자들을 통해 상기 단위 터미네이션 회로들에 연결되는 공통 모드 커패시터, 및 제1 모드에서 상기 신호를 수신하면 상기 제1 스위치 소자들을 턴-온하고, 제2 모드에서 상기 신호를 수신하면 상기 제2 스위치 소자들을 턴-온하는 컨트롤러를 포함한다.
본 발명의 일 실시예에 따르면, 데이터를 전송하는 통신 규격들에 따라 터미네이션 회로에 포함되는 단위 회로들과 수신기의 연결 구조가 변경될 수 있다. 따라서, 서로 다른 통신 규격들에 따라 전송되는 데이터를 하나의 터미네이션 회로 및 인터페이스 장치를 통해 수신할 수 있으며, 데이터 수신에서 발생하는 잡음 및 라인간 스큐(skew) 문제를 최소화할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 간단하게 나타낸 블록도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 전자 기기의 데이터 통신을 설명하기 위해 제공되는 도면이다.
도 5는 본 발명의 일 실시예에 따른 집적회로 장치를 간단하게 나타낸 블록도이다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 인터페이스 장치를 설명하기 위하여 제공되는 비교예의 회로도이다.
도 9 내지 도 11은 본 발명의 일 실시예에 따른 인터페이스 장치의 동작을 설명하기 위해 제공되는 도면들이다.
도 12 내지 도 14는 본 발명의 일 실시예에 따른 인터페이스 장치의 동작을 설명하기 위해 제공되는 도면들이다.
도 15는 본 발명의 일 실시예에 따른 인터페이스 장치의 출력 신호에 대한 시뮬레이션 결과를 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 간단하게 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자 기기(1)는, 프로세서(2), 스토리지(3), 디스플레이(4), 통신부(5), 이미지 센서(6), 입출력 장치(7) 등을 포함할 수 있다. 전자 기기(1)는 스마트폰, 태블릿 PC, 랩톱 컴퓨터 등의 모바일 기기는 물론, 텔레비전, 데스크톱 컴퓨터 등을 포함할 수 있다. 프로세서(2), 스토리지(3), 디스플레이(4), 통신부(5), 이미지 센서(6), 입출력 장치(7) 등의 구성 요소는 버스(8)를 통해 서로 통신할 수 있다.
전자 기기(1)의 전체적인 동작은 프로세서(2)에 의해 제어될 수 있다. 프로세서(2)는 전자 기기(1)의 종류에 따라 여러 이름으로 명명될 수 있다. 일 실시예로, 전자 기기(1)가 태블릿 PC나 스마트폰인 경우, 프로세서(2)는 애플리케이션 프로세서(AP)일 수 있으며, 전자 기기(1)가 랩톱 컴퓨터나 데스크톱 컴퓨터인 경우 프로세서(2)는 중앙 처리 장치(Central Processing Unit, CPU)일 수 있다. 스토리지(3)는 데이터를 저장할 수 있는 장치로서, 플래시 메모리, DRAM, SRAM, 캐시 메모리 등을 포함할 수 있다. 디스플레이(4)는 화면을 출력하기 위한 장치로서, 액정 디스플레이(LCD), 유기발광다이오드(OLED) 디스플레이, 전자 종이 디스플레이, 또는 마이크로 전자 기계 시스템(MEMS) 디스플레이 등으로 구현될 수 있다.
통신부(5)는 전자 기기(1)와 다른 외부 전자 기기 사이의 통신을 중개하기 위한 장치일 수 있다. 통신부(5)는 다양한 통신 인터페이스, 예를 들어 USB, LAN, micro-USB 등과 같은 유선 통신 인터페이스나, Wifi, Bluetooth, NFC, 적외선 통신, 가시광 통신 등과 같은 무선 통신 인터페이스를 통해 외부 전자 기기와 데이터를 주고받을 수 있다. 이미지 센서(6)는 영상을 촬영하기 위한 장치로서 CMOS 이미지 센서 또는 CCD 이미지 센서 등을 포함할 수 있다. 입출력 장치(7)는 외부로부터 소정의 명령을 입력받거나, 음성, 진동 등을 출력하기 위한 장치들을 포함할 수 있다. 일 실시예에서 입출력 장치(7)는 오디오 출력부, 터치스크린, 기계식 키 등의 구성 요소들을 포함할 수 있다.
전자 기기(1)에 포함되는 각 구성 요소들(2-7)은 버스(8)를 통해 통신할 수 있다. 전자 기기(1)에 포함되는 각 구성 요소들(2-7)들은 다양한 통신 규격에 따라 데이터를 주고받을 수 있다. 일 실시예에서, 전자 기기(1)가 모바일 장치인 경우, 각 구성 요소들(2-7)은 MIPI (Mobile Industry Processor Interface) 표준에서 규정하는 통신 규격에 따라 서로 데이터를 주고받을 수 있다.
MIPI 표준에서 따르면 서로 다른 물리 계층을 갖는 서로 다른 통신 규격이 정의될 수 있다. 따라서, 전자 기기(1)에 따라 각 구성 요소들(2-7) 사이의 데이터 통신에 적용되는 통신 규격이 서로 달라질 수 있으며, 둘 이상의 통신 규격을 모두 지원할 수 있는 인터페이스 장치에 대한 니즈가 점점 증가하는 추세이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 전자 기기의 데이터 통신을 설명하기 위해 제공되는 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 전자 기기(10)는 프로세서(11), 디스플레이 구동 장치(12), 및 이미지 센서(13) 등과 같은 집적회로 장치들을 포함할 수 있다. 프로세서(11)는 전자 기기(10)의 전반적인 동작을 제어하는 애플리케이션 프로세서, 중장 처리 장치 등일 수 있다. 프로세서(11)는 디스플레이 구동 장치(12)로 이미지 데이터를 송신하거나, 이미지 센서(13)가 생성한 이미지 데이터를 수신할 수 있다. 일 실시예에서, 프로세서(11)와 디스플레이 구동 장치(12) 사이의 통신에 적용되는 통신 규격은, 프로세서(11)와 이미지 센서(13) 사이의 통신에 적용되는 통신 규격과 다를 수 있다.
일 실시예로, 프로세서(11)와 디스플레이 구동 장치(12), 및 이미지 센서(13)는 2개의 라인을 이용한 차동 신호 방식과 3개의 라인을 이용한 멀티-레벨 신호 방식 중 어느 하나에 따라 데이터를 주고받을 수 있다. 차동 신호 방식의 경우, 고속 데이터 통신에 유리한 장점을 가지며, 클럭 신호는 일반적인 데이터와 다른 라인을 통해 별도로 전송될 수 있다. 멀티-레벨 신호 방식의 경우 유효 데이터 전송 속도 측면에서 유리하며, 클럭 신호가 별도로 전송되지 않는다. 따라서, 멀티-레벨 신호 방식의 경우, 수신 측에 클럭 복원 장치가 마련될 수 있다.
프로세서(11), 디스플레이 구동 장치(12), 및 이미지 센서(13) 각각은 차동 신호 방식 또는 멀티-레벨 신호 방식에 따라 데이터를 주고 받을 수 있는 인터페이스 장치를 포함할 수 있다. 인터페이스 장치는 임피던스 매칭을 지원하는 한편, 차동 신호 방식 또는 멀티-레벨 신호 방식 등에 따라 전송 선로를 통해 전달된 신호로부터 데이터를 생성할 수 있다.
도 3은 프로세서(21)와 디스플레이 구동 장치(22) 사이의 데이터 통신을 설명하기 위해 제공되는 도면일 수 있다. 도 3을 참조하면, 디스플레이 구동 장치(22)는 타이밍 컨트롤러(23), 게이트 드라이버(25), 및 소스 드라이버(26)를 포함할 수 있다. 타이밍 컨트롤러(23)는 게이트 드라이버(25)와 소스 드라이버(26)의 동작을 제어하여 디스플레이 패널(27)에 이미지를 표시할 수 있다.
타이밍 컨트롤러(23)는 프로세서(21)와의 통신을 중개하는 인터페이스 장치(24)를 포함할 수 있다. 일 실시예에서, 전자 기기(20)가 모바일 기기인 경우, 인터페이스 장치(24)는 프로세서(21)와 MIPI 표준에서 규정하는 통신 규격에 따라 서로 데이터를 주고받을 수 있다. 일례로, 인터페이스 장치(24)는 MIPI 표준에서 규정하는 D-Phy 인터페이스 및 C-Phy 인터페이스 중 적어도 하나에 따른 통신을 지원할 수 있다.
도 4는 프로세서(31)와 이미지 센서(32) 사이의 데이터 통신을 설명하기 위해 제공되는 도면일 수 있다. 도 4를 참조하면, 이미지 센서(32)는 타이밍 컨트롤러(33), 로우 디코더(35), 칼럼 디코더(36) 및 픽셀 어레이(37) 등을 포함할 수 있다. 타이밍 컨트롤러(33)는 로우 디코더(35)와 칼럼 디코더(36)의 동작을 제어하여, 픽셀 어레이(37)가 생성하는 전하로부터 이미지 데이터를 생성할 수 있다.
타이밍 컨트롤러(33)는 프로세서(31)와의 통신을 중개하는 인터페이스 장치(34)를 포함할 수 있으며, 인터페이스 장치(34)는 MIPI 표준에서 규정하는 통신 규격에 따라 프로세서(31)와 데이터를 주고받을 수 있다. 일례로, 인터페이스 장치(34)는 MIPI 표준에서 규정하는 D-Phy 인터페이스 및 C-Phy 인터페이스 중 적어도 하나에 따른 통신을 지원할 수 있다.
도 5는 본 발명의 일 실시예에 따른 집적회로 장치를 간단하게 나타낸 블록도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 집적회로 장치(50)는 인터페이스 회로(51), 로직 회로(54) 등을 포함할 수 있다. 인터페이스 회로(51)는 집적회로 장치(50)에 입력되는 수신 신호(SR)의 임피던스 매칭을 수행하는 한편, 수신 신호(SR)로부터 데이터를 생성할 수 있다. 로직 회로(54)는 인터페이스 회로(51)가 출력하는 데이터를 처리할 수 있다.
일 실시예로, 집적회로 장치(50)가 디스플레이 구동 장치인 경우, 인터페이스 회로(51)는 디스플레이 직렬 인터페이스(DSI)를 통해 프로세서 등으로부터 이미지 데이터를 포함한 수신 신호(SR)를 전달받을 수 있다. 인터페이스 회로(51)는 수신 신호(SR)로부터 이미지 데이터를 생성하여 로직 회로(54)에 전송할 수 있다. 일 실시예에서, 로직 회로(54)는 디스플레이 구동 장치의 타이밍 컨트롤러, 게이트 드라이버, 및 소스 드라이버 등을 포함할 수 있으며, 상기 이미지 데이터를 디스플레이 패널에 입력하여 이미지를 출력할 수 있다.
인터페이스 회로(51)는 터미네이션 회로(52) 및 수신기(53)를 포함할 수 있다. 일 실시예에서, 터미네이션 회로(52)는 수신 신호(SR)의 전송 선로에 연결되는 단위 회로들을 포함할 수 있으며, 상기 단위 회로들 각각은 서로 직렬로 연결되는 단위 저항과 단위 스위치 소자를 포함할 수 있다. 일 실시예에서 상기 단위 스위치 소자의 턴-온 저항과 상기 단위 저항의 저항값의 합은 50옴(Ω)일 수 있다.
인터페이스 회로(51)는 차동 신호 방식 또는 멀티-레벨 신호 방식에 따라 수신 신호(SR)를 처리하여 수신 신호(SR)로부터 데이터를 생성할 수 있다. 일 실시예에서 집적회로 장치(50)가 MIPI 표준에 따라 수신 신호(SR)를 입력받는 경우, 상기 차동 신호 방식은 D-Phy 인터페이스로 정의될 수 있으며, 상기 멀티-레벨 신호 방식은 C-Phy 인터페이스로 정의될 수 있다.
차동 신호 방식과 멀티-레벨 신호 방식 각각에 적용되는 터미네이션 방법은 서로 다를 수 있다. 즉, 차동 신호 방식에 적용되는 터미네이션 방법은 멀티-레벨 신호 방식의 임피던스 매칭에 적용되기에 적합하지 않을 수 있다. 마찬가지로, 멀티-레벨 신호 방식에 적용되는 터미네이션 방법은 차동 신호 방식에 적용되기에 적합하지 않을 수 있다. 본 발명의 일 실시예에 따른 터미네이션 회로(52)는 차동 신호 방식과 멀티-레벨 신호 방식의 임피던스 매칭을 모두 지원함으로써, 서로 다른 통신 규격에 따라 전송되는 수신 신호(SR)를 하나의 인터페이스 회로(51)에서 처리할 수 있다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 인터페이스 장치를 설명하기 위하여 제공되는 비교예의 회로도이다.
우선 도 6에 도시한 일 실시예에 따른 터미네이션 회로(60)는 차동 신호 방식에 따라 전송되는 데이터를 수신할 수 있다. 도 6을 참조하면, 복수의 전송 선로들(L0-L5)을 통해 신호가 전송되며, 터미네이션 회로(60)는 전송 선로들(L0-L5) 각각에 연결되는 단자들(P0-P5)과, 단자들(P0-P5) 각각에 연결되는 단위 회로들(T0-T5), 및 공통 모드 커패시터들(C0-C2)을 포함할 수 있다. 일 실시예에서, 전송 선로들(L0-L5)의 개수는 단위 회로들(T0-T5)의 개수와 같을 수 있다.
단자들(P0-P5)은 복수의 리시버들(RX0-RX2) 중 어느 하나의 입력 단자와 전기적으로 연결될 수 있다. 도 6을 참조하면, 제1 단자(P0) 및 제2 단자(P1)는 제1 리시버(RX0)에 연결될 수 있다. 일 실시예에서 제1 리시버(RX0)는, 제1 단자(P0)를 통해 입력되는 신호(D0P)와 제2 단자(P1)를 통해 입력되는 신호(D0N)의 크기를 비교하고 그 대소 관계에 따라 하이(high) 또는 로우(low) 논리 값을 갖는 데이터(D0)를 생성할 수 있다. 즉, 도 6에 도시한 일 실시예에서, 제1 리시버(RX0)는 제1 단자(P0)와 제2 단자(P1)를 통해, 제1 및 제2 전송 선로들(L0, L1)이 제공하는 제1 데이터 레인에 연결될 수 있다.
차동 신호 방식에 따라 데이터를 수신하는 터미네이션 회로(60)에서 전송 선로들(L0-L5) 중 적어도 일부는 클럭 신호(CLK)를 전송하기 위한 선로로 제공될 수 있다. 도 6을 참조하면, 제5 전송 선로(L4) 및 제6 전송 선로(L5)를 통해 전송되는 신호로부터, 제3 리시버(RX2)가 클럭 신호(CLK)를 생성할 수 있다. 복수의 리시버들(RX0-RX2)의 출력단에 연결되는 로직 회로는, 클럭 신호(CLK)에 기초하여 데이터(D0, D1)를 처리할 수 있다.
다음으로 도 7에 도시한 일 실시예에 따른 터미네이션 회로(70)는 멀티-레벨 신호 방식에 따라 전송되는 데이터를 수신할 수 있다. 도 7을 참조하면, 복수의 전송 선로들(L0-L5)을 통해 신호가 전송되며, 터미네이션 회로(70)는 전송 선로들(L0-L5) 각각에 연결되는 단자들(P0-P5)과, 단자들(P0-P5) 각각에 연결되는 단위 회로들(T0-T5), 및 공통 모드 커패시터들(C0, C1)을 포함할 수 있다. 일 실시예에서, 전송 선로들(L0-L5)의 개수는 단위 회로들(T0-T5)의 개수와 같을 수 있다.
도 6과 달리 도 7에 도시한 일 실시예에 따른 터미네이션 회로(70)에서는 공통 모드 커패시터들(C0, C1) 각각이 3개의 단위 회로들(T0-T5)과 연결될 수 있다. 일 실시예에서, 제1 공통 모드 커패시터(C0)는 제1 내지 제3 단위 회로들(T0-T2)에 연결되며, 제2 공통 모드 커패시터(C1)는 제4 내지 제6 단위 회로들(T3-T5)에 연결될 수 있다. 따라서, 제1 내지 제3 전송 선로들(L0-L2)이 제1 데이터 레인을 구성하고, 제4 내지 제6 전송 선로들(L3-L5)이 제2 데이터 레인을 구성할 수 있다.
복수의 단자들(P0-P5) 각각에 입력되는 신호들은 복수의 리시버들(RX0-RX5) 중 적어도 2개의 입력 단자에 입력될 수 있다. 일례로, 제2 전송 선로(L1)를 통해 제2 단자(P1)에 입력된 신호는, 제1 리시버(RX0) 및 제2 리시버(RX1)의 입력 단자에 입력될 수 있다. 이는, 전송 선로들(L0-L5)을 통해 전송되는 신호들을 조합하여 3개 이상의 크기를 갖는 신호를 생성하는 멀티-레벨 신호 방식에 따른 특징일 수 있다. 도 7에 도시한 일 실시예에서, 제1 내지 제3 리시버들(RX0-RX2) 각각의 출력은 A0와 B0의 대소 관계, B0와 C0의 대소 관계, 및 C0와 A0의 대소 관계에 따라 결정될 수 있으며, 리시버들(RX0-RX5)에 연결된 로직 회로는 각 리시버들(RX0-RX5)의 출력에 기초하여 전송 선로들(L0-L5)로 전송하고자 하는 데이터를 복원할 수 있다.
도 6 및 도 7을 참조하여 설명한 바와 같이, 차동 신호 방식에 따라 데이터를 수신하는 터미네이션 회로(60)는, 멀티-레벨 신호 방식에 따라 데이터를 수신하는 터미네이션 회로(70)와 서로 다른 구조를 가질 수 있다. 이하, 도 8을 참조하여 차동 신호 방식에 따른 데이터 수신 및 멀티-레벨 신호 방식에 따른 데이터 수신을 지원할 수 있는 터미네이션 회로(80)를 설명하기로 한다.
도 8을 참조하면, 터미네이션 회로(80)는 제1 회로(81) 및 제2 회로(82)를 포함할 수 있다. 제1 회로(81)는 제1 내지 제6 단위 회로들(T0-T5)과 제1 내지 제3 공통 모드 커패시터들(C0-C2)을 포함할 수 있다. 한편, 제2 회로(82)는 제7 내지 제12 단위 회로들(T6-T11)과 제4 및 제5 공통 모드 커패시터들(C3, C4)을 포함할 수 있다. 제1 회로(81)는 차동 신호 방식에 따라 전송되는 데이터를 수신하기 위한 회로일 수 있으며, 제2 회로(82)는 멀티-레벨 신호 방식에 따라 전송되는 데이터를 수신하기 위한 회로일 수 있다.
도 8에 도시한 바와 같이, 차동 신호 방식에 따라 전송되는 데이터 및 멀티-레벨 신호 방식에 따라 전송되는 데이터를 모두 수신하기 위해서는, 터미네이션 회로(80)에 포함되는 단위 회로들(T0-T11)의 개수가 증가할 수 밖에 없으며, 이는 회로의 사이즈 증가로 이어질 수 있다. 도 8을 참조하면, 총 6개의 전송 선로들(L0-L5)을 통해 전송되는 데이터를 수신하기 위하여, 12개의 단위 회로들(T0-T11)이 마련될 수 있다. 또한, 단위 회로들(T0-T11) 및 공통 모드 커패시터들(C0-C4)의 개수가 증가함에 따라 수신단에서 바라보는 부하가 증가하게 되어 데이터 전송 속도가 느려질 수 있다.
도 9 내지 도 11은 본 발명의 일 실시예에 따른 인터페이스 장치의 동작을 설명하기 위해 제공되는 도면들이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 인터페이스 장치(100)는 터미네이션 회로(101), 수신기(102), 및 컨트롤러(103) 등을 포함할 수 있다. 인터페이스 장치(100)는 복수의 전송 선로들(L0-L5)을 통해 전송되는 신호를 수신하고 그로부터 데이터를 생성하는 회로일 수 있다.
터미네이션 회로(101)는 전송 선로들(L0-L5)에 연결되는 복수의 단자들(P0-P5), 종단 회로들(T0-T5), 공통 모드 커패시터들(C0-C2), 제1 스위치부(SU1), 및 제2 스위치부(SU2)를 포함할 수 있다. 제1 스위치부(SU1)는 복수의 제1 스위치 소자들(120-125)을 포함하며, 제2 스위치부(SU2)는 복수의 제2 스위치 소자들(130-135)을 포함할 수 있다. 종단 회로들(T0-T5) 각각은 단위 저항(R)과 단위 스위치 소자(SW)를 포함할 수 있다.
제1 스위치 소자들(120-125) 각각은, 종단 회로들(T0-T5) 중 하나의 출력단과 공통 노드들(CN0-CN2) 중 하나의 사이에 연결될 수 있다. 제2 스위치 소자들(130-135) 각각 역시, 종단 회로들(T0-T5) 중 하나의 출력단과 공통 노드들(CN0-CN2) 중 하나의 사이에 연결될 수 있다. 공통 모드 커패시터들(C0-C2) 각각은 공통 노드들(CN0-CN2) 중 어느 하나와 접지 노드 사이에 연결될 수 있다. 도 7의 일 실시예를 참조하면, 제1 스위치 소자들(120-125)과 제2 스위치 소자들(130-135)은 종단 회로들(T0-T5)의 출력단과 공통 노드들(CN0-CN2) 사이에서 스위치 페어를 형성할 수 있다.
수신기(102)는 단자들(P0-P5)로 입력되는 신호를 이용하여 데이터를 생성하는 리시버들을 포함할 수 있다. 컨트롤러(103)는 수신기(102)에 포함되는 리시버들의 동작을 제어하는 한편, 종단 회로들(T0-T5)에 포함되는 단위 스위치 소자(SW)와, 제1 스위치 소자들(120-125) 및 제2 스위치 소자들(130-135)을 제어할 수 있다.
일 실시예로 컨트롤러(103)는, 전송 선로들(L0-L5)을 통해 단자들(P0-P5)로 신호가 입력될 때 단위 스위치 소자(SW)를 턴-온할 수 있다. 또한 컨트롤러(103)는 데이터 수신 방식에 따라 제1 스위치 소자들(120-125) 및 제2 스위치 소자들(130-135) 중 적어도 일부를 턴-온하고, 나머지는 턴-오프시킬 수 있다.
일례로, 컨트롤러(103)는 차동 신호 방식으로 데이터를 수신할 때 제1 스위치 소자들(120-125)을 턴-온하고 제2 스위치 소자들(130-135)은 턴-오프할 수 있다. 반면, 멀티-레벨 신호 방식으로 데이터를 수신할 때, 컨트롤러(103)는 제1 스위치 소자들(120-125)을 턴-오프하고 제2 스위치 소자들(130-135)을 턴-온할 수 있다. 이하, 도 10 및 도 11을 참조하여 자세히 설명하기로 한다.
도 10은 차동 신호 방식으로 데이터를 수신할 때 인터페이스 장치(100)의 동작을 설명하기 위해 제공되는 도면일 수 있다. 도 10을 참조하면, 제1 및 제2 전송 선로들(L0, L1)이 제1 데이터 레인을 제공할 수 있으며, 제3 및 제4 전송 선로들(L2, L3)이 제2 데이터 레인을 제공할 수 있다. 한편, 제5 및 제6 전송 선로들(L4, L5)을 통해 클럭 신호(CLK)가 전송될 수 있다.
도 10에 도시한 일 실시예에서 인터페이스 장치(100)는 차동 신호 방식으로 데이터를 수신하므로, 제1 스위치 소자들(120-125)은 턴-온되고 제2 스위치 소자들(130-135)은 턴-오프될 수 있다. 따라서, 도 10에 도시한 일 실시예에서 제1 스위치 소자들(120-125)은 단락 회로로, 제2 스위치 소자들(130-135)은 개방 회로로 대체되어 도시하였다.
제2 스위치 소자들(130-135)이 모두 턴-오프되므로, 제1 내지 제3 공통 모드 커패시터들(C0-C2) 각각은 제1 내지 제3 공통 노드들(CN0-CN2) 각각을 통해 2개의 단위 회로들(T0-T5)과 연결될 수 있다. 일례로, 제1 공통 모드 커패시터(C0)는 제1 공통 노드(CN0)를 통해 제1 및 제2 단위 회로들(T0, T1)과 연결될 수 있다. 제1 및 제2 단위 회로들(T0, T1)과 제1 공통 모드 커패시터(C0)는 제1 단자(P0)와 제2 단자(P1)로 전송되는 신호에 대한 임피던스 매칭을 수행할 수 있다.
도 10에 도시한 일 실시예에서, 각 단자들(P0-P5)로 입력된 신호는 리시버들(RXD0-RXD2)에 의해 데이터로 변환될 수 있다. 일례로, 제1 및 제2 전송 선로들(L0, L1)을 통해 전송된 신호는 제1 차동 리시버(RXD0)에 입력될 수 있으며, 제3 및 제4 전송 선로들(L2, L3)을 통해 전송된 신호는 제2 차동 리시버(RXD1)에 입력될 수 있다. 한편, 제5 및 제6 전송 선로들(L4, L5)을 통해 전송된 신호는 제3 차동 리시버(RXD2)에 입력될 수 있으며, 제3 차동 리시버(RXD2)는 클럭 신호(CLK)를 출력할 수 있다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 인터페이스 장치(100)는 차동 신호 방식으로 데이터를 수신할 때, 리시버들(RXD0-RXD2) 각각의 비반전 입력 단자와 반전 입력 단자에 연결되는 부하가 서로 대칭일 수 있다. 일례로, 제2 차동 리시버(RXD1)의 비반전 입력 단자는 제3 단자(P2)를 통해 제3 단위 회로(T2) 및 제2 공통 모드 커패시터(C1)와 연결되고, 제2 차동 리시버(RXD1)의 반전 입력 단자는 제4 단자(P3)를 통해 제4 단위 회로(T3) 및 제2 공통 모드 커패시터(C1)에 연결될 수 있다. 단위 회로들(T0-T5)은 서로 실질적으로 동일한 크기의 저항, 예를 들어 50옴(Ω)의 저항을 가지므로, 각 차동 리시버들(RXD0-RXD2)의 비반전 입력 단자와 반전 입력 단자에 연결되는 부하는 서로 대칭일 수 있다. 따라서, 본 발명의 일 실시예에 따른 인터페이스 장치(100)에서는, 차동 신호 방식으로 데이터를 수신할 때 공통 모드 노이즈를 최소화할 수 있다.
도 11은 멀티-레벨 신호 방식으로 데이터를 수신할 때 인터페이스 장치(100)의 동작을 설명하기 위해 제공되는 도면일 수 있다. 도 11을 참조하면, 제1 내지 제3 전송 선로들(L0-L2)이 제1 데이터 레인을 제공할 수 있으며, 제4 내지 제6 전송 선로들(L3-L5)이 제2 데이터 레인을 제공할 수 있다. 클럭 신호는 제1 데이터 레인 또는 제2 데이터 레인을 통해 임베디드 형태로 전송되며, 인터페이스 장치(100)에 연결된 클럭 복구 회로에 의해 복구될 수 있다.
도 11에 도시한 일 실시예에서 인터페이스 장치(100)가 멀티-레벨 신호 방식으로 데이터를 수신하므로, 제1 스위치 소자들(120-125)은 턴-오프되고 제2 스위치 소자들(130-135)은 턴-온될 수 있다. 따라서, 도 11에 도시한 바와 같이, 제1 스위치 소자들(120-125)은 개방 회로로, 제2 스위치 소자들(130-135)은 단락 회로로 대체하여 도시하였다.
제1 스위치 소자들(120-125)이 모두 턴-오프되고 제2 스위치 소자들(130-135)이 모드 턴-온되므로, 제1 및 제3 공통 모드 커패시터들(C0, C2) 각각은 제1 및 제3 공통 노드들(CN0, CN2) 각각을 통해 3개의 단위 회로들(T0-T5)과 연결될 수 있다. 제2 공통 모드 커패시터(C1)와 제2 공통 노드(CN1)는 단위 회로들(T0-T5)과 연결되지 않을 수 있다.
멀티-레벨 리시버들(RXM0-RXM5) 각각은 제1 내지 제6 단자들(P0-P5) 중 적어도 일부에 연결될 수 있다. 일례로, 제1 내지 제3 멀티-레벨 리시버들(RXM0-RXM2) 각각은 제1 데이터 레인을 제공하는 제1 내지 제3 전송 선로들(L0-L2)을 통해 전송되는 신호들(A0, B0, C0)의 차이를 계산할 수 있다. 제1 멀티-레벨 리시버(RXM0)는 신호 A0와 신호 B0의 차이를 계산하며, 제2 멀티-레벨 리시버(RXM1)는 신호 B0와 신호 C0의 차이를 계산하고, 제3 멀티-레벨 리시버(RXM2)는 신호 C0와 A0의 차이를 계산할 수 있다. 멀티-레벨 리시버들(RXM0-RXM5)의 출력단에 연결된 로직 회로는, 전송 선로들(L0-L5) 각각을 통해 전송되는 신호들(A0, B0, C0, A1, B1, C1)의 차이로부터 데이터를 생성할 수 있다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 인터페이스 장치(100)는 멀티-레벨 신호 방식으로 데이터를 수신할 때, 리시버들(RXM0-RXM5)의 비반전 입력 단자와 단위 저항까지의 경로 및 리시버들(RXM0-RXM5)의 반전 입력 단자와 단위 저항까지의 경로 차이를 최소화할 수 있다. 따라서, 멀티-레벨 신호 방식으로 데이터를 수신할 때 발생할 수 있는 전송 선로들(L0-L5) 간의 스큐(skew) 문제를 최소화할 수 있다.
도 9 내지 도 11에 도시한 실시예들과 같이 인터페이스 장치(100)를 구현함으로써, 하나의 인터페이스 장치(100)로 차동 신호 방식으로 전송되는 데이터 및 멀티-레벨 방식으로 전송되는 데이터를 모두 수신할 수 있다. 동시에, 단위 회로들(T0-T5) 및 공통 모드 커패시터들(C0-C2)의 개수 증가 없이 터미네이션 회로(101)를 구현할 수 있으므로, 인터페이스 장치(100)의 사이즈 증가를 최소화함과 동시에, 수신단에서 바라보는 부하 증가를 방지할 수 있으므로 고속으로 데이터를 수신할 수 있다.
도 12 내지 도 14는 본 발명의 일 실시예에 따른 인터페이스 장치의 동작을 설명하기 위해 제공되는 도면들이다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 인터페이스 장치(200)는 복수의 전송 선로들(L0-L9)과 연결되는 터미네이션 회로(201), 수신기(202) 및 컨트롤러(203) 등을 포함할 수 있다. 터미네이션 회로(201)는 전송 선로들(L0-L9)을 통해 전달된 신호의 임피던스 매칭 등을 수행할 수 있다. 수신기(202)는 터미네이션 회로(201)에 의해 임피던스 매칭된 신호들로부터 데이터를 생성할 수 있으며, 컨트롤러(203)는 터미네이션 회로(201) 및 수신기(202)의 동작을 제어할 수 있다.
터미네이션 회로(201)는 단위 회로부(TU), 제1 스위치부(SU1), 제2 스위치부(SU2) 및 공통 모드 커패시터들(C0-C4)을 포함할 수 있다. 단위 회로부(TU)는 복수의 단위 회로들(T0-T9)을 포함할 수 있으며, 단위 회로들(T0-T9) 각각은 서로 직렬로 연결되는 단위 저항(R)과 단위 스위치 소자(SW)를 포함할 수 있다. 일 실시예에서 단위 저항(R)과 단위 스위치 소자(SW)의 턴-온 저항의 합은 약 50옴(Ω)일 수 있다.
단위 회로들(T0-T9)의 입력단은 단자들(P0-P9)에 연결되며, 단위 회로들(T0-T9)의 출력단은 제1 스위치부(SU1) 및 제2 스위치부(SU2)에 연결될 수 있다. 제1 스위치부(SU1)는 제1 스위치 소자들(220-229)을 포함할 수 있으며, 제2 스위치부(SU2)는 제2 스위치 소자들(230-239)을 포함할 수 있다. 제1 스위치 소자들(220-229) 및 제2 스위치 소자들(230-239)은 단위 회로들(T0-T9)의 출력단과 공통 노드들(CN0-CN9) 사이에 연결될 수 있다. 공통 노드들(CN0-CN9)과 접지 노드 사이에는 공통 모드 커패시터들(C0-C4)이 연결될 수 있다. 단위 스위치 소자(SW)와 제1 스위치 소자들(220-229) 및 제2 스위치 소자들(230-239)의 온/오프는 컨트롤러(203)에 의해 결정될 수 있다.
단위 회로들(T0-T9) 각각에 포함되는 단위 스위치 소자(SW)는 전송 선로들(L0-L9)을 통해 신호가 전송될 때 턴-온될 수 있다. 제1 스위치 소자들(220-229)은 인터페이스 장치(200)가 차동 신호 방식으로 데이터를 수신할 때 턴-온되고, 멀티-레벨 신호 방식으로 데이터를 수신할 때는 턴-오프될 수 있다. 반대로 제2 스위치 소자들(230-239)은 인터페이스 장치(200)가 차동 신호 방식으로 데이터를 수신할 때 턴-오프되고, 멀티-레벨 신호 방식으로 데이터를 수신할 때는 턴-온될 수 있다.
도 12에 도시한 바와 같이 터미네이션 회로(201)를 설계함으로써, 차동 신호 방식 및 멀티-레벨 신호 방식으로 전송되는 데이터를, 하나의 인터페이스 장치(200)가 수신할 수 있다. 이하, 도 13 및 도 14를 참조하여 인터페이스 장치(200)의 자세한 동작을 설명하기로 한다.
도 13은 차동 신호 방식으로 데이터를 수신하는 일 실시예에서, 인터페이스 장치(200)의 동작을 설명하기 위해 제공되는 도면일 수 있다. 도 13을 참조하면, 차동 신호 방식으로 데이터를 수신할 때, 제1 스위치 소자들(220-229)은 턴-온되어 단락 회로로 동작하고, 제2 스위치 소자들(230-239)은 턴-오프되어 개방 회로로 동작할 수 있다. 따라서, 서로 인접한 한 쌍의 단위 회로들(T0-T9)이 공통 노드들(CN0-CN4) 중 하나에 연결되어 공통 모드 커패시터들(C0-C4) 중 하나를 공유할 수 있다.
일 실시예로, 제1 전송 선로(L0)와 제2 전송 선로(L1)를 통해 전송된 신호들(D0P, D0N) 각각은 제1 단자(P0) 및 제2 단자(P1)에 연결된 제1 차동 리시버(RXD0)에 입력될 수 있다. 제1 차동 리시버(RXD0)는 제1 전송 선로(L0)와 제2 전송 선로(L1)를 통해 전송된 신호들(D0P, D0N)의 대소 관계에 따라 제1 데이터(D0)를 생성할 수 있다. 차동 신호 방식으로 데이터를 주고받을 때, 적어도 일부의 전송 선로들(L4, L5)은 클럭 신호(CLK)를 전송하기 위한 목적으로 제공될 수 있다.
도 12 및 도 13에 도시한 실시예들과 같이, 인터페이스 장치(200)에서 차동 신호 방식으로 신호를 수신할 때, 차동 리시버들(RXD0-RXD4) 각각의 비반전 입력 단자와 반전 입력 단자에 연결되는 부하가 실질적으로 대칭일 수 있다. 따라서, 공통 모드 잡음을 상쇄함으로써 신호 대 잡음비를 개선할 수 있다.
도 14는 멀티-레벨 신호 방식으로 데이터를 수신하는 일 실시예에서, 인터페이스 장치(200)의 동작을 설명하기 위해 제공되는 도면일 수 있다. 도 14를 참조하면, 멀티-레벨 신호 방식으로 데이터를 수신할 때, 제1 스위치 소자들(220-229)은 턴-오프되어 개방 회로로 동작하고, 제2 스위치 소자들(230-239)은 턴-온되어 단락 회로로 동작할 수 있다. 따라서, 서로 인접한 3개의 단위 회로들(T0-T9)이 공통 노드들(CN0-CN4) 중 하나에 연결되어 공통 모드 커패시터들(C0-C4) 중 하나를 공유할 수 있다.
일 실시예로, 제4 내지 제6 전송 선로들(L3-L5) 를 통해 전송된 신호들(A1, B1, C1) 각각은 제4 내지 제6 단자(P3-P5) 중 일부에 연결된 제4 내지 제6 멀티-레벨 리시버들(RXM3-RXM5)에 입력될 수 있다. 제4 멀티-레벨 리시버(RXM3)는 제4 전송 선로(L3)를 통해 전송된 신호(A1)와, 제5 전송 선로(L4)를 통해 전송된 신호(B1) 사이의 차이를 계산할 수 있다. 제5 멀티-레벨 리시버(RXM4)는 제6 전송 선로(L5)를 통해 전송된 신호(C1)와 제4 전송 선로(L3)를 통해 전송된 신호(A1) 사이의 차이를 계산할 수 있다. 제6 멀티-레벨 리시버(RXM5)는 제5 전송 선로(L4)를 통해 전송된 신호(B1)와, 제6 전송 선로(L5)를 통해 전송된 신호(C1) 사이의 차이를 계산할 수 있다. 멀티-레벨 리시버들(RXM0-RXM8)의 출력단에 연결된 로직 회로는, 각 멀티-레벨 리시버들(RXM0-RXM8)의 출력을 조합하여 데이터를 생성할 수 있다.
한편, 도 14에 도시한 일 실시예에서, 전체 전송 선로들(L0-L9)의 개수는 10개이며, 그 중 9개의 전송 선로들(L0-L8)이 제공하는 3개의 데이터 레인들(DL0-DL2)에 의해 멀티-레벨 신호 방식으로 데이터가 전송될 수 있다. 따라서, 전송 선로들(L0-L9) 중 적어도 하나는 더미 선로(L9)일 수 있다. 더미 선로(L9)에 연결된 단위 회로(T9)의 단위 스위치 소자(SW)는 턴-오프될 수 있다. 한편, 더미 선로(L9)에 연결되는 제1 스위치 소자(229) 및 제2 스위치 소자(239) 역시 턴-오프될 수 있다. 즉, 전송 선로들(L0-L9)의 개수에 따라서, 멀티-레벨 신호 방식으로 데이터를 수신하는 경우에도 더미 선로(L9)에 연결되는 제2 스위치 소자(239)는 턴-오프될 수 있다.
도 15는 본 발명의 일 실시예에 따른 인터페이스 장치의 출력 신호에 대한 시뮬레이션 결과를 나타내는 그래프이다.
도 15는 본 발명의 일 실시예에 따른 인터페이스 장치가 멀티-레벨 신호 방식으로 데이터를 수신할 때 나타나는 성능 개선 효과를 알아보기 위한 아이 다이어그램(Eye Diagram)일 수 있다. 도 15에 도시한 일 실시예에서, 제1 그래프(310)는 도 8에 도시한 일 실시예에 따른 터미네이션 회로(80)를 포함하는 인터페이스 장치가 멀티-레벨 신호 방식으로 데이터를 수신할 때에 대응하는 시뮬레이션 결과일 수 있다. 한편 제2 그래프(320)는 도 9에 도시한 일 실시예에 따른 인터페이스 장치(100)가 멀티-레벨 신호 방식으로 데이터를 수신할 때에 대응하는 시뮬레이션 결과일 수 있다. 제1 그래프(310) 및 제2 그래프(320) 모두에서 비트 전송 속도는 2.4 Gbps이며, 따라서 1 유닛 인터벌(Unit Interval)은 약 417 ps 일 수 있다.
아이 다이어그램에 나타나는 아이 패턴은, 인터페이스 장치들이 수신한 신호에 포함된 지터 성분에 의해 결정될 수 있으며, 일 실시예에서 심볼 간 간섭(Inter Symbol Interference)에 의해 아이 패턴이 결정될 수 있다. 제1 그래프(310)에서 나타나는 아이 오프닝(311)은 0.62 유닛 인터벌 동안 ±20mV를 가질 수 있는 반면, 제2 그래프(320)에서 나타나는 아이 오프닝(321)은 0.74 유닛 인터벌 동안 ±30mV를 가질 수 있다. 즉, 제2 그래프(320)에서 나타나는 아이 오프닝(321)은 제1 그래프(310)에서 나타나는 아이 오프닝(311)에 비해 폭이 20% 증가하고, 높이는 50% 증가할 수 있다. 따라서, 본 발명의 일 실시예와 같이 인터페이스 장치(100)를 구현함으로써 더욱 우수한 데이터 수신 품질을 확보할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10, 20, 30: 전자 기기
11, 21, 31: 프로세서
12, 22: 디스플레이 구동 장치
13, 32: 이미지 센서
100, 200: 인터페이스 장치
101, 201: 터미네이션 회로
102, 202: 수신기
103, 203: 컨트롤러

Claims (10)

  1. 신호를 수신하는 복수의 단자들;
    서로 직렬로 연결되는 단위 저항 및 단위 스위치 소자를 각각 포함하는 복수의 단위 회로들;
    상기 단위 회로들에 연결되는 공통 모드 커패시터들;
    상기 단위 회로들 중 하나와 상기 공통 모드 커패시터들 중 하나 사이에 각각 연결되며, 제1 모드로 상기 신호를 수신할 때 턴-온되는 제1 스위치 소자들; 및
    상기 단위 회로들 중 하나와 상기 공통 모드 커패시터들 중 하나 사이에 각각 연결되며, 상기 제1 모드와 다른 제2 모드로 상기 신호를 수신할 때 턴-온되는 제2 스위치 소자들; 을 포함하며,
    상기 제1 스위치 소자들이 턴-온되면 상기 제2 스위치 소자들은 턴-오프되고 상기 제2 스위치 소자들이 턴-온되면 상기 제1 스위치 소자들이 턴-오프되며,
    상기 단자들 각각에 상기 단위 회로들이 각각 연결되고, 상기 공통 모드 커패시터들 각각은 상기 제1 스위치 소자들 중 하나, 및 상기 제2 스위치 소자들 중 하나와 연결되며,
    상기 단위 회로들은 제1 내지 제3 단위 회로들을 포함하고,
    상기 공통 모드 커패시터들 중 제1 커패시터는, 상기 제1 스위치 소자들이 턴-온되면 상기 제1 및 제2 단위 회로들에 연결되고 상기 제3 단위 회로와 분리되며,
    상기 제1 커패시터는 상기 제2 스위치 소자들이 턴-온되면 상기 제1 내지 제3 단위 회로들에 연결되고,
    상기 공통 모드 커패시터들 중 제2 커패시터는, 상기 제1 스위치 소자들이 턴-온되면 상기 제3 단위 회로에 연결되는, 터미네이션 회로.
  2. 제1항에 있어서,
    상기 단위 스위치 소자는 상기 제1 모드 및 상기 제2 모드와 관계없이 상기 신호의 수신 여부에 따라 온/오프가 결정되는 터미네이션 회로.
  3. 제1항에 있어서,
    상기 제1 스위치 소자들 각각은 제1 입력단 및 제1 출력단을 가지며, 상기 제2 스위치 소자들 각각은 제2 입력단 및 제2 출력단을 갖고,
    상기 제1 입력단 및 상기 제2 입력단은 상기 단위 회로들 중 어느 하나에 연결되며, 상기 제1 출력단 및 상기 제2 출력단은 상기 공통 모드 커패시터들 중 어느 하나에 연결되는 터미네이션 회로.
  4. 제1항에 있어서,
    상기 제1 모드에서, 상기 공통 모드 커패시터들 각각은 서로 인접한 2개의 단위 회로들에 의해 공유되는 터미네이션 회로.
  5. 제1항에 있어서,
    상기 제2 모드에서, 상기 공통 모드 커패시터들 각각은 서로 인접한 3개의 단위 회로들에 의해 공유되는 터미네이션 회로.
  6. 삭제
  7. 제1항에 있어서,
    상기 제2 모드에서 상기 단위 회로들 중 적어도 하나는 더미 회로로 동작하는 터미네이션 회로.
  8. 복수의 단자들에 연결되는 입력단을 각각 갖는 복수의 단위 회로들;
    공통 노드들과 접지 노드 사이에 각각 연결되는 공통 모드 커패시터들; 및
    상기 단위 회로들 각각의 출력단과 상기 공통 노드들 각각을 서로 연결하는 스위치 페어(pair)들을 포함하며, 상기 스위치 페어들 각각은 제1 스위치 소자 및 제2 스위치 소자를 갖는 스위치부; 를 포함하며,
    상기 스위치 페어들 중 제1 스위치 페어에 포함되는 상기 제1 스위치 소자는 제1 공통 노드에 연결되고, 상기 제1 스위치 페어에 포함되는 상기 제2 스위치 소자는 상기 제1 공통 노드에 연결되며,
    상기 스위치 페어들 중 제2 스위치 페어에 포함되는 상기 제1 스위치 소자는 제2 공통 노드에 연결되고, 상기 제2 스위치 페어에 포함되는 상기 제2 스위치 소자는 상기 제1 공통 노드에 연결되는 터미네이션 회로.
  9. 복수의 단자들로 입력되는 신호를 이용하여 데이터를 생성하는 복수의 수신기들;
    서로 직렬로 연결되는 단위 저항 및 단위 스위치 소자를 각각 포함하며, 상기 단자들에 각각 연결되는 복수의 단위 회로들;
    복수의 공통 모드 커패시터들; 및
    제1 모드에서 상기 신호를 수신하면 제1 스위치 소자들을 턴-온하고, 제2 모드에서 상기 신호를 수신하면 제2 스위치 소자들을 턴-온하는 컨트롤러; 를 포함하며,
    상기 단위 회로들은 제1 내지 제3 단위 회로들을 포함하고,
    상기 공통 모드 커패시터들 중 제1 커패시터는, 상기 제1 모드에서 수신하는 상기 신호에 응답하여 상기 제1 스위치 소자들 중 두 개를 통해 상기 제1 및 제2 단위 회로들에 연결되며,
    상기 제1 커패시터는 상기 제2 모드에서 수신하는 상기 신호에 응답하여 상기 제2 스위치 소자들 중 세 개를 통해 상기 제1 내지 제3 단위 회로들에 연결되고,
    상기 제3 단위 회로는 상기 제1 모드에서 수신하는 상기 신호에 응답하여 상기 공통 모드 커패시터들 중 제2 커패시터에 연결되고 상기 제1 커패시터와 분리되는, 인터페이스 장치.
  10. 제9항에 있어서,
    상기 수신기는 상기 제1 모드에서 수신한 상기 신호를 차동 신호로 처리하여 데이터를 생성하며, 상기 제2 모드에서 수신한 상기 신호를 멀티 레벨 신호로 처리하여 데이터를 생성하는 인터페이스 장치.
KR1020170121670A 2017-09-21 2017-09-21 터미네이션 회로 및 인터페이스 장치 Active KR102423987B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170121670A KR102423987B1 (ko) 2017-09-21 2017-09-21 터미네이션 회로 및 인터페이스 장치
US15/941,607 US10698852B2 (en) 2017-09-21 2018-03-30 Termination circuit and interface device
CN201811105754.8A CN109545166B (zh) 2017-09-21 2018-09-21 终端电路和接口装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170121670A KR102423987B1 (ko) 2017-09-21 2017-09-21 터미네이션 회로 및 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20190033195A KR20190033195A (ko) 2019-03-29
KR102423987B1 true KR102423987B1 (ko) 2022-07-22

Family

ID=65720447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170121670A Active KR102423987B1 (ko) 2017-09-21 2017-09-21 터미네이션 회로 및 인터페이스 장치

Country Status (3)

Country Link
US (1) US10698852B2 (ko)
KR (1) KR102423987B1 (ko)
CN (1) CN109545166B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230014404A (ko) 2021-07-21 2023-01-30 삼성전자주식회사 데이터 송수신 장치
US11764733B2 (en) * 2021-09-23 2023-09-19 Qualcomm Incorporated C-PHY receiver with self-regulated common mode servo loop
CN115547248B (zh) * 2022-01-18 2023-09-26 荣耀终端有限公司 显示驱动芯片、阻抗匹配方法及终端
US12216596B2 (en) * 2022-09-09 2025-02-04 Sandisk Technologies Llc ZQ calibration circuit and method for memory interfaces

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017026936A (ja) * 2015-07-27 2017-02-02 シナプティクス・ジャパン合同会社 半導体装置、半導体デバイスモジュール、表示パネルドライバ及び表示モジュール

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4517502B2 (ja) 2000-12-12 2010-08-04 ソニー株式会社 Ｉｃカード、ｉｃカードシステムおよびデータ処理装置
US7742064B2 (en) * 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7477079B2 (en) * 2004-09-10 2009-01-13 Cirrus Logic, Inc. Single ended switched capacitor circuit
US7142037B2 (en) * 2004-12-01 2006-11-28 Analog Devices, Inc. Switched capacitor mutual charging system and method
KR100881083B1 (ko) * 2006-12-28 2009-01-30 (주)멜파스 복합 입력 인터페이스 제어 장치
KR100796135B1 (ko) 2007-01-11 2008-01-21 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
US7907429B2 (en) * 2007-09-13 2011-03-15 Texas Instruments Incorporated Circuit and method for a fully integrated switched-capacitor step-down power converter
US8766898B2 (en) * 2008-02-01 2014-07-01 Analog Devices, Inc. High-accuracy multi-channel circuit
EP2264695B1 (en) * 2008-04-18 2016-05-25 Sharp Kabushiki Kaisha Display device and mobile terminal
CN101826065B (zh) * 2009-03-04 2011-08-31 中国科学院微电子研究所 一种usb信号转换接口电路
KR20120044518A (ko) * 2010-10-28 2012-05-08 엘지디스플레이 주식회사 평판표시장치
JP2012137422A (ja) * 2010-12-27 2012-07-19 Primearth Ev Energy Co Ltd 電圧検出回路
US8299837B1 (en) * 2011-08-16 2012-10-30 Himax Technologies Limited Integrator-based common mode stabilization method applied to pseudo-differential switched-capacitor circuit
KR20170086712A (ko) * 2011-09-29 2017-07-26 인텔 코포레이션 부하 독립 버퍼를 개량하기 위한 방법 및 장치
JP5598462B2 (ja) 2011-12-05 2014-10-01 株式会社デンソー 信号送信回路
US9537644B2 (en) * 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US9054916B1 (en) 2012-04-13 2015-06-09 Rambus Inc. Configurable receiver
JP5323238B1 (ja) * 2012-05-18 2013-10-23 株式会社東芝 信号送信装置及び信号送信方法
TWI489778B (zh) * 2012-09-19 2015-06-21 Novatek Microelectronics Corp 介面電路
TWI469510B (zh) * 2012-10-09 2015-01-11 Novatek Microelectronics Corp 介面電路
KR20140108376A (ko) * 2013-02-25 2014-09-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2014171114A (ja) * 2013-03-04 2014-09-18 Sony Corp レベル変換回路、多値出力型差動増幅器及び表示装置
US9407469B2 (en) * 2013-03-14 2016-08-02 Lattice Semiconductor Corporation Driving data of multiple protocols through a single set of pins
US8907703B1 (en) * 2013-03-15 2014-12-09 Linear Technology Corporation Isolated high voltage sampling network
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
KR101504036B1 (ko) * 2013-10-29 2015-03-18 한신대학교 산학협력단 정전 용량 감지용 전하 전송 회로
KR102135451B1 (ko) * 2014-01-14 2020-07-17 삼성전자주식회사 전자 장치, 디스플레이 장치의 드라이버, 이를 포함하는 통신 장치 및 디스플레이 시스템
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9521058B2 (en) 2014-06-25 2016-12-13 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US10579128B2 (en) * 2016-03-01 2020-03-03 Qorvo Us, Inc. Switching power supply for subus slaves

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017026936A (ja) * 2015-07-27 2017-02-02 シナプティクス・ジャパン合同会社 半導体装置、半導体デバイスモジュール、表示パネルドライバ及び表示モジュール

Also Published As

Publication number Publication date
US20190087373A1 (en) 2019-03-21
CN109545166A (zh) 2019-03-29
CN109545166B (zh) 2022-06-07
KR20190033195A (ko) 2019-03-29
US10698852B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
KR102423987B1 (ko) 터미네이션 회로 및 인터페이스 장치
US8363707B2 (en) Mixed-mode signaling
CN107481674B (zh) 显示设备
KR102037586B1 (ko) 메모리에 대한 비대칭 입/출력 인터페이스를 위한 장치 및 방법
US20220060357A1 (en) Transmission device, reception device, and communication system
US10523259B2 (en) Transmitter and communication system
WO2016006178A1 (en) Receiver, transmitter, and communication system
US9684619B2 (en) I2C router system
KR101835637B1 (ko) 집적회로 칩 및 이를 포함하는 송/수신 시스템
US11075624B2 (en) Hybrid driver having low output pad capacitance
US10128822B2 (en) Integrated circuits for controlling slew rates of signals
JPWO2016163252A1 (ja) バスシステムおよび通信装置
KR102305235B1 (ko) 다중 인터페이스 구조의 제어 장치
US9525404B2 (en) Input circuit
CN104202631A (zh) Mhl及usb联合电路、便携式电子设备
JP6569682B2 (ja) 送信装置および通信システム
KR102006386B1 (ko) 분리된 버스 세그먼트들을 포함하는 이미지 센서의 데이터 전송 회로와 이를 포함하는 휴대용 전자 장치
US7822162B2 (en) Current mode differential signal transmitting circuit sharing a clock outputting unit
KR20150142238A (ko) 데이터 전송 효율을 높일 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 이미지 처리 시스템
JP6371153B2 (ja) 電子装置、電子システム、および、方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170921

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200810

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170921

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210825

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20211210

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220418

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220719

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220720

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250624

Start annual number: 4

End annual number: 4